[go: up one dir, main page]

JP4386651B2 - Video signal processing circuit - Google Patents

Video signal processing circuit Download PDF

Info

Publication number
JP4386651B2
JP4386651B2 JP2003024123A JP2003024123A JP4386651B2 JP 4386651 B2 JP4386651 B2 JP 4386651B2 JP 2003024123 A JP2003024123 A JP 2003024123A JP 2003024123 A JP2003024123 A JP 2003024123A JP 4386651 B2 JP4386651 B2 JP 4386651B2
Authority
JP
Japan
Prior art keywords
circuit
amplifier circuit
video signal
reference voltage
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003024123A
Other languages
Japanese (ja)
Other versions
JP2004236140A (en
Inventor
俊治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2003024123A priority Critical patent/JP4386651B2/en
Publication of JP2004236140A publication Critical patent/JP2004236140A/en
Application granted granted Critical
Publication of JP4386651B2 publication Critical patent/JP4386651B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は映像信号処理回路に関するものであり、特に映像信号を増幅する映像信号処理回路に関するものがある。
【0002】
【従来の技術】
DVDプレーヤ、カメラ一体型VTR等の映像信号処理を行なう映像信号処理回路の増幅回路としては、例えば、特許文献1に記載のものがある。これは、図8に示すように入力端子81から入力される映像信号をクランプ回路82にて映像信号の先端を直流電圧源83からの電圧で決まる一定のクランプ電圧にクランプし、差動増幅回路84にて増幅し、その出力端子85から出力するものであり、特に差動増幅回路84の基準となる直流電圧源86からのリファレンス電圧を、クランプされた映像信号の振幅中心になるようにを固定するものである。
【0003】
【特許文献1】
特開平09−224173号公報
【0004】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1に記載の映像信号処理回路では、差動増幅回路84は図示しないがクランプ回路82の前段の利得制御回路でゲイン調整された映像信号を増幅するものであり、差動増幅回路84のゲインは固定されており、差動増幅回路84は単体でゲイン調整ができるものではない。このような差動増幅回路84においてゲイン調整を行なおうとして、例えば、図6(b)に示すようにゲインをA倍からB倍に切り替えようとすれば、出力波形の歪みを防ぐために出力のダイナミックレンジ(以下、単に出力レンジと言う)を必要以上に大きくする必要がある。例えば、ゲインA倍での出力波形のボトムレベルVout1から、ゲインB倍での出力波形のボトムレベルVout2は下降し、出力レンジのボトムレベルを下降させる必要があり、結果として必要とされる出力レンジを増大させることとなる。同図においては、入力波形をVINで示し、出力波形をVOUTで示し、クランプ電圧をVclampとし、リファレンス電圧をVrefとしてある。
【0006】
また、従来のゲイン調整を必要とする映像信号処理回路では、増幅回路とは別に利得制御回路を設ける必要があり、構成が複雑となっていた。
【0007】
本発明は、映像信号を増幅する際のゲイン調整を可能とする簡易な構成であり、歪みのない出力波形が得られる映像信号処理回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の映像信号処理回路は、入力される映像信号のボトムレベルを所定のクランプ電圧に固定するクランプ回路と、上記クランプ回路によりクランプされた映像信号を増幅する増幅回路と、上記増幅回路に対して複数のリファレンス電圧を選択的に与えるリファレンス電圧回路と、上記増幅回路のゲインおよび上記リファレンス電圧回路から上記増幅回路に与える上記リファレンス電圧の切り替えの制御を行う制御回路とを備え、上記増幅回路は、差動増幅回路の正相入力端子に上記クランプされた映像信号が入力され、上記差動増幅回路の逆相入力端子と上記リファレンス電圧回路との間に第1の可変抵抗が接続され、上記差動増幅回路の逆相入力端子と上記差動増幅回路の出力端子との間に第2の可変抵抗が接続されて、上記第1の可変抵抗および第2の可変抵抗の抵抗値が切り替えられることにより上記ゲインが選択され、上記制御回路は、上記ゲインおよび上記リファレンス電圧を、上記増幅回路から出力される映像信号の信号波形のボトムレベルを一定にし、出力レンジが一定に保たれるように切り替えることを特徴とする。
【0010】
さらに、上記第1、第2の可変抵抗の抵抗値をそれぞれR1、R2とし、上記クランプ電圧の電圧値をVclampとし、上記リファレンス電圧の電圧値をVrefとし、上記差動増幅回路の出力波形のボトムレベルの電圧値をVoutとしたときに、Voutは、Vout=Vclamp−(R2/R1)×(Vref−Vclamp)の関係で表され、上記制御回路は、上記関係が成立するように上記第1、第2の可変抵抗の抵抗値と上記リファレンス電圧の電圧値とを切り替えることも好ましい。
【0011】
また、本発明の映像信号処理回路は、上記増幅回路に入力される映像信号の映像信号帯域外のノイズ成分を除去するローパスフィルタ回路を設けることも好ましい。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明を実施の形態について詳細に説明する。
本発明の一実施例の映像信号処理回路の構成について、図1を参照しながら説明する。映像信号処理回路1は、図1に示すように入力端子INより入力される映像信号を所定のクランプ電圧にクランプするクランプ回路2と、映像信号の信号帯域外の雑音成分を除去するローパスフィルタ3と、クランプされた映像信号を増幅する増幅回路4と、増幅回路4に複数のリファレンス電圧を選択的に供給するリファレンス電圧回路5と、増幅回路4のゲイン及びリファレンス電圧の切り替えの制御を行なう制御回路6にて構成され、出力端子OUTより制御回路6にて選択されたゲインにて増幅された映像信号を出力するものである。
【0013】
次に図2を参照しながら、増幅回路4及びリファレンス電圧回路5の構成の詳細及びこれらの接続関係について述べる。図2に示す通り増幅回路部4は、差動増幅回路41の正相入力端子+を入力端子INPUTとしてローパスフィルタ3を介した映像信号を入力し、差動増幅回路41の逆相入力端子−に可変抵抗R1を介してリファレンス電圧回路5を接続してリファレンス電圧を受け、差動増幅回路41の逆相入力端子−と出力端子OUTPUTとの間に可変抵抗R2を接続して非反転増幅回路を構成してなる。可変抵抗R1、R2の抵抗値の切り替えを行なうことにより、ゲインの切り替えを可能としてある。可変抵抗R1は、例えば、抵抗R11、R12、R13と、それぞれに直列に接続されたCMOS構成のアナログスイッチ等のスイッチング素子S11、S12、S13とからなる直列回路を並列に接続してなる。可変抵抗R2は、同様に、抵抗R21、R22、R23と、それぞれに直列に接続されたスイッチング素子S21、S22、S23とからなる直列回路を並列に接続してなる。リファレンス電圧回路5は可変抵抗R1を介して差動増幅回路41の逆相入力端子−をリファレンス電圧源Vref1、Vref2、Vref3に選択的に接続するCMOS構成のアナログスイッチ等のスイッチング素子S51、S52、S53とからなる。スイッチング素子S11乃至S53は、制御回路6からの制御信号に従ってオン、オフされ、ゲイン、リファレンス電圧の切替を行なう。
【0014】
次に本例の動作について説明する。先ず、図3を参照しながら動作概要について述べる。図3の(a)はリファレンス電圧をVref1からVref2に切り替えを行なう場合を示し、図3の(b)はリファレンス電圧の切り替えを行なわない場合を示す。本例の構成では、次の式(1)に示すように、出力波形のボトムレベル(Vout)は、クランプ電圧(Vclamp)から、クランプ電圧(Vclamp)とリファレンス電圧(Vref)の差ΔVのゲイン倍だけ下がったレベルとなる。
【0015】
out=Vclamp−(R2/R1)×(Vref−Vclamp)・・・(1)
【0016】
そのために、図3(b)のようにリファレンス電圧が一定であると、ゲインを切り替えた場合に出力波形のボトムレベルが変化してしまうために、図3(a)よりも出力アンプの出力レンジを大きくとらなければならない。しかし、図3(a)のようにゲインの切り替えと共にリファレンス電圧の切り替えを行なうことにより、出力波形のボトムレベルを一定に保つことで、出力レンジも一定に保つことができる。
【0017】
すなわち、所定のクランプ電圧において、出力波形のボトムレベルを一定に保ちつつ、式(1)を充たすように、増幅回路4、リファレンス電圧回路5にそれぞれゲイン、リファレンス電圧が設定されており、制御回路6からの制御信号により、これらが適宜に切り替えられる。ゲインが増加する場合は、クランプ電圧とリファレンス電圧の差が小さくなるようにリファレンス電圧を切り替える。また、ゲインが減少する場合は、クランプ電圧とリファレンス電圧の差が大きくなるようにリファレンス電圧を切り替える。
【0018】
次に本例においてゲイン切替を実現する可変抵抗R1、R2、基準電圧源Vref1乃至Vref3の設定値の一例を示す。入力される映像信号のクランプ電圧(Vclamp)は一定、例えば、2.0Vとして、出力波形のボトムレベルを、例えば、1.0Vとして、図4の表に示すようにそれぞれの値を設定された抵抗R11乃至R13、R21乃至R23、リファレンス電圧源Vref1乃至Vref3を用いて、ゲインの切り替えを可変抵抗R1(=R11、R12、R13)と可変抵抗R2(=R21、R22、R23)で行い、ゲインの切り替えと同時にリファレンス電圧Vref(=Vref1、Vref2、Vref3)の切り替えをも行なう。図4の表のゲイン1乃至3の条件における波形の様子をそれぞれ図5(a)、(b)及び(c)に示す。すなわち、図示しないが、制御回路6には、図4の表に示すような各ゲインと、抵抗R11乃至R13、R21乃至R23、リファレンス電圧源Vref1乃至Vref3との対応テーブルを備えており、外部からゲインを選択する信号を受けると対応テーブルに従って増幅回路4及びリファレンス電圧回路5の各スイッチング素子のオン、オフを制御し、ゲイン切替を行なう。
【0019】
また、本例の増幅回路4と、特許文献1の増幅回路においてゲイン調整を試みたものとを、図3に対応する図によって比較すれば、図6に示すようになる。図6(a)に本例の増幅回路4のゲイン切替の様子を示し、図6(b)に特許文献1の増幅回路においてゲイン切替の様子を示す。
【0020】
以上のように本例では、出力波形を所定の出力レンジに収めてゲイン切替が可能であるので、出力波形の歪みを防止することが可能である。また、大きな出力レンジを確保する必要がなく、狭い出力レンジの増幅回路が利用できるので、消費電力を抑えて低消費電力の映像信号処理回路が実現可能となる。また、増幅回路4においてゲイン調整を行ないつつ、映像信号の増幅が可能となるので、別途前段にゲイン調整用の利得制御回路、すなわち、増幅回路を必要としないことも、回路構成を簡易なものとすることに寄与している。
【0021】
なお、上記一実施例では、便宜上3通りのゲイン切り替えについて述べたが、本発明はこれに限るものではない、例えば、図7に示すように可変抵抗R1を上記一実施例と同様の構成にて、n個(nは2以上の整数)の抵抗R11乃至R1n、n個のスイッチング素子S11乃至S1nで構成するように拡張して、同様に可変抵抗R2についてもn個の抵抗R21乃至R2n、n個のスイッチング素子S21乃至S2nで構成するように拡張して、同様にリファレンス電圧回路5についても、n個のリファレンス電圧源Vref1乃至Vrefn、スイッチング素子S51乃至S5nで構成するように拡張して、必要に応じてn通りのゲイン切り替えを行なうように構成しても良い。
【0022】
また、上記一実施例では、ローパスフィルタ3を設けることとしたが、ローパスフィルタ3を省いた構成としても良い。
【0023】
【発明の効果】
本発明によれば、映像信号を増幅する増幅回路のゲインと当該増幅回路のリファレンス電圧とを、増幅回路から出力される映像信号の出力レンジを一定に保つように切り替えるので、1つの増幅回路を用いる映像信号処理回路においても、出力波形の歪みなく、映像信号の増幅が可能となる。1つの増幅回路を用いるだけでよく、簡易な構成により、映像信号を増幅する際のゲイン調整を可能とする映像信号処理回路を実現することが可能となる。また、狭い出力レンジの増幅回路が利用できるので、消費電力を抑えて低消費電力の映像信号処理回路が実現可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施例の映像信号処理回路の構成を示すブロック図。
【図2】 図1に示す増幅回路4及びリファレンス電圧回路5の構成の詳細を示すブロック図。
【図3】 図1に示す映像信号処理回路のゲイン切替動作を説明する入力波形及び出力波形図。
【図4】 図2に示す増幅回路4及びリファレンス電圧回路5のゲイン切替のための可変抵抗R1、R2、基準電圧源Vref1乃至Vref3の設定値を説明する表。
【図5】 図4の設定値に基づく3通りのゲイン切替による入力波形及び出力波形図。
【図6】 図1に示す映像信号処理回路と特許文献1に記載の増幅回路とのゲイン切替動作を比較する入力波形及び出力波形図。
【図7】 増幅回路4及びリファレンス電圧回路5の他の構成を示すブロック図。
【図8】 特許文献1に記載の増幅回路の構成を示すブロック図。
【符号の説明】
2 クランプ回路
4 増幅回路
5 リファレンス電圧回路
6 制御回路
R1 第1の可変抵抗
R2 第2の可変抵抗
ref1乃至Vref3 リファレンス電圧源
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing circuit, and more particularly to a video signal processing circuit that amplifies a video signal.
[0002]
[Prior art]
As an amplification circuit of a video signal processing circuit that performs video signal processing, such as a DVD player and a camera-integrated VTR, there is, for example, one described in Patent Document 1. As shown in FIG. 8, a video signal input from an input terminal 81 is clamped by a clamp circuit 82 to a constant clamp voltage determined by a voltage from a DC voltage source 83 by a clamp circuit 82. 84, and output from its output terminal 85. In particular, the reference voltage from the DC voltage source 86 which is the reference of the differential amplifier circuit 84 is set to be the center of amplitude of the clamped video signal. It is to be fixed.
[0003]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 09-224173
[Problems to be solved by the invention]
[0005]
However, in the video signal processing circuit described in Patent Document 1, the differential amplifier circuit 84 amplifies the video signal gain-adjusted by the gain control circuit in the previous stage of the clamp circuit 82 although not shown. The gain of 84 is fixed, and the differential amplifier circuit 84 cannot adjust the gain by itself. In order to adjust the gain in such a differential amplifier circuit 84, for example, if the gain is switched from A times to B times as shown in FIG. 6B, output is performed to prevent distortion of the output waveform. It is necessary to increase the dynamic range (hereinafter simply referred to as the output range) more than necessary. For example, the bottom level V out2 of the output waveform at the gain B times decreases from the bottom level V out1 of the output waveform at the gain A times, and the bottom level of the output range needs to be lowered. The output range will be increased. In the figure, the input waveform is indicated by VIN, the output waveform is indicated by VOUT, the clamp voltage is V clamp , and the reference voltage is V ref .
[0006]
Further, in a conventional video signal processing circuit that requires gain adjustment, it is necessary to provide a gain control circuit separately from the amplifier circuit, and the configuration is complicated.
[0007]
An object of the present invention is to provide a video signal processing circuit that has a simple configuration that enables gain adjustment when a video signal is amplified, and that can obtain an output waveform without distortion.
[0008]
[Means for Solving the Problems]
The video signal processing circuit of the present invention includes a clamp circuit that fixes a bottom level of an input video signal to a predetermined clamp voltage, an amplifier circuit that amplifies the video signal clamped by the clamp circuit, and the amplifier circuit. A reference voltage circuit that selectively provides a plurality of reference voltages; and a control circuit that controls the gain of the amplifier circuit and the switching of the reference voltage applied from the reference voltage circuit to the amplifier circuit. The clamped video signal is input to the positive phase input terminal of the differential amplifier circuit, and a first variable resistor is connected between the negative phase input terminal of the differential amplifier circuit and the reference voltage circuit. A second variable resistor is connected between the negative phase input terminal of the differential amplifier circuit and the output terminal of the differential amplifier circuit, so that the first variable The gain is selected by switching the resistance value of the resistor and the second variable resistor, and the control circuit sets the gain and the reference voltage to the bottom level of the signal waveform of the video signal output from the amplifier circuit. It is characterized by switching so that the output range is kept constant.
[0010]
Further, the resistance values of the first and second variable resistors are R1 and R2, respectively, the voltage value of the clamp voltage is Vclamp, the voltage value of the reference voltage is Vref, and the output waveform of the differential amplifier circuit is When the voltage value of the bottom level is Vout , Vout is expressed by the relationship of Vout = Vclamp− (R2 / R1) × (Vref−Vclamp), and the control circuit is configured so that the above relationship is established . It is also preferable to switch the resistance value of the first and second variable resistors and the voltage value of the reference voltage.
[0011]
The video signal processing circuit of the present invention is preferably provided with a low-pass filter circuit that removes noise components outside the video signal band of the video signal input to the amplifier circuit.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
A configuration of a video signal processing circuit according to an embodiment of the present invention will be described with reference to FIG. As shown in FIG. 1, the video signal processing circuit 1 includes a clamp circuit 2 that clamps a video signal input from the input terminal IN to a predetermined clamp voltage, and a low-pass filter 3 that removes noise components outside the signal band of the video signal. An amplifier circuit 4 that amplifies the clamped video signal, a reference voltage circuit 5 that selectively supplies a plurality of reference voltages to the amplifier circuit 4, and a control that controls switching of the gain and reference voltage of the amplifier circuit 4 The circuit 6 is configured to output a video signal amplified with a gain selected by the control circuit 6 from an output terminal OUT.
[0013]
Next, details of the configurations of the amplifier circuit 4 and the reference voltage circuit 5 and their connection relation will be described with reference to FIG. As shown in FIG. 2, the amplifier circuit unit 4 inputs a video signal through the low-pass filter 3 using the positive phase input terminal + of the differential amplifier circuit 41 as an input terminal INPUT and the negative phase input terminal − of the differential amplifier circuit 41. The reference voltage circuit 5 is connected to the reference voltage circuit 5 via the variable resistor R1 to receive the reference voltage, and the variable resistance R2 is connected between the negative-phase input terminal − and the output terminal OUTPUT of the differential amplifier circuit 41 to provide a non-inverting amplifier circuit It consists of. The gain can be switched by switching the resistance values of the variable resistors R1 and R2. The variable resistor R1 is formed, for example, by connecting in parallel a series circuit including resistors R11, R12, and R13 and switching elements S11, S12, and S13 such as analog switches having a CMOS configuration that are connected in series with each other. Similarly, the variable resistor R2 is formed by connecting a series circuit including resistors R21, R22, and R23 and switching elements S21, S22, and S23 connected in series to each other in parallel. The reference voltage circuit 5 is a switching element S51 such as an analog switch of a CMOS configuration that selectively connects the negative phase input terminal − of the differential amplifier circuit 41 to the reference voltage sources V ref1 , V ref2 , and V ref3 through the variable resistor R1. , S52, S53. The switching elements S11 to S53 are turned on and off in accordance with a control signal from the control circuit 6 to switch the gain and the reference voltage.
[0014]
Next, the operation of this example will be described. First, an outline of the operation will be described with reference to FIG. FIG. 3A shows a case where the reference voltage is switched from V ref1 to V ref2 , and FIG. 3B shows a case where the reference voltage is not switched. In the configuration of this example, as shown in the following equation (1), the bottom level (V out ) of the output waveform is changed from the clamp voltage (V clamp ) to the clamp voltage (V clamp ) and the reference voltage (V ref ). The level is lowered by a gain multiple of the difference ΔV.
[0015]
V out = V clamp − (R2 / R1) × (V ref −V clamp ) (1)
[0016]
For this reason, if the reference voltage is constant as shown in FIG. 3B, the bottom level of the output waveform changes when the gain is switched. Therefore, the output range of the output amplifier is higher than that in FIG. Must be taken large. However, by switching the reference voltage as well as the gain as shown in FIG. 3A, the output range can also be kept constant by keeping the bottom level of the output waveform constant.
[0017]
That is, the gain and the reference voltage are set in the amplifier circuit 4 and the reference voltage circuit 5, respectively, so as to satisfy the formula (1) while keeping the bottom level of the output waveform constant at a predetermined clamp voltage. These are appropriately switched by the control signal from 6. When the gain increases, the reference voltage is switched so that the difference between the clamp voltage and the reference voltage becomes small. When the gain decreases, the reference voltage is switched so that the difference between the clamp voltage and the reference voltage is increased.
[0018]
Next, an example of set values of the variable resistors R1 and R2 and the reference voltage sources V ref1 to V ref3 for realizing gain switching in this example will be shown. The clamp voltage (V clamp ) of the input video signal is constant, for example, 2.0V, the bottom level of the output waveform is, for example, 1.0V, and each value is set as shown in the table of FIG. The resistors R11 to R13, R21 to R23, and the reference voltage sources V ref1 to V ref3 are used to switch the gain between the variable resistor R1 (= R11, R12, R13) and the variable resistor R2 (= R21, R22, R23). The reference voltage V ref (= V ref1 , V ref2 , V ref3 ) is also switched simultaneously with the gain switching. FIGS. 5A, 5B, and 5C show waveforms under the conditions of gains 1 to 3 in the table of FIG. That is, although not shown, the control circuit 6 includes a correspondence table of each gain, resistors R11 to R13, R21 to R23, and reference voltage sources V ref1 to V ref3 as shown in the table of FIG. When a signal for selecting a gain is received from the outside, the switching of the switching elements of the amplifier circuit 4 and the reference voltage circuit 5 is controlled according to the correspondence table to perform gain switching.
[0019]
FIG. 6 shows a comparison between the amplifier circuit 4 of the present example and the amplifier circuit of Patent Document 1 in which gain adjustment is attempted using the diagram corresponding to FIG. FIG. 6A shows a state of gain switching of the amplifier circuit 4 of this example, and FIG. 6B shows a state of gain switching in the amplifier circuit of Patent Document 1.
[0020]
As described above, in this example, since the output waveform can be stored in a predetermined output range and the gain can be switched, distortion of the output waveform can be prevented. In addition, since it is not necessary to secure a large output range and an amplifier circuit with a narrow output range can be used, it is possible to realize a video signal processing circuit with low power consumption while suppressing power consumption. Further, since it is possible to amplify the video signal while performing gain adjustment in the amplifier circuit 4, it is not necessary to separately provide a gain control circuit for gain adjustment, that is, an amplifier circuit. It contributes to that.
[0021]
In the above embodiment, for convenience, three types of gain switching have been described. However, the present invention is not limited to this. For example, as shown in FIG. 7, the variable resistor R1 has the same configuration as that of the above embodiment. The number of resistors R11 to R1n (n is an integer greater than or equal to 2) and n switching elements S11 to S1n are expanded, and similarly, the variable resistor R2 includes n resistors R21 to R2n, Similarly, the reference voltage circuit 5 is expanded to include n reference voltage sources V ref1 to V refn and switching elements S51 to S5n. Thus, it may be configured to perform n gain switching as required.
[0022]
In the above embodiment, the low pass filter 3 is provided. However, the low pass filter 3 may be omitted.
[0023]
【The invention's effect】
According to the present invention, the gain of the amplifier circuit that amplifies the video signal and the reference voltage of the amplifier circuit are switched so as to keep the output range of the video signal output from the amplifier circuit constant. In the video signal processing circuit to be used, the video signal can be amplified without distortion of the output waveform. It is only necessary to use one amplifier circuit, and it is possible to realize a video signal processing circuit that enables gain adjustment when a video signal is amplified with a simple configuration. Further, since an amplifier circuit with a narrow output range can be used, it is possible to realize a video signal processing circuit with low power consumption while suppressing power consumption.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a video signal processing circuit according to an embodiment of the present invention.
2 is a block diagram showing details of configurations of an amplifier circuit 4 and a reference voltage circuit 5 shown in FIG.
3 is an input waveform diagram and an output waveform diagram for explaining a gain switching operation of the video signal processing circuit shown in FIG. 1; FIG.
4 is a table for explaining set values of variable resistors R1, R2 and reference voltage sources V ref1 to V ref3 for gain switching of the amplifier circuit 4 and the reference voltage circuit 5 shown in FIG. 2;
5 is an input waveform and output waveform diagram by three types of gain switching based on the setting values of FIG. 4;
6 is an input waveform and output waveform diagram for comparing gain switching operations of the video signal processing circuit shown in FIG. 1 and the amplifier circuit described in Patent Document 1. FIG.
7 is a block diagram showing another configuration of the amplifier circuit 4 and the reference voltage circuit 5. FIG.
8 is a block diagram showing a configuration of an amplifier circuit described in Patent Document 1. FIG.
[Explanation of symbols]
2 Clamp Circuit 4 Amplifier Circuit 5 Reference Voltage Circuit 6 Control Circuit R1 First Variable Resistor R2 Second Variable Resistor V ref1 to V ref3 Reference Voltage Source

Claims (3)

入力される映像信号のボトムレベルを所定のクランプ電圧に固定するクランプ回路と、
上記クランプ回路によりクランプされた映像信号を増幅する増幅回路と、
上記増幅回路に対して複数のリファレンス電圧を選択的に与えるリファレンス電圧回路と、
上記増幅回路のゲインおよび上記リファレンス電圧回路から上記増幅回路に与える上記リファレンス電圧の切り替えの制御を行う制御回路と
を備え、
上記増幅回路は、差動増幅回路の正相入力端子に上記クランプされた映像信号が入力され、上記差動増幅回路の逆相入力端子と上記リファレンス電圧回路との間に第1の可変抵抗が接続され、上記差動増幅回路の逆相入力端子と上記差動増幅回路の出力端子との間に第2の可変抵抗が接続されて、上記第1の可変抵抗および第2の可変抵抗の抵抗値が切り替えられることにより上記ゲインが選択され、
上記制御回路は、上記ゲインおよび上記リファレンス電圧を、上記増幅回路から出力される映像信号の信号波形のボトムレベルを一定にし、出力レンジが一定に保たれるように切り替えることを特徴とする映像信号処理回路。
A clamp circuit for fixing the bottom level of the input video signal to a predetermined clamp voltage;
An amplifier circuit for amplifying the video signal clamped by the clamp circuit ;
A reference voltage circuit that selectively provides a plurality of reference voltages to the amplifier circuit;
A control circuit for controlling the gain of the amplifier circuit and switching of the reference voltage applied from the reference voltage circuit to the amplifier circuit;
With
In the amplifier circuit, the clamped video signal is input to the positive phase input terminal of the differential amplifier circuit, and a first variable resistor is provided between the negative phase input terminal of the differential amplifier circuit and the reference voltage circuit. A second variable resistor is connected between the negative phase input terminal of the differential amplifier circuit and the output terminal of the differential amplifier circuit, and the resistors of the first variable resistor and the second variable resistor are connected. The gain is selected by switching the value,
The control circuit switches the gain and the reference voltage so that the bottom level of the signal waveform of the video signal output from the amplifier circuit is constant and the output range is kept constant. Processing circuit.
上記第1、第2の可変抵抗の抵抗値をそれぞれR1、R2とし、上記クランプ電圧の電圧値をVclampとし、上記リファレンス電圧の電圧値をVrefとし、上記差動増幅回路の出力波形のボトムレベルの電圧値をVoutとしたときに、Voutは、Vout=Vclamp−(R2/R1)×(Vref−Vclamp)の関係で表され、上記制御回路は、上記関係が成立するように上記第1、第2の可変抵抗の抵抗値と上記リファレンス電圧の電圧値とを切り替えることを特徴とする請求項に記載の映像信号処理回路。The resistance values of the first and second variable resistors are R1 and R2, respectively, the voltage value of the clamp voltage is Vclamp, the voltage value of the reference voltage is Vref, and the bottom level of the output waveform of the differential amplifier circuit Vout is expressed by a relationship of Vout = Vclamp− (R2 / R1) × (Vref−Vclamp), and the control circuit is configured so that the above relationship is established. 2. The video signal processing circuit according to claim 1 , wherein a resistance value of a second variable resistor and a voltage value of the reference voltage are switched. 上記増幅回路に入力される映像信号の映像信号帯域外のノイズ成分を除去するローパスフィルタ回路を設けたことを特徴とする請求項1乃至の何れかに記載の映像信号処理回路。 3. The video signal processing circuit according to claim 1, further comprising a low-pass filter circuit that removes noise components outside the video signal band of the video signal input to the amplifier circuit.
JP2003024123A 2003-01-31 2003-01-31 Video signal processing circuit Expired - Fee Related JP4386651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003024123A JP4386651B2 (en) 2003-01-31 2003-01-31 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003024123A JP4386651B2 (en) 2003-01-31 2003-01-31 Video signal processing circuit

Publications (2)

Publication Number Publication Date
JP2004236140A JP2004236140A (en) 2004-08-19
JP4386651B2 true JP4386651B2 (en) 2009-12-16

Family

ID=32952747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003024123A Expired - Fee Related JP4386651B2 (en) 2003-01-31 2003-01-31 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JP4386651B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4774707B2 (en) * 2004-09-29 2011-09-14 ミツミ電機株式会社 Amplifier circuit and input circuit
TWI500259B (en) * 2011-06-24 2015-09-11 Princeton Technology Corp Voltage controlling circuit

Also Published As

Publication number Publication date
JP2004236140A (en) 2004-08-19

Similar Documents

Publication Publication Date Title
US7688144B2 (en) Variable-gain wide-dynamic-range amplifier
US10008994B2 (en) Audio amplifier system
US6577188B2 (en) Variable gain amplifier
CN100508373C (en) Digital amplifier
US20110007198A1 (en) Multi path power for cmos imagers
CN113016138B (en) PWM modulator having chopped triangular wave PWM quantizer and quantizer with controllable analog gain and multiple non-ideal gains whose influence characteristics can be calibrated
TW201308883A (en) Gain stage with DC offset compensation and method thereof
JP6545998B2 (en) Audio circuit, automotive audio device using the same, audio component device, electronic device
JP4386651B2 (en) Video signal processing circuit
US10938408B2 (en) Semiconductor device for reading and outputting signal from a sensor
JP4295109B2 (en) Power amplifier module
US7602239B2 (en) Variable gain amplifier circuits
JP5343782B2 (en) Class D amplifier
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
JP6027444B2 (en) Audio signal processing circuit and in-vehicle audio apparatus, audio component apparatus, and electronic device using the same
JP2004104269A (en) Signal switch and variable gain amplifier provided with the same
JP2002252532A (en) Variable gain amplifier
JP6798086B2 (en) Envelope tracking bias circuit and power amplifier
JPWO2003084059A1 (en) Semiconductor integrated circuit
JP3929832B2 (en) Input signal processing circuit
JP2005123759A (en) Output variable circuit for digital to analog converter
JP2009088831A (en) Voice output apparatus
KR20180058886A (en) Amplifier With Output Range Control Function, and Multi-Stage Amplifier Using That
WO2021131909A1 (en) D/a converter, audio amplifier circuit, and electronic device and in-vehicle audio system using d/a converter and audio amplifier circuit
JP2006121135A (en) Variable gain circuit and image pickup device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees