[go: up one dir, main page]

JP4384143B2 - Ｉｃチップ積層構造を有する電子機器用モジュール - Google Patents

Ｉｃチップ積層構造を有する電子機器用モジュール Download PDF

Info

Publication number
JP4384143B2
JP4384143B2 JP2006193189A JP2006193189A JP4384143B2 JP 4384143 B2 JP4384143 B2 JP 4384143B2 JP 2006193189 A JP2006193189 A JP 2006193189A JP 2006193189 A JP2006193189 A JP 2006193189A JP 4384143 B2 JP4384143 B2 JP 4384143B2
Authority
JP
Japan
Prior art keywords
chip
substrate
spacer
electronic device
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006193189A
Other languages
English (en)
Other versions
JP2007027746A (ja
Inventor
ブン リー、ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007027746A publication Critical patent/JP2007027746A/ja
Application granted granted Critical
Publication of JP4384143B2 publication Critical patent/JP4384143B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は複数の集積回路チップ(以下、ＩＣチップとする)を密集して積層させた電子機器用モジュールに関することとして、より詳細には多数のＩＣチップらとチップ部品らを効率的に積層配置して小型化及び集積化を成すことにより電子製品の性能向上を成すことと同時に、構造的な空間活用度を極大化させ完製品の小型化を成すことが可能であるよう改善されたＩＣチップ積層構造を有する電子機器用モジュールに関する。
最近、電子製品の急速な産業発展が成され、使用者のニーズに伴い電子機器はさらに小型化と軽量化及び多機能化が要求されている。
このような要求に伴い開発された電子機器組合せ技術の一つとして、同一または異種の複数のＩＣチップを一つの単位モジュール(ｍｏｄｕｌｅ)で具現する技術が開発されつつある。
これは各々のＩＣチップをモジュール(ｍｏｄｕｌｅ)多数個で具現することに比べ一つのモジュールで構成するためその大きさや重さ及び実装面積において非常に有利な利点を有する。
このようなモジュール技術は特に小型化と軽量化が要求される携帯用電話機などにおいて実装面積の縮小と軽量化のため多く適用されている。
一般的に複数の半導体素子またはベアチップ(ｂａｒｅ ｃｈｉｐｓ)、フリップチップ(ｆｌｉｐ ｃｈｉｐｓ)等のような複数のＩＣチップを一つのモジュール(ｍｏｄｕｌｅ)内に構成する方法としては、これらを積層させる方法と並列に配置させる方法がある。前者の場合、複数のチップを積層させる構造であるため、その工程が複雑となり限定された厚さから安定された工程を確保し難い短所があり、後者の場合には基板の平面上に二つ以上のＩＣチップを並んで配列させる構造であるため、大きさ減少による小型化の長所を得難い。普通小型化と軽量化が必要なモジュール(ｍｏｄｕｌｅ)に適用される形態としてＩＣチップらを積層させる形態が多く使用される。
このような形態の従来技術に伴うＩＣチップ積層構造を有する電子機器用モジュールは下記の通りである。
図１は従来技術に伴う電子機器用モジュール２００の一例を示した断面図として、このような従来の電子機器用モジュール(ｍｏｄｕｌｅ)２００は基板２１０上に第１ＩＣチップ２１２が実装され、その上には第１スペーサ２１４が位置され、上記第１ＩＣチップ２１２とは一定間隔を維持しながら基板２１０上に第２スペーサ２１６が配置され、上記第１ＩＣチップ２１２の第１スペーサ２１４と第２スペーサ２１６上に第２ＩＣチップ２２０が配置される構造である。そして上記第１ＩＣチップ２１２と第２ＩＣチップ２２０は各々上記基板２１０に多数のボンディングワイヤ２２２で電気的に連結される構造である。
上記のような構造を通じて従来技術に伴う電子機器用モジュール２００は複数の第１ＩＣチップ２１２と第２ＩＣチップ２２０を積層で配置する構造を有する。
しかし、このような従来の電子機器用モジュール２００は上記第１ＩＣチップ２１２と第２ＩＣチップ２２０ら以外の様々なチップ部品、例えば抵抗、ＭＬＣＣ、インダクタ等基本的な複数の素子が基板２１０上に実装されるべきであるが、これらは別途の位置に装着しなければならないためその構造は小型化されず、それに伴う構造的な改善が必要である。
図２には従来の技術に伴う他の形態のＩＣチップ積層構造を有する電子機器用モジュール２５０が図示されている。
これは複数のＩＣチップを含んで一つの単位パッケージに製造される電子機器用モジュール２５０として、チップ実装領域とその周辺領域に形成された複数の第１基板ボンディングパッド２５２とそれらの第１基板ボンディングパッド２５２から所定距離に形成された複数の第２基板ボンディングパッド２５４を含む基板２５６を具備する。そして、上記基板２５６のチップ実装領域に付着された第１チップ２６０と、上記第２基板ボンディングパッド２５４と第１チップ２６０との間に付着され第１チップ２６０の実装高さより大きい厚さを有するスペーサ(ｓｐａｃｅｒ)２６２と、第１チップ２６０より大きさが大きくスペーサ２６２上にチップパッド２６４ａが形成された第２チップ２６４を具備する。
また、上記第１チップ２６０のチップパッド２６０ａとそれに対応される第１基板ボンディングパッド２５２、そして第２チップ２６４のチップパッド２６４ａとそれに対応される第２基板ボンディングパッド２５４を電気的に連結するボンディングワイヤ２７０と、基板２５６のチップ実装面の反対面に付着された外部接続端子２７４、及び上記第１チップ２６０、第２チップ２６４、ボンディングワイヤ２７０及びスペーサ２６２を密封支持するパッケージ胴体２８０を含む構造である。
しかし、このような従来の構造も上記第１チップ２６０と第２チップ２６４以外の様々なチップ部品に対する考慮をしていないものであるため、これらを別途に装着しなければならず、これに伴い構造改善の必要性が多いのである。
図３には上記とはまた異なる従来構造の電子機器用モジュール３００が図示されている。このような従来の技術は電極(未図示)が形成された基板３１０上に第１半導体素子３１２があり、その上に接着剤層(スペーサ)３１４ａ、３１６ａを通じて第２、３半導体素子３１４、３１６が配置されている。そして、第１、２、３半導体素子３１２、３１４、３１６と基板３１０は複数のボンディングワイヤ３２０で連結されている。
しかし、このような従来の技術も上記第１、２、３半導体素子３１２、３１４、３１６を効果的に積層してはいるものの、上記半導体素子３１２、３１４、３１６以外の様々な基本的なチップ部品等に対する考慮をしていないものであるため、これらを別途に装着しなければならない。従って、このような従来の技術も構造改善の必要性が多いのである。
本発明は上記のような従来の問題点を解決するためのものとして、その目的は複数のＩＣチップの積層構造においてチップ部品装着空間の活用を極大化して、これらＩＣチップとチップ部品との間で成される回路連結及び回路大きさを最小化することにより、これらの間の性能特性を向上させるよう改善されたＩＣチップ積層構造を有する電子機器用モジュールを提供することにその目的がある。
そして、本発明は複数のＩＣチップの積層構造において空間の活用を極大化し、小型化を成すことにより最終製品の小型化と集積化を成し製品競争力を確保することが可能であるよう改善されたＩＣチップ積層構造を有する電子機器用モジュールを提供するにもその目的がある。
上記目的を達成するために、本発明の第１の形態によれば、複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、電極が形成された基板、上記基板上に配置された少なくとも一つのスペーサ(ｓｐａｃｅｒ)、上記スペーサ上に配置され、上記スペーサより大きい大きさを具備し基板に電気的に連結されるＩＣチップ、および、上記基板とＩＣチップとの間に形成された空間、を含むことを特徴とするＩＣチップ積層構造を有する電子機器用モジュールが提供される。
また、上記電子機器用モジュールにおいて、上記空間は複数のチップ部品が基板に実装される領域を形成することが好ましい。
また、上記電子機器用モジュールにおいて、上記空間は第２ＩＣチップと第２スペーサが配されたものであることを特徴とするＩＣチップ積層構造を有することが好ましい。
また、このとき、上記第２ＩＣチップと第２スペーサは上記少なくとも一つのスペーサと同一高さを有することが好ましい。
また、このとき、上記ＩＣチップおよび第２ＩＣチップはベアチップ(ｂａｒｅ ｃｈｉｐｓ)でもよい。
また、このとき、上記ＩＣチップはベアチップ(ｂａｒｅ ｃｈｉｐｓ)で、上記第２ＩＣチップはフリップチップ(ｆｌｉｐ ｃｈｉｐｓ)でもよい。
また、本発明の第２の形態によれば、複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、電極が形成された基板、上記基板上に配置された第１ＩＣチップ、上記第１ＩＣチップまたは基板上に配置された複数のスペーサ、上記複数のスペーサ上に配置され、上記ＩＣチップより大きい大きさで実装される第２ＩＣチップ、および、上記基板と第２ＩＣチップとの間に形成されたチップ部品装着空間、を含むことを特徴とするＩＣチップ積層構造を有する電子機器用モジュールが提供される。
また、上記電子機器用モジュールにおいて、上記第１および第２ＩＣチップはベアチップ(ｂａｒｅ ｃｈｉｐｓ)であることを特徴とするＩＣチップ積層構造を有する電子機器用モジュールを提供する。
また、上記電子機器用モジュールにおいて、上記第１ＩＣチップはフリップチップ(ｆｌｉｐ ｃｈｉｐｓ)で、上記第２ＩＣチップはベアチップ(ｂａｒｅ ｃｈｉｐｓ)であることを特徴とするＩＣチップ積層構造を有する電子機器用モジュールを提供する。
本発明によると、複数のＩＣチップの積層構造から複数のＩＣチップと複数のチップ部品との間における回路連結及び回路構成を小型化し最小化することが可能であることにより、複数のＩＣチップとチップ部品及び基板との間から発生する電気的な抵抗及びインダクタンス等を最小化することが可能なため製品の技術的な性能を向上させる効果が得られる。
そして、本発明は複数のＩＣチップの積層構造において複数のＩＣチップと複数のチップ部品との間での空間の活用を極大化し、小型化を成すことにより本発明が装着される最終製品、即ち携帯電話などのモバイル製品の小型化と集積化を成し製品競争力を確保することが可能な改善された効果が得られる。
以下、本発明の好ましい実施例に対して図面を参照してより詳細に説明する。
本発明の一実施例に伴うＩＣチップ積層構造を有する電子機器用モジュール１は図４に図示された通り、ＩＣチップ１０を密集して積層させ、同時にチップ部品２０らを一体で積層させたものである。
本発明に伴うＩＣチップ積層構造を有する電子機器用モジュール１は電極(未図示)が形成された基板５を有する。そして、上記基板５の上部には少なくとも一つのスペーサ(ｓｐａｃｅｒ)１２が配置され、上記スペーサ１２は絶縁材料からなるものとして、多様な材質で構成されることが可能で、予め一定な形態を有するよう成形して基板５に付着させ形成することが可能である。
また、本発明は上記スペーサ１２上に配置され、上記スペーサ１２より大きい大きさを具備し基板５に電気的に連結されるＩＣチップ１０を含む。
上記ＩＣチップ１０と基板５の電気的な連結はＩＣチップ１０のチップパッド(未図示)に形成された金バンプとそれに対応される基板５のボンディングパッド(未図示)が複数のボンディングワイヤ２４によって多数個所で電気的に連結される。
そして、本発明は上記基板５とＩＣチップ１０との間に形成されたチップ部品装着空間３０を含む。即ち、上記スペーサ１２により基板５上で支持されるＩＣチップ１０はスペーサ１２を除いた基板５との間に空間３０を形成し、上記空間３０は複数のチップ部品２０が基板５に実装される領域を形成する構造である。
このため、上記空間３０はスペーサ１２の大きさとＩＣチップ１０の大きさとが事前に決まるとそれに合わせて上記空間３０の大きさは事前に計画可能なものである。
また、本発明は好ましくは、図５に図示された通り、上記空間３０は複数のチップ部品２０と第２ＩＣチップ４０と第２スペーサ４２が位置することが可能である。このような場合、上記空間３０は第２ＩＣチップ４０と第２スペーサ４２の大きさを考慮して事前に決まることが可能で、上記第２ＩＣチップ４０と第２スペーサ４２は上記少なくとも一つのスペーサ１２と同一高さを具備しＩＣチップ１０を支持することが可能である。
このような場合に上記第２スペーサ４２も絶縁材料からなるのである。そして、このように上記第２ＩＣチップ４０と第２スペーサ４２を装着する場合には第２ＩＣチップ４０と第２スペーサ４２の大きさがその上部に位置されたＩＣチップ１０に比べ小さいものであることが分かる。また、上記小さい大きさの第２ＩＣチップ４０は基板５上の組立過程において上記大きい大きさのＩＣチップ１０より優先してボンディングワイヤ４６が成され、その次に大きい大きさのＩＣチップ１０のボンディングワイヤ２４が連結される。
上記において本発明は好ましくは、上記ＩＣチップ１０及び第２ＩＣチップ４０らはベアチップ(ｂａｒｅ ｃｈｉｐｓ)からなることが可能である。そして、本発明は好ましくは、上記ＩＣチップ１０はベアチップ(ｂａｒｅ ｃｈｉｐｓ)で、上記第２ＩＣチップはフリップチップ(ｆｌｉｐ ｃｈｉｐｓ)からなることが可能である。
上記ベアチップはパッケージに入っておらず、ウェーハ(ｗａｆｅｒ)から切り取ったチップとして、このようにベアチップで構成するとさらに原価低減側面から有利で、フリップチップを具備すると性能面から有利である。
また、本発明は図６に図示されたような変形構造からなることが可能である。
本発明の変形実施例に伴うＩＣチップ積層構造を有する電子機器用モジュール５０は電極(未図示)が形成された基板５５を具備する。
そして、上記基板５５上に配置された第１ＩＣチップ６０を含み、上記第１ＩＣチップ６０または基板５５上に配置されたスペーサ６２らを含む。上記スペーサ６２は絶縁材料からなるものとして多様な材質で構成されることが可能で、第１ＩＣチップ６０の大きさに伴い、または以後に説明される第２ＩＣチップ７０の大きさに伴い予め一定な形態と大きさを有するように成形して上記第１ＩＣチップ６０または基板５５に付着される。
また、本発明は上記スペーサ６２ら上に配置され、上記第１ＩＣチップ６０より大きい大きさで実装される第２ＩＣチップ７０を含む。
このような上記第１及び第２ＩＣチップ６０、７０は基板５５との電気的な連結がボンディングワイヤ７４によって多数個所で成される。
上記のように基板５５上に第１及び第２ＩＣチップ６０、７０が配置されると、上記基板５５と第２ＩＣチップ７０との間にはチップ部品装着空間８０が形成される。
従って、上記チップ部品装着空間８０には抵抗、ＭＬＣＣ、インダクタ等のような基本的な素子の複数のチップ部品８２が多数個実装される領域を形成する。
そして、本発明は好ましくは、上記第１及び第２ＩＣチップ６０、７０らがベアチップ(ｂａｒｅ ｃｈｉｐｓ)からなることが可能である。上記ベアチップはパッケージに入っておらず、ウェーハ(ｗａｆｅｒ)から切り取ったチップとして、このようにベアチップで構成するとさらに原価低減側面から有利で、これら第１及び第２ＩＣチップ６０、７０は基板５５に対してボンディングワイヤ７４を通じて電気的に多数個所で連結される。
また、本発明は好ましくは、上記第１ＩＣチップ６０’はフリップチップ(ｆｌｉｐ ｃｈｉｐｓ)で、上記第２ＩＣチップ７０はベアチップ(ｂａｒｅ ｃｈｉｐｓ)からなることが可能である。
これは図７に図示された通り、第１ＩＣチップ６０’がフリップチップからなると、基板５５に対してソルダボール６４とバンプを使用して電気的に連結されるためワイヤ連結に比べインダクタンスと抵抗を大きく減らすことが可能である。また、構造的に電源供給が基板５５から直接遂行されるためベアチップの連結構造に比べ電圧変動が少ない効果を得る。
そして、上記第２ＩＣチップ７０はボンディングワイヤ７４を通じて基板５５に電気的に連結される。
上記のような構造を通じて本発明は第１ＩＣチップ６０’はボンディングワイヤが不必要となり、上記基板５５と第２ＩＣチップ７０との間にはチップ部品装着空間８０がさらに大きく形成される。従って、上記チップ部品装着空間８０にはより多くの数のチップ部品８２が実装される効果を得ることが可能である。
上記の本発明は特定な実施例に関して図示され説明されたが、これは単なる例示として本発明を説明するため記載されたもので、本発明をこのような特定構造で制限することではない。当業界における通常の知識を有する者であれば、以下の請求範囲に記載された本発明の思想及び領域を外れない範囲内で本発明を多様に修正及び変更することが可能であることが分かる。しかし、このような修正及び変形構造らは全て本発明の権利範囲内に含まれることを明らかにする。
従来技術に伴うＩＣチップ積層構造を有する電子機器用モジュール２００を示す構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。 従来技術に伴う他の構造のＩＣチップ積層構造を有する電子機器用モジュール２５０を図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。 他の従来技術に伴う構造のＩＣチップ積層構造を有する電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。 本発明の一実施形態であるＩＣチップ積層構造を有する電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。 他の実施形である複数のＩＣチップ積層構造を有する電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。 さらに他の実施例である第１ＩＣチップと第２ＩＣチップを具備した電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。 さらに他の実施形態であるベアチップとフリップチップを具備した電子機器用モジュールを図示した構成図として、(ａ)は平面図を、(ｂ)は断面図を示す。
符号の説明
１、５０ 本発明のＩＣチップ積層構造を有する電子機器用モジュール
５ 基板
１０ ＩＣチップ
１２ スペーサ(ｓｐａｃｅｒ)
２０ チップ部品
２４ ボンディングワイヤ
３０ 空間
４０ 第２ＩＣチップ
４２ 第２スペーサ
４６ ボンディングワイヤ
５５ 基板
６０、６０’ 第１ＩＣチップ
６２ スペーサ
７０ 第２ＩＣチップ
７４ ボンディングワイヤ
８０ チップ部品装着空間
８２ チップ部品
２００、２５０、３００ 従来技術に伴う電子機器用モジュール
２１２ 第１ＩＣチップ
２１４ 第１スペーサ
２１６ 第２スペーサ
２２０ 第２ＩＣチップ
２２２ ボンディングワイヤ
２５２ 第１基板ボンディングパッド
２５４ 第２基板ボンディングパッド
２５６ 基板
２６０ 第１チップ
２６２ スペーサ(ｓｐａｃｅｒ)
２６４ 第２チップ
２６０ａ、２６４ａ チップパッド
２７０ ボンディングワイヤ
２７４ 外部接続端子
２８０ パッケージ胴体
３１２、３１４、３１６ 第１、２、３半導体素子
３１４ａ、３１６ａ 接着剤層(スペーサ)
３２０ ボンディングワイヤ

Claims (4)

  1. 複数のＩＣチップを密集して積層させた電子機器用モジュールにおいて、
    電極が形成された基板と、
    前記基板上に配置される第１スペーサと、
    前記第１スペーサ上に配置され、前記第１スペーサより大きい大きさを具備し前記基板に電気的に連結される第１ＩＣチップと、
    前記基板と前記第１ＩＣチップとの間に形成される空間に位置して前記基板に実装される第２ＩＣチップと、
    前記第２ＩＣチップと前記第１ＩＣチップとの間に配置される第２スペーサと、
    前記空間に位置して前記基板に実装されるチップ部品と
    を含むことを特徴とするＩＣチップの積層構造を有する電子機器用モジュール。
  2. 前記第２ＩＣチップと前記第２スペーサは前記第１スペーサと同一高さを有することを特徴とする請求項１に記載のＩＣチップの積層構造を有する電子機器用モジュール。
  3. 前記第１ＩＣチップおよび前記第２ＩＣチップはベアチップ(ｂａｒｅ ｃｈｉｐｓ)であることを特徴とする請求項１または請求項２に記載のＩＣチップ積層構造を有する電子機器用モジュール。
  4. 前記第１ＩＣチップはベアチップ(ｂａｒｅ ｃｈｉｐｓ)で、前記第２ＩＣチップはフリップチップ(ｆｌｉｐ ｃｈｉｐｓ)であることを特徴とする請求項１から請求項３のいずれかに記載のＩＣチップ積層構造を有する電子機器用モジュール。
JP2006193189A 2005-07-14 2006-07-13 Ｉｃチップ積層構造を有する電子機器用モジュール Expired - Fee Related JP4384143B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063700A KR100631991B1 (ko) 2005-07-14 2005-07-14 Ｉｃ 칩 적층 구조를 갖는 전자 기기용 모듈

Publications (2)

Publication Number Publication Date
JP2007027746A JP2007027746A (ja) 2007-02-01
JP4384143B2 true JP4384143B2 (ja) 2009-12-16

Family

ID=37635437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006193189A Expired - Fee Related JP4384143B2 (ja) 2005-07-14 2006-07-13 Ｉｃチップ積層構造を有する電子機器用モジュール

Country Status (3)

Country Link
US (1) US20070013081A1 (ja)
JP (1) JP4384143B2 (ja)
KR (1) KR100631991B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5386343A (en) * 1993-11-12 1995-01-31 Ford Motor Company Double surface mount technology for electronic packaging
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2000031320A (ja) 1998-07-08 2000-01-28 Toshiba Corp 印刷配線ユニット及び印刷配線ユニットを内蔵した電子機器
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6537852B2 (en) * 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
JP2006156797A (ja) * 2004-11-30 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR100631991B1 (ko) 2006-10-09
US20070013081A1 (en) 2007-01-18
JP2007027746A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
KR101686553B1 (ko) 반도체 패키지 및 패키지 온 패키지
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US20130049228A1 (en) Semiconductor package having supporting plate and method of forming the same
CN103000608B (zh) 一种多组件的芯片封装结构
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2008130998A (ja) 半導体集積回路
KR20170001238A (ko) 계단형 기판을 포함하는 반도체 패키지
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
JP2002217359A (ja) 半導体装置及び半導体装置構造
KR100621547B1 (ko) 멀티칩 패키지
US20080230886A1 (en) Stacked package module
JP2007318954A (ja) 超小型ｄｃ−ｄｃコンバータモジュール
JP5958454B2 (ja) 部品内蔵モジュール
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP4384143B2 (ja) Ｉｃチップ積層構造を有する電子機器用モジュール
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2008187076A (ja) 回路装置およびその製造方法
JP4370993B2 (ja) 半導体装置
JP2013004912A (ja) 半導体モジュール
JP5846187B2 (ja) 部品内蔵モジュール
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP2008277571A (ja) 半導体パッケージ
KR20060074829A (ko) 적층형 반도체 장치
JP2005167159A (ja) 積層型半導体装置
JP2006296170A (ja) 表面実装タイプチャージポンプ方式昇圧回路。

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees