JP4356026B2 - 表示装置、受光方法、および情報処理装置 - Google Patents

Description

本発明は、表示装置、受光方法、および情報処理装置に関し、特に、簡単な構成で、受光信号のS/N比を向上させることができるようにする表示装置、受光方法、および情報処理装置に関する。

表示回路と受光回路を同一の基板上に配置し、画像を表示するとともに、外部からの光を受光することが可能な表示装置が提案されている（例えば、特許文献１，２参照）。表示装置の受光回路は、LED(Light Emitting Diode）等の外部光源を持つ物体（例えば、ペンなど）から発せられる光や、バックライトからの光が画面に触れている指やペンで反射して戻ってきた光などを検出する。特許文献２では、バックライトからの光が画面に触れている指やペンで反射して戻ってきた光を検出する場合の受光回路の駆動方法が、本出願人により提案されている。

特許文献１および２は、表示回路が液晶を制御するタイプの液晶表示装置についての技術であるが、自発光素子である有機EL(Electro luminescence )素子を用いて画像の表示と受光を行う表示装置もある（例えば、特許文献３，４参照）。

特開２０００−１９４７８号公報 特開２００６−１２７２１２号公報 特開２００４−１２７２７２号公報 特開２００５−２９３３７４号公報

上述したような表示回路と受光回路が同一の基板上に配置された表示装置において、受光回路が出力する受光信号のS/N比を上げようとした場合、受光センサのセンササイズを拡大する必要があるが、受光センサのセンササイズを単純に拡大するのは、開口部の確保など表示性能を維持するための物理的な制限により困難であった。

本発明は、このような状況に鑑みてなされたものであり、簡単な構成で、受光信号のS/N比を向上させることができるようにするものである。

本発明の表示装置は、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と光を検出する受光センサが前記サブピクセルに配置されている表示装置であって、前記サブピクセルに表示信号を供給する表示信号線は、すべての前記サブピクセルに対して同方向に配線されており、前記表示回路は、表示選択線を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーを第２の導電膜により形成し、前記表示信号線を第３の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に配列した２以上の前記受光センサを前記第２の導電膜の接続線で接続し、その接続された前記２以上の前記受光センサから得られる受光信号を出力する受光回路を備え、前記受光信号の出力先である受光信号線は、前記表示信号線と同一の前記第３の導電膜により、前記表示信号線の配線方向と同方向に配線されている。

前記表示回路は、バックライトからの光の透過率を液晶層で制御する回路であるようにさせることができる。

前記受光センサは、TFTまたはダイオードであるようにさせることができる。

前記表示回路は、自発光素子を制御する回路であるようにさせることができる。
前記サブピクセルは、R，G、またはBの画素であるようにさせることができる。

本発明の受光方法は、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と光を検出する受光センサが前記サブピクセルに配置され、前記表示回路は、表示選択線を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーを第２の導電膜により形成し、前記表示信号線を第３の導電膜により形成し、前記サブピクセルに表示信号を供給する表示信号線が、すべての前記サブピクセルに対して同方向に配線されている表示装置の受光方法であって、前記表示信号線の配線方向に対して垂直な方向に配列して前記第２の導電膜の接続線で接続されている２以上の前記受光センサから得られる受光信号を、受光信号線を介して出力し、前記受光信号線は、前記表示信号線と同一の前記第３の導電膜によって、前記表示信号線の配線方向と同方向に配線されている。

本発明の表示装置および受光方法においては、表示信号線の配線方向に対して第２の導電膜の接続線で接続されている２以上の受光センサから得られる受光信号が受光信号線を介して出力され、この受光信号線は、表示信号線と同一の第３の導電膜によって、表示信号線の配線方向と同方向に配線されている。

本発明の情報処理装置は、所定の情報を画像として表示するとともに、受光センサにより光を検出する表示受光手段と、前記受光センサが出力する受光信号から生成される受光画像を用いて、外部より入力された入力情報を解析する入力情報解析手段と、前記入力情報解析手段から供給されるメッセージに対応して、所定の制御処理を行う制御手段とを備え、前記表示受光手段においては、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と前記受光センサが前記サブピクセルに配置され、前記サブピクセルに表示信号を供給する表示信号線が、すべての前記サブピクセルに対して同方向に配線されており、前記表示回路は、表示選択線を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーを第２の導電膜により形成し、前記表示信号線を第３の導電膜により形成し、前記表示受光手段は、前記表示信号線の配線方向に対して垂直な方向に配列して前記第２の導電膜の接続線で接続されている２以上の前記受光センサから得られる受光信号を出力し、前記受光信号の出力先である受光信号線は、前記表示信号線と同一の前記第３の導電膜により、前記表示信号線の配線方向と同方向に配線されている。

本発明の情報処理装置においては、所定の情報が画像として表示されるとともに、受光センサにより光が検出され、受光センサが出力する受光信号から生成される受光画像を用いて、外部より入力された入力情報が解析される。解析されて供給されるメッセージに対応して、所定の制御処理が行われる。そして、情報処理装置の表示受光手段においては、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、画像を表示するための表示回路と受光センサがサブピクセルに配置され、サブピクセルに表示信号を供給する表示信号線が、すべてのサブピクセルに対して同方向に配線されており、表示回路において、表示選択線が第１の導電膜により形成され、表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーが第２の導電膜により形成され、表示信号線が第３の導電膜により形成される。表示信号線の配線方向に対して垂直な方向に配列して第２の導電膜の接続線で接続されている２以上の受光センサから得られる受光信号が出力される。受光信号の出力先である受光信号線は、表示信号線と同一の第３の導電膜により、表示信号線の配線方向と同方向に配線されている。

本発明においては、簡単な構成で、受光信号のS/N比を向上させることができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の表示装置は、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路（例えば、図４の表示回路４１）と光を検出する受光センサ（例えば、図７のセンサSSR）が前記サブピクセル（例えば、図７のサブピクセルSubPix）に配置されている表示装置（例えば、図１の表示パネル２５）であって、前記サブピクセルに表示信号を供給する表示信号線（例えば、図１２の表示信号線５１）は、すべての前記サブピクセルに対して同方向に配線されており、前記表示回路は、表示選択線（例えば、図１２の表示選択線５２）を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラー（例えば、図１２の横縞キャンセラー１１３）を第２の導電膜により形成し、前記表示信号線（例えば、図１２の表示信号線５１）を第３の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に配列した２以上の前記受光センサを前記第２の導電膜の接続線（例えば、図１２のセンサ接続線１０２）で接続し（例えば、図１２のサブ受光回路１０１a乃至１０１ｃ）、その接続された前記２以上の前記受光センサから得られる受光信号を出力する受光回路（例えば、図１２の受光回路１０１）を備え、前記受光信号の出力先である受光信号線（例えば、図１２の受光信号線５３）は、前記表示信号線と同一の前記第３の導電膜により、前記表示信号線の配線方向と同方向に配線されている。

本発明の情報処理装置は、所定の情報を画像として表示するとともに、受光センサにより光を検出する表示受光手段（例えば、図１の表示パネル２５）と、前記受光センサが出力する受光信号から生成される受光画像を用いて、外部より入力された入力情報を解析する入力情報解析手段（例えば、図１の入力情報解析部２７）と、前記入力情報解析手段から供給されるメッセージに対応して、所定の制御処理を行う制御手段（例えば、図１の制御部１１）とを備え、前記表示受光手段においては、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と前記受光センサが前記サブピクセルに配置され、前記サブピクセルに表示信号を供給する表示信号線が、すべての前記サブピクセルに対して同方向に配線されており、前記表示回路は、表示選択線（例えば、図１２の表示選択線５２）を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラー（例えば、図１２の横縞キャンセラー１１３）を第２の導電膜により形成し、前記表示信号線（例えば、図１２の表示信号線５１）を第３の導電膜により形成し、前記表示受光手段は、前記表示信号線の配線方向に対して垂直な方向に配列して前記第２の導電膜の接続線（例えば、図１２のセンサ接続線１０２）で接続されている２以上の前記受光センサから得られる受光信号を出力し、前記受光信号の出力先である受光信号線（例えば、図１２の受光信号線５３）は、前記表示信号線と同一の前記第３の導電膜により、前記表示信号線の配線方向と同方向に配線されている。

以下、図を参照して、本発明の実施の形態について説明する。

図１は、本発明を適用した情報処理装置の一実施の形態の構成例を示している。

図１の情報処理装置１は、所定の情報を画像として表示する表示装置を少なくとも備え、通話処理、撮像処理、データの送受信処理などの所定の情報処理を行う、携帯電話機、デジタルスチルカメラ、またはPDA（Personal Digital Assistant）などである。この情報処理装置１では、表示装置の画面上を指やペンなどで指示することによって所定の情報を入力することが可能である。

情報処理装置１は、制御部１１、ROM１２、通信部１３、および表示処理部１４などにより構成される。表示処理部１４は、上述の表示装置に対応し、画像信号生成部２１、コントローラ２２、ゲートドライバ２３、ソースドライバ２４、表示パネル２５、受光信号処理部２６、入力情報解析部２７、および記憶部２８により構成される。

制御部１１は、ROM(Read Only Memory)１２に記憶されている制御プログラムに基づいて情報処理装置１の全体の動作を制御する。例えば、制御部１１は、図示せぬ他のモジュールからの指令や、通信部１３が受信したデータに基づいて、表示パネル２５に表示させる表示データを画像信号生成部２１に供給する。また、制御部１１は、後述するように、入力情報解析部２７から供給されるメッセージに対応して、画像信号生成部２１に供給する表示データを更新したり、通信部１３や他のモジュールにデータを供給したりもする。

ここで、他のモジュールとは、例えば、情報処理装置１が携帯電話機であれば通話機能を実行するモジュールなどであり、情報処理装置１がデジタルスチルカメラであれば撮像機能を実行するモジュールなどである。通信部１３は、インターネットなどのネットワークを介して、各種の機器と有線または無線により通信し、取得したデータを制御部１１に供給する。なお、情報処理装置１が外部との通信を必要としない場合には、通信部１３を省略することができる。

画像信号生成部２１は、制御部１１から供給される表示データに対応する画像を表示するための画像信号を生成し、生成した画像信号を、表示パネル２５の駆動を制御するコントローラ２２に出力する。

コントローラ２２は、表示パネル２５の各画素に配置されているスイッチング素子のオン（導通）またはオフ（非導通）を制御するゲートドライバ２３の駆動と、ゲートドライバ２３の駆動に連動して、画像信号に対応する電圧信号（以下、表示信号と称する）を各画素に供給するソースドライバ２４の駆動を制御する。

表示パネル２５は、例えば、水平方向にｍ個および垂直方向にｎ個のｍ×ｎ個からなる画素がマトリクス状に配置されたLCD(Liquid Crystal Display)であり、図示せぬバックライトからの光の透過率を液晶層で変化させることにより、所定の情報を画像として表示する。また、表示パネル２５は、受光センサを内蔵し、バックライトからの光が、表示パネル２５の最上部の表面に接触または近接している指やペンなどに反射して戻ってきた戻り光を受光して、その結果得られる受光信号を、受光信号処理部２６に供給する。従って、表示パネル２５には、画像の表示を行うための表示回路と、入力情報としての光を検出する受光回路が設けられている。

なお、表示解像度の単位（画像の表示単位）としての１画素は、R(Red)，G（Green）、およびB（Blue）の３画素から構成されるので、表示パネル２５を構成する画素の全画素数は、厳密には、３ｍ×ｎ個となる。以下では、R，G、およびBの３画素からなる表示解像度の単位としての画素をピクセル、ピクセルを構成するR，G、およびBの各画素をサブピクセルと称する。

表示装置のピクセルの配列には、代表的なものとして、ストライプ配列やデルタ配列があるが、表示パネル２５では、ピクセルがデルタ配列で配列されている。

ストライプ配列とデルタ配列は、水平方向に対してR，G、およびBのサブピクセルを順次配列する点において共通するが、ストライプ配列では、各色のサブピクセルの位置が、図２に示すように、垂直方向のN番目のラインと（N+１）番目のラインとで同一であるのに対して、デルタ配列では、図３に示すように、垂直方向のN番目のラインと（N+１）番目のラインとで長さLだけシフトしている点が相違する。ここで、長さLは、サブピクセルの幅ｄの１．５倍である。

ストライプ配列は、データや文字表示を多用するパーソナルコンピュータや携帯電話機の表示装置に採用されることが多く、デルタ配列は、自然画を表示する機器であるカムコーダやデジタルスチルカメラなどの表示装置に採用されることが多い。

図１に戻り、受光信号処理部２６は、表示パネル２５から供給される受光信号に対して、所定の増幅処理、フィルタ処理、または画像処理などを行い、処理後の整形された受光信号を入力情報解析部２７に供給する。

入力情報解析部２７は、受光信号から生成される受光画像を用いて、指やペンなどで指示された画面上の位置（接触位置）を解析することにより、ユーザが入力した情報を解析し、解析結果をメッセージとして制御部１１に供給する。例えば、受光信号処理部２６からNフレーム目の受光信号が供給されるとすると、入力情報解析部２７は、Nフレーム目の受光信号から生成した受光画像を、記憶部２８に記憶されている１つ前のフレーム（Ｎ−１フレーム目）の受光画像と比較し、両受光画像の差分を算出する。そして、入力情報解析部２７は、算出された差分に基づいて、前フレームからの接触位置の動きを解析する。接触位置が複数ある場合には、その複数の接触位置それぞれについて解析が行われる。さらに、入力情報解析部２７は、記憶部２８に記憶されている所定フレーム期間前からの接触位置の変化の情報と照合し、制御部１１へ供給する接触位置の検出に関するメッセージを決定する。

次に、表示パネル２５に設けられている表示回路と受光回路について説明するが、その前に、従来の表示回路および受光回路のサブピクセル内の配置例を図４に示す。

ピクセルPixは、図４に示すように、R，G、およびBの各サブピクセルSubPixを水平方向に配列して構成される。そして、R，G、またはBの各サブピクセルSubPix内の、図中上側に表示回路４１が配置されるとともに、図中下側に受光回路４２が配置される。この表示回路４１と受光回路４２は、同一の基板（ガラス基板）上に形成されている。

各サブピクセルSubPixの表示回路４１には、表示信号線５１がそれぞれ接続されており、その表示信号線５１を介して、表示信号がソースドライバ２４から供給される。また、R，G、およびBのサブピクセルSubPixの表示回路４１は、水平方向に延びる同一の表示選択線５２とも接続されている。R，G、およびBのサブピクセルSubPixの表示回路４１には、表示選択信号が、表示選択線５２を介してゲートドライバ２３から供給される。表示回路４１は、表示選択信号および表示信号に応じてバックライトからの光を制御する。

一方、各サブピクセルSubPixの受光回路４２には、受光信号線５３がそれぞれ接続されている。受光回路４２は、受光センサSSR（図５）による受光を制御し、受光センサSSRが受光して生成した受光信号を、受光信号線５３を介して受光信号処理部２６に供給する。

図５は、表示回路４１および受光回路４２の回路例を示している。

表示回路４１は、スイッチング素子SW１、液晶層LC、および保持容量Cなどにより構成されている。スイッチング素子SW１は、例えば、TFT（Thin Film Transistor）で構成される。

表示回路４１において、スイッチング素子SW１は、表示選択線５２を介してゲートドライバ２３から供給される表示選択信号に応じて、接続をオンまたはオフする。スイッチング素子SW１がオンしているとき、ソースドライバ２４からの表示信号が、表示信号線５１を介して液晶層LCおよび保持容量Cに供給され、所定の電圧が液晶層LCおよび保持容量Cに印加される。液晶層LCでは、印加された電圧に応じて、液晶分子の配列が変化し、バックライトからの光が表示パネル２５の前面側に出射される。スイッチング素子SW１がオフしているときは、液晶層LCおよび保持容量Cに印加された電圧が保持される。このスイッチング素子SW１のオンおよびオフを、水平方向に一列に並ぶサブピクセルSubPixを水平ラインとして、１水平ラインずつ垂直方向に順次切替えることにより、即ち、線順次走査することにより、表示パネル２５全体として画像が表示される。

受光回路４２は、スイッチング素子SW２およびSW３、センサSSR、並びにアンプAMPにより構成されている。スイッチング素子SW２およびSW３のそれぞれは、例えば、TFTで構成され、センサSSRは、例えば、フォトダイオードやTFTなどで構成される。

センサSSRは、表示パネル２５の表面から入射される光を受光し、受光量に応じた電流信号をアンプAMPに出力する。アンプAMPは、入力される電流信号を電圧信号に変換するとともに増幅し、受光信号として出力する。スイッチング素子SW３は読み出し制御信号に応じて接続をオンまたはオフし、スイッチング素子SW３がオンしているとき、出力された受光信号が、受光信号線５３を介して受光信号処理部２６に供給される。スイッチング素子SW２は、リセット制御信号に応じて接続をオンまたはオフし、スイッチング素子SW２がオンしているとき、受光信号がリセットされる。

以上のように構成される表示回路４１および受光回路４２が、図４に示したように、サブピクセルSubPix内に配置されている。

なお、表示パネル２５を、LCDではなく、自発光素子である有機または無機のEL素子を用いたELディスプレイによって実現することも可能である。

図６は、表示パネル２５がELディスプレイで構成される場合の、従来の表示回路４１および受光回路４２の回路例を示している。なお、受光回路４２は、図５における場合と同様であるので、その説明は省略する。

表示回路４１は、スイッチング素子SW１およびSW４、回路群６１、およびEL素子６２により構成されている。

回路群６１は、例えば、表示データ書き込み回路、閾値ばらつき補正回路などからなる。表示データ書き込み回路は、スイッチング素子SW１から供給されてきた表示信号（電圧信号）を電流信号に変換するI/V（電流／電圧）変換回路である。閾値ばらつき補正回路は、表示信号のスイッチング素子SW１によるばらつきを補正する回路（TFTの閾値補正回路）である。

スイッチング素子SW１は、表示選択線５２を介してゲートドライバ２３から供給される表示選択信号に応じて、接続をオンまたはオフする。スイッチング素子SW１がオンしているとき、ソースドライバ２４からの表示信号が、表示信号線５１を介して回路群６１に供給される。回路群６１は、入力される表示信号に対して、上述したI/V変換やばらつき補正などの処理を行い、処理後の表示信号をスイッチング素子SW４に出力する。スイッチング素子SW４は、発光制御信号に応じて接続をオンまたはオフし、スイッチング素子SW４がオンしているとき、回路群６１からの表示信号がEL素子６２に供給される。これにより、EL素子６２が発光する。

なお、図５および図６を参照して説明した読み出し制御信号、リセット信号、および発光制御信号のそれぞれは、図示せぬ制御線を介してゲートドライバ２３またはソースドライバ２４から供給される。

以上、図４乃至図６を参照して、従来の表示回路４１と受光回路４２について説明したが、図１の表示パネル２５の表示回路は、図４の表示回路４１と同様に、各サブピクセルSubPixに１つずつ配置されている。

一方、図１の表示パネル２５の受光回路は、従来の受光回路４２よりも、S/N比の高い受光信号を出力するように構成されている。

受光信号のS/N比をより向上させるためには、単純には、各サブピクセルSubPixに設けられているセンサSSRのサイズ（受光面積）を拡大させればよいが、サブピクセルSubPix内でのセンササイズの拡大は、開口部の縮小など表示性能に悪影響を与えるため、行わない方がよい。

また、表示回路と受光回路を同一の基板上に設けるのではなく、表示基板と受光基板というように分けて作成し、表示基板と受光基板を貼り合わせる構造にすれば、センサSSRのサイズを拡大させるための物理的な制約はなくなるが、コストが高くなるという問題がある。

そこで、表示パネル２５は、図７に示されるように、各サブピクセルSubPixに配置されたセンサSSRを基板上で並列に接続することにより、センササイズを実質的に拡大させることで、S/N比を向上させている。

即ち、図７は、情報処理装置１の表示パネル２５で採用されている受光回路１０１の構成を示している。

図７の受光回路１０１は、３種類のサブ受光回路１０１a乃至１０１ｃと、サブ受光回路１０１a乃至１０１ｃのセンサSSRの出力どうしを接続するセンサ接続線１０２により構成される。サブ受光回路１０１aは、センサSSRとスイッチング素子SW２からなり、サブ受光回路１０１ｂは、センサSSRからなり、サブ受光回路１０１ｃは、センサSSR、アンプAMP、およびスイッチング素子SW３からなる。

なお、サブ受光回路１０１aとサブ受光回路１０１ｃとの間に挿入されるサブ受光回路１０１ｂの個数は、任意の数とすることができる。サブ受光回路１０１ｂを省略することも可能である。

また、アンプAMPおよびスイッチング素子SW３は、受光信号線５３と接続されるサブ受光回路１０１ｃに設ける必要があるが、スイッチング素子SW２については、センサSSRの出力に接続されていれば、サブ受光回路１０１a乃至１０１ｃの何処に配置させてもよい。

なお、サブ受光回路１０１a乃至１０１ｃに設けられる各センサSSRのセンササイズは、同一である必要はないが、本実施の形態では、説明を簡単にするため、同一であるものとし、受光回路４２のセンサSSRのサイズとも同一であるものとする。

受光回路１０１では、サブ受光回路１０１ａおよび１０１ｂの各センサSSRから出力された受光信号が、センサ接続線１０２を介してサブ受光回路１０１ｃのアンプAMPに入力される。サブ受光回路１０１ｃのアンプAMPには、自身のセンサSSRが出力した受光信号も入力される。従って、アンプAMPに入力される信号は、サブ受光回路１０１ａ乃至１０１ｃの各センサＳＳＲから出力された受光信号の総和信号である。アンプAMPは、自身に入力される受光信号（電流信号）を、電圧信号に変換し、増幅して出力する。

従って、サブ受光回路１０１ｃは、受光回路１０１を構成するサブ受光回路１０１ａ乃至１０１ｃが有する全センサSSRから出力された受光信号を、受光回路１０１の受光信号として出力する。サブ受光回路１０１ｃから出力された受光信号は、受光信号線５３を介して受光信号処理部２６に供給される。

図８は、受光回路１０１が図７に示したように構成される場合の、センササイズと出力信号のレベルの関係を示す図である。

図８の横軸は、受光回路１０１が有するセンサSSRのセンササイズを表し、受光回路１０１を構成するサブ受光回路１０１ａ乃至１０１ｃの個数が多くなるほど、センササイズも大きくなる。また、図８の縦軸は、受光回路１０１が出力する出力信号のレベル（以下、出力レベルと称する）を表す。

受光回路１０１が出力する出力信号は、シグナル成分としての受光信号と、ノイズ成分としてのセンサ起因のノイズ信号およびアンプAMPによるノイズ信号から構成される。アンプAMPの回路の構成や回路定数が変わらなければ、アンプAMPによるノイズ成分は変わらない。アンプAMPの回路定数は、アンプAMPの後段に接続される回路（システム）に合わせて設計される。表示パネル２５においては、受光回路１０１を構成するサブ受光回路１０１ａ乃至１０１ｃの個数が変化しても、アンプAMP以降の回路は変わらないので、回路定数も変わらない。従って、アンプAMPによるノイズ成分は、センササイズが拡大しても変わらない。

一方、例えばリーク成分などのセンサSSR起因のノイズ成分、および、センサSSRが出力する受光信号は、ともに、センササイズに比例して増大する。しかしながら、センサSSR起因のノイズ成分の増加率は、図８に示されるように、受光信号の増加率と比べると僅かである。

従って、センサSSRを並列に接続して実質的にセンササイズを拡大させることにより、受光信号のS/N比を上げることができる。

ところで、サブピクセルSubPixにそれぞれ配置されている複数のセンサSSRどうしを基板上で並列に接続する場合、表示信号線５１の方向、即ち、表示パネル２５の垂直な方向に配列しているサブピクセルSubPix内のセンサSSRどうしを接続するか、または、表示選択線５２の方向、即ち、表示パネル２５の水平な方向に配列しているサブピクセルSubPix内のセンサSSRどうしを接続するか、の２通りの接続方法が考えられるが、ピクセルPixがデルタ配列となっている表示パネル２５では、横縞キャンセラーと呼ばれる配線パターンが基板上に存在するために、前者の接続方法、即ち、垂直方向に並ぶセンサSSRどうしを接続することは困難である。

図９乃至図１１を参照して、横縞キャンセラーと、垂直方向に並ぶセンサSSRどうしを接続することが困難である理由について詳しく説明する。

横縞キャンセラーは、水平ラインごとに発生する輝度のムラ（横縞）を防止するために形成される配線パターンである。デルタ配列では、サブピクセルSubPixの両脇に配置される表示信号線５１に割り当てられている色が奇数の水平ライン（以下、奇数ラインと称する）と偶数の水平ライン（以下、偶数ラインと称する）で異なるために、サブピクセルSubPixに入り込むノイズの種類が奇数ラインと偶数ラインで異なり、その結果、水平ラインごとに輝度のムラ（横縞）が発生する。

より具体的には、図９に示すデルタ配列において、GのサブピクセルSubPixに注目すると、奇数ラインのGのサブピクセルSubPixの両脇には、RのサブピクセルSubPixと接続される表示信号線５１_Rと、GのサブピクセルSubPixと接続される表示信号線５１_Gが配置されている。一方、偶数ラインのGのサブピクセルSubPixの両脇には、GのサブピクセルSubPixと接続される表示信号線５１_Gと、BのサブピクセルSubPixと接続される表示信号線５１_Bが配置されている。

従って、奇数ラインのGのサブピクセルSubPixでは、その両脇を通過するRとGの表示信号の影響を受けたノイズが発生し、偶数ラインのGのサブピクセルSubPixでは、その両脇を通過するGとBの表示信号の影響を受けたノイズが発生する。このように、奇数ラインと偶数ラインで各サブピクセルSubPixに入り込むノイズの種類が異なるので、横縞が発生することになり、横縞キャンセラーは、その横縞を防止するために、基板上の各サブピクセルSubPixに形成される。

図１０は、各サブピクセルSubPix内の表示回路４１の配線パターンを示している。また、図１１は、図１０のX−Y線断面図である。

図１１に示すように、保持容量線１１２は、基板１２１上に形成されている複数の薄膜層のうちの最下層、即ち、基板１２１上の最も近い側に、第１の導電膜で形成される。この第1の導電膜は、表示選択線５２（図１０）の形成にも使用されている。

そして、保持容量線１１２の上に形成された絶縁膜１２２の上に、第２の導電膜である多結晶または非昌質シリコン１２３が形成されるが、この多結晶または非昌質シリコン１２３は、図１０に示すように、矩形状に形成された保持容量線１１２とともに保持容量形成部１１１を構成する。また、多結晶または非昌質シリコン１２３は、図１０に示すように、横縞キャンセラー１１３を形成する。横縞キャンセラー１１３は、隣りのサブピクセルSubPixを横断して形成されるため、画素の開口率が低下するおそれがあるが、多結晶または非昌質シリコン１２３は、透明導体膜であるので開口率の低下を防止することができる。

多結晶または非昌質シリコン１２３は、図１１に示すように絶縁膜１２４で被膜され、その絶縁膜１２４上に、表示信号線５１が第３の導電膜で形成される。さらに、平坦化膜１２５によって絶縁膜１２４および表示信号線５１の膜面が平坦化され、その上に透明電極１２６が形成される。

従って、表示回路４１が形成される基板１２１上には、基板１２１に近い側から、表示選択線５２と保持容量線１１２を形成する第１の導電膜、横縞キャンセラー１１３を形成する第２の導電膜、および、表示信号線５１を形成する第３の導電膜の３つの導電膜層が存在する。

そこで、第１乃至第３の導電膜を利用して、垂直方向のサブピクセルSubPixのセンサSSRどうしを接続するセンサ接続線１０２を、基板１２１上に形成することができるかどうかを、順次検討する。なお、透明電極１２６（画素電極）も導電膜層ではあるが、透明電極１２６は、液晶配光のための電界をかけるための電極であり、回路を構成する導電膜としては利用することはできない。

最初に、表示選択線５２と保持容量線１１２を形成する第１の導電膜を利用して、センサ接続線１０２を形成することを検討すると、表示選択線５２および保持容量線１１２は、サブピクセルSubPix内を横断しており、第１の導電膜を利用して垂直方向にセンサ接続線１０２を形成すると表示選択線５２と保持容量線１１２のいずれとも交差することになるので、第１の導電膜を利用してセンサ接続線１０２を形成することはできない。

次に、横縞キャンセラー１１３を形成する第２の導電膜を利用して、センサ接続線１０２を形成しようとする場合も、横縞キャンセラー１１３がサブピクセルSubPix内を横断しているので、同様の理由により、第２の導電膜を利用して垂直方向にセンサ接続線１０２を形成することはできない。

最後の１つである、表示信号線５１を形成する第３の導電膜を利用して、センサ接続線１０２を形成しようとする場合については、表示信号線５１を形成する第３の導電膜でセンサ接続線１０２を形成すると、センサ接続線１０２上の受光信号に、表示信号線５１からスイッチング素子SW１を介して透明電極１２６に充電された信号に起因するノイズが発生する。従って、受光信号の品質の低下をもたらすため、第３の導電膜を利用してセンサ接続線１０２を基板１２１上に形成することはできない。

以上から、垂直方向に並ぶセンサSSRどうしを接続するセンサ接続線１０２を、基板１２１上に形成することは、現状の導電膜層のレイヤ構成では困難である。

そこで、表示パネル２５においては、水平方向に並ぶセンサSSRどうしを接続する。即ち、表示信号線５１の配線方向に対して垂直な方向（水平方向）のサブピクセルSubPixのセンサSSRどうしをセンサ接続線１０２で接続する。

図１２は、受光回路１０１がサブ受光回路１０１a、１つのサブ受光回路１０１ｂ、およびサブ受光回路１０１ｃによって構成され、サブ受光回路１０１a、１つのサブ受光回路１０１ｂ、およびサブ受光回路１０１ｃが、３つのサブピクセルSubPixにそれぞれ配置される場合の、受光回路１０１の配置例を示している。

図１２では、サブピクセルSubPixに表示信号を供給する表示信号線５１は、すべてのサブピクセルSubPixで同一方向に配線されている。そして、表示信号線５１に対して垂直な方向、即ち、水平方向に配列されている３つのサブピクセルSubPixに、サブ受光回路１０１a、サブ受光回路１０１ｂ、およびサブ受光回路１０１ｃが、それぞれ配置され、センサ接続線１０２で接続されている。

また、サブ受光回路１０１a乃至１０１ｃに電源を供給するためのVDD線とGND線、および、受光回路１０１から出力される受光信号を受光信号処理部２６に伝送する受光信号線５３も、表示信号線５１と同一方向に配線されている。

そして、VDD線およびGND線は、サブ受光回路１０１a乃至１０１ｃと垂直方向同位置で直角に分岐し、サブ受光回路１０１a乃至１０１ｃそれぞれと接続している。また、受光信号線５３も、サブ受光回路１０１ｃとセンサ接続線１０２を介して接続し、サブ受光回路１０１a乃至１０１ｃどうしもセンサ接続線１０２で接続されている。

図１２では、同一の導電膜で形成されている配線パターンが、同一の模様で図示されている。従って、受光信号線５３、VDD線およびGND線は、表示信号線５１と同様の第３の導電膜で基板１２１上に形成されている。但し、水平方向に配線されているVDD線およびGND線と、垂直方向に配線されている表示信号線５１とが交差する箇所は、図１２に示されるように、VDD線およびGND線が、表示選択線５２および保持容量線１１２と同様の第１の導電膜で形成されている。また、サブ受光回路１０１a乃至１０１ｃどうしを接続するセンサ接続線１０２は、横縞キャンセラー１１３と同様の第２の導電膜で形成されている。

従って、サブ受光回路１０１a乃至１０１ｃを接続するために、新規の導電膜層を追加する必要はない。また、センサ接続線１０２は、表示信号線５１と異なる導電膜によって基板上に形成されるので、表示信号に起因するノイズは発生しない。

図１３は、奇数ラインと偶数ラインの２ライン分について、図１２の受光回路１０１の配置を示す図である。

各サブピクセルSubPix内において、センサSSRの出力が引き出される側は、そのサブピクセルSubPix用の表示信号線５１が配置された側と同一となされている。即ち、奇数ラインでは、サブピクセルSubPix内の図中右側に、そのサブピクセルSubPixのための表示信号を伝送する表示信号線５１が配置されており、センサ接続線１０２もサブ受光回路１０１a乃至１０１０ｃの図中右側に配置されている。一方、偶数ラインでは、サブピクセルSubPix内の図中左側に、そのサブピクセルSubPixのための表示信号を伝送する表示信号線５１が配置されており、センサ接続線１０２もサブ受光回路１０１a乃至１０１０ｃの図中左側に配置されている。換言すれば、各サブピクセルSubPix内において、センサSSRの出力が引き出される側は、図中左側または右側のうちのスイッチング素子SW１が配置されている側であると言うこともできる。従って、奇数ラインと偶数ラインでは、図中のサブ受光回路１０１aとサブ受光回路１０１ｃの配置が反対となっている。

図１４は、受光回路１０１のその他の配置例を示している。即ち、図１４は、受光回路１０１が、サブ受光回路１０１a、４つのサブ受光回路１０１ｂ、およびサブ受光回路１０１ｃによって構成され、サブ受光回路１０１a、４つのサブ受光回路１０１ｂ、およびサブ受光回路１０１ｃが、６つのサブピクセルSubPixにそれぞれ配置される場合の、受光回路１０１の配置例を示している。

図１４では、サブ受光回路１０１aとサブ受光回路１０１ｃの間に挿入されているサブ受光回路１０１ｂの数（サブピクセルSubPixの数でもある）が異なる以外は、図１３と同様に配置されている。

このように、サブ受光回路１０１aとサブ受光回路１０１ｃとの間に挿入されるサブ受光回路１０１ｂの数を変えるだけで簡単に実質的なセンササイズを拡大させることができ、受光信号のS/N比を向上させることができる。

図１５のフローチャートを参照して、受光回路１０１による受光処理について説明する。

受光回路１０１のスイッチング素子SW２に対して、接続をオフするリセット制御信号が供給されると、ステップＳ１において、スイッチング素子SW２は、接続をオフして、受光信号をリセットする。

ステップＳ２において、受光回路１０１を構成するサブ受光回路１０１ａ乃至１０１ｃの各センサSSRは、受光量に応じた電流信号をアンプAMPに出力する。

受光回路１０１のスイッチング素子SW３に対して、接続をオンする読み出し制御信号が供給されると、ステップＳ３において、受光回路１０１は、受光信号を出力する。即ち、サブ受光回路１０１ｃのアンプAMPは、そこに入力される電流信号を電圧信号に変換し、増幅したものを受光信号として出力する。

以上、説明したように、画素がデルタ配列で配列されている表示パネル２５において、表示信号線５１の配線方向と垂直な方向（水平方向）に並ぶ複数のサブピクセルSubPixにそれぞれ配置されたセンサSSRを基板上で並列に接続することにより、センササイズを実質的に拡大させ、受光信号のS/N比を向上させることができる。即ち、簡単な構成で、受光信号のS/N比を向上させることができる。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明を適用した情報処理装置の一実施の形態の構成例を示す図である。 ストライプ配列を説明する図である。 デルタ配列を説明する図である。 従来の表示回路と受光回路の配置例を示す図である。 表示パネルがLCDで構成される場合の表示回路および受光回路の回路例を示す図である。 表示パネルがELディスプレイで構成される場合の表示回路および受光回路の回路例を示す図である。 図１の表示パネルで採用されている受光回路の構成を示す図である。 センササイズと出力信号のレベルの関係を示す図である。 横縞キャンセラーについて説明する図である。 垂直方向に並ぶセンサSSRどうしを接続することが困難な理由について説明する図である。 垂直方向に並ぶセンサSSRどうしを接続することが困難な理由について説明する図である。 図１の表示パネルの受光回路の配置例を示す図である。 図１２に示したサブピクセルがマトリクス状に配置された表示パネルを示す図である。 図１の表示パネルの受光回路のその他の配置例を示す図である。 図７の受光回路による受光処理を説明するフローチャートである。

符号の説明

１ 情報処理装置， １４ 表示処理部， ２５ 表示パネル， ４１ 表示回路， Pix ピクセル， SubPix サブピクセル， SSR センサ， AMP アンプ， ５１ 表示信号線， ６２ EL素子， １０１ 受光回路， １０１a乃至１０１ｃ サブ受光回路， １０２ センサ接続線

Claims (15)

1. 画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と光を検出する受光センサが前記サブピクセルに配置されている表示装置であって、
   前記サブピクセルに表示信号を供給する表示信号線は、すべての前記サブピクセルに対して同方向に配線されており、
   前記表示回路は、表示選択線を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーを第２の導電膜により形成し、前記表示信号線を第３の導電膜により形成し、
   前記表示信号線の配線方向に対して垂直な方向に配列した２以上の前記受光センサを前記第２の導電膜の接続線で接続し、その接続された前記２以上の前記受光センサから得られる受光信号を出力する受光回路を備え、
   前記受光信号の出力先である受光信号線は、前記表示信号線と同一の前記第３の導電膜により、前記表示信号線の配線方向と同方向に配線されている
   表示装置。
2. 前記表示回路は、バックライトからの光の透過率を液晶層で制御する回路である
   請求項１に記載の表示装置。
3. 前記受光センサは、TFTまたはダイオードである
   請求項１に記載の表示装置。
4. 前記表示回路は、自発光素子を制御する回路である
   請求項１に記載の表示装置。
5. 前記サブピクセルは、R，G、またはBの画素である
   請求項１に記載の表示装置。
6. 画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と光を検出する受光センサが前記サブピクセルに配置され、前記表示回路は、表示選択線を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーを第２の導電膜により形成し、前記表示信号線を第３の導電膜により形成し、前記サブピクセルに表示信号を供給する表示信号線が、すべての前記サブピクセルに対して同方向に配線されている表示装置の受光方法であって、
   前記表示信号線の配線方向に対して垂直な方向に配列して前記第２の導電膜の接続線で接続されている２以上の前記受光センサから得られる受光信号を、受光信号線を介して出力し、
   前記受光信号線は、前記表示信号線と同一の前記第３の導電膜によって、前記表示信号線の配線方向と同方向に配線されている
   受光方法。
7. 前記表示回路は、バックライトからの光の透過率を液晶層で制御する回路である
   請求項６に記載の受光方法。
8. 前記受光センサは、TFTまたはダイオードである
   請求項６に記載の受光方法。
9. 前記表示回路は、自発光素子を制御する回路である
   請求項６に記載の受光方法。
10. 前記サブピクセルは、R，G、またはBの画素である
    請求項６に記載の受光方法。
11. 所定の情報を画像として表示するとともに、受光センサにより光を検出する表示受光手段と、
    前記受光センサが出力する受光信号から生成される受光画像を用いて、外部より入力された入力情報を解析する入力情報解析手段と、
    前記入力情報解析手段から供給されるメッセージに対応して、所定の制御処理を行う制御手段と
    を備え、
    前記表示受光手段においては、画像の表示解像度の単位であるピクセルを構成する複数のサブピクセルがデルタ配列で配列され、前記画像を表示するための表示回路と前記受光センサが前記サブピクセルに配置され、前記サブピクセルに表示信号を供給する表示信号線が、すべての前記サブピクセルに対して同方向に配線されており、
    前記表示回路は、表示選択線を第１の導電膜により形成し、前記表示信号線の配線方向に対して垂直な方向に隣りのサブピクセルを横断する横縞キャンセラーを第２の導電膜により形成し、前記表示信号線を第３の導電膜により形成し、
    前記表示受光手段は、前記表示信号線の配線方向に対して垂直な方向に配列して前記第２の導電膜の接続線で接続されている２以上の前記受光センサから得られる受光信号を出力し、
    前記受光信号の出力先である受光信号線は、前記表示信号線と同一の前記第３の導電膜により、前記表示信号線の配線方向と同方向に配線されている
    情報処理装置。
12. 前記表示回路は、バックライトからの光の透過率を液晶層で制御する回路である
    請求項１１に記載の情報処理装置。
13. 前記受光センサは、TFTまたはダイオードである
    請求項１１に記載の情報処理装置。
14. 前記表示回路は、自発光素子を制御する回路である
    請求項１１に記載の情報処理装置。
15. 前記サブピクセルは、R，G、またはBの画素である
    請求項１１に記載の情報処理装置。

Images