JP4351869B2 - 半導体を用いた電子デバイス - Google Patents
半導体を用いた電子デバイス Download PDFInfo
- Publication number
- JP4351869B2 JP4351869B2 JP2003164854A JP2003164854A JP4351869B2 JP 4351869 B2 JP4351869 B2 JP 4351869B2 JP 2003164854 A JP2003164854 A JP 2003164854A JP 2003164854 A JP2003164854 A JP 2003164854A JP 4351869 B2 JP4351869 B2 JP 4351869B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molybdenum
- molybdenum oxide
- substrate
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
- H10D62/864—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO further characterised by the dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Memories (AREA)
Description
【産業上の利用分野】
本発明は、高耐圧電子デバイス及び耐環境電子デバイスに関し、より具体的には、窒化ガリウム(GaN)やシリコン・カーバイド(SiC)等の広禁制帯幅をもつ既存の半導体を用いて高い降伏電圧を有する電子デバイスや耐環境電子デバイスを作製しようとすることに伴う諸問題が解決できる新しい半導体を用いた電界効果トランジスタ、バイポーラトランジスタ、サイリスタ等の高耐圧電子デバイス及び耐環境電子デバイスに関する。
【0002】
【従来技術】
近年、バイポーラトランジスタ、電界効果トランジスタ、サイリスタ等のいわゆるパワー・デバイスと呼ばれる電子デバイスは、家電製品、自動車、工作機械、照明等きわめて広い範囲で使われるようになっている。それとともに、パワー・デバイスには高効率かつ高速に電力の変換・制御ができる特性が要求されるようになってきた。パワー・デバイスは、永年に渡り、シリコン(Si)を用いて作製されてきたが、Siを用いることの限界が予測されるようになってきた。その限界はSiの禁制帯幅が約1電子ボルト(eV)と小さいことから生じることが明らかにされている。そこで、その限界を克服するために、禁制帯幅の広いいわゆるワイドギャップ半導体を用いて、パワー・デバイスを実現する研究が広く行われるようになった。具体的には、約3.43eVの禁制帯幅をもつ窒化ガリウム(GaN)や約3.2eVの禁制帯幅をもつシリコン・カーバイド(SiC)等の半導体を用いたパワー・デバイスの開発である。
【0003】
一方、宇宙線や自動車のエンジンで発生する雑音、熱等々によって起こる電子デバイスの誤動作、故障も問題になってきた。雑音や熱などの厳しい環境に対して耐性を有する、いわゆる耐環境デバイスも、広い禁制帯幅をもつ半導体で形成するのが適切であることが明らかになっている。従って、この観点からもGaNやSiCを用いた電子デバイスの開発が進められている。しかし、GaNやSiCを用いた電子デバイスを実用化するには、解決すべき多くの問題がある。
【0004】
最も重要な問題は、適切な基板がないことである。GaNに関しては、窒素の平衡蒸気圧が高いために、バルク結晶の成長が今だ実現しておらず、従ってGaNの基板は存在せず、サファイア又はシリコン・カーバイド(SiC)が用いられている。しかし、サファイアとGaNの間には約16%の格子不整があるため、GaNを直接サファイア上に形成することはできない。そのため、窒化アルミニウム(AlN)をバッファ層として、まずサファイア基板上に形成した後、GaNを形成する方法がとられている。ところが、AlNはドーピングが困難な材料であり、かつ絶縁体である。従って、サファイア基板を用いることは、バイポーラトランジスタやサイリスタなど半導体の多層構造をとるデバイスの場合には、デバイス構造の設計及びデバイス作製プロセス上、きわめて不利である。一方、SiCもバルク結晶は2200〜2400℃の高温でなければ成長できず、それから作られる基板はきわめて高価になっている。従って、SiCを基板としたGaNを用いたデバイスおよびSiCを用いたデバイスはいずれも、基板が、ひいてはデバイス全体がきわめて高価なものになってしまう。
【0005】
次に重要な問題は、デバイスの形成が高温のプロセスによらなければならないことである。GaN又はSiCの結晶層を形成するには、1000℃以上の高温を必要とし、デバイス作製上、大きなエネルギーを必要とするだけでなく、異なる性質の結晶層が接する界面においては、原子の移動により組成が乱れたり、ドーパントの分布に変化が生じてしまう。
【0006】
【発明が解決しようとする課題】
本発明は、少なくともシリコン・カーバイド(SiC)の禁制帯幅3.2eVより大きな禁制帯幅をもち、既知の半導体では解決困難な上述の問題を解決するとともに、高耐圧性を有する電子デバイスあるいは耐環境性を有する電子デバイスを実現することを目的とする。同時に、これらの電子デバイスを構成する結晶層との格子不整合が小さく、安価な基板を提供することを目的とする。さらに、高温を必要とすることなしに、これらの電子デバイスを構成する結晶層を形成する。
【0007】
【課題を解決するための手段】
上述の課題は、本発明に従い電子デバイス中で電子が走行する領域に、酸化モリブデンを用いることにより解決される。酸化モリブデンは従来触媒用材料として研究されており、たとえば
【外1】
にまとめられており、この文献は参考文献として、本発明の開示に援用される。上記文献Martin Lerchらの文献には、電界効果トランジスタ、バイポーラトランジスタ、サイリスタ等の電子デバイスへの応用は提案されていない。従って、上記Martin Lerchらの文献の8頁には、酸化モリブデンが半導体で、禁制帯幅は2.9〜3.15電子ボルト(eV)との記述があるが、酸化モリブデンを電子デバイスに用いた場合に得られる効果については、述べられていない。また、2.9〜3.15eVという禁制帯幅の値は、真空蒸着のような物理的方法で作製された試料について測定された結果である。また、試料の純度についても示されていない。一般に、電子デバイスに用いる場合の半導体材料は、高純度の結晶性のものであり、そのような材料について禁制帯幅等の物性値を測定する必要がある。しかし、上記のMartin Lerchらの文献では、触媒を用途としているため、真空蒸着で作製した試料についての測定結果が示されているものと考えられる。真空蒸着で作製した材料は、通常非晶質で、構造的に乱れたものであることは、当業者にはよく知られている。更に、真空蒸着で作製される薄膜の厚さは、一般に100nm程度以下と薄く、1μmの厚さの薄膜を形成することは通常ありえない。そのような薄い材料の場合は、基板の影響を受け、禁制帯幅のような物性値も、薄膜の厚さや基板によって変化することとなる。上述の禁制帯幅の値は、そのような薄い材料を測定して得られたもので、酸化モリブデンの本質的な物性値とは限らない。100nm以上に厚く、かつ高純度の酸化モリブデンについて検討が行われなかったのは、酸化モリブデンを各種トランジスタやサイリスタのような電子デバイスに用いる意図がなかったためと考えられる。
【0008】
本発明者は純度99.99%のモリブデン板を、純度99.9995%の酸素中で酸化し、その物性を評価した。図1は、550℃で120分間酸化することにより作製した酸化モリブデンの実測した光反射特性を示す。この試料の厚さは10.2μmである。図1に示されたスペクトルを延長し、反射が0になる波長、すなわち吸収が起こる最長の波長が酸化モリブデンの禁制帯幅を与える。この試料の場合、光の吸収は388nm以下の波長で起こり、禁制帯幅は3.66eVである。試料の厚さが10.2μmと厚いことから、基板の影響はなく、この禁制帯幅は酸化モリブデンに固有の値と考えられる。また、禁制帯幅の値が上記のMartin Lerchらの文献に示されている値より大きいのは、Martin Lerchらの文献に示されている値は構造の乱れた試料についてのものであり、構造の乱れによっていわゆるバンドティルと呼ばれる準位が生じるため、実効的な禁制帯幅が減少するという当業者には周知の事実による。それに対し、本発明で対象とした試料は、以下に示すように、結晶であるため禁制帯幅は大きくなるものと考えられる。
【0009】
図2は、図1に光反射スペクトルを示した酸化モリブデンと同様に、ただし酸化温度を450〜650℃と変化させて作製した酸化モリブデンのラマン散乱スペクトル、図3は同じ試料のX線回折スペクトルを示し、いずれも実測したものである。図2及び3のスペクトルは、測定した酸化モリブデンの主成分がMoO3であることを示している。ただし、ラマン分光及びX線回折法の感度以下の割合で、他の化学組成をもつ成分が含まれている可能性はある。酸化温度を450〜650℃と変化させて、酸化モリブデンを作製し、図1に示したような光反射特性から禁制帯幅を求めると、3.45〜3.85eVとなる。従って、3.45〜3.85eVの禁制帯幅をもつ酸化モリブデンの主成分はMoO3であるが、同じ化学組成を有しても、結晶かアモルファスであるか、結晶であっても構造的な乱れの程度あるいは多結晶の場合は結晶粒の大きさや歪等々によって禁制帯幅は変化するため、MoO3の化学組成を有する酸化モリブデンが全て3.45〜3.85eVの禁制帯幅を持つとは限らない。また、図3のX線回折スペクトルは、鋭いピークから成り、このことは、測定に用いた試料が結晶であることを意味している。また、結晶性をより高めることによってさらに大きな禁制帯幅が実現される可能性がある。
【0010】
図4は、図1の光反射特性を示す酸化モリブデンの実測された電気抵抗率の温度依存性を示す図である。温度上昇とともに抵抗が減少することは、温度上昇とともにキャリヤが増加したことを意味し、そのような現象は半導体でのみ起こる。すなわち、電気抵抗率の逆数である導電率を決めるキャリヤ密度以外の要因であるキャリヤ移動度は、格子振動によるキャリヤの散乱が温度上昇とともに激しくなるため減少し、金属や絶縁体のようにキャリヤの増加がなければ導電率は減少し、抵抗は温度上昇とともに増加するからである。図1に示される光反射スペクトルは、試料すなわち酸化モリブデンが半導体であることを意味するが、図4に示された特性からも、酸化モリブデンが半導体であることが明らかである。
【0011】
上述のように、650℃以下の温度でモリブデン板を酸化することにより酸化モリブデンの結晶が得られ、この層の上にたとえば気相成長法により、酸化モリブデンのバッファ層を形成すれば、それより上には酸化モリブデンの良質の結晶層が形成できる。酸化モリブデンの気相成長は、所定の方法により、650℃以下の温度で行うことができる。従って、基本的に酸化モリブデンを用いて電子デバイスを作製するには、モリブデンを基板とし、650℃以下の温度の加熱で足りる。基板としては、モリブデン以外にアルミニウム(Al)結晶や硫化亜鉛(ZnS)を用いることができる。酸化モリブデンとアルミニウム結晶の格子定数差は2.0%、酸化モリブデンと硫化亜鉛(ZnS)の格子定数差は3.1%で、サファイヤと窒化ガリウムの格子定数差16%に比べ、著しく小さい。このように、基本的に酸化モリブデンを用いて電子デバイスを作製することにより、高価な基板を用いることや作製に高温を必要とするという問題も解決され、GaNを用いた電子デバイスより、より高耐圧で、より環境に強い電子デバイスが実現される。
【0012】
上述のような仕方で作製された3.45eV以上の禁制帯幅を有する高純度酸化モリブデンを、抵抗素子、ダイオード、トランジスタ、ホール素子、サーミスタ、バリスタ、サイリスタ、メモリ素子のような半導体電子デバイスのチャネル層を初めとする、高純度酸化モリブデンの利用が有効であると考えられるデバイスの主要部に用いるものである。また、ドーピング等によって禁制帯幅をコントロールして、より小さい禁制帯幅が有利であるようなデバイスに本発明による高純度酸化モリブデン層を適用することも可能である。
【0013】
【発明の実施の形態】
図5は、第1の実施例である電界効果トランジスタ(100)の概略を示す図である。図5において、基板(101)はモリブデンから成り、導電性であるが、材料としてはモリブデンには限定されない。基板(101)の上にはモリブデン基板(101)の表面付近を酸化して形成した酸化モリブデンの層(102)が存在する。層(102)は550℃において、純度99.9995%の酸素中で60分間酸化することにより形成され、厚さは6.0μmである。層(102)の上にはバッファ層(103)があり、これは、層(102)が基板(101)と異なる化学組成をもつことから生じる層(102)内の構造的乱れを、後に形成する上の層に受け継がないようにする役割をもつ層である。層(103)はたとえば気相成長法で形成され、厚さは4.0μmである。層(103)は意図的にはドーピングしておらず、キャリヤ密度が1×1014cm−3以下の高抵抗層となっている。バッファ層(103)はデバイスの動作原理上は必ずしも必要なものではなく、デバイス特性を向上させるために形成したもので、省いてもよい。バッファ層(103)上にはより良質のn形酸化モリブデン層(104)がある。酸化モリブデン層(104)はたとえば630℃において気相成長法で形成され、3×1017cm−3の電子密度を有し、厚さは0.2μmである。意図的にはドーピングしていないが、酸素空孔がドナとして働くと考えられる。層(104)上には白金/金の二重層から成るショットキー電極(110)が形成され、これは電界効果トランジスタのゲートとして働く。層(104)はチャネル層である。層(104)の上にはソース電極(111)及びドレイン電極(112)が形成され、いずれも金/チタン/金の三層構造をもつ。
【0014】
ゲート長2.5μm、ゲート幅100μmとしてシミュレーションした結果、相互コンダクタンスは最大30mS/mmとなり、優れたFET特性が得られた。図6にシミュレーションにより得られた500℃における電流−電圧特性を示す。また、耐圧はソース・ゲート間の電流−電圧測定において、100V以上で変化がないことが明らかになった。これらのシミュレーションにおいて、酸化モリブデンの禁制帯幅は3.75eVとした。以上の結果から、酸化モリブデンを用いれば、優れた耐環境電界効果トランジスタが、高価格な基板や高温プロセスを必要とせず、実現できることが明らかとなった。
【0015】
図7は、第2の実施例であるバイポーラトランジスタ(200)の概略を示す図である。このバイポーラトランジスタ(200)は、モリブデン基板(201)とその一部を酸化して形成した酸化モリブデンの層(202)を含む。層(202)は550℃において純度99.9995%の酸素中で、純度99.99%のモリブデン板を60分酸化することにより形成したもので、厚さは6.0μmである。層(202)上に酸化モリブデンのバッファ層(203)がある。バッファ層(203)はたとえば気相成長法により形成され、厚さは4.0μmである。バッファ層(203)は意図的にはドープしていないが630℃で形成することにより、n形の伝導形を示す。相対的に高い温度で形成したために、酸素空孔がドナとして働いたことが原因と考えられる。バッファ層(203)の上にn形酸化モリブデン層(204)がある。層(204)はキャリヤ密度6×1016cm−3、厚さ450nmで、バイポーラトランジスタ(200)のコレクタとして働く。層(204)は、たとえば600℃において、気相成長法により形成される。層(204)はバッファ層(203)が存在するおかげで、バッファ層(203)よりも結晶欠陥は少なくなる。層(204)の上にはマグネシウムをドープしたキャリヤ密度2×1017cm−3、厚さ350nmのp形酸化モリブデン層(205)がある。層(205)はバイポーラトランジスタ(200)のベースとして働く。層(205)の上にはキャリヤ密度3×1017cm−3、厚さ400nmのn形酸化モリブデン層(206)がある。層(206)はバイポーラトランジスタのエミッタとして働く。図7に示されるように、p形酸化モリブデン層(205)はコレクタ層(204)上にコレクタ電極(210)が形成できるよう、層(204)の周辺部を除いて形成され、同様にエミッタ層(206)はベース層(205)上にベース電極(211)が形成できるよう、層(206)の周辺部以外の部分に形成される。エミッタ層(206)上には、エミッタ電極(212)が形成される。コレクタ電極(210)及びエミッタ電極(212)はアルミニウム/チタン二重層で、ベース電極(211)はニッケル/チタン/金の三層構造で形成されている。
【0016】
図8は、図7に示したバイポーラトランジスタ(200)についてシミュレーションした500℃における電流−電圧特性を示す図である。図8は、酸化モリブデンを用いたバイポーラトランジスタが、500℃の高温でも、安定に動作することを示している。GaNを用いたバイポーラトランジスタでは、300℃で動作することがこれまでに確認されているが、酸化モリブデンを用いることにより、更に高温で動作するバイポーラトランジスタが実現されることになる。しかも、高価な基板を必要とせず、デバイス作製プロセスにおいても1000℃を超えるような高温の加熱処理を必要としない。
【0017】
図9は、第3の実施例であるサイリスタ(300)の構造の概念図である。図9には動作原理上主要な要素のみが示されている。図9において、サイリスタ(300)は、モリブデンの基板(301)と、その一部を酸化して形成した酸化モリブデンの層(302)とを含む。層(302)は、550℃において、純度99.99%のモリブデン板を純度99.9995%の酸素中で、60分酸化することにより形成され、厚さは6.0μm、電気的には高抵抗性を示す。層(302)上には酸化モリブデンから成るバッファ層(303)がある。バッファ層(303)はたとえば550℃において、気相成長法により形成され、厚さは4.0μm、電気的には高抵抗性を示す。バッファ層(303)上には、p形酸化モリブデンの層(304)が形成されている。この層(304)は、たとえば気相成長法により形成され、その際マグネシウムをドーピングし、正孔密度は7×1017cm−3、厚さは50nmである。層(304)の上にはその周辺部以外の部分にn形酸化モリブデンの層(305)が存在する。層(305)は、たとえば気相成長により形成され、意図的にはドーピングを行っていないが、580℃で形成することにより、電子密度は2×1016cm−3となり、厚さは160nmである。層(305)の上にはp形酸化モリブデンの層(306)があり、層(306)はたとえばマグネシウムがドープされ、正孔密度7×1016cm−3、厚さ80nmである。層(306)の上にはその周辺部以外の部分に、n形酸化モリブデン層(307)が形成されている。この層(307)は、たとえば630℃において気相成長法により形成され、電子密度は3×1017cm−3で、厚さは60nmである。層(307)の上にはカソード電極(311)が、層(306)の露出した周辺部上にはゲート電極(312)が、また層(304)の露出した周辺部上にはアノード電極(313)が形成されている。ゲート電極(312)及びアノード電極(313)は、ニッケル/チタン/金の三重構造で、カソード電極(311)はアルミニウム/チタンの二重層で形成されている。
【0018】
図9にその構造が示されたサイリスタについて、酸化モリブデンの禁制帯幅を3.75eVとして動作のシミュレーションを行った結果、繰り返しオフ電圧は5200V、可制御オン電流は5000Aであった。SiCを用いた同型のサイリスタでは、繰り返しオフ電圧は4500V、可制御オン電流は4000Aであることが知られており、これと比較すると、酸化モリブデンを用いて作製したサイリスタは、SiCを用いたサイリスタよりも著しく優れた特性をもつことがわかる。なお、GaNを用いたサイリスタについては報告がなされていない。
【0019】
図10は、シミュレーションにより得られた耐圧とオン抵抗の関係を示す図である。図中の直線(1001)は禁制帯幅3.75eVをもつ酸化モリブデンを用いたサイリスタの場合であり、また直線(1002)はSiCを、直線(1003)はSiを用いた場合についての結果である。この図からも酸化モリブデンを用いることにより、SiやSiCを用いたサイリスタに比べ、きわめて優れたサイリスタが実現できることがわかる。
【0020】
以上のように、酸化モリブデンを用いることによって、高価な基板を必要とすることなく、しかも高温下での作製プロセスによらず、既存のサイリスタに比べ優れた特性を有するサイリスタが実現できることが明らかである。
なお、図9にはカソード電極が形成された最も上の層から、下に向かって各層の伝導形がnpnpとなる構造が示されているが、サイリスタとしては原理的にはpnpnでもさしつかえない。
また、バイポーラトランジスタは2つのpn接合を含むが、バイポーラトランジスタが形成できるということは、当然にpn接合1個を含むダイオードが形成できることは、当業者には明らかである。従って、pn接合ダイオードも本発明の技術的範囲に含まれる。
【0021】
以上のように、主としてトランジスタおよびサイリスタに本発明に係る高純度酸化モリブデンを応用する例を詳細に説明してきたが、本発明の技術的範囲はこれらに限定されるものではない。本発明の高純度酸化モリブデンは、その大きい禁制帯幅、および/又は製造の容易さを利する、当業者には周知のデバイスおよび今後開発されるデバイスにも広く適用することが可能である。これらも本発明の技術的範囲に含まれるものである。
【0022】
【発明の効果】
本発明の高耐圧、高耐環境電界効果トランジスタにより、たとえば高性能の自動車のエンジン制御装置が、また高耐圧、高耐環境バイポーラトランジスタあるいはサイリスタにより、高性能の電車のモータ制御装置、原子力設備における電気機器をはじめとする多くの高電圧電気機器や厳しい環境下で使用される電気機器が実現されるなど、産業上の利点は計り知れないものとなる。
【図面の簡単な説明】
【図1】高純度のモリブデンを550℃で酸化することにより形成した酸化モリブデンの光反射特性を示す図である。
【図2】高純度のモリブデンを450ないし650℃の範囲内における異なる温度で形成した酸化モリブデンのラマン散乱スペクトルを示す図である。
【図3】高純度のモリブデンを450ないし650℃の範囲内における異なる温度で酸化して形成した酸化モリブデンのX線回折スペクトルを示す図である。
【図4】高純度のモリブデンを550℃で酸化することにより形成した酸化モリブデンの電気抵抗率の温度依存性を示す図である。
【図5】本発明の第1の実施例である電界効果トランジスタの構造を概念的に示す図である。
【図6】図5にその構造が示された電界効果トランジスタについて、シミュレーションにより得られたた500℃における電流−電圧特性を示す図である。
【図7】本発明の第2の実施例であるバイポーラトランジスタの構造を概念的に示す図である。
【図8】図7にその構造が示されたバイポーラトランジスタについて、シミュレーションにより得られた500℃における電流−電圧特性を示す図である。
【図9】本発明の第3の実施例であるサイリスタの構造を概念的に示す図である。
【図10】酸化モリブデンを用いたサイリスタについて、シミュレーションにより得られた耐圧とオン抵抗の関係を示す図である。
【符号の説明】
100 電界効果トランジスタ
101 基板
102 層
103 バッファ層
104 酸化モリブデン層
110 ショットキー電極
111 ソース電極
112 ドレイン電極
200 バイポーラトランジスタ
201 モリブデン基板
202 層
203 バッファ層
204 n形酸化モリブデン層、層
205 p形酸化モリブデン層、層
206 n形酸化モリブデン層、層
210 コレクタ電極
211 ベース電極
212 エミッタ電極
300 サイリスタ
301 基板
302 層
303 バッファ層
304 p形酸化モリブデン層、層
305 n形酸化モリブデン層、層
306 p形酸化モリブデン層、層
307 n形酸化モリブデン層、層
311 カソード電極
312 ゲート電極
313 アノード電極
1001,1002,1003 直線
Claims (5)
- 少なくとも1つのpn接合を含むことが、動作原理上不可欠な半導体電子デバイスにおいて、pn接合を形成するp形領域及びn形領域が高純度単結晶三酸化モリブデンで形成される半導体電子デバイスであって、
前記半導体電子デバイスのデバイス層がモリブデン基板上に形成されており、前記デバイス層が、モリブデン基板の表面付近の一部を酸化して形成された酸化モリブデンの層と、その上に形成された酸化モリブデンから成るバッファ層と、さらにその上に形成された高純度単結晶三酸化モリブデン層とから成る半導体電子デバイス。 - モリブデンから成る基板と前記基板の表面付近の一部を酸化して形成した酸化モリブデンの層を含み、チャネル層に高純度単結晶三酸化モリブデンを用いた電界効果トランジスタであって、前記酸化モリブデン層上に形成された酸化モリブデンから成るバッファ層上に、前記高純度単結晶三酸化モリブデン層が形成されている電界効果トランジスタ。
- モリブデンから成る基板と、この基板の表面付近の一部を酸化して形成した酸化モリブデンの層とを含み、エミッタ、ベース、コレクタの各領域に、高純度単結晶三酸化モリブデンを用いたバイポーラトランジスタであって、前記酸化モリブデンの層上に形成された酸化モリブデンから成るバッファ層上に、前記高純度単結晶三酸化モリブデンからなる層が形成されているバイポーラトランジスタ。
- モリブデンから成る基板と、前記基板の表面付近の一部を酸化して形成した酸化モリブデンの層とを含み、第1のp形半導体層、第1のn形半導体層、第2のp形半導体層及び第2のn形半導体層をこの順序で積層した構造を含み、前記第1、第2のp形半導体層及び第1、第2のn形半導体層のすべてが高純度単結晶三酸化モリブデンで形成されており、ならびに前記酸化モリブデン層上に形成された酸化モリブデンから成るバッファ層上に、前記高純度単結晶三酸化モリブデンから成る第1のp形半導体層が形成されているサイリスタ。
- モリブデンから成る基板と、前記基板の一部を酸化して形成した半導体層とを含み、第1のn形半導体層、第1のp形半導体層、第2のn形半導体層及び第2のp形半導体層をこの順序で積層した構造を含み、前記第1、第2のn形半導体層及び第1、第2のn形半導体層のすべてが高純度単結晶三酸化モリブデンで形成されており、ならびに前記酸化モリブデンの層上に形成された酸化モリブデンから成るバッファ層上に、前記高純度単結晶三酸化モリブデンから成る第1のn形半導体層が形成されているサイリスタ。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003164854A JP4351869B2 (ja) | 2003-06-10 | 2003-06-10 | 半導体を用いた電子デバイス |
EP04012914A EP1487022A3 (en) | 2003-06-10 | 2004-06-01 | Electronic devices formed of high-purity molybdenum oxide |
DE04012914T DE04012914T1 (de) | 2003-06-10 | 2004-06-01 | Elektronische Bauelemente aus hochreinem Molybdänoxid |
TW093115853A TWI354372B (en) | 2003-06-10 | 2004-06-02 | Electronic devices formed of high-purity molybdenu |
KR1020040042196A KR101052413B1 (ko) | 2003-06-10 | 2004-06-09 | 고순도 산화 몰리브덴으로 형성된 전자 디바이스 |
US10/863,288 US7250630B2 (en) | 2003-06-10 | 2004-06-09 | Electronic devices formed of high-purity molybdenum oxide |
CNA2004100474004A CN1574105A (zh) | 2003-06-10 | 2004-06-09 | 由高纯度氧化钼形成的电子器件 |
US11/716,688 US20070164312A1 (en) | 2003-06-10 | 2007-03-12 | Electronic devices formed of high-purity molybdenum oxide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003164854A JP4351869B2 (ja) | 2003-06-10 | 2003-06-10 | 半導体を用いた電子デバイス |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009025560A Division JP5070229B2 (ja) | 2009-02-06 | 2009-02-06 | 半導体を用いた電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005359A JP2005005359A (ja) | 2005-01-06 |
JP4351869B2 true JP4351869B2 (ja) | 2009-10-28 |
Family
ID=33296804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003164854A Expired - Fee Related JP4351869B2 (ja) | 2003-06-10 | 2003-06-10 | 半導体を用いた電子デバイス |
Country Status (7)
Country | Link |
---|---|
US (2) | US7250630B2 (ja) |
EP (1) | EP1487022A3 (ja) |
JP (1) | JP4351869B2 (ja) |
KR (1) | KR101052413B1 (ja) |
CN (1) | CN1574105A (ja) |
DE (1) | DE04012914T1 (ja) |
TW (1) | TWI354372B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4519423B2 (ja) * | 2003-05-30 | 2010-08-04 | 創世理工株式会社 | 半導体を用いた光デバイス |
JP4351869B2 (ja) * | 2003-06-10 | 2009-10-28 | 隆 河東田 | 半導体を用いた電子デバイス |
JP4576201B2 (ja) | 2004-10-26 | 2010-11-04 | 創世理工株式会社 | 三酸化モリブデン層の作製方法 |
JP4603370B2 (ja) * | 2005-01-18 | 2010-12-22 | 創世理工株式会社 | 基板上に作製された半導体光デバイスおよびその作製方法 |
JP5089020B2 (ja) | 2005-01-19 | 2012-12-05 | 創世理工株式会社 | 基板上に作製された半導体電子デバイス |
JP6108858B2 (ja) * | 2012-02-17 | 2017-04-05 | 株式会社半導体エネルギー研究所 | p型半導体材料および半導体装置 |
TWI666773B (zh) * | 2014-05-20 | 2019-07-21 | 晶元光電股份有限公司 | 半導體功率元件 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3434020A (en) | 1966-12-30 | 1969-03-18 | Texas Instruments Inc | Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold |
US3916392A (en) * | 1968-05-28 | 1975-10-28 | Gen Electric | Thin-film semiconductor memory apparatus |
JPS501513B1 (ja) * | 1968-12-11 | 1975-01-18 | ||
US3695848A (en) | 1970-04-07 | 1972-10-03 | Naoyoshi Taguchi | Gas detecting device |
BE794636A (fr) * | 1972-01-27 | 1973-05-16 | American Metal Climax Inc | Procede pour produite de l'oxyde de molybdene et du molybdate d'ammonium de haute purete |
JPS59165424A (ja) | 1983-03-09 | 1984-09-18 | Sanyo Electric Co Ltd | 配線形成方法 |
JPH10303376A (ja) * | 1997-04-24 | 1998-11-13 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US6252158B1 (en) | 1998-06-16 | 2001-06-26 | Canon Kabushiki Kaisha | Photovoltaic element and solar cell module |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP2002217425A (ja) * | 2001-01-16 | 2002-08-02 | Sanken Electric Co Ltd | 半導体装置用電極、半導体装置及びその製造方法 |
SG113443A1 (en) * | 2001-12-05 | 2005-08-29 | Semiconductor Energy Laboratao | Organic semiconductor element |
US6627959B1 (en) * | 2002-04-16 | 2003-09-30 | Boston Microsystems, Inc. | P-n junction sensor |
JP4519423B2 (ja) | 2003-05-30 | 2010-08-04 | 創世理工株式会社 | 半導体を用いた光デバイス |
JP4351869B2 (ja) * | 2003-06-10 | 2009-10-28 | 隆 河東田 | 半導体を用いた電子デバイス |
JP5089020B2 (ja) * | 2005-01-19 | 2012-12-05 | 創世理工株式会社 | 基板上に作製された半導体電子デバイス |
-
2003
- 2003-06-10 JP JP2003164854A patent/JP4351869B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-01 DE DE04012914T patent/DE04012914T1/de active Pending
- 2004-06-01 EP EP04012914A patent/EP1487022A3/en not_active Ceased
- 2004-06-02 TW TW093115853A patent/TWI354372B/zh not_active IP Right Cessation
- 2004-06-09 KR KR1020040042196A patent/KR101052413B1/ko not_active Expired - Fee Related
- 2004-06-09 US US10/863,288 patent/US7250630B2/en not_active Expired - Fee Related
- 2004-06-09 CN CNA2004100474004A patent/CN1574105A/zh active Pending
-
2007
- 2007-03-12 US US11/716,688 patent/US20070164312A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070164312A1 (en) | 2007-07-19 |
DE04012914T1 (de) | 2005-06-23 |
US20040251457A1 (en) | 2004-12-16 |
EP1487022A2 (en) | 2004-12-15 |
TWI354372B (en) | 2011-12-11 |
CN1574105A (zh) | 2005-02-02 |
EP1487022A3 (en) | 2008-02-20 |
JP2005005359A (ja) | 2005-01-06 |
KR101052413B1 (ko) | 2011-07-28 |
US7250630B2 (en) | 2007-07-31 |
KR20040111008A (ko) | 2004-12-31 |
TW200516768A (en) | 2005-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2961812B2 (ja) | 半導体装置 | |
CN103918082B (zh) | 肖特基势垒二极管 | |
JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2730271B2 (ja) | 半導体装置 | |
KR102526649B1 (ko) | 이차원 물질을 포함하는 반도체소자 및 그 제조방법 | |
KR20150008770A (ko) | 터널링 소자 및 그 제조방법 | |
JP5312798B2 (ja) | 高性能fetデバイス | |
KR101240700B1 (ko) | 기판상에 형성된 전자 장치 및 그 제조 방법 | |
JP2004103957A (ja) | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ | |
JPH02264475A (ja) | 炭化珪素ショットキーダイオード及びその製造方法 | |
KR102370695B1 (ko) | 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자 | |
US20070164312A1 (en) | Electronic devices formed of high-purity molybdenum oxide | |
TWI751999B (zh) | 半導體元件及使用其之電氣機器 | |
CN114335162A (zh) | 半导体器件 | |
JP2011502364A (ja) | 高性能ヘテロ構造fetデバイス及び方法 | |
JP5070229B2 (ja) | 半導体を用いた電子デバイス | |
KR101665863B1 (ko) | 정류 다이오드 및 그 제조방법 | |
TW201911421A (zh) | 三族氮化物高速電子遷移率場效應電晶體元件 | |
JP2019201199A (ja) | 積層体および半導体装置 | |
HK1071638A (en) | Electronic devices formed of high-purity molybdenum oxide | |
HK1094738A (en) | Electronic devices formed on substrates and their fabrication methods | |
JPH0556849B2 (ja) | ||
JPH0536975A (ja) | シヨツトキーバリアダイオード素子 | |
KR19980043739A (ko) | 단 전자 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |