JP4331550B2 - 位相補償回路 - Google Patents

Description

本発明は、位相補償回路に関する。

図４、図５を用いて，従来例の位相補償回路を説明する。図４は、従来例１の位相補償回路の回路図である。図４の回路において、Ｖ_ＩＮは入力端子、Ａ１は１段目の増幅器、Ｍ１は２段目の増幅器となるＭＯＳトランジスタ（出力段トランジスタ）、Ｖ_ＤＤは２段目の増幅器の入力信号の基準電位となる電圧源端子、Ｉ_Ｂは２段目の増幅器のバイアス電流、Ｉ_Ｌは２段目の増幅器の出力電流、Ｃ_Ｌは出力端容量、Ｖ_ＯＵＴは出力端子を示す。抵抗Ｒｃと静電容量Ｃｃとは位相補償用に付加された第１のフィルタを形成する。出力段トランジスタＭ１の伝達コンダクタンスｇ_ｍと出力端容量Ｃ_Ｌとによって第２のフィルタが形成される。第２のフィルタは出力端子の浮遊容量Ｃ_Ｌによって発生する好ましくないフィルタであって、図４の回路の入力対出力の伝達特性における利得・位相特性を劣化させる。第１のフィルタは、第２のフィルタに起因する利得・位相特性を改善するために出力段トランジスタＭ１の入力端子と出力端子の間に直列に接続されている。第１のフィルタの零点と第２のフィルタの極とが一致するように設定することにより、図４の位相補償回路は良好な利得・位相特性を有する。

図４の位相補償回路において、出力段トランジスタＭ１に流れる電流が変化することによって出力段トランジスタＭ１の伝達コンダクタンスｇ_ｍが変化し、出力段トランジスタＭ１と出力端容量Ｃ_Ｌとによって形成される第２のフィルタの位相特性の極が変化する。例えば第２のフィルタの位相特性の極と第１のフィルタの位相特性の零点とを初期状態において一致させたとしても、出力段トランジスタＭ１に流れる電流が変化することによって、両者は相対的にずれてしまう。これにより、図４の位相補償回路の利得・位相特性が劣化する。

特開平６−２１６６６２号公報に、この欠点を改善した従来例２の位相補償回路が開示されている。図５は、従来例２の位相補償回路の回路図である。図５に示す従来例２の位相補償回路は、図４の抵抗Ｒｃに代えて、抵抗制御素子であるＭＯＳトランジスタＭｃを有する。従来例２の位相補償回路は、ＭＯＳトランジスタＭ１の伝達コンダクタンスｇ_ｍを検出し、その検出値を用いてＭＯＳトランジスタＭｃの伝達コンダクタンスを制御する。これにより、出力段トランジスタＭ１に流れる電流が変化しても、ＭＯＳトランジスタＭｃ及びコンデンサＣｃで形成される第１のフィルタの位相特性の零点が、ＭＯＳトランジスタＭ１の伝達コンダクタンス及びコンデンサＣ_Ｌで形成される第２のフィルタの極に追随して変化し、両者が相対的にずれないようにしている。これにより、従来例２の位相補償回路は、出力段トランジスタＭ１に流れる電流が変化しても、良好な利得・位相特性を維持する。

特開平６−２１６６６２号公報

しかしながら、図４及び図５に示す従来例１及び２の位相補償回路は電源電圧の急峻な変動に対して出力電圧が影響を受け易いという欠点があり、特に電圧安定化回路に用いる場合には重大な課題となっていた。
以下その理由を説明する。電圧安定化回路において、出力端子の直流電圧に近い電源電圧で従来例１及び２の位相補償回路を動作させる場合を想定する。ＭＯＳトランジスタである出力段トランジスタＭ１は、一般に図４や図５に示されるようにソースが電源端子Ｖ_ＤＤに接続され、ドレインが出力端子に接続される。出力段トランジスタＭ１は、ソース電圧を入力信号の基準電位とし、入力信号をゲート電圧として入力し、ゲート・ソース間の電圧を増幅して、出力信号を出力端子から出力する。出力端子と接地端子Ｖ_ＳＳとの間には出力端静電容量Ｃ_Ｌが有り、ゲートと出力端子の間には静電容量Ｃｃが有るので、ゲートと接地端子との間には直列に接続されたＣ_ＬとＣｃからなる静電容量が存在する。このため、ソースが接続された電源電圧が階段状あるいはパルス状に急峻に変化した場合、ゲート・接地端子間の静電容量の効果によって、ゲート電圧は接地端子との電位差を保持するので（電源電圧の変化に応答しないので）、ゲート・ソース間には電源電圧の変化を含む電圧が加わる。出力段トランジスタＭ１はゲート・ソース間の変化電圧を増幅し、出力端子は電源電圧の変化に応じた出力信号を出力する。

本発明は、前記従来の課題を解決するもので、電源電圧の急峻な変動に対して出力電圧が影響を受けにくく、かつ、第２の段目の増幅器に流れる電流が変化しても良好な位相特性を維持する位相補償回路を提供することを目的とする。

請求項１に記載の発明は、入力信号に基づく電圧を出力する第１の増幅器と、１又は複数の第１の電界効果トランジスタで形成される抵抗値制御素子と第１のコンデンサとの直列体からなり、前記第１の増幅器の出力端子と所定の電源電位との間に挿入された第１のフィルタと、を有する第１の回路と、第２のコンデンサと、前記第１の増幅器の出力端子と前記所定の電源電位との間の電圧を入力し前記第２のコンデンサを含む負荷に増幅された電圧を出力する第２の電界効果トランジスタで形成された第２の増幅器と、を有し、前記第２の増幅器の伝達コンダクタンスと前記第２のコンデンサとの直列体で第２のフィルタを形成し、前記第２のコンデンサの両端の電圧を出力する第２の回路と、を有し、前記第２の電界効果トランジスタのソースと１つの前記第１の電界効果トランジスタのソースとは共に前記所定の電源電位に接続され、前記第２の電界効果トランジスタのゲートと１つの前記第１の電界効果トランジスタのゲートとは相互に接続され、前記抵抗値制御素子は、前記第２の電界効果トランジスタのソース及びゲートにそれぞれ接続された前記第１の電界効果トランジスタのソース及びゲートの電圧に基づいてその伝達コンダクタンスが決定される、ことを特徴とする位相補償回路である。

請求項２に記載の発明は、前記抵抗値制御素子は、複数の前記第１の電界効果トランジスタで形成され、前記第２の電界効果トランジスタのソース及びゲートの間に、複数の前記第１の電界効果トランジスタのソース及びゲートが直列に接続されることを特徴とする請求項１に記載の位相補償回路である。

本発明によれば、電源電圧の急峻な変動に対して２段目の増幅器の入力信号端子と２段目の増幅器の基準となる電圧源端子との間の電位差が変化しにくくなる。これにより、出力電圧が電源電圧の急峻な変動の影響を受けにくい位相補償回路を実現できるという有利な効果が得られる。
本発明によれば、出力電流が変化することによる伝達コンダクタンスの変化に対しても良好な位相特性を維持する位相補償回路を実現できるという有利な効果が得られる。

以下、本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。

《実施の形態１》
本発明の実施の形態１の位相補償回路について、図１を用いて説明する。図１は、本発明の実施の形態１における位相補償回路の回路図である。図１において図４と同じ構成要素については同じ符号を用いて説明を省略する。図１において、実施の形態１の位相補償回路は、静電容量Ｃ_Ｌを除き、１つの半導体装置に形成されている。半導体装置は静電容量Ｃｃを外部に取り付けても良い。

図１において、Ａ１は１段目の増幅器、Ｍ１は２段目の増幅器となるＭＯＳトランジスタ（電界効果トランジスタ）を示す。１段目の増幅器Ａ１は、入力信号Ｖｉｎを入力し、増幅して、所定の出力インピーダンスで入力信号に応じた電圧（電流）を出力する。１段目の増幅器Ａ１の出力端子が２段目の増幅器となるＭＯＳトランジスタＭ１のゲートに接続されている。ＭＯＳトランジスタＭ１においては、ゲート電圧が入力信号となり、ソース電圧が入力信号の基準電位となる。ＭＯＳトランジスタＭ１は、ゲート・ソース間電圧を増幅して出力端子から出力電圧を出力する。１段目の増幅器Ａ１の出力端子と、２段目の増幅器Ｍ１の入力信号の基準電位となる電圧源端子Ｖ_ＤＤとの間に、静電容量（コンデンサ）Ｃｃと抵抗値制御素子であるＭＯＳトランジスタＭｃとの直列体が接続される。ＭＯＳトランジスタＭｃのソースは電圧源端子Ｖ_ＤＤに、ドレインは静電容量Ｃｃの１端に、ゲートはＭＯＳトランジスタＭ１のゲートに接続される。２段目の増幅器Ｍ１の入力信号によってＭＯＳトランジスタＭｃのソース・ドレイン間の抵抗値が制御されている。静電容量Ｃｃの他端は、１段目の増幅器Ａ１の出力端子及びＭＯＳトランジスタＭ１のゲートに接続される。

ＭＯＳトランジスタＭｃのソース・ドレイン間の抵抗値をＲｃとすると、１段目の増幅器の入出力間の位相特性の零点Ｚは次式で表される。
Ｚ＝１／（Ｒｃ・Ｃｃ） ・・・（１）

ＭＯＳトランジスタＭ１の伝達コンダクタンスをｇ_ｍ１とする。ＭＯＳトランジスタＭ１とＭｃとは同一のプロセスで生成され、ゲート・ソース間電圧が同一である故に、ＭＯＳトランジスタＭｃのソース・ドレイン間の抵抗値Ｒｃは１／ｇ_ｍ１に比例する。比例定数をＫとすると、ＭＯＳトランジスタＭｃの伝達コンダクタンスはＫ・ｇ_ｍ１となり、零点Ｚは次式に変換される。
Ｚ＝Ｋ・ｇ_ｍ１／Ｃｃ ・・・（２）

一方、２段目の増幅器の入出力間の位相特性の極Ｐは、ＭＯＳトランジスタＭ１の伝達コンダクタンスｇ_ｍ１と出力端容量ＣＬによって形成され、次式で表される。
Ｐ＝ｇ_ｍ１／Ｃ_Ｌ ・・・（３）

式（２）（３）より、零点Ｚと極Ｐの関係は次式で表される。
Ｚ／Ｐ＝Ｋ・Ｃ_Ｌ／Ｃｃ ・・・（４）

ここで、零点Ｚと極Ｐの関係式から伝達コンダクタンスｇ_ｍ１が消える。伝達コンダクタンスｇ_ｍ１はＭＯＳトランジスタＭ１のドレイン電流（Ｉ_Ｂ＋Ｉ_Ｌ）に依存して変化し、零点Ｚも変化する。しかし、零点Ｚと極Ｐの関係式にｇ_ｍ１が存在しない故に、極Ｐが零点Ｚの変化に追従して変化する。
従って、出力端容量Ｃ_Ｌに対して、適切な静電容量Ｃｃと、抵抗値制御素子の適切な抵抗値Ｒｃ（ｇ_ｍ１に対する適切な比例定数Ｋ）とを選択すれば、実施の形態１の位相補償回路は、出力電流が変化することによって伝達コンダクタンスｇ_ｍ１が変化しても、良好な利得・位相特性を維持する。

次に電源電圧の急峻な変動に対する出力電圧への影響について述べる。図１において電源電圧Ｖ_ＤＤが急峻に変動した場合、ＭＯＳトランジスタＭ１のソース・ゲート間に静電容量Ｃｃが有り、ゲート・ソース間電圧を保持する働きをする。接地端子Ｖ_ＳＳに対するゲート電圧は電源電圧Ｖ_ＤＤの変化に追従して変化する。しかし、ＭＯＳトランジスタＭ１はゲート・ソース間電圧を増幅する働きをするので、ＭＯＳトランジスタＭ１の出力電圧は電源電圧の急峻な変動変化の影響をほとんど受けない。

《実施の形態２》
図２を用いて本発明の実施の形態２の位相補償回路を説明する。図２は、本発明の実施の形態２における位相補償回路の回路図である。図２において図１と同じ構成要素については同じ符号を用いて説明を省略する。図２において、実施の形態２の位相補償回路は、静電容量Ｃ_Ｌを除き、１つの半導体装置に形成されている。半導体装置は静電容量Ｃｃを外部に取り付けても良い。
図２において、実施の形態２の位相補償回路は、１段目の増幅器Ａ１と、２段目の増幅器Ｍ１の入力信号の基準電位となる電圧源端子Ｖ_ＤＤとの間に、静電容量Ｃｃと、抵抗値制御素子であるＭＯＳトランジスタＭｃ１と、ゲートがドレインに接続されたＭＯＳトランジスタＭｃ２とを直列に接続した構成をしている。ＭＯＳトランジスタＭｃ２のソースは電圧源端子Ｖ_ＤＤに接続され、ＭＯＳトランジスタＭｃ２のゲート及びドレインがＭＯＳトランジスタＭｃ１のソースに接続される。ＭＯＳトランジスタＭｃ１のドレインは静電容量Ｃｃの１端に、ゲートはＭＯＳトランジスタＭ１のゲートに接続される。静電容量Ｃｃの他端は、１段目の増幅器Ａ１の出力端子及びＭＯＳトランジスタＭ１のゲートに接続される。それ以外の点において、実施の形態２の位相補償回路は、実施の形態１と同一である。

ＭＯＳトランジスタＭｃ１のゲート・ソース間とＭＯＳトランジスタＭｃ２のゲート・ソース間が直列に接続されているため、ＭＯＳトランジスタのしきい電圧をＶ_Ｔとすると、前記２つの直列ＭＯＳトランジスタが抵抗値制御素子として動作するのは、Ｍｃ１のゲートとＶ_ＤＤ間の電圧がしきい電圧の２倍（２Ｖ_Ｔ）以上になった領域となる。
図１に示した本発明の実施の形態１では、２段目の増幅器であるＭＯＳトランジスタＭ１の伝達コンダクタンスをｇ_ｍ１とすると、ＭＯＳトランジスタＭｃのソース・ドレイン間の抵抗値Ｒｃは１／ｇ_ｍ１に比例することを説明した。

図２に示した本発明の実施の形態２では、ＭＯＳトランジスタＭｃ１及び２のソース・ドレイン間の抵抗値Ｒｃは、ＭＯＳトランジスタＭ１が動作する全ての電流領域で１／ｇ_ｍ１に比例するのではなく、ＭＯＳトランジスタＭ１の出力電流が増えてｇ_ｍ１が一定の値よりも大きくなった領域（ＭＯＳトランジスタＭ１のゲート・ソース間の電圧が一定値より大きくなった領域）でのみ１／ｇ_ｍ１に比例する。ＭＯＳトランジスタＭ１の出力電流が小さくｇ_ｍ１が一定の値よりも小さい領域（ＭＯＳトランジスタＭ１のゲート・ソース間の電圧が一定値より低い領域）では、ＭＯＳトランジスタＭｃ１及び２のソース・ドレイン間の抵抗値Ｒｃは非常に大きな値となり、開放に近い状態となる。
すなわち、２段目の増幅器ＭＯＳトランジスタＭ１の入出力間の位相特性の極が、設定された周波数より高くなった領域でのみ、１段目の入出力間の位相特性の零点を追従させるようにした位相補償回路である。

本発明の実施の形態２の位相補償回路について説明する。図１に示した本発明の実施の形態１では、１段目の入出力間の位相特性の零点が、２段目の増幅器の伝達コンダクタンスの変化に依存して変動する前記２段目の入出力間の位相特性の極に追従させることによって、安定した位相補償を実現することを説明した。しかし、回路の消費電流を少なくするためＭＯＳトランジスタＭ１のバイアス電流Ｉ_Ｂを少なく設計し、出力電流Ｉ_Ｌも少なくなった場合、ドレイン電流（Ｉ_Ｂ＋Ｉ_Ｌ）は小さくなり１／ｇ_ｍ１は大きくなる。これにより、出力端容量Ｃ_Ｌと２段目の増幅器の伝達コンダクタンスとによって形成される２段目の入出力間の位相特性の極は１段目の増幅器の入出力間の位相特性の極よりも低い周波数まで変化することが発生する。このとき、１段目の増幅器及び２段目の増幅器の全体の位相特性において、２次のローパスフィルタの特性と同様に高い周波数領域では位相遅れが２πに近づく。そのため出力から入力へ負帰還をかけた回路では、回路動作が不安定になり易い。従って、ＭＯＳトランジスタＭ１のドレイン電流が小さくなり２段目の入出力間の位相特性の極が低い周波数になった場合には、１段目の出力に付いている位相補償回路はむしろ位相特性を悪くするので、機能しないようにした方が良い場合がある。

この課題を改善するため、実施の形態２の位相補償回路は、ＭＯＳトランジスタＭ１のドレイン電流が設定された値よりも大きくなった領域、すなわち、２段目の増幅器の入出力間の位相特性の極が設定された周波数より高い領域でのみ、１段目の入出力間の位相特性の零点を追従させるようにしたものである。ＭＯＳトランジスタＭｃ１及びＭｃ２の動作しきい電圧をＭＯＳトランジスタＭ１のしきい電圧よりも高くすることによって、ＭＯＳトランジスタＭ１のドレイン電流が設定値よりも小さくなり、２段目の増幅器の入出力間の位相特性の極が設定値よりも低い周波数になった場合には、１段目の増幅器の出力に付いている位相補償回路は開放に近い状態、すなわちＯＦＦ状態になる。そのため、この領域では、ＭＯＳトランジスタＭｃ１及びＭｃ２と静電容量Ｃｃとで形成される第１のフィルタは動作せず、実施の形態２の位相補償回路の位相特性は２段目の増幅器の入出力間の位相特性のみで決定され、１次のローパスフィルタの特性となり、回路の安定動作が確保される。

《実施の形態３》
図３は、本発明の実施の形態３における位相補償回路の回路図である。図３において図２と同じ構成要素については同じ符号を用いて説明を省略する。実施の形態３の位相補償回路は、静電容量Ｃ_Ｌを除き、１つの半導体装置に形成されている。半導体装置は静電容量Ｃｃを外部に取り付けても良い。
図３において、実施の形態２の位相補償回路は、１段目の増幅器Ａ１と、２段目の増幅器Ｍ１の入力信号の基準電位となる電圧源端子Ｖ_ＤＤとの間に、静電容量Ｃｃと、抵抗値制御素子であるＭＯＳトランジスタＭｃ２とを直列に接続した構成をしている。ＭＯＳトランジスタＭｃ２のソースは電圧源端子Ｖ_ＤＤに接続され、ＭＯＳトランジスタＭｃ２のゲート及びドレインが静電容量Ｃｃの１端及びＭＯＳトランジスタＭｃ１のソースに接続される。ＭＯＳトランジスタＭｃ１のドレインは接地され、ゲートはＭＯＳトランジスタＭ１のゲートに接続される。静電容量Ｃｃの他端は、１段目の増幅器Ａ１の出力端子及びＭＯＳトランジスタＭ１のゲートに接続される。それ以外の点において、実施の形態２の位相補償回路は、実施の形態１と同一である。

図２の位相補償回路と同様、ＭＯＳトランジスタＭｃ１のゲート・ソース間とＭＯＳトランジスタＭｃ２のゲート・ソース間が直列に接続されているため、ＭＯＳトランジスタのしきい電圧をＶ_Ｔとすると、前記２つの直列ＭＯＳトランジスタが抵抗値制御素子として動作するのは、Ｍｃ１のゲートとＶ_ＤＤ間の電圧がしきい電圧の２倍（２Ｖ_Ｔ）以上になった領域となる。
実施の形態３の位相補償回路においては、静電容量ＣｃとＭＯＳトランジスタＭｃ２の抵抗値Ｒｃによって１段目の増幅器の入出力間の位相特性の零点が形成され、前記２段目の増幅器の入出力間の位相特性の極が、設定された周波数より高くなった領域でのみ、前記１段目の増幅器の入出力間の位相特性の零点が追従する。
図３におけるＭＯＳトランジスタＭｃ２のドレイン電流をＭＯＳトランジスタＭ１のドレイン電流の検出手段として利用しても良い。

本発明の位相補償回路は、例えば出力端子の容量に起因する位相特性を改善する位相補償回路として有用である。本発明の位相補償回路は、例えば電圧安定化回路に用いられる演算増幅回路に適用できる。

本発明の実施の形態１における位相補償回路の回路図 本発明の実施の形態２における位相補償回路の回路図 本発明の実施の形態３における位相補償回路の回路図 従来例１の位相補償回路の回路図 従来例２の位相補償回路の回路図

符号の説明

Ｍ１，Ｍｃ，Ｍｃ１，Ｍｃ２，Ｍ２〜Ｍ５ ＭＯＳトランジスタ
Ｖ_ＩＮ 入力端子
Ｖ_ＯＵＴ 出力端子
Ａ１ １段目の増幅器
Ｖ_ＤＤ 電圧源端子
Ｉ_Ｌ 出力電流
Ｉ_Ｂ バイアス電流
Ｃ_Ｌ 出力端容量
Ｃｃ 位相補償用静電容量

Claims (2)

1. 入力信号に基づく電圧を出力する第１の増幅器と、１又は複数の第１の電界効果トランジスタで形成される抵抗値制御素子と第１のコンデンサとの直列体からなり、前記第１の増幅器の出力端子と所定の電源電位との間に挿入された第１のフィルタと、を有する第１の回路と、
   第２のコンデンサと、前記第１の増幅器の出力端子と前記所定の電源電位との間の電圧を入力し前記第２のコンデンサを含む負荷に増幅された電圧を出力する第２の電界効果トランジスタで形成された第２の増幅器と、を有し、前記第２の増幅器の伝達コンダクタンスと前記第２のコンデンサとの直列体で第２のフィルタを形成し、前記第２のコンデンサの両端の電圧を出力する第２の回路と、
   を有し、
   前記第２の電界効果トランジスタのソースと１つの前記第１の電界効果トランジスタのソースとは共に前記所定の電源電位に接続され、前記第２の電界効果トランジスタのゲートと１つの前記第１の電界効果トランジスタのゲートとは相互に接続され、前記抵抗値制御素子は、前記第２の電界効果トランジスタのソース及びゲートにそれぞれ接続された前記第１の電界効果トランジスタのソース及びゲートの電圧に基づいてその伝達コンダクタンスが決定される、
   ことを特徴とする位相補償回路。
2. 前記抵抗値制御素子は、複数の前記第１の電界効果トランジスタで形成され、前記第２の電界効果トランジスタのソース及びゲートの間に、複数の前記第１の電界効果トランジスタのソース及びゲートが直列に接続されることを特徴とする請求項１に記載の位相補償回路。

Images