JP4327114B2 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP4327114B2 JP4327114B2 JP2005052406A JP2005052406A JP4327114B2 JP 4327114 B2 JP4327114 B2 JP 4327114B2 JP 2005052406 A JP2005052406 A JP 2005052406A JP 2005052406 A JP2005052406 A JP 2005052406A JP 4327114 B2 JP4327114 B2 JP 4327114B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- anode electrode
- schottky
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、III−V族窒化物半導体装置に関し、特に、耐圧が高く、且つオン抵抗が低い、大電力用のスイッチング素子として好適な窒化物半導体装置に関する。 The present invention relates to a group III-V nitride semiconductor device, and more particularly to a nitride semiconductor device that has a high breakdown voltage and a low on-resistance and is suitable as a switching element for high power.
半導体装置からなる大電力用のスイッチング素子では、耐圧が高く、且つオン抵抗が低いことが求められる。そのため、パワーMOSFET(Metal Oxide Semiconductor FET)や、バイポーラトランジスタとMOSFETとを複合したIGBT(Insulated Gate Bipolar Transistor ;絶縁ゲート型バイポーラトランジスタ)がスイッチング素子として使用されている。またその他に、耐圧が高く、且つオン抵抗が低い半導体装置として、SiC半導体装置やIII−V族窒化物半導体装置が知られている。その中でもIII−V族窒化物半導体の物性の長所を活かした電子デバイスの具体的な応用が望まれており、ショットキーバリアダイオードの開発が報告されている(非特許文献1)。
耐圧が高く、且つオン抵抗の低い半導体装置として開発が行われているIII−V族窒化物半導体装置は、開発途上にあり、その物性の長所を十分に活かした報告例は非常に少ない。本発明は、耐圧が高く、且つオン電圧の低い、新たなIII−V族窒化物半導体装置を提供することを目的とする。 Group III-V nitride semiconductor devices, which are being developed as semiconductor devices with high breakdown voltage and low on-resistance, are in the process of development, and there are very few reported examples that fully take advantage of their physical properties. An object of the present invention is to provide a new group III-V nitride semiconductor device having a high breakdown voltage and a low on-voltage.
上記目的を達成するため、本願請求項1に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなる微結晶構造の第2の窒化物半導体層と、前記第2の窒化物半導体層の一部を凹状に欠き、該凹部内に露出する前記第1の窒化物半導体層上にショットキー接合する第1のアノード電極と、該第1のアノード電極に接続し、前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と同一あるいは異なる金属からなる第2のアノード電極と、前記第1あるいは前記第2の窒化物半導体層にオーミック接合するカソード電極とを備え、前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第1の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とするものである。 In order to achieve the above object, the invention according to claim 1 of the present application provides at least one group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, and at least one of the group consisting of nitrogen, phosphorus and arsenic. In a nitride semiconductor device including a group III-V nitride semiconductor layer composed of a group V element containing nitrogen, a first nitride semiconductor layer including the group III-V nitride semiconductor layer stacked on a substrate; A second nitride semiconductor layer having a microcrystalline structure made of the III-V nitride semiconductor layer formed at a temperature lower than that of the first nitride semiconductor layer, and a second nitride semiconductor layer A first anode electrode that is partially recessed and exposed to the first nitride semiconductor layer exposed in the recess, and is connected to the first anode electrode, and the second nitride is connected to the first anode electrode. Schottky on semiconductor layer A second anode electrode made of the same or different metal as the first anode electrode, and a cathode electrode in ohmic contact with the first or second nitride semiconductor layer, the second anode electrode Of the junction formed between the first anode electrode and the second nitride semiconductor layer is equal to the height of the Schottky barrier formed between the first anode electrode and the first nitride semiconductor layer. It is characterized by being higher than the height of the Schottky barrier.
請求項2に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなる微結晶構造の第2の窒化物半導体層と、前記第2の窒化物半導体層にショットキー接合する第1アノード電極と、該第1のアノード電極に接続し、前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と異なる金属からなる第2のアノード電極と、前記第1あるいは前記第2の窒化物半導体層にオーミック接合するカソード電極とを備え、前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とするものである。 The invention according to claim 2 comprises a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic. In the nitride semiconductor device composed of a group III-V nitride semiconductor layer, a first nitride semiconductor layer composed of the group III-V nitride semiconductor layer stacked on a substrate, and the first nitride semiconductor A second nitride semiconductor layer having a microcrystalline structure formed of the group III-V nitride semiconductor layer formed at a temperature lower than that of the layer, and a first anode electrode that is in Schottky junction with the second nitride semiconductor layer And a second anode electrode made of a metal different from the first anode electrode connected to the first anode electrode and Schottky joined to the second nitride semiconductor layer, and the first or the second A cathode electrode that is in ohmic contact with the nitride semiconductor layer, and a height of a Schottky barrier of a junction formed between the second anode electrode and the second nitride semiconductor layer is set to The height of the Schottky barrier of the junction formed between the anode electrode and the second nitride semiconductor layer is higher.
請求項3に係る発明は、請求項1又は2いずれか記載の窒化物半導体装置において、前記基板と前記第1の窒化物半導体層との間に、前記第1の窒化物半導体のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体からなる第3の窒化物半導体層を備えたことを特徴とするものである。
According to a third aspect of the present invention, in the nitride semiconductor device according to the first or second aspect , the energy gap of the first nitride semiconductor is between the substrate and the first nitride semiconductor layer. A third nitride semiconductor layer made of the group III-V nitride semiconductor having a small energy gap is provided.
本発明の窒化物半導体装置は、低い順方向バイアスの条件では、ショットキーバリアの高さの低いショットキー接合に電流が流れ、低いオン電圧特性となるとともに、順方向バイアスが高くなると、ショットキーバリアの高さの高いショットキー接合にも電流が流れ、大きな電流を流すことができる。また、低い逆方向バイアスの条件では逆方向のリーク電流が少なく、高い逆方向バイアスの条件では、高いショットキーバリアの接合のみが機能することになり、高い耐圧特性が得られることになる。特に本発明の窒化物半導体装置では、高い絶縁性の微結晶構造の第2の窒化物半導体層にショットキー接合が形成されるため、低い逆方向バイアス条件での逆方向のリーク電流を非常に少なくすることができる。 In the nitride semiconductor device of the present invention, under the condition of a low forward bias, a current flows through a Schottky junction with a low Schottky barrier height, resulting in a low on-voltage characteristic. A current also flows through a Schottky junction with a high barrier, and a large current can flow. In addition, under the low reverse bias condition, the reverse leakage current is small, and under the high reverse bias condition, only a high Schottky barrier junction functions and high breakdown voltage characteristics are obtained. In particular, in the nitride semiconductor device of the present invention, a Schottky junction is formed in the second nitride semiconductor layer having a high insulating microcrystalline structure, so that the reverse leakage current under a low reverse bias condition is very high. Can be reduced.
ショットキーバリアの高さが異なる接合を形成するために、窒化物半導体層の一部を除去し、あるいは選択成長により凹部を形成して第1の窒化物半導体層及び第2の窒化物半導体層にそれぞれ接合するアノード電極を形成すれば良く、簡便に形成することができる。特に本発明の窒化物半導体装置では、高い絶縁性の微結晶構造の第2の窒化物半導体層に形成されるショットキーバリアの高さは、通常の成長温度で形成した窒化物半導体層に形成されるショットキーバリアの高さより高くなる。その結果、ショットキーバリアの高さの差が大きくなり、より高い耐圧特性が得られることになる。 The first nitride semiconductor layer and the second nitride semiconductor layer are formed by removing a part of the nitride semiconductor layer or forming a recess by selective growth in order to form junctions having different Schottky barrier heights. An anode electrode to be bonded to each other may be formed, and can be easily formed. In particular, in the nitride semiconductor device of the present invention, the height of the Schottky barrier formed in the second nitride semiconductor layer having a high insulating microcrystalline structure is formed in the nitride semiconductor layer formed at a normal growth temperature. Higher than the Schottky barrier height. As a result, the difference in the height of the Schottky barrier becomes large, and higher breakdown voltage characteristics can be obtained.
さらにショットキーバリアの高さが異なる接合を形成するために、第2の窒化物半導体層に接合するアノード電極を異なる金属で形成すれば良く、簡便に形成することができる。 Furthermore, in order to form junctions having different Schottky barrier heights, the anode electrode to be joined to the second nitride semiconductor layer may be made of a different metal, which can be easily formed.
また、いわゆるHEMT構造の窒化物半導体層を用いて本発明のショットキーバリアダイオードを形成して2次元電子ガスをキャリアとする場合には、さらにオン電圧が低く、順方向電流が大きい、良好な順方向電圧特性が得られた。 In addition, when the Schottky barrier diode of the present invention is formed using a nitride semiconductor layer having a so-called HEMT structure and the two-dimensional electron gas is used as a carrier, the on-voltage is further lowered, the forward current is large, and the good A forward voltage characteristic was obtained.
本発明の窒化物半導体装置は、基板上に第1の窒化物半導体層と高い絶縁性の微結晶構造の第2の窒化物半導体層が積層形成されており、第1及び第2の窒化物半導体層それぞれに接合する、あるいは第2の窒化物半導体層のみに接合する第1のアノード電極と第2のアノード電極を構成する電極金属を適宜選択することによって、第1及び第2のアノード電極のショットキーバリアの高さが異なるように構成している。またカソード電極は、第1または第2の窒化物半導体層に接合する構造となっている。 In the nitride semiconductor device of the present invention, a first nitride semiconductor layer and a second nitride semiconductor layer having a highly insulating microcrystalline structure are stacked on a substrate, and the first and second nitrides are stacked. The first and second anode electrodes are selected by appropriately selecting the first anode electrode and the electrode metal constituting the second anode electrode that are bonded to each of the semiconductor layers or only to the second nitride semiconductor layer. The height of the Schottky barrier is different. The cathode electrode has a structure that is bonded to the first or second nitride semiconductor layer.
このような構造の窒化物半導体装置では、第1及び第2のアノード電極とカソード電極との間に順方向バイアスを印加する場合、順方向バイアスが小さい初期の段階では、第1の窒化物半導体層とショットキーバリアの高さの低い接合を形成する第1のアノード電極が主に機能することによって、低いオン電圧で電流が流れることになる。さらに順方向バイアスが大きくなると、第2のアノード電極にも電流が流れ、大電流が流れることになる。 In the nitride semiconductor device having such a structure, when a forward bias is applied between the first and second anode electrodes and the cathode electrode, at the initial stage where the forward bias is small, the first nitride semiconductor is used. The first anode electrode that forms a junction with a low height between the layer and the Schottky barrier mainly functions, so that a current flows with a low on-voltage. When the forward bias is further increased, a current also flows through the second anode electrode, and a large current flows.
また第1及び第2のアノード電極とカソード電極との間に逆方向バイアスを印加する場合、低い逆方向バイアスの条件では、第2の窒化物半導体層が絶縁性が高い微結晶構造となっているため、逆方向のリーク電流が減少する。さらに逆方向バイアスが大きくなると、ショットキーバリアの高い接合を形成する第2のアノード電極のみが機能することになり、高い耐圧特性が得られることになる。以下、本発明の窒化物半導体装置について、スイッチング素子として用いることができるショットキーバリアダイオードを例にとり、詳細に説明する。 In addition, when a reverse bias is applied between the first and second anode electrodes and the cathode electrode, the second nitride semiconductor layer has a microcrystalline structure with high insulating properties under low reverse bias conditions. Therefore, the reverse leakage current is reduced. When the reverse bias is further increased, only the second anode electrode that forms a junction with a high Schottky barrier functions, and high breakdown voltage characteristics are obtained. Hereinafter, the nitride semiconductor device of the present invention will be described in detail by taking a Schottky barrier diode that can be used as a switching element as an example.
図1、図2は本発明の第1の実施例のHEMT構造を利用した電界効果型ショットキーバリアダイオードであり、図1はその断面図を、図2はその製造工程をそれぞれ示している。図2に示すように、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD(Metal-Organic Chemical Vapor Deposition)法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1の窒化物半導体層に相当)、ショットキー層14の成膜温度より500℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ10nmの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する(図2a)。このような半導体基板では、窒化ガリウムからなるチャネル層13と窒化アルミニウムガリウムからなるショットキー層14とのヘテロ接合面近傍に、図中に破線で模式的に示すように2次元電子ガス(キャリア)が発生する。
1 and 2 show a field effect Schottky barrier diode using a HEMT structure according to a first embodiment of the present invention. FIG. 1 shows a sectional view thereof and FIG. 2 shows a manufacturing process thereof. As shown in FIG. 2, aluminum nitride (AlN) having a thickness of about 200 nm is formed on a
次に、キャップ層15上にチタン(Ti)/アルミニウム(Al)の積層体等からなるカソード電極16をパターン形成し、850℃30秒の急速加熱を行い、キャップ層15にオーミック接触を形成する(図2b)。ここでカソード電極16は、キャップ層15をエッチング除去し、ショットキー層14にオーミック接触する構造とすることも可能であるが、成膜後の微結晶構造のままのキャップ層15上にオーミック電極を形成することにより、微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い(10-6Ω・cm2台)オーミック電極を得ることができ、好ましい。
Next, the
次に、第1のアノード電極の形成予定領域が開口するようにフォトレジストをパターン形成し、塩素系ガスを用いたRIE等のドライエッチングにより、露出するキャップ層15を全てエッチングして、ショットキー層14を露出する凹部17を形成する(図2b)。
Next, a photoresist is patterned so that a region where the first anode electrode is to be formed is opened, and all the exposed
その後、チタン(Ti)/アルミニウム(Al)の積層体等からなる第1のアノード電極18を、凹部17内のショットキー層14上にパターン形成する(図2c)。さらに第1のアノード電極18上及びキャップ層15の上に、第1のアノード電極18と電気的に接続するよう白金(Pt)/金(Au)の積層体等からなる第2のアノード電極19をパターン形成し、キャップ層15との間にショットキー接合を形成する(図2d)。
Thereafter, a
このような構造の電界効果型ショットキーバリアダイオードでは、第1のアノード電極18を構成するTiとショットキー層14を構成するAlGaNとの接合により、高さ約0.3eVのショットキーバリアが形成される。一方、第2のアノード電極を構成するPtとキャップ層17を構成する低温成長のGaNとの接合により、高さ約2.4eVのショットキーバリアが形成される。このショットキーバリアの高さは、通常の温度で成長したGaNとPtとの接合により形成される同一のショットキー接合のショットキーバリアの高さと比較して、0.8eV程度高くなっている。
In the field effect Schottky barrier diode having such a structure, a Schottky barrier having a height of about 0.3 eV is formed by the junction of Ti constituting the
このようにショットキーバリアの高さが異なる第1のアノード電極18及び第2のアノード電極19とカソード電極16との間に順方向バイアスを印加すると、0.1〜0.3Vのオン電圧で、順方向電流が急激に増大する良好な立ち上りが観測された。また、逆方向バイアスを印加すると、約500Vという大きな耐圧が観測され、耐圧が高く、且つオン抵抗の低いショットキーバリアダイオードであることが確認された。
When a forward bias is applied between the
上記構造のショットキーバリアダイオードにおいて、TiとAlGaNとの接合の順方向電流の立ち上りに必要なオン電圧は、一般的には0.3〜0.5V程度である。一方、Ptと本発明の低温成長のGaNとの接合のオン電圧は2.0〜2.5V程度である。 In the Schottky barrier diode having the above structure, the on-voltage required for the forward current rise of the junction between Ti and AlGaN is generally about 0.3 to 0.5V. On the other hand, the ON voltage of the junction between Pt and the low-temperature grown GaN of the present invention is about 2.0 to 2.5V.
本実施例に係るショットキーバリアダイオード10では、順方向電流の立ち上りの最初の段階では、ショットキー層14(AlGaN)とショットキー接合する第1のアノード電極18(Ti)が主に機能することによって、ショットキーバリアダイオード10のオン電圧が、ショットキー層14と第1のアノード電極18のオン抵抗に近い値となっていると考えられる。更に、チャネル層13とショットキー層14とのヘテロ接合面近傍に発生する2次元電子ガスがキャリアとなって順方向電流の増大に寄与しているものと考えられる。その後、順方向バイアスが2.0〜2. 5V程度に達すると、第1のアノード電極18及び第2のアノード電極19の両方がアノード電極として機能し、さらに大きな電流を流すことができるようになる。
In the
また、第1のアノード電極18と第2のアノード電極19との間に逆方向バイアスを印加したところ、約500Vという大きな耐圧が観測された。一般的には、互いにショットキー接合したTi電極とAlGaN層との間に−10Vの逆方向バイアスを印加した場合、10-5〜10-3A程度の逆方向リーク電流が発生する。また、Pt電極と低温成長のGaN層とを接合させた場合の逆方向リーク電流は、それよりも2桁以上小さく、約500Vの耐圧が得られる。
When a reverse bias was applied between the
本実施例に係るショットキーバリアダイオード10では、逆方向バイアスが−10V程度以下の最初の段階では、ショットキー層14が高い絶縁性により、逆方向リーク電流がほとんど発生しない。逆方向バイアスが−10V程度より大きくなると、キャリアとなる2次元電子ガスは、第2のアノード電極19とショットキー層15との接合により形成される空乏層により、ほとんど存在しない状態となり、わずかに発生する逆方向リーク電流の流出が阻止される。さらに逆方向バイアスが大きくなると、第2のアノード電極19とショットキー層15との接合により形成される空乏層が広がり、第2のアノード電極19のみがアノード電極として機能するようになり、約500Vの耐圧が得られることになる。
In the
次に図1に示す構造のショットキーバリアダイオードを、別の製造方法により形成する第2の実施例について説明する。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1の窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。
Next, a second embodiment in which the Schottky barrier diode having the structure shown in FIG. 1 is formed by another manufacturing method will be described. As in the first embodiment, a
次に、ショットキー層14上の第1のアノード電極形成予定領域に、キャップ層を選択成長させるためにSiO2からなるマスク材を形成し、その後、ショットキー層14の成膜温度より500℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ10nmの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)を積層形成する。その後、マスク材を除去することにより、第1の実施例で説明した凹部17を形成することができる。以下、第1の実施例で説明説明した工程に従い、カソード電極16、第1のアノード電極18及び第2のアノード電極19を形成し、本発明のショットキーバリアダイオードを形成することができる。
Next, a mask material made of SiO 2 is formed in the region where the first anode electrode is to be formed on the
このようにエッチングによらず、キャップ層15を選択成長させる場合であっても、上述の第1の実施例同様、低いオン電圧特性と高い耐圧特性の窒化物半導体装置を形成することができる。
As described above, even when the
図3は本発明の第3の実施例である。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1の窒化物半導体層に相当)、ショットキー層14の成膜温度より500℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ30nmの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。その後、凹部17を形成し、ショットキー層14とキャップ層15にショットキー接合を形成するように、チタン(Ti)/アルミニウム(Al)からなるアノード電極を形成する。図3に示すように、本実施例のアノード電極は、ショットキー層14に接合する第1のアノード電極17部と、キャップ層15に接合する第2のアノード電極18部とが一体となって形成されている。このような構造では、前述の第1の実施例と比較して、第1のアノード電極17とショットキー層14との間のショットキーバリアの高さと、第2のアノード電極18とキャップ層15との間のショットキバリアの高さの差が小さくなる。しかし、微結晶構造のキャップ層15に接合するショットキー接合のショットキーバリアの高さは、通常の成長温度で形成した窒化物半導体層に接合するショットキー接合のショットキーバリアの高さより高くなり、低いオン電圧特性と高い耐圧特性が得られる。なお凹部17は、選択成長法により形成することもできる。
FIG. 3 shows a third embodiment of the present invention. As in the first embodiment, a
図4は本発明の第4の実施例である。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1の窒化物半導体層に相当)、ショットキー層14の成膜温度より500℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ10nmの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。その後、凹部17を形成することなく、Tiからなる第1のアノード電極18と、Ptからなる第2のアノード電極19を、微結晶構造のキャップ層15上に形成する。このような構造では、第1のアノード電極18とキャップ層15との間の接合のショットキーバリアの高さが、前述の第1の実施例に比べて少し高くなることになるが、第1及び第2のアノード電極18、19を構成する電極金属を適宜選択してショットキーバリアの高さの異なる接合を形成することで、第1の実施例同様、相対的に低いオン電圧特性と高い耐圧特性が得られることになる。
FIG. 4 shows a fourth embodiment of the present invention. As in the first embodiment, a
本実施例では、凹部17を形成する必要がないので、凹部17の形成工程を削減できる利点がある。
In this embodiment, there is no need to form the
以上本発明の実施例について説明したが、本発明はこれらに限定されるものでないことはいうまでもない。例えば、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述の微結晶構造からなるキャップ層15が形成されたいわゆるFET構造の窒化物半導体装置とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層で形成することができる。
As mentioned above, although the Example of this invention was described, it cannot be overemphasized that this invention is not limited to these. For example, instead of a nitride semiconductor device having a HEMT structure, a so-called FET in which a nitride semiconductor layer to which an impurity is added is used as an active layer (channel layer) and a
またアノード電極を構成する金属材料は、接合を形成するIII−V族窒化物半導体層の種類に応じて適宜選択すればよい。たとえば上記実施例で説明した窒化物半導体層の場合には、第1のアノード電極を構成する金属材料はTiに限定されず、例えばアルミニウム(Al)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)やAg(銀)等、第2のアノード電極より相対的に低いショットキーバリアを形成する金属であればよい。また、第2のアノード電極を構成する金属材料はPtに限定されず、例えばニッケル(Ni)、パラジウム(Pd)やAu(金)等、第1のアノード電極より相対的に高いショットキーバリアを形成する金属を選択すればよい。なお、高速スイッチング素子として用いるためには、第1のアノード電極のショットキーバリアの高さが0.8eVより低く、第2のアノード電極のショットキーバリアの高さが0.8eVより高い組合せを選択すると、低いオン抵抗で高い耐圧特性が得られ、好ましい。 The metal material constituting the anode electrode may be appropriately selected according to the type of the III-V nitride semiconductor layer that forms the junction. For example, in the case of the nitride semiconductor layer described in the above embodiment, the metal material constituting the first anode electrode is not limited to Ti. For example, aluminum (Al), molybdenum (Mo), tantalum (Ta), tungsten Any metal that forms a Schottky barrier relatively lower than the second anode electrode, such as (W) or Ag (silver), may be used. Further, the metal material constituting the second anode electrode is not limited to Pt. For example, a relatively high Schottky barrier such as nickel (Ni), palladium (Pd), Au (gold), or the like is used. What is necessary is just to select the metal to form. For use as a high-speed switching element, a combination in which the height of the Schottky barrier of the first anode electrode is lower than 0.8 eV and the height of the Schottky barrier of the second anode electrode is higher than 0.8 eV. When selected, a high withstand voltage characteristic can be obtained with a low on-resistance, which is preferable.
また基板1は、炭化珪素基板の代りに、サファイア基板やシリコン基板を用いてもよい。その場合バッファ層12は、低温成長の窒化ガリウム(GaN)を用いる方が望ましい。
The substrate 1 may be a sapphire substrate or a silicon substrate instead of the silicon carbide substrate. In that case, the
なお本発明のキャップ層15について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性が得られる範囲で、成長温度を制御することによって得られるものである。第2の窒化物半導体層の成長温度は、第1の窒化物半導体層の成長温度より400℃程度以上低い温度に設定すると、アノード電極に高いショットキーバリアを形成するのに好適である。
Although the
10:ショットキーバリアダイオード、11;基板、12;バッファ層、
13;チャネル層、14;ショットキー層、15;キャップ層、16;カソード電極、
17;凹部、18;第1のアノード電極、19;第2のアノード電極
10: Schottky barrier diode, 11; substrate, 12; buffer layer,
13; channel layer, 14; Schottky layer, 15; cap layer, 16; cathode electrode,
17; recess, 18; first anode electrode, 19; second anode electrode
Claims (3)
基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなる微結晶構造の第2の窒化物半導体層と、前記第2の窒化物半導体層の一部を凹状に欠き、該凹部内に露出する前記第1の窒化物半導体層上にショットキー接合する第1のアノード電極と、該第1のアノード電極に接続し、前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と同一あるいは異なる金属からなる第2のアノード電極と、前記第1あるいは前記第2の窒化物半導体層にオーミック接合するカソード電極とを備え、
前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第1の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とする窒化物半導体装置。 Group III-V nitride composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic In a nitride semiconductor device composed of a semiconductor layer,
A first nitride semiconductor layer made of the group III-V nitride semiconductor layer stacked on a substrate, and the group III-V nitride semiconductor layer formed at a temperature lower than that of the first nitride semiconductor layer A second nitride semiconductor layer having a microcrystalline structure, and a Schottky junction formed on the first nitride semiconductor layer that is partially recessed from the second nitride semiconductor layer and exposed in the recess And a second anode electrode made of the same or different metal as the first anode electrode connected to the first anode electrode and Schottky joined to the second nitride semiconductor layer A cathode electrode in ohmic contact with the first or second nitride semiconductor layer,
The height of the Schottky barrier at the junction formed between the second anode electrode and the second nitride semiconductor layer is between the first anode electrode and the first nitride semiconductor layer. A nitride semiconductor device characterized by being higher than the height of the Schottky barrier of the junction formed in (1).
基板上に積層した前記III−V族窒化物半導体層からなる第1の窒化物半導体層と、該第1の窒化物半導体層よりも低い温度で成膜した前記III−V族窒化物半導体層からなる微結晶構造の第2の窒化物半導体層と、前記第2の窒化物半導体層にショットキー接合する第1アノード電極と、該第1のアノード電極に接続し、前記第2の窒化物半導体層にショットキー接合する前記第1のアノード電極と異なる金属からなる第2のアノード電極と、前記第1あるいは前記第2の窒化物半導体層にオーミック接合するカソード電極とを備え、
前記第2のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第1のアノード電極と前記第2の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高いことを特徴とする窒化物半導体装置。 Group III-V nitride composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic In a nitride semiconductor device composed of a semiconductor layer,
A first nitride semiconductor layer made of the group III-V nitride semiconductor layer stacked on a substrate, and the group III-V nitride semiconductor layer formed at a temperature lower than that of the first nitride semiconductor layer A second nitride semiconductor layer having a microcrystalline structure, a first anode electrode which is in Schottky junction with the second nitride semiconductor layer, and the second nitride connected to the first anode electrode. A second anode electrode made of a metal different from the first anode electrode that is Schottky-bonded to a semiconductor layer, and a cathode electrode that is ohmic-bonded to the first or second nitride semiconductor layer,
The height of the Schottky barrier at the junction formed between the second anode electrode and the second nitride semiconductor layer is between the first anode electrode and the second nitride semiconductor layer. A nitride semiconductor device characterized by being higher than the height of the Schottky barrier of the junction formed in (1).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052406A JP4327114B2 (en) | 2005-02-28 | 2005-02-28 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052406A JP4327114B2 (en) | 2005-02-28 | 2005-02-28 | Nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237430A JP2006237430A (en) | 2006-09-07 |
JP4327114B2 true JP4327114B2 (en) | 2009-09-09 |
Family
ID=37044723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052406A Expired - Fee Related JP4327114B2 (en) | 2005-02-28 | 2005-02-28 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4327114B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5113375B2 (en) * | 2006-12-13 | 2013-01-09 | 新日本無線株式会社 | Nitride semiconductor device |
JP2008172035A (en) * | 2007-01-12 | 2008-07-24 | Univ Of Fukui | Schottky diode |
JP2009060065A (en) * | 2007-09-04 | 2009-03-19 | New Japan Radio Co Ltd | Nitride semiconductor device |
JP2010171287A (en) * | 2009-01-26 | 2010-08-05 | New Japan Radio Co Ltd | Nitride semiconductor device |
JP5575816B2 (en) * | 2010-01-25 | 2014-08-20 | シャープ株式会社 | Composite type semiconductor device |
EP2667415B1 (en) * | 2012-05-22 | 2021-02-17 | Nexperia B.V. | Heterojunction semiconductor device and manufacturing method |
-
2005
- 2005-02-28 JP JP2005052406A patent/JP4327114B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237430A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707324B2 (en) | Group IIIA-N HEMT with a tunnel diode in the gate stack | |
JP4221697B2 (en) | Semiconductor device | |
CN104541373B (en) | For using the method and system of the gallium nitride electronic device of engineering substrate | |
EP1643561A2 (en) | GaN-based semiconductor integrated circuit | |
JP2008193123A (en) | Semiconductor device | |
JP2004363563A (en) | Semiconductor device | |
WO2019150526A1 (en) | Semiconductor device and production method therefor | |
JP2021533556A (en) | External electric field termination structure to improve the reliability of high voltage and high power active devices | |
JP2008166639A (en) | Rectifier element and power converter using the same | |
JP5415668B2 (en) | Semiconductor element | |
JP5055773B2 (en) | Semiconductor element | |
JP4875660B2 (en) | III-V nitride semiconductor device | |
JP6213520B2 (en) | Heterojunction semiconductor device and manufacturing method thereof | |
JP4327114B2 (en) | Nitride semiconductor device | |
JP5757746B2 (en) | Nitride semiconductor device | |
JP5113375B2 (en) | Nitride semiconductor device | |
JP2009060065A (en) | Nitride semiconductor device | |
JP2005311029A (en) | Nitride semiconductor device and manufacturing method thereof | |
JP2014110311A (en) | Semiconductor device | |
US12159931B2 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
WO2016151704A1 (en) | Nitride semiconductor element and power conversion device | |
JP4925596B2 (en) | Nitride semiconductor device | |
CN103579331A (en) | Nitride-based semiconductor device and method of manufacturing same | |
JP2010171287A (en) | Nitride semiconductor device | |
JP2007165590A (en) | Nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4327114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |