JP4304431B2

JP4304431B2 - Method for manufacturing field effect transistor

Info

Publication number: JP4304431B2
Application number: JP2003060221A
Authority: JP
Inventors: 健二平塚
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2009-07-29
Anticipated expiration: 2023-03-06
Also published as: JP2004273630A

Description

【０００１】
【発明の属する技術分野】
この発明は、電界効果トランジスタの製造方法に関する。
【０００２】
【従来の技術】
近年、ＧａＮ、ＡｌＧａＮ等の窒化物系化合物半導体を用いた電界効果トランジスタが報告されている（例えば、特許文献１、２）。
【０００３】
【特許文献１】
特開２００１−１５６０８１号公報
【特許文献２】
特開２０００−２２３６９７号公報
【０００４】
【発明が解決しようとする課題】
窒化物系化合物半導体は、禁制帯幅が広く、高耐圧高速で、かつ高い対環境特性を有するデバイスを製造できることから、近年注目を集めている材料である。しかし、窒化物系化合物半導体は、未だに結晶性の完成度が低い。窒化物系化合物半導体には、構成元素の空孔、元素位置の置換などの結晶欠陥に基づくエネルギー準位や、結晶外から不純物が導入された結果生じる不純物準位など、解明されていない点が多々存在する。
【０００５】
上記特許文献においても、得られたデバイスのリーク電流等は実用レベルには達していない。特に、窒化物系化合物半導体の表面を保護する層の界面特性とデバイス特性との関係は、未だに解明されていない。これまで製造されたデバイスで満足のいく特性が得られていない一つの理由は、表面保護層に起因するリーク電流の存在である。
【０００６】
この発明は、窒化物系化合物半導体を用いてリーク電流の少ない電界効果トランジスタを製造することを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、電界効果トランジスタの製造方法を提供する。この方法は、基板上に活性層を設けるとともに、窒化物系化合物半導体から構成される表層部を有するゲート絶縁層を活性層の上に設ける工程と、ゲート絶縁層の上面にＡｌＮ層を被着する工程と、ＡｌＮ層から窒素を脱離してＡｌ層を形成する工程と、Ａｌ層を酸化させてＡｌＯ_xからなる保護層を形成する工程とを備えている。ＡｌＮ層を被着する工程は、ゲート絶縁層の上面を大気にさらすことなくゲート絶縁層の上面にＡｌＮ層を形成することが好ましい。
【０００８】
ＡｌＮ層は、窒化物系化合物半導体から構成されるゲート絶縁層の表層部の形成後、連続して形成することができる。このため、ゲート絶縁層の上面を大気にさらすことなくゲート絶縁層の上面にＡｌＮ層を形成し、ゲート絶縁層の表層部を保護することが可能である。これにより、表層部の窒化物系化合物半導体が清浄に保たれる。ＡｌＮ層から窒素を脱離してＡｌ層を形成し、その後、Ａｌ層を酸化させれば、ＡｌＯ_x保護層が得られる。元来ＡｌＯ_xは窒化物系化合物半導体と良好な界面を形成するうえに、窒化物系化合物半導体が清浄に保たれているので、ＡｌＯ_x保護層とゲート絶縁層との間に極めて良好な界面が形成される。この結果、ゲートリーク電流が低減される。さらに、ＡｌＮを出発物質として使用し、ＡｌＮから窒素を脱離した後、酸化させる手順は、ＡｌＯ_x保護層の体積膨張と、それに伴う応力の発生を抑える。このため、本発明の方法により製造される電界効果トランジスタは、安定した特性を有する。
【０００９】
ゲート絶縁層およびＡｌＮ層は、気相成長法を用いて同一の成長炉内で連続して成長させることが好ましい。この場合、ゲート絶縁層の表面と大気との接触を確実に防止しながらＡｌＮ層が形成される。したがって、ゲート絶縁層の表層部の窒化物系化合物半導体が確実に清浄に保たれる。
【００１０】
Ａｌ層を形成する工程は、ＡｌＮ層を水素プラズマにさらすことによりＡｌＮ層から窒素を脱離してもよい。この場合、ＡｌＮ層から窒素が効率良く脱離する。すべてのＡｌＮから窒素を完全に脱離することも可能である。
【００１１】
保護層を形成する工程は、Ａｌ層を酸素プラズマにさらすことによりＡｌ層を酸化させてもよい。この場合、Ａｌ層が効率良く酸化される。すべてのＡｌを酸化させることも可能である。
【００１２】
本発明の方法は、ゲート絶縁層の上面に達する貫通孔を保護膜に形成し、ゲート絶縁層の上面に接触するソース電極およびドレイン電極を貫通孔に設けるとともに、ゲート絶縁層の上面に達する貫通孔を保護層に形成し、貫通孔にゲート材料を充填することによりゲート電極を設ける工程をさらに備えていてもよい。保護層は、ゲート電極とゲート絶縁層との接触を妨げる必要は必ずしもない。ゲート電極がゲート絶縁層の上面と接触していても、製造されるデバイスは電界効果トランジスタとして動作する。この場合でも、ゲートリーク電流は十分に抑えられる。
【００１３】
本発明において窒化物系化合物半導体には、ＩｎＡｌＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＧａＮ、ＡｌＮおよびＩｎＮが含まれる。本発明では、これらの半導体から任意のものを選択して使用することができる。
【００１４】
【発明の実施の形態】
まず、実施形態の背景および概要を説明する。特許文献２に開示されるようなＩｎ_xＡｌ_yＧａ_1-x-yＮからなるゲート絶縁層を有するＧａＮ系電界効果トランジスタでは、Ｉｎ_xＡｌ_yＧａ_1-x-yＮの表面状態に起因するゲートリーク電流が問題となる。ゲート絶縁層の上面に保護層を設ければ、Ｉｎ_xＡｌ_yＧａ_1-x-yＮの表面状態の劣化を防止して、ゲートリーク電流を低減することは可能である。しかし、ゲート絶縁層と保護層との界面の状態が良好でないと、ゲートリーク電流を十分に低減することは難しい。そこで、本実施形態では、窒化物系化合物半導体であるＡｌＮをゲート絶縁層の上面に被着し、それをＡｌＯ_xに転換して保護層を形成する。ＡｌＮは、下地材料であるゲート絶縁層と同じく窒化物系化合物半導体であるので、気相成長法によるゲート絶縁層の成長後、連続して成長させることができる。このため、ゲート絶縁層の上面を清浄に保つことができる。これが、良好な界面の形成に役立ち、ゲートリーク電流の低減につながる。
【００１５】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１６】
図１は、本実施形態のヘテロ接合電界効果トランジスタ１００の構造を示す概略断面図である。電界効果トランジスタ１００は、基板１上に順次に設けられたバッファ層２、活性層３およびゲート絶縁層４を有する。ゲート絶縁層４は、基板１側からバリア層４ａ、ｎ層４ｂおよびキャップ層４ｃが順次に積層された構造を有する。ゲート絶縁層４の上面、すなわちキャップ層４ｃの上面には、保護層５が被着されている。保護層５の上には、ソース電極６、ドレイン電極７およびゲート電極８が設けられている。これらの電極６〜８は、保護層５を貫通して延在し、ゲート絶縁層４の上面と接触している。これらの構成要素の材料および厚さを以下の表にまとめる。
【００１７】
【表１】

【００１８】
上記の表に示されるように、ゲート絶縁層４のうち保護層５と接触するキャップ層４ｃは、窒化物系化合物半導体であるｉ−ＡｌＧａＮから構成されている。また、保護層５は、ＡｌＯ_x（ｘは組成比）から構成されている。
【００１９】
以下では、図２〜図７を参照しながら、電界効果トランジスタ１００の製造方法を説明する。まず、厚さ０．５ｍｍの単結晶サファイア基板１を用意し、基板１の（０００１）面上にＧａＮを厚さ５００ｎｍだけ成長させ、バッファ層２を形成する。次に、バッファ層２の上にＧａＮを厚さ２５００ｎｍだけ成長させる。このＧａＮ層３は、活性層（言い換えると、チャネル層または動作層）として機能する。このＧａＮ層３上にＡｌ_xＧａ_1-xＮ（ｘ＝０．３）を厚さ５ｎｍだけ成長させ、バリア層４ａを形成する。次いで、バリア層４ａ上にｎ−ＡｌＧａＮを厚さ１５ｎｍだけ成長させ、ｎ層４ｂを形成する。ｎ層４ｂにおけるキャリア濃度は、５×１０¹⁸ｃｍ^-3である。続いて、ｎ層４ｂ上にｉ−ＡｌＧａＮを厚さ５ｎｍだけ成長させ、キャップ層４ｃを形成する。こうして、バリア層４ａ、ｎ層４ｂおよびキャップ層４ｃからなるゲート絶縁層４が形成される（図２）。
【００２０】
以上の成長工程は、通常の気相成長装置においてＯＭＶＰＥなどの気相成長法を用いて実施できる。この気相成長法では、各層の構成元素の原料として、公知の原料を使用できる。例えば、Ａｌの原料としてＴＥＡｌまたはＴＭＡｌを、Ｇａの原料としてＴＥＧａを、Ｎの原料としてＮＨ₃をそれぞれ使用できる。
【００２１】
キャップ層４ｃの成長後、キャップ層４ｃの上にアンドープのＡｌＮを厚さ５ｎｍだけ成長させる（図３）。このＡｌＮ層１５は、後続のプロセスによってＡｌＯ_xに転換されるため、ＡｌＮ層１５における不純物濃度の範囲は規定されない。しかし、この不純物濃度は、可能な限り０に近いことが好ましい。つまり、ＡｌＮ層１５は、完全にアンドープであることが最も理想的である。
【００２２】
上述したサファイア基板１上へのバッファ層２からＡｌＮ層１５までの成長は、一つの成長炉内で連続して行われる。したがって、ＡｌＧａＮからなるゲート絶縁層４の表面を大気にさらすことなく、ゲート絶縁層４上にＡｌＮ層１５が形成される。
【００２３】
図３に示されるように、ＡｌＮ層１５の成長後、ＡｌＮ層１５を水素プラズマ３０にさらすことにより、ＡｌＮ層１５から窒素（Ｎ）を脱離する。窒化物系化合物半導体を水素プラズマにさらすことにより半導体内に窒素空孔を多量に形成できることは公知である。例えば、橋詰らは、第６３回応用物理学関連連合講演会講演番号２６ｐ−ＺＢ−１（２００２年９月）において、ＧａＮ表面を水素プラズマにさらした後、ＧａＮの表面にシリコン窒化層を形成することにより両材料の界面に形成される界面準位について報告している。この報告では、水素プラズマにさらした後シリコン窒化層を形成した試料では、窒素の空孔に起因する多量の界面準位が形成され、その一方で窒素プラズマにさらした後シリコン窒化層を形成した試料では、界面準位の非常に少ない良好な界面が形成されることを確認したとされている。
【００２４】
本実施形態では、厚さ５ｎｍのＡｌＮ層１５を形成した後、このＡｌＮ層１５を水素プラズマ３０に１０分間さらすことにより、ＡｌＮ層１５からすべての窒素原子を脱離することが可能である。これにより、ＡｌＮは、金属であるＡｌに転換される。水素プラズマ３０は、ガス圧０．３Ｐａ、高周波周波数１４ＭＨｚ、高周波パワー密度０．２Ｗ／ｃｍ²の条件下で発生させられる。全窒素を脱離するためのプラズマ照射時間は、ＡｌＮ層１５の厚さに依存する。しかし、層厚が５０ｎｍ以上の場合には、ＡｌＮ層１５の深部からの窒素原子の脱離に非常に時間を要し、好ましくない。一方、ＡｌＮ層１５が薄すぎると、後述する工程を経て得られるＡｌＧａＮの表面保護層としての機能を損なってしまう。したがって、ＡｌＮ層１５の厚さは、１ｎｍ〜１０ｎｍの範囲内にあることが好ましい。
【００２５】
この後、図４に示されるように、水素プラズマ３０の照射によって得られたＡｌ層１６に酸素プラズマ３２を照射し、Ａｌ層１６の全体を酸化アルミニウム（ＡｌＯ_x）に置換する。こうして、Ａｌ酸化膜１７が形成される（図５）。酸素プラズマ３２は、ガス圧０．３Ｐａ、高周波周波数１４ＭＨｚ、高周波パワー密度０．２Ｗ／ｃｍ²の条件下で発生させられる。Ａｌ層１６に酸素プラズマを５分間照射することにより、ＡｌＮからの転換により得られたＡｌをすべてＡｌＯ_xに再転換することができる。酸素プラズマ３２の照射時間は、Ａｌ層１６の厚さおよびプラズマ発生条件に依存する。上記のプラズマ発生条件のもとでは、少なくとも０．５分間にわたってプラズマ照射を行うことが好ましい。
【００２６】
酸素プラズマ３２の照射後、Ａｌ酸化膜１７を７００℃の雰囲気中で１０分間アニールする。こうして、ＡｌＯ_x保護層５が形成される。
【００２７】
ＡｌＯ_x保護層５とその下地材料であるＡｌＧａＮ半導体とは良好な界面を形成する。というのも、ＡｌＧａＮの自然酸化膜はＧａＯもしくはＡｌＯであり、Ａｌ金属を酸化させたＡｌＯ_xは、この自然酸化膜に近い性質を有しているからである。さらに、ＡｌＧａＮキャップ層４ｃの表面には、大気にさらされることなく成長炉内で連続的にＡｌＮ層１５が形成される。その後も、ＡｌＧａＮ層の表面を大気にさらすことなく、ＡｌＧａＮ層上に形成されたＡｌＮを窒素離脱置換によってＡｌ金属に転換し、ついでプラズマ酸化によりＡｌ金属をＡｌＯ_xに転換する。したがって、ＡｌＧａＮキャップ層４ｃとＡｌＯ_x保護層５との界面は、大気に一切さらされることなく形成される。このため、極めて良好な界面特性が得られる。
【００２８】
図６に示されるように、ＡｌＯ_x保護層５の形成後、保護層５の所定の３箇所に開口２０、２１および２２を形成する。開口２０〜２２の底では、ＡｌＧａＮからなるゲート絶縁層４（キャップ層４ｃ）の表面が露出する。
【００２９】
次いで、Ｔｉ／Ａｌからなるオーミック金属で開口２０および２１を充填した後、６５０℃の雰囲気内で３０秒間にわたってオーミック金属をアニールする。こうして、ソース電極６およびドレイン電極７が形成される（図７）。ソース電極６およびゲート絶縁層４間、ならびにドレイン電極７およびゲート絶縁層４間には、それぞれオーミック接触が形成される。なお、Ｔｉ／Ａｌは、基板１側からＴｉおよびＡｌが順次に積層されていることを表す。
【００３０】
次に、Ｎｉ／Ａｕ金属で開口２２を充填した後、６５０℃の雰囲気内で３０秒間にわたってＮｉ／Ａｕ金属をアニールする。こうして、ゲート電極８が形成され、本実施形態に係る電界効果トランジスタ１００（図１）が完成する。なお、Ｎｉ／Ａｕは、基板１側からＮｉおよびＡｕが順次に積層されていることを表す。
【００３１】
以下では、本実施形態の利点を説明する。本実施形態の方法により形成される保護層５は、窒化物系化合物半導体であるＡｌＧａＮからなるゲート絶縁層４の表面を適切に保護するとともに、良好な界面準位特性を有する。このため、従来は表面準位にトラップされていたキャリアがトラップされることがなくなる。したがって、本実施形態の方法によれば、ゲートリーク電流が抑えられ、良好な高周波特性を有する電界効果トランジスタを製造できる。
【００３２】
また、本実施形態の方法は、ＡｌＯ_x保護層５の体積膨張を抑えられるという利点も有している。つまり、ゲート絶縁層４の上面にＡｌＮ層１５ではなくＡｌ層を被着し、それを酸化してＡｌＯ_x保護層５を形成する方法に比べて、ＡｌＮを出発物質とし、窒素を脱離してから酸化させることにより、保護層５の体積膨張、およびそれに伴う活性層３での応力の発生を抑えられる。このため、安定した特性を有する電界効果トランジスタが得られる。以下では、この点について説明する。
【００３３】
ゲート絶縁層４の上面にＡｌを蒸着し、それをＯ₂プラズマ処理で酸化させると、体積膨張が大きく、ゲート絶縁層４および活性層３に過剰な応力が加わる。ＧａＮ系ヘテロ構造電界効果トランジスタ１００では、バリア層４ａおよび活性層３間の格子定数の差に起因するピエゾ電界によって生成される２次元電子ガス１２（図１）をキャリアとすることがある。この場合、活性層３に加わる過剰な応力がキャリア濃度およびモビリティに影響を与え、デバイス特性を変えてしまう可能性がある。
【００３４】
これに対し、本実施形態では、ＡｌＮをゲート絶縁層４の上面に積層し、それをＡｌに転換させてからＡｌＯ_xに再度転換する。これにより、ＡｌＯ_x保護層５の過剰な体積膨張を防ぐことができる。例えば、ゲート絶縁層４上に蒸着された金属Ａｌを酸化した場合、生成されるＡｌ₂Ｏ₃の体積は元の金属Ａｌの１．２８倍である。これに対し、本実施形態のようにＡｌＮを出発物質とした場合、生成されるＡｌ₂Ｏ₃の体積は元のＡｌＮの１．０１倍である。このように、ＡｌＮを出発物質としてＡｌＯ_x保護層５を形成することにより、保護層５の体積膨張および活性層３中の応力の発生を抑制できる。この結果、安定したデバイス特性を有する電界効果トランジスタを製造できる。
【００３５】
なお、参考のため、Ａｌ、ＡｌＮおよびＡｌ₂Ｏ₃のモル重量および密度を以下に示す。
【００３６】
【表２】

【００３７】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００３８】
基板１、バッファ層２および活性層３の材料は、上記のものに限られない。例えば、基板１は、ＳｉＣ基板やＧａＮ基板、ＡｌＮ基板であってもよい。バッファ層２は、ＡｌＮから構成されていてもよい。活性層３は、ＩｎＧａＮとＧａＮの積層によって構成されていてもよい。
【００３９】
上記実施形態では、活性層３の材料としてＧａＮを使用し、キャップ層４ｃの材料としてＡｌＧａＮを使用する。しかし、本発明は、このような材料の組み合わせに限定されない。例えば、キャップ層４ｃ、さらにはゲート絶縁層４の全体をＩｎＡｌＧａＮから構成してもよい。より一般的には、ＩｎＡｌＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＧａＮ、ＡｌＮおよびＩｎＮから任意に選択された半導体またはそれらの積層構造半導体膜をゲート絶縁層４の材料として使用できる。
【００４０】
さらに、本実施形態の方法は、キャップ層４ｃを備えず、ＧａＮ層中に活性層をイオン注入方法により形成し、あるいはＧａＮ層中にＩｎＧａＮ−Ｓｉ層を活性層として形成し、アンドープのＧａＮ層がゲート絶縁層として機能する電界効果トランジスタにも同様に適用可能である。
【００４１】
上記実施形態では、ゲート電極８の材料としてＮｉ／Ａｕを使用している。しかし、本発明の電界効果トランジスタ製造方法は、このゲート金属の使用に限定されるわけではない。例えば、ＣｕやＳｉ−Ｐｄをゲート電極８の材料として使用してもよい。さらに、ソースおよびドレインを構成するオーミック金属もＴｉ／Ａｌに限られない。
【００４２】
上記実施形態では、ゲート電極８がゲート絶縁層４と接触している。しかし、保護層に貫通孔を設けることなく保護層の上面にゲート電極を被着してもよい。この場合、ゲート電極とゲート絶縁層とは接触しない。ゲート電極とゲート絶縁層との接触の有無にかかわらず、本発明の方法によって製造されるデバイスは電界効果トランジスタとして動作しうる。
【００４３】
【発明の効果】
本発明では、窒化物系化合物半導体から構成されるゲート絶縁層の上面を清浄に保ちながらゲート絶縁層の上にＡｌＯ_x保護層が設けられる。これにより、ＡｌＯ_x保護層とゲート絶縁層との間に極めて良好な界面が形成される。したがって、本発明によれば、ゲートリーク電流の少ない電界効果トランジスタを製造できる。
【図面の簡単な説明】
【図１】実施形態の電界効果トランジスタの構造を示す概略断面図である。
【図２】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図３】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図４】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図５】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図６】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【図７】実施形態の電界効果トランジスタの製造方法を示す概略断面図である。
【符号の説明】
１…基板、２…バッファ層、３…活性層、４…ゲート絶縁層、５…保護層、６…ドレイン電極、７…ソース電極、８…ゲート電極、１２…２次元電子ガス、１５…ＡｌＮ層、１６…Ａｌ層、１７…ＡｌＯ_x層、２０〜２２…開口、３０…水素プラズマ、３２…酸素プラズマ、１００…電界効果トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a field effect transistor.
[0002]
[Prior art]
In recent years, field effect transistors using nitride compound semiconductors such as GaN and AlGaN have been reported (for example, Patent Documents 1 and 2).
[0003]
[Patent Document 1]
JP 2001-156081 A [Patent Document 2]
Japanese Patent Laid-Open No. 2000-223697
[Problems to be solved by the invention]
Nitride-based compound semiconductors have attracted attention in recent years because they can produce devices having a wide forbidden bandwidth, high breakdown voltage, high speed, and high environmental characteristics. However, nitride-based compound semiconductors are still low in crystallinity. Nitride-based compound semiconductors have unclear points such as energy levels based on crystal defects such as vacancies in constituent elements and substitution of element positions, and impurity levels resulting from the introduction of impurities from outside the crystal. There are many.
[0005]
Even in the above-mentioned patent documents, the leakage current of the obtained device has not reached a practical level. In particular, the relationship between the interface characteristics of the layer protecting the surface of the nitride-based compound semiconductor and the device characteristics has not yet been elucidated. One reason that satisfactory characteristics have not been obtained with devices manufactured so far is the presence of leakage current due to the surface protective layer.
[0006]
An object of the present invention is to manufacture a field effect transistor with a small leakage current using a nitride compound semiconductor.
[0007]
[Means for Solving the Problems]
The present invention provides a method of manufacturing a field effect transistor. In this method, an active layer is provided on a substrate and a gate insulating layer having a surface layer portion made of a nitride compound semiconductor is provided on the active layer, and an AlN layer is deposited on the upper surface of the gate insulating layer. A step of forming nitrogen by desorbing nitrogen from the AlN layer, and a step of oxidizing the Al layer to form a protective layer made of AlO _x . The step of depositing the AlN layer preferably forms the AlN layer on the upper surface of the gate insulating layer without exposing the upper surface of the gate insulating layer to the atmosphere.
[0008]
The AlN layer can be formed continuously after the surface layer portion of the gate insulating layer made of a nitride compound semiconductor is formed. Therefore, it is possible to protect the surface layer portion of the gate insulating layer by forming an AlN layer on the upper surface of the gate insulating layer without exposing the upper surface of the gate insulating layer to the atmosphere. As a result, the nitride compound semiconductor in the surface layer portion is kept clean. Nitrogen is desorbed from the AlN layer to form an Al layer, and then the Al layer is oxidized to obtain an AlO _x protective layer. Originally, AlO _x forms a good interface with a nitride compound semiconductor, and the nitride compound semiconductor is kept clean, so an extremely good interface between the AlO _x protective layer and the gate insulating layer. Is formed. As a result, the gate leakage current is reduced. Furthermore, the procedure of using AlN as a starting material, desorbing nitrogen from AlN and then oxidizing suppresses the volume expansion of the AlO _x protective layer and the accompanying stress generation. For this reason, the field effect transistor manufactured by the method of the present invention has stable characteristics.
[0009]
The gate insulating layer and the AlN layer are preferably grown continuously in the same growth furnace using a vapor phase growth method. In this case, the AlN layer is formed while reliably preventing contact between the surface of the gate insulating layer and the atmosphere. Therefore, the nitride compound semiconductor in the surface layer portion of the gate insulating layer is surely kept clean.
[0010]
The step of forming the Al layer may desorb nitrogen from the AlN layer by exposing the AlN layer to hydrogen plasma. In this case, nitrogen is efficiently desorbed from the AlN layer. It is also possible to completely desorb nitrogen from all AlN.
[0011]
In the step of forming the protective layer, the Al layer may be oxidized by exposing the Al layer to oxygen plasma. In this case, the Al layer is oxidized efficiently. It is also possible to oxidize all Al.
[0012]
In the method of the present invention, a through hole reaching the upper surface of the gate insulating layer is formed in the protective film, and a source electrode and a drain electrode that are in contact with the upper surface of the gate insulating layer are provided in the through hole, and the through hole reaching the upper surface of the gate insulating layer is formed. A step of providing a gate electrode by forming a hole in the protective layer and filling the through hole with a gate material may be further provided . The protective layer is not necessarily required to prevent contact between the gate electrode and the gate insulating layer. Even if the gate electrode is in contact with the upper surface of the gate insulating layer, the manufactured device operates as a field effect transistor. Even in this case, the gate leakage current can be sufficiently suppressed.
[0013]
In the present invention, the nitride-based compound semiconductor includes InAlGaN, AlGaN, InAlN, InGaN, GaN, AlN, and InN. In the present invention, any semiconductor can be selected and used.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
First, the background and outline of the embodiment will be described. In a GaN-based field effect transistor having a gate insulating layer made of In _x Al _y Ga _{1 -xy} N as disclosed in Patent Document 2, a gate leakage current caused by the surface state of In _x Al _y Ga _{1 -xy} N Is a problem. If a protective layer is provided on the upper surface of the gate insulating layer, it is possible to prevent deterioration of the surface state of In _x Al _y Ga _{1 -xy} N and reduce gate leakage current. However, if the state of the interface between the gate insulating layer and the protective layer is not good, it is difficult to sufficiently reduce the gate leakage current. Therefore, in the present embodiment, AlN, which is a nitride-based compound semiconductor, is deposited on the upper surface of the gate insulating layer, which is converted to AlO _x to form a protective layer. Since AlN is a nitride-based compound semiconductor like the gate insulating layer that is a base material, it can be continuously grown after the gate insulating layer is grown by vapor phase growth. For this reason, the upper surface of the gate insulating layer can be kept clean. This helps to form a good interface and leads to a reduction in gate leakage current.
[0015]
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
[0016]
FIG. 1 is a schematic cross-sectional view showing the structure of the heterojunction field effect transistor 100 of the present embodiment. The field effect transistor 100 includes a buffer layer 2, an active layer 3, and a gate insulating layer 4 that are sequentially provided on the substrate 1. The gate insulating layer 4 has a structure in which a barrier layer 4a, an n layer 4b, and a cap layer 4c are sequentially stacked from the substrate 1 side. A protective layer 5 is deposited on the upper surface of the gate insulating layer 4, that is, the upper surface of the cap layer 4c. A source electrode 6, a drain electrode 7 and a gate electrode 8 are provided on the protective layer 5. These electrodes 6 to 8 extend through the protective layer 5 and are in contact with the upper surface of the gate insulating layer 4. The material and thickness of these components are summarized in the following table.
[0017]
[Table 1]

[0018]
As shown in the above table, the cap layer 4c in contact with the protective layer 5 in the gate insulating layer 4 is made of i-AlGaN, which is a nitride compound semiconductor. The protective layer 5 is made of AlO _x (x is a composition ratio).
[0019]
Below, the manufacturing method of the field effect transistor 100 is demonstrated, referring FIGS. First, a single crystal sapphire substrate 1 having a thickness of 0.5 mm is prepared, and GaN is grown on the (0001) plane of the substrate 1 by a thickness of 500 nm to form the buffer layer 2. Next, GaN is grown on the buffer layer 2 by a thickness of 2500 nm. The GaN layer 3 functions as an active layer (in other words, a channel layer or an operation layer). Al _x Ga _1-x N (x = 0.3) is grown on the GaN layer 3 by a thickness of 5 nm to form a barrier layer 4a. Next, n-AlGaN is grown on the barrier layer 4a by a thickness of 15 nm to form an n layer 4b. The carrier concentration in the n layer 4b is 5 × 10 ¹⁸ cm ⁻³ . Subsequently, i-AlGaN is grown on the n layer 4b by a thickness of 5 nm to form a cap layer 4c. Thus, the gate insulating layer 4 including the barrier layer 4a, the n layer 4b, and the cap layer 4c is formed (FIG. 2).
[0020]
The above growth process can be performed using a vapor phase growth method such as OMVPE in a normal vapor phase growth apparatus. In this vapor phase growth method, a known raw material can be used as a raw material for the constituent elements of each layer. For example, TEAl or TMAl can be used as the Al source, TEGa as the Ga source, and NH ₃ as the N source.
[0021]
After the growth of the cap layer 4c, undoped AlN is grown on the cap layer 4c by a thickness of 5 nm (FIG. 3). Since the AlN layer 15 is converted into AlO _x by a subsequent process, the range of the impurity concentration in the AlN layer 15 is not defined. However, this impurity concentration is preferably as close to 0 as possible. That is, the AlN layer 15 is most ideally completely undoped.
[0022]
The growth from the buffer layer 2 to the AlN layer 15 on the sapphire substrate 1 described above is continuously performed in one growth furnace. Therefore, the AlN layer 15 is formed on the gate insulating layer 4 without exposing the surface of the gate insulating layer 4 made of AlGaN to the atmosphere.
[0023]
As shown in FIG. 3, after the AlN layer 15 is grown, nitrogen (N) is desorbed from the AlN layer 15 by exposing the AlN layer 15 to a hydrogen plasma 30. It is known that a large amount of nitrogen vacancies can be formed in a semiconductor by exposing the nitride compound semiconductor to hydrogen plasma. For example, Hashizume et al. Formed a silicon nitride layer on the GaN surface after exposing the GaN surface to hydrogen plasma at the 63rd Applied Physics-related Joint Lecture No. 26p-ZB-1 (September 2002). The interface states formed at the interface between the two materials are reported. In this report, a sample in which a silicon nitride layer was formed after exposure to hydrogen plasma formed a large amount of interface states due to nitrogen vacancies, while a silicon nitride layer was formed after exposure to nitrogen plasma. In the sample, it was confirmed that a good interface with very few interface states was formed.
[0024]
In the present embodiment, after forming the AlN layer 15 having a thickness of 5 nm, all the nitrogen atoms can be desorbed from the AlN layer 15 by exposing the AlN layer 15 to the hydrogen plasma 30 for 10 minutes. Thereby, AlN is converted into Al which is a metal. The hydrogen plasma 30 is generated under conditions of a gas pressure of 0.3 Pa, a high frequency frequency of 14 MHz, and a high frequency power density of 0.2 W / cm ² . The plasma irradiation time for desorbing all nitrogen depends on the thickness of the AlN layer 15. However, when the layer thickness is 50 nm or more, it takes a very long time to desorb nitrogen atoms from the deep part of the AlN layer 15, which is not preferable. On the other hand, if the AlN layer 15 is too thin, the function as a surface protective layer of AlGaN obtained through the steps described later is impaired. Therefore, the thickness of the AlN layer 15 is preferably in the range of 1 nm to 10 nm.
[0025]
Thereafter, as shown in FIG. 4, the Al layer 16 obtained by the irradiation with the hydrogen plasma 30 is irradiated with oxygen plasma 32 to replace the entire Al layer 16 with aluminum oxide (AlO _x ). Thus, an Al oxide film 17 is formed (FIG. 5). The oxygen plasma 32 is generated under conditions of a gas pressure of 0.3 Pa, a high frequency frequency of 14 MHz, and a high frequency power density of 0.2 W / cm ² . By irradiating the Al layer 16 with oxygen plasma for 5 minutes, all the Al obtained by conversion from AlN can be reconverted to AlO _x . The irradiation time of the oxygen plasma 32 depends on the thickness of the Al layer 16 and the plasma generation conditions. Under the above plasma generation conditions, it is preferable to perform plasma irradiation for at least 0.5 minutes.
[0026]
After the irradiation with the oxygen plasma 32, the Al oxide film 17 is annealed in an atmosphere at 700 ° C. for 10 minutes. Thus, the AlO _x protective layer 5 is formed.
[0027]
A good interface is formed between the AlO _x protective layer 5 and the AlGaN semiconductor as the underlying material. This is because the natural oxide film of AlGaN is GaO or AlO, and AlO _{x obtained} by oxidizing Al metal has properties close to this natural oxide film. Further, the AlN layer 15 is continuously formed on the surface of the AlGaN cap layer 4c in the growth furnace without being exposed to the atmosphere. Thereafter, without exposing the surface of the AlGaN layer to the atmosphere, AlN formed on the AlGaN layer is converted to Al metal by nitrogen desorption, and then Al metal is converted to AlO _x by plasma oxidation. Therefore, the interface between the AlGaN cap layer 4c and the AlO _x protective layer 5 is formed without being exposed to the atmosphere at all. For this reason, very good interface characteristics can be obtained.
[0028]
As shown in FIG. 6, after the AlO _x protective layer 5 is formed,

openings

20, 21, and 22 are formed at predetermined three locations of the protective layer 5. At the bottom of the openings 20 to 22, the surface of the gate insulating layer 4 (cap layer 4c) made of AlGaN is exposed.
[0029]
Next, after filling the

openings

20 and 21 with an ohmic metal made of Ti / Al, the ohmic metal is annealed in an atmosphere at 650 ° C. for 30 seconds. Thus, the source electrode 6 and the drain electrode 7 are formed (FIG. 7). Ohmic contacts are formed between the source electrode 6 and the gate insulating layer 4, and between the drain electrode 7 and the gate insulating layer 4, respectively. Ti / Al means that Ti and Al are sequentially laminated from the substrate 1 side.
[0030]
Next, after filling the opening 22 with Ni / Au metal, the Ni / Au metal is annealed in an atmosphere at 650 ° C. for 30 seconds. Thus, the gate electrode 8 is formed, and the field effect transistor 100 (FIG. 1) according to the present embodiment is completed. Ni / Au indicates that Ni and Au are sequentially laminated from the substrate 1 side.
[0031]
Below, the advantage of this embodiment is demonstrated. The protective layer 5 formed by the method of the present embodiment appropriately protects the surface of the gate insulating layer 4 made of AlGaN, which is a nitride compound semiconductor, and has good interface state characteristics. For this reason, carriers that have been trapped in the surface level in the past are not trapped. Therefore, according to the method of the present embodiment, it is possible to manufacture a field effect transistor that suppresses gate leakage current and has good high-frequency characteristics.
[0032]
In addition, the method of the present embodiment has an advantage that the volume expansion of the AlO _x protective layer 5 can be suppressed. That is, compared with a method in which an Al layer instead of the AlN layer 15 is deposited on the upper surface of the gate insulating layer 4 and is oxidized to form the AlO _x protective layer 5, AlN is used as a starting material and nitrogen is desorbed. Oxidation of the protective layer 5 can suppress the volume expansion of the protective layer 5 and the accompanying generation of stress in the active layer 3. For this reason, a field effect transistor having stable characteristics can be obtained. This point will be described below.
[0033]
When Al is vapor-deposited on the upper surface of the gate insulating layer 4 and is oxidized by O ₂ plasma treatment, volume expansion is large, and excessive stress is applied to the gate insulating layer 4 and the active layer 3. In the GaN-based heterostructure field effect transistor 100, the two-dimensional electron gas 12 (FIG. 1) generated by a piezo electric field caused by the difference in lattice constant between the barrier layer 4a and the active layer 3 may be used as a carrier. In this case, excessive stress applied to the active layer 3 may affect the carrier concentration and mobility, thereby changing the device characteristics.
[0034]
On the other hand, in the present embodiment, AlN is stacked on the upper surface of the gate insulating layer 4, converted into Al, and then converted into AlO _x again. Thereby, excessive volume expansion of the AlO _x protective layer 5 can be prevented. For example, when metal Al deposited on the gate insulating layer 4 is oxidized, the volume of Al ₂ O ₃ produced is 1.28 times that of the original metal Al. On the other hand, when AlN is used as a starting material as in this embodiment, the volume of Al ₂ O ₃ produced is 1.01 times that of the original AlN. Thus, by forming the AlO _x protective layer 5 using AlN as a starting material, the volume expansion of the protective layer 5 and the generation of stress in the active layer 3 can be suppressed. As a result, a field effect transistor having stable device characteristics can be manufactured.
[0035]
For reference, the molar weights and densities of Al, AlN, and Al ₂ O ₃ are shown below.
[0036]
[Table 2]

[0037]
The present invention has been described in detail based on the embodiments. However, the present invention is not limited to the above embodiment. The present invention can be variously modified without departing from the gist thereof.
[0038]
The materials of the substrate 1, the buffer layer 2, and the active layer 3 are not limited to those described above. For example, the substrate 1 may be a SiC substrate, a GaN substrate, or an AlN substrate. The buffer layer 2 may be made of AlN. The active layer 3 may be composed of a stack of InGaN and GaN.
[0039]
In the above embodiment, GaN is used as the material of the active layer 3, and AlGaN is used as the material of the cap layer 4c. However, the present invention is not limited to such a combination of materials. For example, the cap layer 4c and the entire gate insulating layer 4 may be made of InAlGaN. More generally, a semiconductor arbitrarily selected from InAlGaN, AlGaN, InAlN, InGaN, GaN, AlN, and InN or a laminated semiconductor film thereof can be used as the material of the gate insulating layer 4.
[0040]
Furthermore, the method of this embodiment does not include the cap layer 4c, and an active layer is formed in the GaN layer by an ion implantation method, or an InGaN-Si layer is formed as an active layer in the GaN layer, and an undoped GaN layer is formed. Is similarly applicable to a field effect transistor that functions as a gate insulating layer.
[0041]
In the above embodiment, Ni / Au is used as the material of the gate electrode 8. However, the field effect transistor manufacturing method of the present invention is not limited to the use of the gate metal. For example, Cu or Si—Pd may be used as the material of the gate electrode 8. Furthermore, the ohmic metal constituting the source and drain is not limited to Ti / Al.
[0042]
In the above embodiment, the gate electrode 8 is in contact with the gate insulating layer 4. However, the gate electrode may be deposited on the upper surface of the protective layer without providing a through hole in the protective layer. In this case, the gate electrode and the gate insulating layer are not in contact with each other. Regardless of the presence or absence of contact between the gate electrode and the gate insulating layer, the device manufactured by the method of the present invention can operate as a field effect transistor.
[0043]
【The invention's effect】
In the present invention, the AlO _x protective layer is provided on the gate insulating layer while keeping the upper surface of the gate insulating layer composed of the nitride-based compound semiconductor clean. As a result, a very good interface is formed between the AlO _x protective layer and the gate insulating layer. Therefore, according to the present invention, a field effect transistor with a small gate leakage current can be manufactured.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a structure of a field effect transistor according to an embodiment.
FIG. 2 is a schematic cross-sectional view showing the method for manufacturing the field effect transistor of the embodiment.
FIG. 3 is a schematic cross-sectional view showing the method for manufacturing the field effect transistor of the embodiment.
FIG. 4 is a schematic cross-sectional view showing the method for manufacturing the field effect transistor of the embodiment.
FIG. 5 is a schematic cross-sectional view showing the method for manufacturing the field effect transistor of the embodiment.
FIG. 6 is a schematic cross-sectional view showing the method for manufacturing the field effect transistor of the embodiment.
FIG. 7 is a schematic cross-sectional view showing the method for manufacturing the field effect transistor of the embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Buffer layer, 3 ... Active layer, 4 ... Gate insulating layer, 5 ... Protective layer, 6 ... Drain electrode, 7 ... Source electrode, 8 ... Gate electrode, 12 ... Two-dimensional electron gas, 15 ... AlN 16 ... Al layer, 17 ... AlO _x layer, 20-22 ... opening, 30 ... hydrogen plasma, 32 ... oxygen plasma, 100 ... field effect transistor

Claims

Providing an active layer on the substrate and providing a gate insulating layer having a surface layer portion made of a nitride compound semiconductor on the active layer;
Depositing an AlN layer on the top surface of the gate insulating layer;
Desorbing nitrogen from the AlN layer to form an Al layer;
And a step of forming a protective layer made of AlOx by oxidizing the Al layer.

2. The method of manufacturing a field effect transistor according to claim 1, wherein the step of depositing the AlN layer forms the AlN layer on the upper surface of the gate insulating layer without exposing the upper surface of the gate insulating layer to the atmosphere.

3. The method of manufacturing a field effect transistor according to claim 1, wherein the gate insulating layer and the AlN layer are continuously grown in the same growth furnace by using a vapor deposition method.

4. The method of manufacturing a field effect transistor according to claim 1, wherein in the step of forming the Al layer, nitrogen is desorbed from the AlN layer by exposing the AlN layer to hydrogen plasma.

5. The method of manufacturing a field effect transistor according to claim 1, wherein in the step of forming the protective layer, the Al layer is oxidized by exposing the Al layer to oxygen plasma.

Wherein a through hole reaching the upper surface of the gate insulating layer is formed on the protective film, provided with a source electrode and a drain electrode in contact with the upper surface of the gate insulating layer in the through hole, the through hole reaching the upper surface of the gate insulating layer The method of manufacturing a field effect transistor according to claim 1, wherein the gate electrode is provided by forming a gate material in the through hole and filling the through hole with a gate material.