JP4280006B2

JP4280006B2 - Semiconductor device

Info

Publication number: JP4280006B2
Application number: JP2001258248A
Authority: JP
Inventors: 淳史野間; 知恵久都内
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-08-28
Filing date: 2001-08-28
Publication date: 2009-06-17
Anticipated expiration: 2021-08-28
Also published as: JP2003068993A

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体材料または高誘電率材料からなる容量絶縁膜を有する容量素子を備えた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴い、大容量のデータを高速で処理または保存する傾向が高まる中で、電子機器に使用される半導体装置の高集積化、高性能化が要求されている。
【０００３】
そこで、半導体記憶装置（ＤＲＡＭ）の高集積化を実現するために、これを構成する容量素子の容量絶縁膜として、従来のケイ素酸化物または窒化物に代えて、高誘電率膜を用いる技術が広く研究開発されている。また、従来の容量素子にはない程度に低電圧かつ高速での書き込み、読み出し動作が可能な不揮発性ＲＡＭを実現するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発されている。
【０００４】
一般に、これらの高誘電率膜や強誘電体膜の材料としては、チタン酸バリウムストロンチウム，五酸化タンタル，チタン酸ジルコン酸鉛，タンタル酸ビスマスストロンチウム等の絶縁性金属酸化物が広く用いられている。
【０００５】
しかしながら、これらの絶縁性金属酸化物は、水素を含む雰囲気中で熱処理を行なうと容易に還元されるため、リーク電流の増加、比誘電率の減少、残留分極値の減少等の容量素子特性の劣化が引き起こされるおそれがある。よって、これらの絶縁性金属酸化物を用いた容量素子を半導体集積回路上に搭載して集積化する場合には、半導体集積回路の製造工程において水素を含む雰囲気中での熱処理の際に、水素が容量素子に到達することを防止する必要がある。
【０００６】
そのための技術としては、例えば特開平１１−１２６８８１号公報に開示されているように、容量素子を何らかの水素透過防止層によって完全に被覆するという方法がある。
【０００７】
以下、上記従来の半導体装置およびその製造方法について、図１０および図１１を参照しながら説明する。図１０は、上記従来の半導体装置の構造を示す断面図であり、図１１（ａ）〜（ｈ）は、上記従来の半導体装置の製造工程を示す断面図である。
【０００８】
図１０に示すように、従来の半導体装置において、半導体基板１０１の表面部には、不純物拡散層１０４としてソース・ドレイン領域が離間して設けられている。半導体基板１０１のうち、不純物拡散層１０４のソース領域とドレイン領域との間に介在する部分がチャネル領域として機能する。半導体基板１０１の活性領域上において不純物拡散層１０４のソース領域とドレイン領域との間にはゲート酸化膜１０２が設けられ、ゲート酸化膜１０２の上にはゲート電極１０３が設けられている。上記不純物拡散層１０４，チャネル領域，ゲート酸化膜１０２およびゲート電極１０３によりメモリセルトランジスタ１０５が形成されている。
【０００９】
半導体基板１０１の上には、ゲート電極１０３を覆う第１層間絶縁膜１０６が設けられており、第１層間絶縁膜１０６の上の一部には、絶縁材料であるアルミニウム酸化物（以下では、Ａｌ₂Ｏ₃と記す。）からなり，容量素子１１５内への水素侵入を防止する水素透過防止用下敷き層１０７ａが形成されている。そして、水素透過防止用下敷き層１０７ａおよび第１層間絶縁膜１０６を貫通して不純物拡散層１０４に到達するコンタクトホール１０８と、それを埋めるＷ（タングステン）からなるキャパシタ用プラグ１１０ａが形成されている。キャパシタ用プラグ１１０ａの上面の全体と、水素透過防止用下敷き層１０７ａの上面のうちキャパシタ用プラグ１１０ａを囲む部分とは、導電体材料である窒化チタンアルミニウムからなる下部電極用水素透過防止層１１１ａによって覆われている。下部電極用水素透過防止層１１１ａの上にはＰｔからなる下部電極主要部１１２ａが形成されている。導電体からなる下部電極用水素透過防止層１１１ａは、下部電極主要部１１２ａとキャパシタ用プラグ１１０ａとの間に介在することにより、下部電極の一部として機能すると同時に、水素がキャパシタ用プラグ１１０ａを通過して下部電極主要部１１２ａに侵入することを防止する役割を果たす。下部電極主要部１１２ａの上には、下部電極主要部１１２ａと下部電極用水素透過防止層１１１ａとを覆い，水素透過防止用下敷き層１０７ａの上の一部に延びる容量絶縁膜１１３ａが形成されている。容量絶縁膜１１３ａの材料としては強誘電体材料であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉ （０≦ｘ≦２）などが用いられる。さらに、容量絶縁膜１１３ａを挟んで下部電極主要部１１２ａに対向する，Ｐｔからなる上部電極１１４ａが設けられている。上部電極１１４ａは容量絶縁膜１１３ａを覆って，水素透過防止用下敷き層１０７ａの上面と接するように形成されている。そして、上部電極１１４ａは、絶縁体材料であるＡｌ₂Ｏ₃からなる水素透過防止用被覆層１１６ａにより覆われている。以上のように、下部電極主要部１１２ａ，容量絶縁膜１１３ａ，上部電極１１４ａからなる容量素子１１５は、水素透過防止用下敷き層１０７ａ，下部電極用水素透過防止層１１１ａおよび水素透過防止用被覆層１１６ａによって、ほぼ全周囲を囲まれている。
【００１０】
第１層間絶縁膜１０６の上には、上述の容量素子１１５を覆う第２層間絶縁膜１１７が設けられている。そして、第２層間絶縁膜１１７と第１層間絶縁膜１０６とを貫通して半導体基板１０１における不純物拡散層１０４に到達するコンタクトホール１１８が形成されており、それを埋めるＷからなる配線用プラグ１２０ａが形成されている。配線用プラグ１２０ａは、第２層間絶縁膜１１７の上において配線と接続されて、外部回路と接続可能になっている。
【００１１】
以下、上記従来の半導体装置の製造方法について、図１１（ａ）〜（ｈ）を参照しながら説明する。
【００１２】
まず、図１１（ａ）に示す工程で、不純物拡散層１０４，チャネル領域，ゲート酸化膜１０２，ゲート電極１０３からなるメモリセルトランジスタ１０５を有する半導体基板１０１の上に、第１層間絶縁膜１０６を堆積する。その後、第１層間絶縁膜１０６の上に、Ａｌ₂Ｏ₃膜１０７を形成する。
【００１３】
次に、図１１（ｂ）に示す工程で、Ａｌ₂Ｏ₃膜１０７と第１層間絶縁膜１０６とを貫通して半導体基板１０１における不純物拡散層１０４に到達するコンタクトホール１０８をエッチングにより形成する。その後、基板上に、コンタクトホール１０８を埋めて，Ａｌ₂Ｏ₃膜１０７を覆うＷ膜１１０を堆積する。
【００１４】
次に、図１１（ｃ）に示す工程で、ＣＭＰを行なってＷ膜１１０をＡｌ₂Ｏ₃膜１０７が露出するまで除去することにより、コンタクトホール１０８を埋めるキャパシタ用プラグ１１０ａを形成する。そして、Ａｌ₂Ｏ₃膜１０７とキャパシタ用プラグ１１０ａとの上に、窒化チタンアルミニウム膜１１１を形成し、さらに、下部電極用Ｐｔ膜１１２を形成する。
【００１５】
そして、図１１（ｄ）に示す工程で、窒化チタンアルミニウム膜１１１と下部電極用Ｐｔ膜１１２とのうち、キャパシタ用プラグ１１０ａとその外縁部との上に位置する部分を残してパターニングすることにより、下部電極用水素透過防止層１１１ａと下部電極主要部１１２ａとを形成する。その後、基板上にＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉からなる膜を堆積した後、下部電極主要部１１２ａと下部電極用水素透過防止層１１１ａとを覆う部分を残してパターニングすることにより容量絶縁膜１１３ａを形成する。さらに、基板上に、上部電極用Ｐｔ膜１１４を形成する。
【００１６】
次に、図１１（ｅ）に示す工程で、上部電極用Ｐｔ膜１１４のうち容量絶縁膜１１３ａを覆う部分を残してパターニングし、続けて、Ａｌ₂Ｏ₃膜１０７のうち上面に露出している部分を除去する。これにより、上部電極１１４ａと水素透過防止用下敷き層１０７ａを形成する。それから、基板上にＡｌ₂Ｏ₃膜１１６を形成する。
【００１７】
その後、図１１（ｆ）に示す工程で、Ａｌ₂Ｏ₃膜１１６のうち上部電極１１４ａを覆う部分を残してパターニングすることにより、水素透過防止用被覆層１１６ａを形成する。このとき、水素透過防止用下敷き層１０７ａと水素透過防止用被覆層１１６ａとは第１層間絶縁膜１０６上においてつながっている。その後、基板上に、水素透過防止用被覆層１１６ａを覆う第２層間絶縁膜１１７を形成する。
【００１８】
次に、図１１（ｇ）に示す工程で、フォトリソグラフィーとエッチングとを行なって、第２層間絶縁膜１１７と第１層間絶縁膜１０６とを貫通して、半導体基板１０１における不純物拡散層１０４に到達するコンタクトホール１１８を形成する。その後、コンタクトホール１１８を埋めて，第２層間絶縁膜１１７の上を覆うＷ膜１２０を形成する。
【００１９】
図１１（ｈ）に示す工程で、ＣＭＰを行なってＷ膜１２０を第２層間絶縁膜１１７が露出するまで除去することにより、コンタクトホール１１８を埋める配線用プラグ１２０ａを形成する。その後、配線用プラグ１２０ａの上面上に配線層１２１を形成する。
【００２０】
なお、上述の工程を行なうことによりトランジスタの特性は劣化するため、特性の回復のために、図１１（ｈ）に示す工程を経た後の半導体装置には、水素を含む雰囲気中で熱処理を行なう。
【００２１】
上記従来の半導体装置では、容量素子１１５は、水素透過防止用下敷き層１０７ａ，下部電極用水素透過防止層１１１ａおよび水素透過防止用被覆層１１６ａによって、ほぼ全周囲を囲まれている。すなわち、水素を含む雰囲気中で処理を行う際に、容量素子１１５の外部に存在する水素が容量素子１１５内に侵入することにより起こる容量絶縁膜１１３ａの還元の防止を図っている。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置およびその製造方法には以下に述べるような不具合があった。
【００２３】
上記従来の半導体装置において、コンタクトホール１１８は開口部の面積に対するホールの深さの割合が大きく、アスペクト比の大きい形状になる。
【００２４】
このような場合には、図１１（ｇ）に示す工程で、ＷをＣＶＤ（化学気相成長）法によって堆積することによりコンタクトホール１１８を埋める導電性のプラグ１２０を形成する。このとき、Ｗの核形成工程と成長工程とを連続して行い、核形成工程では、六フッ化タングステンを、水素のみを含む雰囲気中で還元堆積させる手法を用いる。つまり、ここでは、水素濃度が非常に高い雰囲気において処理を行なう。そして、この処理中に、多量の水素が第２層間絶縁膜１１７と第１層間絶縁膜１０６とに拡散する。
【００２５】
図１２は、図１１（ｇ）に示す工程でＷ膜１２０を形成するときの、容量絶縁膜１１３ａへの水素の進入経路を示した断面図である。図１２に示すように、水素の容量絶縁膜１１３ａへの主な侵入経路は、第２層間絶縁膜１１７の上面から水素透過防止用被覆層１１６ａに向かう経路Ａ（矢印Ａ），コンタクトホール１１８内から水素透過防止用被覆層１１６ａに向かう経路Ｂ（矢印Ｂ），コンタクトホール１１８内から水素透過防止用下敷き層１０７ａに向かう経路Ｃ（矢印Ｃ），コンタクトホール１１８内から下部電極用水素透過防止層１１１ａに向かう経路Ｄ（矢印Ｄ）である。水素濃度がきわめて高い雰囲気で処理を行うため、いずれの経路においても水素の拡散量は多量となる。
【００２６】
ここで、容量素子１１５を被覆する水素透過防止層のうち、水素透過防止用下敷き層１０７ａと水素透過防止用被覆層１１６ａとの材料には、水素透過防止性能が高い、絶縁体材料であるＡｌ₂Ｏ₃を用いている。そのため、経路Ａ，Ｂ，Ｃ，Ｄのうち、水素透過防止用下敷き層１０７ａと水素透過防止用被覆層１１６ａとに到達する経路である経路Ａ，Ｂ，Ｃでは、水素の容量素子内への侵入は、ほぼ阻止される。
【００２７】
しかしながら、Ａｌ₂Ｏ₃が極めて安定で緻密な材料であるために、これをパターニングするためにはドライエッチングの際に高エネルギーのイオンを用いる必要である。よって、水素透過防止用被覆層１１６ａを形成する際に、この高エネルギーのイオンが水素透過防止用被覆層１１６ａの下に既に形成されている容量絶縁膜１１３ａにダメージを与え、容量素子１１５の特性が劣化するおそれがあった。
【００２８】
一方、容量素子１１５を被覆する水素透過防止層のうち下部電極用水素透過防止層１１１ａは、水素の侵入を防ぐだけでなく下部電極の一部として機能し、キャパシタ用プラグ１１０ａと下部電極主要部１１２ａとの電気的接続を維持する。よって、下部電極用水素透過防止層１１１ａにおいて材料の選択には制約があり、従来用いられている窒化チタンアルミニウムにおいても、その水素透過防止機能には限界がある。このことから、経路Ａ，Ｂ，Ｃ，Ｄのうちで下部電極用水素透過防止層１１１ａに到達する経路である経路Ｄでは、高濃度の水素が拡散した場合に水素の一部が容量素子内に侵入してしまう。その結果、ＣＶＤ法によってコンタクトホール１１８にＷを堆積する際に、高濃度水素雰囲気中での処理によって、容量素子１１５の特性が劣化するおそれがあった。
【００２９】
しかしながら、下部電極用水素透過防止層１１１ａの性能向上を図ってその膜厚を厚くすると、下部電極用水素透過防止層１１１ａの内部応力が増大する。そのため、容量絶縁膜１１３ａの結晶化のための熱処理のときに下部電極用水素透過防止層１１１ａが剥離しやすくなってしまい、製造歩留まりが低下してしまう。
【００３０】
また、容量絶縁膜１１３ａ内への水素拡散量を減少させることを目的として、ＣＶＤ法によるＷの核形成工程において雰囲気中の水素濃度を低減させると、核形成が不十分となってしまう。不十分な核形成は、引き続いて行われるＷの成長工程に支障をきたし、配線用プラグ１２０ａ内にシーム（空洞）が発生してコンタクト抵抗が増大するおそれがあった。
【００３１】
本発明の目的は、Ｗプラグ形成時における高濃度水素雰囲気中での処理においても容量素子の特性劣化を抑制する手段を講ずることにより、優れた特性を有する容量素子を備えた半導体装置およびその製造方法を提供することにある。
【００３２】
【課題を解決するための手段】
本発明の第１の半導体装置は、半導体基板上に形成されたゲート電極と、上記半導体基板における上記ゲート電極の両側方の領域に形成された第１，第２の不純物拡散層とを有するトランジスタと、上記トランジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜の上に形成され、上部電極と，下部電極と，上記上部電極と上記下部電極との間に介在する容量絶縁膜とを有し、上記上部電極または上記下部電極が上記トランジスタの上記第１の不純物拡散層に接続される容量素子と、上記第１層間絶縁膜と上記容量素子とを覆う第２層間絶縁膜と、上記第１層間絶縁膜と上記第２層間絶縁膜とを貫通し、上記トランジスタの上記第２の不純物拡散層に到達する第１のコンタクトホールと、上記第１のコンタクトホールの内表面を覆う、水素透過防止機能を有する配線プラグ用水素透過防止層と、上記配線プラグ用水素透過防止層の上に設けられ上記第１のコンタクトホールを埋める配線用プラグとを備えている。
【００３３】
これにより、高濃度水素雰囲気下において配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜と第２層間絶縁膜とに拡散する水素の量を低減させることができる。このことにより、容量絶縁膜に到達している水素の量が少ないので、容量素子の劣化の小さい半導体装置が得られる。
【００３４】
上記配線プラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つの材料からなることが好ましい。
【００３５】
上記第１層間絶縁膜を貫通して、上記トランジスタの上記第１不純物拡散層に到達する第２のコンタクトホールと、上記第２のコンタクトホールの内表面を覆う、水素透過防止機能を有するキャパシタプラグ用水素透過防止層と、上記キャパシタプラグ用水素透過防止層の上に設けられ上記第２のコンタクトホールを埋めるキャパシタ用プラグとを有し、上記キャパシタ用プラグが上記下部電極と接していることにより、配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜に拡散した水素がキャパシタ用プラグを通過して容量絶縁膜に到達することが少ない半導体装置を得ることができる。
【００３６】
上記キャパシタプラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つからなることが好ましい。
【００３７】
上記下部電極の下部は、下部電極用水素透過防止層であり、上記下部電極用水素透過防止層および上記容量絶縁膜と第１層間絶縁膜との間に介在する，絶縁体からなる水素透過防止用下敷き層と、上記上部電極の上方を覆い、上記水素透過防止用下敷き層に接触する水素透過防止用被覆層とをさらに備えていることにより、配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜と第２層間絶縁膜とに拡散した水素の容量絶縁膜への到達が阻止されるので、容量素子の劣化が抑制される。
【００３８】
上記水素透過防止用被覆層は、窒化チタンアルミニウム，窒化チタンまたは窒化タンタルからなることにより、高エネルギーイオンを用いずに水素透過防止用被覆層を形成することができるため、受けるダメージが小さく劣化が少ない容量素子が得られる。
【００３９】
上記容量絶縁膜は、タンタル酸ビスマスストロンチウムなどのビスマス層状ペロブスカイト構造を有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸バリウムストロンチウムか，酸化タンタルのうちの少なくとも一つの化合物により形成されていることが好ましい。
【００４０】
本発明の第２の半導体装置は、半導体基板上に形成されたゲート電極と、上記半導体基板における上記ゲート電極の両側方の領域に形成された第１，第２の不純物拡散層とを有するトランジスタと、上記トランジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜を貫通し、上記トランジスタの上記第１の不純物拡散層に到達するコンタクトホールと、上記コンタクトホールの内表面を覆う、水素透過防止機能を有するキャパシタプラグ用水素透過防止層と、上記キャパシタプラグ用水素透過防止層の上に設けられ上記コンタクトホールを埋めるキャパシタ用プラグと、上記第１層間絶縁膜の上に形成され、上記キャパシタ用プラグに接する下部電極と，上記下部電極に対向する上部電極と，上記下部電極と上記上部電極との間に介在する容量絶縁膜とを有する容量素子とを備えている。
【００４１】
これにより、高濃度水素雰囲気にさらされる際に、雰囲気中から第１層間絶縁膜に拡散した水素がキャパシタ用プラグを通過して容量絶縁膜に到達するのが阻止されるので、容量素子の劣化が抑制される。
【００４２】
上記キャパシタプラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つからなることが好ましい。
【００４３】
上記容量絶縁膜は、タンタル酸ビスマスストロンチウムなどのビスマス層状ペロブスカイト構造を有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸バリウムストロンチウムか，酸化タンタルのうちの少なくとも一つの化合物で形成されていることが好ましい。
【００４４】
本発明の第１の半導体装置の製造方法は、半導体基板上に形成されたゲート電極と、第１，第２の不純物拡散層とを有するトランジスタを備えた半導体装置の製造方法であって、上記半導体基板上に、上記トランジスタを覆う第１層間絶縁膜を形成する工程（ａ）と、上記第１層間絶縁膜の上に、下部電極と，容量絶縁膜と，上部電極とを有し、上記下部電極または上記上部電極が上記トランジスタの上記第１の不純物拡散層に接続される容量素子を形成する工程（ｂ）と、上記第１層間絶縁膜と上記容量素子との上に第２層間絶縁膜を形成して、上記第１層間絶縁膜と上記第２層間絶縁膜とを貫通し，上記トランジスタの上記第２の不純物拡散層に到達する第１のコンタクトホールを形成する工程（ｃ）と、上記第１のコンタクトホールの内表面を覆う配線プラグ用水素透過防止層を形成する工程（ｄ）と、上記配線プラグ用水素透過防止層の上に上記第１のコンタクトホールを埋める配線用プラグを形成する工程（ｅ）とを含む。
【００４５】
これにより、工程（ｅ）において、高濃度水素雰囲気下で配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜と第２層間絶縁膜とに拡散する水素の量を低減させることができる。このことにより、容量絶縁膜に到達する水素の量も低減させることができ、形成される容量素子の劣化を抑制することができる。
【００４６】
上記工程（ｂ）は、上記第１層間絶縁膜を貫通して上記トランジスタの上記第１の不純物拡散層に到達する第２のコンタクトホールを形成する副工程（ｂ１）と、上記第２のコンタクトホールの内表面を覆う，水素透過防止機能を有するキャパシタプラグ用水素透過防止層を形成する副工程（ｂ２）と、上記副工程（ｂ２）の後、上記キャパシタプラグ用水素透過防止層の上に上記第２のコンタクトホールを埋めるキャパシタ用プラグを形成する副工程（ｂ３）と、上記キャパシタ用プラグの上に上記下部電極を形成する副工程（ｂ４）とを有することにより、配線用プラグを形成する工程で、雰囲気中から第１層間絶縁膜に拡散した水素が、キャパシタ用プラグを通過して容量絶縁膜に到達することを阻止することができる。
【００４７】
本発明の第２の半導体装置の製造方法は、半導体基板上に形成されたゲート電極と、第１，第２の不純物拡散層とを有するトランジスタを備えた半導体装置の製造方法であって、上記半導体基板上に、上記トランジスタを覆う第１層間絶縁膜を形成する工程（ａ）と、上記第１層間絶縁膜を貫通し、上記トランジスタの上記第１の不純物拡散層に到達するコンタクトホールを形成する工程（ｂ）と、上記コンタクトホールの内表面を覆うキャパシタプラグ用水素透過防止層を形成し、上記キャパシタプラグ用水素透過防止層の上に、上記コンタクトホールを埋めるキャパシタ用プラグを形成する工程（ｃ）と、上記第１層間絶縁膜の上に、上記キャパシタ用プラグに接する下部電極と，容量絶縁膜と，上部電極とを有する容量素子を形成する工程（ｄ）とを含む。
【００４８】
これにより、工程（ｄ）の後の高濃度水素雰囲気にさらされる工程においても、雰囲気中から第１層間絶縁膜に拡散した水素が、キャパシタ用プラグを通過して容量絶縁膜に到達することを阻止することができる。その結果、劣化の小さい容量素子を備えた半導体装置を製造することができる。
【００４９】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態における半導体装置およびその製造方法について、図１，図２（ａ）〜（ｈ）を参照しながら説明する。図１は、本実施形態における半導体装置の構造を示した断面図である。図２（ａ）〜（ｈ）は、本実施形態における半導体装置の製造工程を示した断面図である。
【００５０】
図１に示すように、本実施形態の半導体装置において、半導体基板１の表面部には、不純物拡散層４としてソース・ドレイン領域が離間して設けられている。半導体基板１のうち、不純物拡散層４のソース領域とドレイン領域との間に介在する部分がチャネル領域として機能する。半導体基板１の活性領域上において不純物拡散層４のソース領域とドレイン領域との間にはゲート酸化膜２が設けられ、ゲート酸化膜２の上にはゲート電極３が設けられている。上記不純物拡散層４，チャネル領域，ゲート酸化膜２およびゲート電極３によりメモリセルトランジスタ５が形成されている。
【００５１】
半導体基板１の上には、ゲート電極３を覆う第１層間絶縁膜６が設けられており、第１層間絶縁膜６の上の一部には、絶縁体材料であるＡｌ₂Ｏ₃からなり，容量素子１５内への水素侵入を防止する水素透過防止用下敷き層７ａが形成されている。そして、水素透過防止用下敷き層７ａおよび第１層間絶縁膜６を貫通して不純物拡散層４に到達するコンタクトホール８が形成されており、それを埋めるＷ（タングステン）からなるキャパシタ用プラグ１０ａが形成されている。キャパシタ用プラグ１０ａの上面の全体と、水素透過防止用下敷き層７ａの上面のうちキャパシタ用プラグ１０ａを囲む部分とは、導電体材料である窒化チタンアルミニウムからなる下部電極用水素透過防止層１１ａによって覆われている。下部電極用水素透過防止層１１ａの上にはＰｔからなる下部電極主要部１２ａが形成されている。導電体材料からなる下部電極用水素透過防止層１１ａは、下部電極主要部１２ａとキャパシタ用プラグ１０ａとの間に介在することにより、下部電極の一部として機能すると同時に、水素がキャパシタ用プラグ１０ａを通過して下部電極主要部１２ａに侵入することを防止する役割を果たす。下部電極主要部１２ａの上には、下部電極主要部１２ａと下部電極用水素透過防止層１１ａとを覆い，水素透過防止用下敷き層７ａの上の一部に延びる容量絶縁膜１３ａが形成されている。容量絶縁膜１３ａの材料としては強誘電体材料であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉ （０≦ｘ≦２）などが用いられる。さらに、容量絶縁膜１３ａを挟んで下部電極主要部１２ａに対向する，Ｐｔからなる上部電極１４ａが設けられている。上部電極１４ａは容量絶縁膜１３ａを覆って，水素透過防止用下敷き層７ａの上面と接するように形成されている。そして、上部電極１４ａは、絶縁体材料であるＡｌ₂Ｏ₃からなる水素透過防止用被覆層１６ａにより覆われている。以上のように、容量絶縁膜１３ａは、水素透過防止用下敷き層７ａ，下部電極用水素透過防止層１１ａおよび水素透過防止用被覆層１６ａによって、ほぼ全周囲を囲まれている。
【００５２】
第１層間絶縁膜６の上には、上述の容量素子１５を覆う第２層間絶縁膜１７が設けられている。そして、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して半導体基板１における不純物拡散層４に到達するコンタクトホール１８が形成されており、コンタクトホール１８の内表面は、窒化チタンアルミニウムからなる配線プラグ用水素透過防止層１９ａにより覆われている。そして、配線プラグ用水素透過防止層１９ａの上には、コンタクトホール１８を埋める，Ｗからなる配線用プラグ２０ａが形成されている。配線用プラグ２０ａは、第２層間絶縁膜１７の上において配線層２１と接続されて、外部回路と接続可能になっている。
【００５３】
なお、本実施形態においては、容量素子１５における上部電極１４ａは短冊状に延びて複数のセルに共有されている。つまり、１つの上部電極１４ａの下には、複数個の下部電極主要部１２ａが上部電極１４ａに対向して並んでいる。この構造を採ることにより、上部電極１４ａと外部回路とを電気的に接続するためには、１つの上部電極１４ａについて少なくとも一カ所でコンタクトが形成されておればよい。
【００５４】
次に、本実施形態における半導体装置の製造方法において、図２（ａ）〜（ｈ）を参照しながら説明する。
【００５５】
まず、図２（ａ）に示す工程で、不純物拡散層４，チャネル領域，ゲート酸化膜２，ゲート電極３からなるメモリセルトランジスタ５を有する半導体基板１の上に、第１層間絶縁膜６を堆積する。その後、第１層間絶縁膜６の上に、Ａｌ₂Ｏ₃膜７を形成する。
【００５６】
次に、図２（ｂ）に示す工程で、Ａｌ₂Ｏ₃膜７と第１層間絶縁膜６とを貫通して半導体基板１における不純物拡散層４に到達するコンタクトホール８を、ＲＩＥ（Reactive Ion Etching）等によってエッチングすることにより形成する。その後、基板上に、コンタクトホール８を埋めて，Ａｌ₂Ｏ₃膜７を覆うＷ膜１０を、ＣＶＤにより堆積する。なお、Ｗ膜１０に代わって、ポリシリコン膜を用いてもよい。
【００５７】
次に、図２（ｃ）に示す工程で、ＣＭＰ（Chemical Mechanical Polishing)を行なってＷ膜１０をＡｌ₂Ｏ₃膜７が露出するまで除去することにより、コンタクトホール８を埋めるキャパシタ用プラグ１０ａを形成する。そして、Ａｌ₂Ｏ₃膜７とキャパシタ用プラグ１０ａとの上に、窒化チタンアルミニウム膜１１を形成し、さらに、下部電極用Ｐｔ膜１２を形成する。
【００５８】
そして、図２（ｄ）に示す工程で、窒化チタンアルミニウム膜１１と下部電極用Ｐｔ膜１２とのうち、メモリセルプラブ１０ａとその外縁部との上に位置する部分を残してパターニングすることにより、下部電極用水素透過防止層１１ａと下部電極主要部１２ａとを形成する。その後、基板上に、絶縁性金属酸化物材料であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉からなる膜を堆積した後、下部電極主要部１２ａと下部電極用水素透過防止層１１ａとを覆う部分を残してパターニングすることにより容量絶縁膜１３ａを形成する。ここで、容量絶縁膜１３ａの堆積方法としては、ＭＯＤ（Metal Organic Deposition）法，ゾルゲル法，スパッタ法，ＣＶＤ法などがある。さらに、基板上に、上部電極用Ｐｔ膜１４を形成する。
【００５９】
次に、図２（ｅ）に示す工程で、上部電極用Ｐｔ膜１４のうち容量絶縁膜１３ａを覆う部分を残してパターニングし、続けて、Ａｌ₂Ｏ₃膜７のうち上面に露出している部分を除去する。これにより、上部電極１４ａと水素透過防止用下敷き層７ａを形成する。その後、酸素雰囲気中，８００℃，１分の条件でＲＴＡ処理を行なうことにより、容量絶縁膜１３ａを構成する絶縁性金属酸化物を結晶化させる。それから、スパッタ法，ＣＶＤ法などにより基板上にＡｌ₂Ｏ₃膜１６を形成する。
【００６０】
その後、図２（ｆ）に示す工程で、Ａｌ₂Ｏ₃膜１６のうち上部電極１４ａを覆う部分を残してＲＩＥなどによりパターニングして、水素透過防止用被覆層１６ａを形成する。このとき、水素透過防止用下敷き層７ａと水素透過防止用被覆層１６ａとは第１層間絶縁膜６上においてつながっている。その後、基板上に、水素透過防止用被覆層１６ａを覆う第２層間絶縁膜１７を、ＣＶＤにより形成する。
【００６１】
次に、図２（ｇ）に示す工程で、フォトリソグラフィーとＲＩＥによるエッチングとを行なって、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して、半導体基板１における不純物拡散層４に到達するコンタクトホール１８を形成する。その後、スパッタ法により、コンタクトホール１８の内壁上と第２層間絶縁膜１７上とに窒化チタンアルミニウム膜１９を形成する。続いて、窒化チタンアルミニウム膜１８の上に、Ｗ膜２０を形成する。Ｗ膜２０は、窒化チタンアルミニウム膜１９を挟んでコンタクトホール１８を埋め，かつ窒化チタンアルミニウム膜１９を挟んで第２層間絶縁膜１７を覆っている。
【００６２】
図２（ｈ）に示す工程で、ＣＭＰを行なって、Ｗ膜２０と窒化チタンアルミニウム膜１９とを第２層間絶縁膜１７が露出するまで除去することにより、配線プラグ用水素透過防止層１９ａと、配線プラグ用水素透過防止層１９ａを挟んでコンタクトホール１８を埋める配線用プラグ２０ａとを形成する。その後、配線用プラグ２０ａの上面上に配線層２１を形成する。
【００６３】
以下に、本実施形態の半導体装置の製造工程における利点について、図２（ｇ），図３を参照しながら述べる。図３は、実施形態の半導体装置の製造工程のうち図２（ｇ）に示す工程における水素の拡散経路を示した断面図である。
【００６４】
本実施形態においては、図２（ｇ）に示す工程で、ＷをＣＶＤ（化学気相成長）法によって堆積してコンタクトホール１８を埋めるＷ膜２０を形成する。このとき、Ｗの核形成工程と成長工程とを連続して行い、核形成工程では、六フッ化タングステンを、水素のみを含む雰囲気中で還元堆積させる手法を用いる。つまり、ここでは、水素濃度が非常に高い雰囲気において処理を行なう。
【００６５】
このとき、容量絶縁膜１３ａ内に水素が侵入する可能性のある経路としては、図３に示すように、第２層間絶縁膜１７の上面から水素透過防止用被覆層１６ａに向かう経路Ａ（矢印Ａ），コンタクトホール１８内から水素透過防止用被覆層１６ａに向かう経路Ｂ（矢印Ｂ），コンタクトホール１８内から水素透過防止用下敷き層７ａに向かう経路Ｃ（矢印Ｃ），コンタクトホール１８内から下部電極用水素透過防止層１１ａに向かう経路Ｄ（矢印Ｄ）がある。
【００６６】
従来の製造方法においては、従来の技術の欄で述べたように多量の水素が各経路Ａ〜Ｄに拡散するため、特に経路Ｄにおいては水素の一部が容量絶縁膜１３ａ内に侵入していた。
【００６７】
しかし、本実施形態においては、配線用プラグ２０ａを形成するためにＷを堆積するときには、コンタクトホール１８の内壁上および第２層間絶縁膜１７の上は、水素透過防止機能を有する窒化チタンアルミニウム膜１９により覆われている。そのため、高濃度水素雰囲気下においてＷを堆積する際に、雰囲気中から第１層間絶縁膜６，第２層間絶縁膜１７へ拡散する水素の量は、従来の製造方法の場合と比較して少なくなる。そして、経路Ｄ（矢印Ｄ）においても拡散する水素の量が減少するため、下部電極用水素透過防止層１１ａを通過して容量絶縁膜１３ａへ到達する水素の量を低減することができる。その結果、容量素子１５の特性劣化を抑制することができる。
【００６８】
ところで、本実施形態においては、水素透過防止被覆膜１６ａの材料として、従来用いられているＡｌ₂Ｏ₃に代えて窒化チタンアルミニウム等の窒化物系導電性材料を用いることにより、より高い性能を有する半導体装置を得ることができる。それについて以下に述べる。
【００６９】
従来では、プラグを形成するために基板上にＷを堆積する工程では、雰囲気中の水素が多量に第１層間絶縁膜，第２層間絶縁膜に拡散するため、容量素子を囲む水素透過防止層のうち下部電極用水素透過防止層を除くものの材料には、高い水素透過防止機能を有するＡｌ₂Ｏ₃を用いていた。しかし、Ａｌ₂Ｏ₃は安定で緻密な材料であるため、高いエネルギーを有するイオンを用いてエッチングを行なう必要があり、その高いエネルギーを有するイオンが容量素子にダメージを与えることもあった。
【００７０】
しかし、本実施形態においては、配線用プラグ２０ａを形成するためにＷを堆積するときには、コンタクトホール１８の内壁上および第２層間絶縁膜１７の上は、水素透過防止機能を有する窒化チタンアルミニウム膜１９により覆われている。そのため、第１層間絶縁膜６，第２層間絶縁膜１７へ拡散する水素の量は従来の製造方法における場合より少なくなる。すると、水素透過防止被覆層１６ａに到達する経路である経路Ａ，Ｂにおいても拡散する水素の量は減少する。その結果、水素透過防止用被覆膜１６ａの材料としてＡｌ₂Ｏ₃より水素透過防止機能の低い窒化チタンアルミニウムを用いた場合でも、ほぼ確実に容量絶縁膜１３ａへの水素の侵入を阻止することができる。
【００７１】
そして、窒化チタンアルミニウムをパターニングする際には、Ａｌ₂Ｏ₃のパターニングほど高いエネルギーを有するイオンが必要ないので、容量素子１５に与えるダメージを低減することができる。なお、水素透過防止用被覆膜１６ａの膜厚を、水素透過をほぼ完全に防止できる程度に厚くしても、剥がれ等の不具合は生じない。以上のことから、水素透過防止用被覆膜１６ａの材料として窒化チタンアルミニウムを用いた場合には、Ａｌ₂Ｏ₃を用いた場合と比較して高い性能を得ることができる。
【００７２】
また、水素透過防止用被覆膜１６ａの材料として導電性材料である窒化チタンアルミニウムを用いているが、水素透過防止用下敷き膜７ａとして絶縁材料を用いることによって、容量素子１５の上部電極１４ａと下部電極主要部１２ａとが電気的に接続されることにより発生するショートを回避することができる。
【００７３】
ここで、本実施形態における半導体装置と従来の半導体装置とのヒステリシス特性について述べる。
【００７４】
容量絶縁膜の材料として、自発分極を有するＳｒ₂Ｂｉ₂（Ｔａ_2-XＮｂ_X）Ｏ₉（０≦ｘ≦２）のような強誘電体材料を用いた強誘電体容量素子においては、その容量特性の良否は残留分極（Ｐｒ）の大きさで表される。この残留分極値は分極履歴特性（ヒステリシス特性）を測定することにより得られる。
【００７５】
図４は、本実施形態における半導体装置と従来の半導体装置とにおける容量素子のヒステリシス特性を比較したものである。図４において、残留分極値はヒステリシス曲線と分極軸（縦軸）との交点の示す値である。通常は、ヒステリシス曲線と分極軸との交点のうち正の分極軸における交点と負の分極軸における交点との間の距離を２Ｐｒと呼び、残留分極値の目安とする。
【００７６】
図４において、点線曲線Ａ１は従来の半導体装置のヒステリシス特性を示しており、破線曲線Ａ２は本実施形態の半導体装置のうち水素透過防止用被覆膜１６ａとしてＡｌ₂Ｏ₃を用いた場合のヒステリシス特性を示している。従来の半導体装置において、２Ｐｒの値は約５μＣ／ｃｍ²である。それに対し、本実施形態の半導体装置において水素透過防止被覆膜１６ａの材料としてＡｌ₂Ｏ₃を用いた場合には、２Ｐｒの値は約１５μＣ／ｃｍ²であり、従来の半導体装置と比較してヒステリシス特性が向上していることがわかる。それは、配線用プラグ２０ａを形成するためにＷを堆積する際に、コンタクトホール１８の内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミニウム膜１９により覆ったことにより、第１層間絶縁膜６，第２層間絶縁膜１７中を経て容量絶縁膜１３ａに到達する水素の量が減少したためである。
【００７７】
一方、図４において、実線曲線Ａ３は、本実施形態の半導体装置のうち水素透過防止被膜層１６ａの材料として窒化チタンアルミニウムを用いた場合のヒステリシス特性を示している。この場合の２Ｐｒの値は約１７．５μＣ／ｃｍ²であり、上記のＡｌ₂Ｏ₃を用いた場合と比較してさらにヒステリシス特性が向上していることがわかる。その理由としては次のことが挙げられる。配線用プラグ１２０ａを形成するためにＷを堆積する際に、コンタクトホール１８の内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミニウム膜１９により覆ったことにより、第１層間絶縁膜６，第２層間絶縁膜１７中へ水素が拡散する量が低減したため、水素透過防止被覆層１６ａの材料として窒化チタンアルミニウムを用いても、容量絶縁膜１３ａへの水素の侵入をほぼ確実に阻止できる。それに加え、窒化チタンアルミニウムはＡｌ₂Ｏ₃よりも加工しやすいため、エッチングの際に容量素子１５に与えるダメージを低減することができるためである。
【００７８】
（第２の実施形態）
本発明の第２の実施形態における半導体装置およびその製造方法について、図５，図６（ａ）〜（ｈ）を参照しながら説明する。図５は、本実施形態における半導体装置の構造を示した断面図である。図６（ａ）〜（ｈ）は、本実施形態における半導体装置の製造工程を示した断面図である。
【００７９】
なお、図５において第１の実施形態と同じ構造を有する部材には、図１と同じ符号を付けて、その説明を省略する。
【００８０】
本実施形態の半導体装置の特徴は、第１の実施形態の半導体装置の構造に加えて、コンタクトホール８の内表面が窒化チタンアルミニウムからなるキャパシタプラグ用水素透過防止層９ａにより覆われている点である。Ｗからなるキャパシタ用プラグ１０ａは、キャパシタプラグ用水素透過防止層９ａを挟んでコンタクトホール８を埋めている。キャパシタ用プラグ１０ａとキャパシタプラグ用水素透過防止層９ａとの上面の全体と、水素透過防止用下敷き層７ａの上面のうちキャパシタプラグ用水素透過防止層９ａを囲む部分とは、導電体材料である窒化チタンアルミニウムからなる下部電極用水素透過防止層１１ａによって覆われている。
【００８１】
次に、本実施形態における半導体装置の製造方法において、図６（ａ）〜（ｈ）を参照しながら説明する。
【００８２】
まず、図６（ａ）に示す工程で、不純物拡散層４，チャネル領域，ゲート酸化膜２，ゲート電極３からなるメモリセルトランジスタ５を有する半導体基板１の上に、第１層間絶縁膜６を堆積する。その後、第１層間絶縁膜６の上に、Ａｌ₂Ｏ₃膜７を形成する。
次に、図６（ｂ）に示す工程で、Ａｌ₂Ｏ₃膜７と第１層間絶縁膜６とを貫通して半導体基板１における不純物拡散層４に到達するコンタクトホール８を、ＲＩＥ等によってエッチングすることにより形成する。その後、スパッタ法により、コンタクトホール８の内壁上とＡｌ₂Ｏ₃膜７上とに窒化チタンアルミニウム膜９を形成する。続いて、窒化チタンアルミニウム膜９の上に、Ｗ膜１０を形成する。Ｗ膜１０は、窒化チタンアルミニウム膜９を挟んでコンタクトホール９を埋め、かつ窒化チタンアルミニウム膜９を挟んでＡｌ₂Ｏ₃膜７を覆っている。なお、Ｗ膜１０に代わって、ポリシリコン膜を用いてもよい。
【００８３】
次に、図６（ｃ）に示す工程で、ＣＭＰを行なってＷ膜１０と窒化チタンアルミニウム膜９とをＡｌ₂Ｏ₃膜７が露出するまで除去することにより、キャパシタプラグ用水素透過防止層９ａと、キャパシタプラグ用水素透過防止層９ａを挟んでコンタクトホール８を埋めるキャパシタ用プラグ１０ａとを形成する。そして、Ａｌ₂Ｏ₃膜７とキャパシタ用プラグ１０ａとの上に、窒化チタンアルミニウム膜１１を形成し、さらに、下部電極用Ｐｔ膜１２を形成する。
【００８４】
そして、図６（ｄ）に示す工程で、窒化チタンアルミニウム膜１１と下部電極用Ｐｔ膜１２とのうち、キャパシタ用プラグ１０ａとその外縁部との上に位置する部分を残してパターニングすることにより、下部電極用水素透過防止層１１ａと下部電極主要部１２ａとを形成する。その後、基板上に、絶縁性金属酸化物材料であるＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉からなる膜を堆積した後、下部電極主要部１２ａと下部電極用水素透過防止層１１ａとを覆う部分を残してパターニングすることにより容量絶縁膜１３ａを形成する。ここで、容量絶縁膜１３ａの堆積方法としては、ＭＯＤ法，ゾルゲル法，スパッタ法，ＣＶＤ法などがある。さらに、基板上に、上部電極用Ｐｔ膜１４を形成する。
【００８５】
次に、図６（ｅ）に示す工程で、上部電極用Ｐｔ膜１４のうち容量絶縁膜１３ａを覆う部分を残してパターニングし、続けて、Ａｌ₂Ｏ₃膜７のうち上面に露出している部分を除去する。これにより、上部電極１４ａと水素透過防止用下敷き層７ａを形成する。その後、酸素雰囲気中，８００℃，１分の条件でＲＴＡ処理を行なうことにより、容量絶縁膜１３ａを構成する絶縁性金属酸化物を結晶化させる。それから、スパッタ法，ＣＶＤ法などにより基板上にＡｌ₂Ｏ₃膜１６を形成する。
【００８６】
その後、図６（ｆ）に示す工程で、Ａｌ₂Ｏ₃膜１６のうち上部電極１４ａを覆う部分を残してＲＩＥなどによりパターニングして、水素透過防止用被覆層１６ａを形成する。このとき、水素透過防止用下敷き層７ａと水素透過防止用被覆層１６ａとは第１層間絶縁膜６上においてつながっている。その後、基板上に、水素透過防止用被覆層１６ａを覆う第２層間絶縁膜１７を、ＣＶＤにより形成する。
【００８７】
次に、図６（ｇ）に示す工程で、フォトリソグラフィーとＲＩＥによるエッチングとを行なって、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して、半導体基板１における不純物拡散層４に到達するコンタクトホール１８を形成する。その後、スパッタ法により、コンタクトホール１８の内壁上と第２層間絶縁膜１７上とに窒化チタンアルミニウム膜１９を形成する。続いて、窒化チタンアルミニウム膜１９の上に、Ｗ膜２０を形成する。Ｗ膜２０は、窒化チタンアルミニウム膜１９を挟んでコンタクトホール１８を埋め，かつ窒化チタンアルミニウム膜１９を挟んで第２層間絶縁膜１７を覆っている。
【００８８】
図６（ｈ）に示す工程で、ＣＭＰを行なって、Ｗ膜２０と窒化チタンアルミニウム膜１９とを第２層間絶縁膜１７が露出するまで除去することにより、配線プラグ用水素透過防止層１９ａと、配線プラグ用水素透過防止層１９ａを挟んでコンタクトホール１８を埋める配線用プラグ２０ａとを形成する。その後、配線用プラグ２０ａの上面上に配線層２１を形成する。
【００８９】
以下に、本実施形態の半導体装置の製造工程における利点について、図６（ｇ），図７を参照しながら述べる。図７は、本実施形態の半導体装置の製造工程のうち図６（ｇ）に示す工程における水素の拡散経路を示した断面図である。
【００９０】
本実施形態においては、第１の実施形態の半導体装置の製造方法において発揮される効果がそのまま発揮される。
【００９１】
それに加えて、図６（ｇ）に示す工程で配線用プラグ２０ａを形成するためにＷを堆積するときには、コンタクトホール８の内壁がキャパシタプラグ用水素透過防止層９ａによって覆われている。そのため、経路Ｄにおいて、第１層間絶縁膜６に拡散してきた水素が、キャパシタ用プラグ８ａ内に侵入することが阻止される。その結果、経路Ｄにおいて、容量絶縁膜１３ａに到達する水素の量をより減少させることができる。その結果、より確実に、容量素子１５の特性の劣化を抑制することができる。
【００９２】
さらに、本実施形態のうち上記の半導体装置には、次のような利点がある。容量素子１５が形成された後、その周囲の領域においてトランジスタ等が形成されるときに水素が使用されても、容量絶縁膜１３ａの内部への水素の侵入をほぼ確実に抑制できる。それは、容量素子１５の外部から下部電極用水素透過防止層１１ａの方向へ向かい，容量絶縁膜１３ａの内部に侵入しようとする水素が、下部電極用水素透過防止層１１ａとキャパシタプラグ用水素透過防止層９ａとにより、二重に阻止されるからである。
【００９３】
本実施形態において、水素透過防止用被覆膜１６ａの材料として、窒化チタンアルミニウム等の窒化物係導電性材料を用いた場合にも、第１の実施形態の半導体装置の製造方法において発揮される効果がそのまま発揮される。
【００９４】
ここで、本実施形態における半導体装置と従来の半導体装置とのヒステリシス特性について、図８を参照しながら述べる。図８は、本実施形態における半導体装置と従来の半導体装置とにおける容量素子のヒステリシス特性を比較したものである。
【００９５】
図８において、点線曲線Ｂ１は従来の半導体装置のヒステリシス特性を示しており、破線曲線Ｂ２は本実施形態の半導体装置のうち水素透過防止用被覆膜１６ａとしてＡｌ₂Ｏ₃を用いた場合のヒステリシス特性を示している。従来の半導体装置における２Ｐｒの値は約５μＣ／ｃｍ²である。そして、本実施形態の半導体装置において水素透過防止被覆膜１６ａの材料としてＡｌ₂Ｏ₃を用いた場合には、２Ｐｒの値は約１８μＣ／ｃｍ²であり、この値は、従来の半導体装置における値より向上している。それは、配線用プラグ１２０ａを形成するためにＷを堆積する際に、コンタクトホール１８の内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミニウム膜１９により覆い、さらにコンタクトホール８の内壁上をキャパシタプラグ用水素透過防止層９ａで覆ったことにより、容量絶縁膜１３ａに到達する水素の量が減少したためである。
【００９６】
一方、図４において、実線曲線Ｂ３は、本実施形態の半導体装置のうち水素透過防止被膜層１６ａの材料として窒化チタンアルミニウムを用いた場合のヒステリシス特性を示している。この場合の２Ｐｒの値は約２０．５μＣ／ｃｍ²であり、上記のＡｌ₂Ｏ₃を用いた場合と比較してさらにヒステリシス特性が向上していることがわかる。その理由は、第１の実施形態の欄ですでに述べた通りである。
【００９７】
しかも、本実施形態における２Ｐｒの値は、水素透過防止用被覆層１６ａがＡｌ₂Ｏ₃であるときには約１８μＣ／ｃｍ²であり、窒化チタンアルミニウムであるときには約２０．５μＣ／ｃｍ²である。このそれぞれの値は、第１の実施形態におけるそれぞれの値と比較して高い値となっている。（第１の実施形態における２Ｐｒの値は、前者が約１５μＣ／ｃｍ²であり、後者が約１７．５μＣ／ｃｍ²である。）それは、配線用プラグ２０ａを形成するためにＷを堆積する工程において、コンタクトホール１８の内壁上に加えてコンタクトホール８の内壁上をも窒化チタンアルミニウム膜で覆うことにより、経路Ｄにおいて容量絶縁膜１３ａ内に侵入する水素の量をさらに減少させることができるからである。
【００９８】
（その他の実施形態）
上記第１，第２の実施形態では、上部電極１４ａが短冊状に延びて複数のセルに共有されているが、本発明においては、上部電極が１つのセルからなり、上部電極，容量絶縁体，下部電極から構成される容量素子ごとに上部電極へのコンタクトが形成されていてもよい。以下に、その場合の半導体装置について図９を参照しながら述べる。
【００９９】
図９は、本発明の半導体装置のうち、上部電極と外部回路とを接続するためのコンタクトが各容量素子に形成されている半導体装置の構造を示した断面図である。図９に示す半導体装置の特徴として、次の点が挙げられる。第１の実施形態の半導体装置の構造に加えて、第２層間絶縁膜１７を貫通して水素透過防止用被覆層１６ａに到達するコンタクトホール２２が形成されている。そして、コンタクトホール２２の内表面を覆う上部電極用水素透過防止層２３ａと、その上にコンタクトホール２２を埋めるプラグ２４ａとが設けられている。なお、水素透過防止用被覆層１６ａ，上部電極用水素透過防止層２３ａは、導電体材料の窒化チタンアルミニウム，窒化チタンまたは窒化タンタルからなっており、水素透過防止用被覆層１６ａ，上部電極用水素透過防止層２３ａによりプラグ２４ａと上部電極１４ａとが電気的に接続されている。
【０１００】
なお、図９では第１の実施形態の半導体装置の構造に加えて上部電極用のコンタクトを形成しているが、第２の実施形態の半導体装置の構造に加えても同様に上部電極用コンタクトを形成することができる。
【０１０１】
上記の実施形態では、下部電極用水素透過防止層１１ａの材料に窒化チタンアルミニウムを用いたが、本発明においては下部電極用水素透過防止層１１ａの材料は、導電性の窒化物系材料の窒化チタン，窒化タンタルなどであってもよい。
【０１０２】
上記の実施形態では、水素透過防止用被覆膜，配線用プラグ被覆層１９ａ，キャパシタプラグ用水素透過防止層９ａの材料に窒化チタンアルミニウムを用いたが、本発明においては、水素透過防止用被覆膜，配線プラグ用水素透過防止層１９ａ，キャパシタプラグ用水素透過防止層９ａの材料は、窒化物系材料の窒化チタン，窒化タンタル，窒化ケイ素などでもよい。
【０１０３】
上記の実施形態では、容量絶縁膜１３ａとして強誘電体のＳｒ₂Ｂｉ₂（Ｔａ_2-xＮｂ_x）Ｏ₉が用いられていたが、本発明においては、他の強誘電体材料，高誘電体材料を用いてもよい。容量絶縁膜１３ａの具体的な材料としては、チタン酸ストロンチウム膜，チタン酸バリウムストロンチウム膜，酸化タンタル膜，チタン酸ジルコン酸鉛膜，チタン酸ジルコン酸ランタン鉛膜，タンタル酸化膜とシリコン窒化膜との積層膜等が挙げられる。
【０１０４】
なお、本発明の半導体層１が形成される半導体基板としては、Ｓｉ基板やＳＯＩ基板が挙げられる。
【０１０５】
上述の第２の実施形態においては、キャパシタプラグ用水素透過防止層９ａと配線プラグ用水素透過防止層１９ａとが形成されているが、本発明においては、キャパシタプラグ用水素透過防止層９ａのみが形成されていてもよい。
【０１０６】
上記実施形態では、上部電極１４ａがセルプレートとなっているが、本発明では、下部電極が大きなセルプレートとなっており、上部電極が配線を介してメモリセルトランジスタの不純物拡散層に接続されている構造を有していてもよい。
【０１０７】
【発明の効果】
本発明における半導体装置およびその製造方法によれば、コンタクトホールの内壁上を水素透過防止層で覆った後にコンタクトホールを埋める配線用プラグを形成する。このことにより、高濃度水素雰囲気下で配線用プラグを形成しても、容量素子における容量絶縁膜への水素の拡散量を低減できることから、容量素子の特性の劣化を防ぐことができる。
【０１０８】
さらに、容量素子の上面および側面を被覆する水素透過防止層に用いる材料を、よりエッチングが容易である材料に代えることができるため、容量素子の特性をさらに向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置の構造を示す断面図である。
【図２】（ａ）〜（ｈ）は、本発明の第１の実施形態における半導体装置の製造工程を示す断面図である。
【図３】図２（ｇ）に示す工程で、配線用プラグを形成するためのＷ膜をタングステンＣＶＤ法によって形成するときの水素の拡散経路を示した断面図である。
【図４】本発明の第１の実施形態の半導体装置と従来の半導体装置とにおけるヒステリシス特性を比較した図である。
【図５】本発明の第２の実施形態における半導体装置の構造を示す断面図である。
【図６】（ａ）〜（ｈ）は、本発明の第２の実施形態における半導体装置の製造工程を示す断面図である。
【図７】図６（ｇ）に示す工程で、配線用プラグのためのＷ膜をタングステンＣＶＤ法によって形成するときの水素の拡散経路を示す断面図である。
【図８】本発明の第１の実施形態の半導体装置と従来の半導体装置とにおけるヒステリシス特性を比較した図である。
【図９】本発明のその他の実施形態における半導体装置の構造を示す断面図である。
【図１０】従来の半導体装置の構造を示す断面図である。
【図１１】（ａ）〜（ｈ）は、従来の半導体装置の製造工程を示す断面図である。
【図１２】図１１（ｇ）に示す工程で、配線用プラグのためのＷ膜をタングステンＣＶＤ法によって形成するときの水素の拡散経路を示す断面図である。
【符号の説明】
１半導体基板
２ゲート酸化膜
３ゲート電極
４不純物拡散層
５メモリセルトランジスタ
６層間絶縁膜
７Ａｌ₂Ｏ₃膜
７ａ水素透過防止用下敷き膜
８コンタクトホール
９窒化チタンアルミニウム
９ａキャパシタプラグ用水素透過防止層
１０Ｗ膜
１０ａキャパシタ用プラグ
１１窒化チタンアルミニウム膜
１１ａ下部電極水素透過防止層
１２下部電極用Ｐｔ膜
１２ａ下部電極主要部
１３ａ容量絶縁膜
１４上部電極用Ｐｔ膜
１４ａ上部電極
１５容量素子
１６Ａｌ₂Ｏ₃膜
１６ａ水素透過防止用被覆層
１７第２層間絶縁膜
１８コンタクトホール
１９窒化チタンアルミニウム膜
１９ａ配線プラグ用水素透過防止層
２０Ｗ膜
２０ａ配線用プラグ
２１配線層
２２コンタクトホール
２３ａ上部電極用水素透過防止層
２４ａプラグ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a capacitive element having a capacitive insulating film made of a ferroelectric material or a high dielectric constant material, and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, with the progress of digital technology, a tendency to process or store a large amount of data at a high speed has been increasing, and high integration and high performance of a semiconductor device used in an electronic device are required.
[0003]
Therefore, in order to realize high integration of a semiconductor memory device (DRAM), there is a technique in which a high dielectric constant film is used instead of a conventional silicon oxide or nitride as a capacitive insulating film of a capacitive element constituting the semiconductor memory device (DRAM). Widely researched and developed. Also, a technique using a ferroelectric film having spontaneous polarization characteristics as a capacitor insulating film in order to realize a non-volatile RAM capable of writing and reading operations at a low voltage and high speed as compared with a conventional capacitor element. Also actively researched and developed.
[0004]
In general, insulating metal oxides such as barium strontium titanate, tantalum pentoxide, lead zirconate titanate, and bismuth strontium tantalate are widely used as materials for these high dielectric constant films and ferroelectric films. .
[0005]
However, since these insulating metal oxides are easily reduced when heat treatment is performed in an atmosphere containing hydrogen, capacitance element characteristics such as an increase in leakage current, a decrease in relative dielectric constant, and a decrease in remanent polarization value are obtained. Deterioration may be caused. Therefore, when a capacitive element using these insulating metal oxides is mounted on a semiconductor integrated circuit and integrated, a hydrogen treatment is performed in an atmosphere containing hydrogen in the manufacturing process of the semiconductor integrated circuit. Needs to be prevented from reaching the capacitive element.
[0006]
As a technique for that purpose, for example, as disclosed in Japanese Patent Application Laid-Open No. 11-126881, there is a method of completely covering the capacitive element with some hydrogen permeation preventing layer.
[0007]
Hereinafter, the conventional semiconductor device and the manufacturing method thereof will be described with reference to FIGS. FIG. 10 is a cross-sectional view showing the structure of the conventional semiconductor device, and FIGS. 11A to 11H are cross-sectional views showing manufacturing steps of the conventional semiconductor device.
[0008]
As shown in FIG. 10, in the conventional semiconductor device, source / drain regions are provided as impurity diffusion layers 104 on the surface of the semiconductor substrate 101 so as to be separated from each other. A portion of the semiconductor substrate 101 interposed between the source region and the drain region of the impurity diffusion layer 104 functions as a channel region. A gate oxide film 102 is provided between the source region and the drain region of the impurity diffusion layer 104 on the active region of the semiconductor substrate 101, and a gate electrode 103 is provided on the gate oxide film 102. A memory cell transistor 105 is formed by the impurity diffusion layer 104, the channel region, the gate oxide film 102 and the gate electrode 103.
[0009]
A first interlayer insulating film 106 covering the gate electrode 103 is provided on the semiconductor substrate 101, and an aluminum oxide (hereinafter referred to as an insulating material) is formed on a part of the first interlayer insulating film 106. Al ₂ O _Three . ), And an underlayer 107a for preventing hydrogen permeation for preventing hydrogen from entering the capacitor 115 is formed. A contact hole 108 that reaches the impurity diffusion layer 104 through the hydrogen permeation preventive underlayer 107a and the first interlayer insulating film 106, and a capacitor plug 110a made of W (tungsten) to fill the contact hole 108 are formed. . The entire upper surface of the capacitor plug 110a and the portion of the upper surface of the hydrogen permeation preventive underlayer 107a surrounding the capacitor plug 110a are formed by a lower electrode hydrogen permeation preventive layer 111a made of titanium aluminum nitride, which is a conductive material. Covered. A lower electrode main portion 112a made of Pt is formed on the lower electrode hydrogen permeation preventive layer 111a. The lower electrode hydrogen permeation preventive layer 111a made of a conductor functions as a part of the lower electrode by interposing between the lower electrode main portion 112a and the capacitor plug 110a, and at the same time, hydrogen forms the capacitor plug 110a. It plays a role of preventing the lower electrode main portion 112a from passing through. A capacitive insulating film 113a is formed on the lower electrode main portion 112a so as to cover the lower electrode main portion 112a and the lower electrode hydrogen permeation preventive layer 111a and extend to a part of the hydrogen permeation preventive underlayer 107a. Yes. As the material of the capacitor insulating film 113a, Sr, which is a ferroelectric material, is used. ₂ Bi ₂ (Ta _2-x Nb _x ) O ₉ (0 ≦ x ≦ 2) or the like is used. Further, an upper electrode 114a made of Pt is provided to face the lower electrode main portion 112a with the capacitor insulating film 113a interposed therebetween. The upper electrode 114a is formed so as to cover the capacitive insulating film 113a and to be in contact with the upper surface of the hydrogen permeation preventive underlayer 107a. The upper electrode 114a is made of Al, which is an insulator material. ₂ O _Three It is covered with a hydrogen permeation preventing coating layer 116a. As described above, the capacitive element 115 including the lower electrode main portion 112a, the capacitive insulating film 113a, and the upper electrode 114a includes the hydrogen permeation preventive underlayer 107a, the lower electrode hydrogen permeation preventive layer 111a, and the hydrogen permeation preventive covering layer 116a. Is surrounded almost entirely.
[0010]
A second interlayer insulating film 117 is provided on the first interlayer insulating film 106 so as to cover the capacitor element 115 described above. A contact hole 118 that penetrates through the second interlayer insulating film 117 and the first interlayer insulating film 106 and reaches the impurity diffusion layer 104 in the semiconductor substrate 101 is formed, and a wiring plug 120a made of W filling the same is formed. Is formed. The wiring plug 120a is connected to the wiring on the second interlayer insulating film 117 and can be connected to an external circuit.
[0011]
Hereinafter, a method for manufacturing the conventional semiconductor device will be described with reference to FIGS.
[0012]
First, in the step shown in FIG. 11A, a first interlayer insulating film 106 is formed on a semiconductor substrate 101 having a memory cell transistor 105 including an impurity diffusion layer 104, a channel region, a gate oxide film 102, and a gate electrode 103. accumulate. Thereafter, Al is formed on the first interlayer insulating film 106. ₂ O _Three A film 107 is formed.
[0013]
Next, in the step shown in FIG. ₂ O _Three A contact hole 108 that penetrates the film 107 and the first interlayer insulating film 106 and reaches the impurity diffusion layer 104 in the semiconductor substrate 101 is formed by etching. After that, the contact hole 108 is filled on the substrate, and Al ₂ O _Three A W film 110 covering the film 107 is deposited.
[0014]
Next, in the step shown in FIG. 11C, CMP is performed to change the W film 110 into Al. ₂ O _Three By removing until the film 107 is exposed, a capacitor plug 110a filling the contact hole 108 is formed. And Al ₂ O _Three A titanium aluminum nitride film 111 is formed on the film 107 and the capacitor plug 110a, and further, a lower electrode Pt film 112 is formed.
[0015]
Then, in the step shown in FIG. 11 (d), by patterning the titanium aluminum nitride film 111 and the Pt film 112 for the lower electrode, leaving a portion located on the capacitor plug 110a and its outer edge. Then, the lower electrode hydrogen permeation preventive layer 111a and the lower electrode main portion 112a are formed. Then, Sr on the substrate ₂ Bi ₂ (Ta _2-x Nb _x ) O ₉ Then, the capacitor insulating film 113a is formed by patterning leaving a portion covering the lower electrode main portion 112a and the lower electrode hydrogen permeation preventing layer 111a. Further, an upper electrode Pt film 114 is formed on the substrate.
[0016]
Next, in the step shown in FIG. 11E, the upper electrode Pt film 114 is patterned to leave the portion covering the capacitive insulating film 113a, and subsequently Al. ₂ O _Three A portion of the film 107 exposed on the upper surface is removed. Thus, the upper electrode 114a and the hydrogen permeation preventing underlayer 107a are formed. Then Al on the substrate ₂ O _Three A film 116 is formed.
[0017]
Thereafter, in the step shown in FIG. ₂ O _Three By patterning the film 116 leaving a portion covering the upper electrode 114a, the hydrogen permeation preventing coating layer 116a is formed. At this time, the hydrogen permeation preventing underlayer 107 a and the hydrogen permeation preventing coating layer 116 a are connected on the first interlayer insulating film 106. Thereafter, a second interlayer insulating film 117 covering the hydrogen permeation preventing coating layer 116a is formed on the substrate.
[0018]
Next, in the step shown in FIG. 11G, photolithography and etching are performed to penetrate the second interlayer insulating film 117 and the first interlayer insulating film 106 to form the impurity diffusion layer 104 in the semiconductor substrate 101. A reaching contact hole 118 is formed. Thereafter, a W film 120 is formed to fill the contact hole 118 and cover the second interlayer insulating film 117.
[0019]
In the step shown in FIG. 11H, CMP is performed to remove the W film 120 until the second interlayer insulating film 117 is exposed, thereby forming a wiring plug 120a filling the contact hole 118. Thereafter, a wiring layer 121 is formed on the upper surface of the wiring plug 120a.
[0020]
Note that since the characteristics of the transistor are deteriorated by performing the above steps, the semiconductor device after the process shown in FIG. 11H is subjected to heat treatment in an atmosphere containing hydrogen in order to recover the characteristics. .
[0021]
In the conventional semiconductor device, the capacitive element 115 is surrounded almost entirely by the hydrogen permeation preventing underlayer 107a, the lower electrode hydrogen permeation preventing layer 111a, and the hydrogen permeation preventing covering layer 116a. In other words, the reduction of the capacitor insulating film 113a caused by the entry of hydrogen existing outside the capacitor 115 into the capacitor 115 when the treatment is performed in an atmosphere containing hydrogen is prevented.
[0022]
[Problems to be solved by the invention]
However, the conventional semiconductor device and the manufacturing method thereof have the following problems.
[0023]
In the conventional semiconductor device, the contact hole 118 has a large ratio of the hole depth to the area of the opening, and has a shape with a large aspect ratio.
[0024]
In such a case, the conductive plug 120 filling the contact hole 118 is formed by depositing W by a CVD (chemical vapor deposition) method in the step shown in FIG. At this time, a W nucleation step and a growth step are continuously performed, and a technique of reducing and depositing tungsten hexafluoride in an atmosphere containing only hydrogen is used in the nucleation step. That is, here, the treatment is performed in an atmosphere with a very high hydrogen concentration. During this process, a large amount of hydrogen diffuses into the second interlayer insulating film 117 and the first interlayer insulating film 106.
[0025]
FIG. 12 is a cross-sectional view showing a hydrogen entry path into the capacitive insulating film 113a when the W film 120 is formed in the step shown in FIG. As shown in FIG. 12, the main penetration path of hydrogen into the capacitive insulating film 113a is a path A (arrow A) from the upper surface of the second interlayer insulating film 117 to the hydrogen permeation preventing coating layer 116a, in the contact hole 118. A path B (arrow B) from the contact hole 118 to the hydrogen permeation preventive coating layer 116a, a path C (arrow C) from the contact hole 118 to the hydrogen permeation preventive underlayer 107a, and a hydrogen permeation preventive layer for the lower electrode from the contact hole 118 This is a route D (arrow D) toward 111a. Since the treatment is performed in an atmosphere having a very high hydrogen concentration, the amount of hydrogen diffusion is large in any of the paths.
[0026]
Here, among the hydrogen permeation preventive layers covering the capacitor element 115, the material of the hydrogen permeation preventive underlayer 107a and the hydrogen permeation preventive cover layer 116a is made of Al, which is an insulator material having high hydrogen permeation preventive performance. ₂ O _Three Is used. Therefore, among paths A, B, C, and D, in paths A, B, and C, which are paths that reach the hydrogen permeation preventive underlayer 107a and the hydrogen permeation preventive coating layer 116a, hydrogen enters the capacitive element. Intrusion is almost blocked.
[0027]
However, Al ₂ O _Three Is an extremely stable and dense material, and in order to pattern it, it is necessary to use high-energy ions during dry etching. Therefore, when forming the hydrogen permeation preventing coating layer 116 a, the high energy ions damage the capacitor insulating film 113 a already formed under the hydrogen permeation preventing coating layer 116 a, and the characteristics of the capacitor element 115. There was a risk of deterioration.
[0028]
On the other hand, the hydrogen permeation preventive layer 111a for the lower electrode among the hydrogen permeation preventive layers covering the capacitive element 115 not only prevents intrusion of hydrogen but also functions as a part of the lower electrode. Maintain electrical connection with 112a. Therefore, there are restrictions on the selection of materials for the hydrogen permeation preventive layer 111a for the lower electrode, and there is a limit to the hydrogen permeation preventive function even in the conventionally used titanium aluminum nitride. Therefore, in the path D, which is the path reaching the lower electrode hydrogen permeation prevention layer 111a among the paths A, B, C, and D, a part of the hydrogen is contained in the capacitor element when high concentration hydrogen diffuses. Invades. As a result, when depositing W in the contact hole 118 by the CVD method, the characteristics of the capacitor 115 may be deteriorated by the treatment in the high-concentration hydrogen atmosphere.
[0029]
However, when the performance of the lower electrode hydrogen permeation preventive layer 111a is improved to increase the film thickness, the internal stress of the lower electrode hydrogen permeation preventive layer 111a increases. Therefore, the lower electrode hydrogen permeation prevention layer 111a is easily peeled off during the heat treatment for crystallization of the capacitor insulating film 113a, and the manufacturing yield is lowered.
[0030]
Further, if the hydrogen concentration in the atmosphere is reduced in the W nucleation step by the CVD method for the purpose of reducing the amount of hydrogen diffusion into the capacitive insulating film 113a, the nucleation becomes insufficient. Insufficient nucleation hinders the subsequent W growth process, and there is a possibility that a seam (cavity) is generated in the wiring plug 120a and the contact resistance is increased.
[0031]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a capacitor element having excellent characteristics by manufacturing means for suppressing deterioration of the capacitor element characteristics even in processing in a high-concentration hydrogen atmosphere at the time of forming a W plug, and its manufacture It is to provide a method.
[0032]
[Means for Solving the Problems]
A first semiconductor device of the present invention is a transistor having a gate electrode formed on a semiconductor substrate and first and second impurity diffusion layers formed in regions on both sides of the gate electrode in the semiconductor substrate. A first interlayer insulating film covering the transistor, an upper electrode, a lower electrode, and a capacitive insulating film interposed between the upper electrode and the lower electrode, formed on the first interlayer insulating film A capacitor element in which the upper electrode or the lower electrode is connected to the first impurity diffusion layer of the transistor, a second interlayer insulating film covering the first interlayer insulating film and the capacitor element, A first contact hole penetrating the first interlayer insulating film and the second interlayer insulating film and reaching the second impurity diffusion layer of the transistor; and an inner surface of the first contact hole; Hydrogen permeation A wiring plug hydrogen permeation prevention layer having a preventing function, and a wiring plug to fill the first contact hole provided on for the wiring plug hydrogen permeation preventing layer.
[0033]
As a result, when the wiring plug is formed in a high-concentration hydrogen atmosphere, the amount of hydrogen diffusing from the atmosphere into the first interlayer insulating film and the second interlayer insulating film can be reduced. Accordingly, since the amount of hydrogen reaching the capacitor insulating film is small, a semiconductor device with little deterioration of the capacitor element can be obtained.
[0034]
The hydrogen permeation preventing layer for a wiring plug is preferably made of at least one material of titanium aluminum nitride, titanium nitride, and tantalum nitride.
[0035]
A second contact hole that penetrates through the first interlayer insulating film and reaches the first impurity diffusion layer of the transistor, and a capacitor plug having a hydrogen permeation preventing function and covering an inner surface of the second contact hole A hydrogen permeation preventive layer, and a capacitor plug provided on the capacitor plug hydrogen permeation preventive layer and filling the second contact hole, wherein the capacitor plug is in contact with the lower electrode. When the wiring plug is formed, a semiconductor device in which hydrogen diffused from the atmosphere into the first interlayer insulating film hardly passes through the capacitor plug and reaches the capacitive insulating film can be obtained.
[0036]
The hydrogen permeation preventing layer for the capacitor plug is preferably made of at least one of titanium aluminum nitride, titanium nitride, and tantalum nitride.
[0037]
A lower part of the lower electrode is a hydrogen permeation preventive layer for the lower electrode, and is composed of an insulator interposed between the hydrogen permeation preventive layer for the lower electrode and the capacitive insulating film and the first interlayer insulating film. When the wiring plug is formed by further comprising an underlaying layer for use and a hydrogen permeation preventing covering layer that covers the upper electrode and is in contact with the underlayer for preventing hydrogen permeation, from the atmosphere. Since the hydrogen diffused in the first interlayer insulating film and the second interlayer insulating film is prevented from reaching the capacitive insulating film, deterioration of the capacitive element is suppressed.
[0038]
Since the hydrogen permeation preventive coating layer is made of titanium aluminum nitride, titanium nitride or tantalum nitride, the hydrogen permeation preventive coating layer can be formed without using high energy ions, so that the damage received is small and deterioration is not caused. A small capacity element can be obtained.
[0039]
The capacitor insulating film is a ferroelectric material having a bismuth layered perovskite structure such as bismuth strontium tantalate, lead zirconate titanate, lead lanthanum zirconate titanate, strontium titanate, barium strontium titanate, It is preferably formed of at least one compound of tantalum oxide.
[0040]
A second semiconductor device of the present invention is a transistor having a gate electrode formed on a semiconductor substrate and first and second impurity diffusion layers formed in regions on both sides of the gate electrode in the semiconductor substrate. A first interlayer insulating film covering the transistor, a contact hole penetrating the first interlayer insulating film and reaching the first impurity diffusion layer of the transistor, and a hydrogen covering the inner surface of the contact hole A capacitor plug hydrogen permeation preventive layer having a permeation preventive function; a capacitor plug provided on the capacitor plug hydrogen permeation preventive layer and filling the contact hole; and the first interlayer insulating film. A lower electrode in contact with the capacitor plug, an upper electrode facing the lower electrode, and a container interposed between the lower electrode and the upper electrode. And a capacitive element and an insulating film.
[0041]
Thereby, when exposed to a high-concentration hydrogen atmosphere, hydrogen diffused from the atmosphere to the first interlayer insulating film is prevented from passing through the capacitor plug and reaching the capacitive insulating film. Is suppressed.
[0042]
The hydrogen permeation preventing layer for the capacitor plug is preferably made of at least one of titanium aluminum nitride, titanium nitride, and tantalum nitride.
[0043]
The capacitor insulating film is a ferroelectric material having a bismuth layered perovskite structure such as bismuth strontium tantalate, lead zirconate titanate, lead lanthanum zirconate titanate, strontium titanate, barium strontium titanate, It is preferably formed of at least one compound of tantalum oxide.
[0044]
A first method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device including a transistor having a gate electrode formed on a semiconductor substrate and first and second impurity diffusion layers. A step (a) of forming a first interlayer insulating film covering the transistor on a semiconductor substrate; a lower electrode, a capacitor insulating film, and an upper electrode on the first interlayer insulating film; A step (b) of forming a capacitor element in which the lower electrode or the upper electrode is connected to the first impurity diffusion layer of the transistor; and a second interlayer insulating layer on the first interlayer insulating film and the capacitor element (C) forming a film and forming a first contact hole penetrating the first interlayer insulating film and the second interlayer insulating film and reaching the second impurity diffusion layer of the transistor; , The first contact hole Forming a wiring plug hydrogen permeation preventive layer covering the surface (d); and forming a wiring plug filling the first contact hole on the wiring plug hydrogen permeation preventive layer (e). Including.
[0045]
Thereby, in the step (e), when the wiring plug is formed in a high concentration hydrogen atmosphere, the amount of hydrogen diffusing from the atmosphere into the first interlayer insulating film and the second interlayer insulating film can be reduced. it can. As a result, the amount of hydrogen that reaches the capacitor insulating film can also be reduced, and deterioration of the formed capacitor can be suppressed.
[0046]
The step (b) includes a sub-step (b1) for forming a second contact hole penetrating the first interlayer insulating film and reaching the first impurity diffusion layer of the transistor, and the second contact Forming a hydrogen permeation preventing layer for a capacitor plug having a hydrogen permeation preventing function covering the inner surface of the hole; and after the sub step (b2), on the hydrogen permeation preventing layer for the capacitor plug. A wiring plug is formed by having a sub-process (b3) for forming a capacitor plug for filling the second contact hole and a sub-process (b4) for forming the lower electrode on the capacitor plug. In this step, hydrogen diffused from the atmosphere into the first interlayer insulating film can be prevented from passing through the capacitor plug and reaching the capacitor insulating film.
[0047]
A second method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a transistor having a gate electrode formed on a semiconductor substrate, and first and second impurity diffusion layers. Forming a first interlayer insulating film covering the transistor on the semiconductor substrate; and forming a contact hole penetrating the first interlayer insulating film and reaching the first impurity diffusion layer of the transistor. And (b) forming a capacitor plug hydrogen permeation preventive layer covering the inner surface of the contact hole, and forming a capacitor plug filling the contact hole on the capacitor plug hydrogen permeation preventive layer. And (c), a capacitor element having a lower electrode in contact with the capacitor plug, a capacitor insulating film, and an upper electrode is formed on the first interlayer insulating film. Degree and a (d).
[0048]
Thereby, even in the step exposed to the high concentration hydrogen atmosphere after the step (d), hydrogen diffused from the atmosphere to the first interlayer insulating film passes through the capacitor plug and reaches the capacitive insulating film. Can be blocked. As a result, a semiconductor device including a capacitor element with little deterioration can be manufactured.
[0049]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
A semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2A to 2H. FIG. 1 is a cross-sectional view showing the structure of the semiconductor device according to the present embodiment. 2A to 2H are cross-sectional views showing the manufacturing process of the semiconductor device in the present embodiment.
[0050]
As shown in FIG. 1, in the semiconductor device of this embodiment, source / drain regions are provided as impurity diffusion layers 4 on the surface of a semiconductor substrate 1 so as to be separated from each other. A portion of the semiconductor substrate 1 interposed between the source region and the drain region of the impurity diffusion layer 4 functions as a channel region. A gate oxide film 2 is provided between the source region and the drain region of the impurity diffusion layer 4 on the active region of the semiconductor substrate 1, and a gate electrode 3 is provided on the gate oxide film 2. A memory cell transistor 5 is formed by the impurity diffusion layer 4, the channel region, the gate oxide film 2 and the gate electrode 3.
[0051]
A first interlayer insulating film 6 that covers the gate electrode 3 is provided on the semiconductor substrate 1, and a part of the first interlayer insulating film 6 is made of Al, which is an insulating material. ₂ O _Three An underlayer 7a for preventing hydrogen permeation for preventing hydrogen from entering the capacitor element 15 is formed. A contact hole 8 that reaches the impurity diffusion layer 4 through the hydrogen permeation preventive underlayer 7a and the first interlayer insulating film 6 is formed, and a capacitor plug 10a made of W (tungsten) filling the contact hole 8 is formed. Is formed. The entire upper surface of the capacitor plug 10a and the portion of the upper surface of the hydrogen permeation preventive underlayer 7a surrounding the capacitor plug 10a are formed by a lower electrode hydrogen permeation preventive layer 11a made of titanium aluminum nitride, which is a conductive material. Covered. A lower electrode main portion 12a made of Pt is formed on the hydrogen permeation preventing layer 11a for the lower electrode. The hydrogen permeation preventive layer 11a for the lower electrode made of a conductor material is interposed between the lower electrode main portion 12a and the capacitor plug 10a, thereby functioning as a part of the lower electrode, and at the same time, hydrogen is added to the capacitor plug 10a. Plays a role of preventing the main electrode 12a from entering the lower electrode 12a. A capacitive insulating film 13a is formed on the lower electrode main portion 12a so as to cover the lower electrode main portion 12a and the lower electrode hydrogen permeation preventive layer 11a and extend to a part on the hydrogen permeation preventive underlayer 7a. Yes. As a material of the capacitor insulating film 13a, Sr, which is a ferroelectric material, is used. ₂ Bi ₂ (Ta _2-x Nb _x ) O ₉ (0 ≦ x ≦ 2) or the like is used. Further, an upper electrode 14a made of Pt is provided to face the lower electrode main portion 12a with the capacitive insulating film 13a interposed therebetween. The upper electrode 14a covers the capacitive insulating film 13a and is formed so as to be in contact with the upper surface of the hydrogen permeation preventing underlayer 7a. The upper electrode 14a is made of Al, which is an insulator material. ₂ O _Three It is covered with a hydrogen permeation preventing coating layer 16a. As described above, the capacitive insulating film 13a is surrounded almost entirely by the hydrogen permeation preventing underlayer 7a, the lower electrode hydrogen permeation preventing layer 11a, and the hydrogen permeation preventing covering layer 16a.
[0052]
A second interlayer insulating film 17 is provided on the first interlayer insulating film 6 so as to cover the capacitor element 15 described above. A contact hole 18 that penetrates through the second interlayer insulating film 17 and the first interlayer insulating film 6 and reaches the impurity diffusion layer 4 in the semiconductor substrate 1 is formed. The inner surface of the contact hole 18 is made of titanium nitride. The wiring plug hydrogen permeation preventive layer 19a is covered with aluminum. A wiring plug 20a made of W and filling the contact hole 18 is formed on the wiring plug hydrogen permeation preventing layer 19a. The wiring plug 20a is connected to the wiring layer 21 on the second interlayer insulating film 17, and can be connected to an external circuit.
[0053]
In the present embodiment, the upper electrode 14a in the capacitive element 15 extends in a strip shape and is shared by a plurality of cells. That is, a plurality of lower electrode main portions 12a are arranged opposite to the upper electrode 14a under one upper electrode 14a. By adopting this structure, in order to electrically connect the upper electrode 14a and the external circuit, it is only necessary that a contact is formed at least at one location for one upper electrode 14a.
[0054]
Next, the semiconductor device manufacturing method according to the present embodiment will be described with reference to FIGS.
[0055]
2A, a first interlayer insulating film 6 is formed on a semiconductor substrate 1 having a memory cell transistor 5 composed of an impurity diffusion layer 4, a channel region, a gate oxide film 2 and a gate electrode 3. In the step shown in FIG. accumulate. Thereafter, Al is formed on the first interlayer insulating film 6. ₂ O _Three A film 7 is formed.
[0056]
Next, in the step shown in FIG. ₂ O _Three A contact hole 8 that penetrates the film 7 and the first interlayer insulating film 6 and reaches the impurity diffusion layer 4 in the semiconductor substrate 1 is formed by etching by RIE (Reactive Ion Etching) or the like. After that, the contact hole 8 is filled on the substrate, and Al ₂ O _Three A W film 10 covering the film 7 is deposited by CVD. In place of the W film 10, a polysilicon film may be used.
[0057]
Next, CMP (Chemical Mechanical Polishing) is performed in the step shown in FIG. ₂ O _Three By removing until the film 7 is exposed, a capacitor plug 10a filling the contact hole 8 is formed. And Al ₂ O _Three A titanium aluminum nitride film 11 is formed on the film 7 and the capacitor plug 10a, and further, a lower electrode Pt film 12 is formed.
[0058]
Then, in the step shown in FIG. 2D, patterning is performed by leaving a portion of the titanium aluminum nitride film 11 and the lower electrode Pt film 12 located above the memory cell plug 10a and its outer edge. Then, the lower electrode hydrogen permeation preventing layer 11a and the lower electrode main portion 12a are formed. After that, Sr which is an insulating metal oxide material is formed on the substrate. ₂ Bi ₂ (Ta _2-x Nb _x ) O ₉ Then, the capacitor insulating film 13a is formed by patterning leaving a portion covering the lower electrode main portion 12a and the lower electrode hydrogen permeation preventing layer 11a. Here, as a method of depositing the capacitive insulating film 13a, there are a MOD (Metal Organic Deposition) method, a sol-gel method, a sputtering method, a CVD method, and the like. Further, an upper electrode Pt film 14 is formed on the substrate.
[0059]
Next, in the step shown in FIG. 2E, the upper electrode Pt film 14 is patterned to leave the portion covering the capacitive insulating film 13a, and subsequently Al. ₂ O _Three The part exposed on the upper surface of the film 7 is removed. Thus, the upper electrode 14a and the hydrogen permeation preventive underlayer 7a are formed. Thereafter, RTA treatment is performed in an oxygen atmosphere at 800 ° C. for 1 minute to crystallize the insulating metal oxide constituting the capacitive insulating film 13a. Then, Al is formed on the substrate by sputtering or CVD. ₂ O _Three A film 16 is formed.
[0060]
Thereafter, in the step shown in FIG. ₂ O _Three The film 16 is patterned by RIE or the like while leaving a portion covering the upper electrode 14a to form a hydrogen permeation preventing coating layer 16a. At this time, the hydrogen permeation preventive underlayer 7 a and the hydrogen permeation preventive covering layer 16 a are connected on the first interlayer insulating film 6. Thereafter, a second interlayer insulating film 17 covering the hydrogen permeation preventing coating layer 16a is formed on the substrate by CVD.
[0061]
Next, in the step shown in FIG. 2G, photolithography and etching by RIE are performed so as to penetrate through the second interlayer insulating film 17 and the first interlayer insulating film 6 and to form the impurity diffusion layer in the semiconductor substrate 1. A contact hole 18 reaching 4 is formed. Thereafter, a titanium aluminum nitride film 19 is formed on the inner wall of the contact hole 18 and on the second interlayer insulating film 17 by sputtering. Subsequently, a W film 20 is formed on the titanium aluminum nitride film 18. The W film 20 fills the contact hole 18 with the titanium aluminum nitride film 19 interposed therebetween, and covers the second interlayer insulating film 17 with the titanium aluminum nitride film 19 interposed therebetween.
[0062]
In the step shown in FIG. 2H, CMP is performed to remove the W film 20 and the titanium aluminum nitride film 19 until the second interlayer insulating film 17 is exposed. Then, a wiring plug 20a for filling the contact hole 18 with the wiring plug hydrogen permeation preventing layer 19a interposed therebetween is formed. Thereafter, the wiring layer 21 is formed on the upper surface of the wiring plug 20a.
[0063]
Hereinafter, advantages in the manufacturing process of the semiconductor device of the present embodiment will be described with reference to FIGS. FIG. 3 is a cross-sectional view showing a hydrogen diffusion path in the step shown in FIG. 2G among the manufacturing steps of the semiconductor device of the embodiment.
[0064]
In this embodiment, in the process shown in FIG. 2G, W is deposited by CVD (chemical vapor deposition) to form the W film 20 filling the contact hole 18. At this time, a W nucleation step and a growth step are continuously performed, and a technique of reducing and depositing tungsten hexafluoride in an atmosphere containing only hydrogen is used in the nucleation step. That is, here, the treatment is performed in an atmosphere with a very high hydrogen concentration.
[0065]
At this time, as a path through which hydrogen may enter the capacitive insulating film 13a, as shown in FIG. 3, a path A (arrow) from the upper surface of the second interlayer insulating film 17 toward the hydrogen permeation preventing coating layer 16a. A), a path B (arrow B) from the contact hole 18 toward the hydrogen permeation preventing coating layer 16a, a path C (arrow C) from the contact hole 18 to the underlayer 7a for hydrogen permeation prevention, and from the contact hole 18 There is a path D (arrow D) toward the hydrogen permeation preventive layer 11a for the lower electrode.
[0066]
In the conventional manufacturing method, as described in the section of the prior art, a large amount of hydrogen diffuses into each of the paths A to D. In particular, in the path D, part of the hydrogen penetrates into the capacitive insulating film 13a. It was.
[0067]
However, in the present embodiment, when W is deposited to form the wiring plug 20a, a titanium aluminum nitride film having a hydrogen permeation preventing function is formed on the inner wall of the contact hole 18 and the second interlayer insulating film 17. 19 is covered. Therefore, when depositing W in a high-concentration hydrogen atmosphere, the amount of hydrogen diffusing from the atmosphere into the first interlayer insulating film 6 and the second interlayer insulating film 17 is smaller than in the case of the conventional manufacturing method. Become. Further, since the amount of hydrogen diffused in the path D (arrow D) also decreases, the amount of hydrogen that passes through the lower electrode hydrogen permeation prevention layer 11a and reaches the capacitive insulating film 13a can be reduced. As a result, the characteristic deterioration of the capacitive element 15 can be suppressed.
[0068]
By the way, in this embodiment, as a material of the hydrogen permeation prevention coating film 16a, Al conventionally used is used. ₂ O _Three Instead, a semiconductor device having higher performance can be obtained by using a nitride-based conductive material such as titanium aluminum nitride. This is described below.
[0069]
Conventionally, in the step of depositing W on a substrate to form a plug, a large amount of hydrogen in the atmosphere diffuses into the first interlayer insulating film and the second interlayer insulating film, so that the hydrogen permeation preventive layer surrounding the capacitor element Among them, the material excluding the hydrogen permeation preventive layer for the lower electrode is made of Al having a high hydrogen permeation preventive function. ₂ O _Three Was used. But Al ₂ O _Three Since it is a stable and dense material, it is necessary to perform etching using ions having high energy, and the ions having high energy may damage the capacitor element.
[0070]
However, in the present embodiment, when W is deposited to form the wiring plug 20a, a titanium aluminum nitride film having a hydrogen permeation preventing function is formed on the inner wall of the contact hole 18 and the second interlayer insulating film 17. 19 is covered. Therefore, the amount of hydrogen diffusing into the first interlayer insulating film 6 and the second interlayer insulating film 17 is smaller than that in the conventional manufacturing method. Then, the amount of hydrogen diffusing also in the paths A and B, which are paths that reach the hydrogen permeation prevention coating layer 16a, decreases. As a result, the material for the hydrogen permeation preventing coating film 16a is Al. ₂ O _Three Even when titanium aluminum nitride having a lower hydrogen permeation preventing function is used, hydrogen can be prevented from entering the capacitive insulating film 13a almost certainly.
[0071]
When patterning titanium aluminum nitride, Al ₂ O _Three Since ions having a higher energy than that of patterning are not required, damage to the capacitor 15 can be reduced. Even if the thickness of the coating film 16a for preventing hydrogen permeation is increased to such an extent that hydrogen permeation can be almost completely prevented, problems such as peeling do not occur. From the above, when titanium aluminum nitride is used as the material of the hydrogen permeation preventing coating film 16a, Al ₂ O _Three High performance can be obtained as compared with the case of using.
[0072]
Further, although titanium aluminum nitride, which is a conductive material, is used as the material for the hydrogen permeation preventing coating film 16a, an insulating material is used as the hydrogen permeation preventing underlayer film 7a, so that the upper electrode 14a of the capacitive element 15 It is possible to avoid a short circuit that occurs when the lower electrode main portion 12a is electrically connected.
[0073]
Here, hysteresis characteristics between the semiconductor device of the present embodiment and the conventional semiconductor device will be described.
[0074]
Sr having spontaneous polarization as a material of the capacitive insulating film ₂ Bi ₂ (Ta _2-X Nb _X ) O ₉ In a ferroelectric capacitor using a ferroelectric material such as (0 ≦ x ≦ 2), the quality of the capacitance characteristic is expressed by the magnitude of remanent polarization (Pr). This residual polarization value can be obtained by measuring the polarization history characteristic (hysteresis characteristic).
[0075]
FIG. 4 compares the hysteresis characteristics of the capacitive elements in the semiconductor device of this embodiment and the conventional semiconductor device. In FIG. 4, the remanent polarization value is a value indicated by the intersection of the hysteresis curve and the polarization axis (vertical axis). Usually, the distance between the intersection point on the positive polarization axis and the intersection point on the negative polarization axis among the intersection points of the hysteresis curve and the polarization axis is called 2Pr, and is used as a measure of the residual polarization value.
[0076]
In FIG. 4, a dotted line curve A1 shows the hysteresis characteristic of the conventional semiconductor device, and a broken line curve A2 shows Al as the hydrogen permeation preventing coating film 16a in the semiconductor device of this embodiment. ₂ O _Three The hysteresis characteristic when using is shown. In the conventional semiconductor device, the value of 2Pr is about 5 μC / cm. ² It is. On the other hand, as a material for the hydrogen permeation prevention coating film 16a in the semiconductor device of this embodiment, Al ₂ O _Three Is used, the value of 2Pr is about 15 μC / cm. ² It can be seen that the hysteresis characteristics are improved as compared with the conventional semiconductor device. This is because when the W is deposited to form the wiring plug 20a, the inner wall of the contact hole 18 and the second interlayer insulating film 17 are covered with the titanium aluminum nitride film 19, so that the first interlayer insulating film is formed. This is because the amount of hydrogen reaching the capacitive insulating film 13a through the film 6 and the second interlayer insulating film 17 is reduced.
[0077]
On the other hand, in FIG. 4, a solid curve A3 shows the hysteresis characteristics when titanium aluminum nitride is used as the material of the hydrogen permeation preventive coating layer 16a in the semiconductor device of this embodiment. In this case, the value of 2Pr is about 17.5 μC / cm. ² And the above Al ₂ O _Three It can be seen that the hysteresis characteristics are further improved as compared with the case of using. The reason is as follows. When depositing W to form the wiring plug 120a, the inner wall of the contact hole 18 and the second interlayer insulating film 17 were covered with the titanium aluminum nitride film 19, so that the first interlayer insulating film 6 Since the amount of hydrogen diffusing into the second interlayer insulating film 17 is reduced, even when titanium aluminum nitride is used as the material of the hydrogen permeation preventive coating layer 16a, the entry of hydrogen into the capacitive insulating film 13a can be almost certainly prevented. . In addition, titanium aluminum nitride is Al ₂ O _Three This is because it is easier to process and damage to the capacitor element 15 during etching can be reduced.
[0078]
(Second Embodiment)
A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS. 5 and 6A to 6H. FIG. 5 is a cross-sectional view showing the structure of the semiconductor device according to this embodiment. 6A to 6H are cross-sectional views illustrating the manufacturing steps of the semiconductor device according to this embodiment.
[0079]
In FIG. 5, members having the same structure as in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and description thereof is omitted.
[0080]
The feature of the semiconductor device of this embodiment is that, in addition to the structure of the semiconductor device of the first embodiment, the inner surface of the contact hole 8 is covered with a hydrogen permeation preventive layer 9a for capacitor plug made of titanium aluminum nitride. It is. The capacitor plug 10a made of W fills the contact hole 8 with the capacitor plug hydrogen permeation preventing layer 9a interposed therebetween. The entire upper surfaces of the capacitor plug 10a and the capacitor plug hydrogen permeation preventive layer 9a and the portion of the upper surface of the hydrogen permeation preventive underlayer 7a surrounding the capacitor plug hydrogen permeation preventive layer 9a are made of a conductive material. The lower electrode hydrogen permeation preventive layer 11a made of titanium aluminum nitride is covered.
[0081]
Next, the manufacturing method of the semiconductor device according to the present embodiment will be described with reference to FIGS.
[0082]
First, in the step shown in FIG. 6A, a first interlayer insulating film 6 is formed on a semiconductor substrate 1 having a memory cell transistor 5 composed of an impurity diffusion layer 4, a channel region, a gate oxide film 2 and a gate electrode 3. accumulate. Thereafter, Al is formed on the first interlayer insulating film 6. ₂ O _Three A film 7 is formed.
Next, in the step shown in FIG. ₂ O _Three A contact hole 8 that penetrates the film 7 and the first interlayer insulating film 6 and reaches the impurity diffusion layer 4 in the semiconductor substrate 1 is formed by etching by RIE or the like. Thereafter, by sputtering, the inner wall of the contact hole 8 and Al ₂ O _Three A titanium aluminum nitride film 9 is formed on the film 7. Subsequently, a W film 10 is formed on the titanium aluminum nitride film 9. The W film 10 fills the contact hole 9 with the titanium aluminum nitride film 9 in between, and Al with the titanium aluminum nitride film 9 in between. ₂ O _Three The membrane 7 is covered. In place of the W film 10, a polysilicon film may be used.
[0083]
Next, in the step shown in FIG. 6C, CMP is performed to form the W film 10 and the titanium aluminum nitride film 9 in Al. ₂ O _Three By removing until the film 7 is exposed, the capacitor plug hydrogen permeation preventive layer 9a and the capacitor plug 10a filling the contact hole 8 with the capacitor plug hydrogen permeation preventive layer 9a interposed therebetween are formed. And Al ₂ O _Three A titanium aluminum nitride film 11 is formed on the film 7 and the capacitor plug 10a, and further, a lower electrode Pt film 12 is formed.
[0084]
Then, in the step shown in FIG. 6D, patterning is performed by leaving a portion of the titanium aluminum nitride film 11 and the lower electrode Pt film 12 located above the capacitor plug 10a and its outer edge. Then, the lower electrode hydrogen permeation preventing layer 11a and the lower electrode main portion 12a are formed. After that, Sr which is an insulating metal oxide material is formed on the substrate. ₂ Bi ₂ (Ta _2-x Nb _x ) O ₉ Then, the capacitor insulating film 13a is formed by patterning leaving a portion covering the lower electrode main portion 12a and the lower electrode hydrogen permeation preventing layer 11a. Here, as a method of depositing the capacitive insulating film 13a, there are a MOD method, a sol-gel method, a sputtering method, a CVD method, and the like. Further, an upper electrode Pt film 14 is formed on the substrate.
[0085]
Next, in the step shown in FIG. 6E, the Pt film 14 for the upper electrode is patterned to leave a portion covering the capacitive insulating film 13a, and subsequently Al ₂ O _Three The part exposed on the upper surface of the film 7 is removed. Thus, the upper electrode 14a and the hydrogen permeation preventive underlayer 7a are formed. Thereafter, RTA treatment is performed in an oxygen atmosphere at 800 ° C. for 1 minute to crystallize the insulating metal oxide constituting the capacitive insulating film 13a. Then, Al is formed on the substrate by sputtering or CVD. ₂ O _Three A film 16 is formed.
[0086]
Thereafter, in the step shown in FIG. ₂ O _Three The film 16 is patterned by RIE or the like while leaving a portion covering the upper electrode 14a to form a hydrogen permeation preventing coating layer 16a. At this time, the hydrogen permeation preventive underlayer 7 a and the hydrogen permeation preventive covering layer 16 a are connected on the first interlayer insulating film 6. Thereafter, a second interlayer insulating film 17 covering the hydrogen permeation preventing coating layer 16a is formed on the substrate by CVD.
[0087]
Next, in the step shown in FIG. 6G, photolithography and etching by RIE are performed so as to penetrate through the second interlayer insulating film 17 and the first interlayer insulating film 6 and to form the impurity diffusion layer in the semiconductor substrate 1. A contact hole 18 reaching 4 is formed. Thereafter, a titanium aluminum nitride film 19 is formed on the inner wall of the contact hole 18 and on the second interlayer insulating film 17 by sputtering. Subsequently, a W film 20 is formed on the titanium aluminum nitride film 19. The W film 20 fills the contact hole 18 with the titanium aluminum nitride film 19 interposed therebetween, and covers the second interlayer insulating film 17 with the titanium aluminum nitride film 19 interposed therebetween.
[0088]
In the step shown in FIG. 6H, CMP is performed to remove the W film 20 and the titanium aluminum nitride film 19 until the second interlayer insulating film 17 is exposed. Then, a wiring plug 20a for filling the contact hole 18 with the wiring plug hydrogen permeation preventing layer 19a interposed therebetween is formed. Thereafter, the wiring layer 21 is formed on the upper surface of the wiring plug 20a.
[0089]
Hereinafter, advantages in the manufacturing process of the semiconductor device of the present embodiment will be described with reference to FIGS. FIG. 7 is a cross-sectional view showing a hydrogen diffusion path in the step shown in FIG. 6G among the manufacturing steps of the semiconductor device of this embodiment.
[0090]
In this embodiment, the effect exhibited in the manufacturing method of the semiconductor device of the first embodiment is exhibited as it is.
[0091]
In addition, when W is deposited to form the wiring plug 20a in the step shown in FIG. 6G, the inner wall of the contact hole 8 is covered with the capacitor plug hydrogen permeation preventing layer 9a. Therefore, in the path D, hydrogen diffused in the first interlayer insulating film 6 is prevented from entering the capacitor plug 8a. As a result, in the path D, the amount of hydrogen reaching the capacitive insulating film 13a can be further reduced. As a result, it is possible to more reliably suppress the deterioration of the characteristics of the capacitive element 15.
[0092]
Further, the above semiconductor device of the present embodiment has the following advantages. Even if hydrogen is used when a transistor or the like is formed in the surrounding region after the capacitor element 15 is formed, intrusion of hydrogen into the capacitor insulating film 13a can be suppressed almost certainly. That is, the hydrogen that is going from the outside of the capacitive element 15 toward the lower electrode hydrogen permeation preventive layer 11a and entering the inside of the capacitive insulating film 13a is prevented by the hydrogen permeation preventive layer 11a for the lower electrode and the hydrogen permeation preventive for the capacitor plug. This is because the layer 9a prevents the double.
[0093]
In the present embodiment, even when a nitride-related conductive material such as titanium aluminum nitride is used as the material of the hydrogen permeation preventing coating film 16a, it is exhibited in the method for manufacturing the semiconductor device of the first embodiment. The effect is exhibited as it is.
[0094]
Here, hysteresis characteristics between the semiconductor device of the present embodiment and the conventional semiconductor device will be described with reference to FIG. FIG. 8 compares the hysteresis characteristics of the capacitive elements in the semiconductor device of this embodiment and the conventional semiconductor device.
[0095]
In FIG. 8, a dotted line curve B1 indicates the hysteresis characteristic of the conventional semiconductor device, and a broken line curve B2 indicates Al as the hydrogen permeation preventing coating film 16a in the semiconductor device of this embodiment. ₂ O _Three The hysteresis characteristic when using is shown. The value of 2Pr in the conventional semiconductor device is about 5 μC / cm. ² It is. In the semiconductor device of this embodiment, Al is used as a material for the hydrogen permeation prevention coating film 16a. ₂ O _Three Is used, the value of 2Pr is about 18 μC / cm. ² This value is higher than the value in the conventional semiconductor device. That is, when W is deposited to form the wiring plug 120a, the inner wall of the contact hole 18 and the second interlayer insulating film 17 are covered with a titanium aluminum nitride film 19, and further on the inner wall of the contact hole 8. This is because the amount of hydrogen reaching the capacitive insulating film 13a is reduced by covering the capacitor plug with the hydrogen permeation preventing layer 9a for capacitor plug.
[0096]
On the other hand, in FIG. 4, a solid line curve B3 shows hysteresis characteristics when titanium aluminum nitride is used as the material of the hydrogen permeation preventive coating layer 16a in the semiconductor device of this embodiment. In this case, the value of 2Pr is about 20.5 μC / cm. ² And the above Al ₂ O _Three It can be seen that the hysteresis characteristics are further improved as compared with the case of using. The reason is as already described in the column of the first embodiment.
[0097]
Moreover, the value of 2Pr in this embodiment is that the hydrogen permeation preventing coating layer 16a is Al. ₂ O _Three Is approximately 18 μC / cm ² And about 20.5 μC / cm for titanium aluminum nitride ² It is. The respective values are higher than the respective values in the first embodiment. (The value of 2Pr in the first embodiment is about 15 μC / cm for the former. ² The latter is about 17.5 μC / cm ² It is. ) In the process of depositing W to form the wiring plug 20a, the inner wall of the contact hole 8 in addition to the inner wall of the contact hole 18 is covered with a titanium aluminum nitride film, thereby capacitively insulating the path D. This is because the amount of hydrogen entering the film 13a can be further reduced.
[0098]
(Other embodiments)
In the first and second embodiments, the upper electrode 14a extends in a strip shape and is shared by a plurality of cells. However, in the present invention, the upper electrode is composed of one cell, and the upper electrode and the capacitor insulator , A contact to the upper electrode may be formed for each capacitive element composed of the lower electrode. The semiconductor device in that case will be described below with reference to FIG.
[0099]
FIG. 9 is a cross-sectional view showing the structure of a semiconductor device in which contacts for connecting an upper electrode and an external circuit are formed in each capacitor element in the semiconductor device of the present invention. The features of the semiconductor device shown in FIG. 9 include the following points. In addition to the structure of the semiconductor device of the first embodiment, a contact hole 22 that penetrates through the second interlayer insulating film 17 and reaches the hydrogen permeation preventing coating layer 16a is formed. An upper electrode hydrogen permeation preventive layer 23a covering the inner surface of the contact hole 22 and a plug 24a filling the contact hole 22 are provided thereon. The hydrogen permeation preventing coating layer 16a and the upper electrode hydrogen permeation preventing layer 23a are made of a conductive material such as titanium aluminum nitride, titanium nitride or tantalum nitride. The plug 24a and the upper electrode 14a are electrically connected by the transmission preventing layer 23a.
[0100]
In FIG. 9, the upper electrode contact is formed in addition to the structure of the semiconductor device of the first embodiment. However, the upper electrode contact is similarly formed in addition to the structure of the semiconductor device of the second embodiment. Can be formed.
[0101]
In the above embodiment, titanium aluminum nitride is used as the material of the hydrogen permeation preventive layer 11a for the lower electrode. However, in the present invention, the material of the hydrogen permeation preventive layer 11a for the lower electrode is nitrided of a conductive nitride-based material. Titanium, tantalum nitride, or the like may be used.
[0102]
In the above embodiment, titanium aluminum nitride is used as the material for the hydrogen permeation prevention coating film, the wiring plug coating layer 19a, and the capacitor plug hydrogen permeation prevention layer 9a. However, in the present invention, the hydrogen permeation prevention coating film is used. The material of the covering film, the hydrogen permeation preventive layer 19a for the wiring plug, and the hydrogen permeation preventive layer 9a for the capacitor plug may be a nitride material such as titanium nitride, tantalum nitride, or silicon nitride.
[0103]
In the above embodiment, the capacitor insulating film 13a is made of ferroelectric Sr. ₂ Bi ₂ (Ta _2-x Nb _x ) O ₉ However, in the present invention, other ferroelectric materials or high dielectric materials may be used. Specific materials for the capacitor insulating film 13a include strontium titanate film, barium strontium titanate film, tantalum oxide film, lead zirconate titanate film, lead lanthanum zirconate titanate film, tantalum oxide film and silicon nitride film. And the like.
[0104]
Note that examples of the semiconductor substrate on which the semiconductor layer 1 of the present invention is formed include a Si substrate and an SOI substrate.
[0105]
In the above-described second embodiment, the capacitor plug hydrogen permeation preventive layer 9a and the wiring plug hydrogen permeation preventive layer 19a are formed. However, in the present invention, only the capacitor plug hydrogen permeation preventive layer 9a is formed. It may be formed.
[0106]
In the above embodiment, the upper electrode 14a is a cell plate. However, in the present invention, the lower electrode is a large cell plate, and the upper electrode is connected to the impurity diffusion layer of the memory cell transistor via a wiring. It may have a structure.
[0107]
【The invention's effect】
According to the semiconductor device and the manufacturing method thereof in the present invention, the wiring plug for filling the contact hole is formed after the inner wall of the contact hole is covered with the hydrogen permeation preventive layer. As a result, even when the wiring plug is formed in a high-concentration hydrogen atmosphere, the amount of hydrogen diffused into the capacitor insulating film in the capacitor can be reduced, so that deterioration of the characteristics of the capacitor can be prevented.
[0108]
Furthermore, since the material used for the hydrogen permeation prevention layer covering the upper surface and the side surface of the capacitor element can be replaced with a material that can be etched more easily, the characteristics of the capacitor element can be further improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention.
FIGS. 2A to 2H are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a first embodiment of the present invention. FIGS.
FIG. 3 is a cross-sectional view showing a hydrogen diffusion path when a W film for forming a wiring plug is formed by tungsten CVD in the step shown in FIG.
FIG. 4 is a diagram comparing hysteresis characteristics of the semiconductor device according to the first embodiment of the present invention and a conventional semiconductor device.
FIG. 5 is a cross-sectional view showing a structure of a semiconductor device according to a second embodiment of the present invention.
FIGS. 6A to 6H are cross-sectional views illustrating manufacturing steps of a semiconductor device according to a second embodiment of the present invention. FIGS.
7 is a cross-sectional view showing a hydrogen diffusion path when a W film for a wiring plug is formed by a tungsten CVD method in the step shown in FIG. 6G.
FIG. 8 is a diagram comparing hysteresis characteristics of the semiconductor device according to the first embodiment of the present invention and a conventional semiconductor device.
FIG. 9 is a cross-sectional view showing a structure of a semiconductor device according to another embodiment of the present invention.
FIG. 10 is a cross-sectional view showing the structure of a conventional semiconductor device.
FIGS. 11A to 11H are cross-sectional views showing a manufacturing process of a conventional semiconductor device. FIGS.
12 is a cross-sectional view showing a hydrogen diffusion path when a W film for a wiring plug is formed by tungsten CVD in the step shown in FIG.
[Explanation of symbols]
1 Semiconductor substrate
2 Gate oxide film
3 Gate electrode
4 Impurity diffusion layer
5 Memory cell transistors
6 Interlayer insulation film
7 Al ₂ O _Three film
7a Underlayer for preventing hydrogen permeation
8 Contact hole
9 Titanium aluminum nitride
9a Hydrogen permeation prevention layer for capacitor plug
10 W film
10a Capacitor plug
11 Titanium aluminum nitride film
11a Lower electrode hydrogen permeation prevention layer
12 Pt film for lower electrode
12a Main part of lower electrode
13a capacitive insulating film
14 Pt film for upper electrode
14a Upper electrode
15 Capacitance element
16 Al ₂ O _Three film
16a Coating layer for preventing hydrogen permeation
17 Second interlayer insulating film
18 Contact hole
19 Titanium aluminum nitride film
19a Hydrogen permeation prevention layer for wiring plug
20 W film
20a Plug for wiring
21 Wiring layer
22 Contact hole
23a Hydrogen permeation preventive layer for upper electrode
24a plug

Claims

A transistor having a gate electrode formed on a semiconductor substrate and first and second impurity diffusion layers formed in regions on both sides of the gate electrode in the semiconductor substrate;
A first interlayer insulating film covering the transistor;
An upper electrode; a lower electrode; and a capacitive insulating film interposed between the upper electrode and the lower electrode. The upper electrode or the lower electrode is formed on the first interlayer insulating film. A capacitive element connected to the first impurity diffusion layer of the transistor;
The second interlayer insulating film covering the first interlayer insulating film and the capacitive element, the first interlayer insulating film, and the second interlayer insulating film are penetrated to reach the second impurity diffusion layer of the transistor. A first contact hole;
A hydrogen permeation preventive layer for a wiring plug having a hydrogen permeation preventive function, covering the inner surface of the first contact hole;
A wiring plug provided on the hydrogen permeation preventing layer for the wiring plug and filling the first contact hole ;
The lower part of the lower electrode is a hydrogen permeation preventing layer for the lower electrode,
An underlayer for preventing hydrogen permeation made of an insulating material interposed between the lower electrode hydrogen permeation preventing layer and the capacitive insulating film and the first interlayer insulating film;
A hydrogen permeation preventing coating layer that covers the upper electrode and contacts the hydrogen permeation preventing underlayer;
The semiconductor device, wherein the hydrogen permeation preventing coating layer is made of titanium aluminum nitride, titanium nitride or tantalum nitride .

The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the wiring plug hydrogen permeation preventive layer is made of at least one of titanium aluminum nitride, titanium nitride, and tantalum nitride.

The semiconductor device according to claim 1 or 2,
A second contact hole penetrating through the first interlayer insulating film and reaching the first impurity diffusion layer of the transistor;
A hydrogen permeation prevention layer for a capacitor plug having a hydrogen permeation prevention function, covering the inner surface of the second contact hole;
A capacitor plug that is provided on the hydrogen permeation preventive layer for the capacitor plug and fills the second contact hole;
The semiconductor device, wherein the capacitor plug is in contact with the lower electrode.

The semiconductor device according to claim 3.
The semiconductor device according to claim 1, wherein the hydrogen permeation preventing layer for the capacitor plug is made of at least one of titanium aluminum nitride, titanium nitride, and tantalum nitride.

In the semiconductor device according to any one of claims 1 to 4 ,
The capacitor insulating film is a ferroelectric material having a bismuth layered perovskite structure such as bismuth strontium tantalate, lead zirconate titanate, lead lanthanum zirconate titanate, strontium titanate, barium strontium titanate, A semiconductor device formed of at least one of tantalum oxides.