[go: up one dir, main page]

JP4277030B2 - 通信制御システム - Google Patents

通信制御システム Download PDF

Info

Publication number
JP4277030B2
JP4277030B2 JP2006180643A JP2006180643A JP4277030B2 JP 4277030 B2 JP4277030 B2 JP 4277030B2 JP 2006180643 A JP2006180643 A JP 2006180643A JP 2006180643 A JP2006180643 A JP 2006180643A JP 4277030 B2 JP4277030 B2 JP 4277030B2
Authority
JP
Japan
Prior art keywords
data
output
input
diagnostic
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006180643A
Other languages
English (en)
Other versions
JP2008009792A (ja
Inventor
雅一 石川
明 阪東
雅裕 白石
正光 小林
康幸 古田
明弘 小野塚
真 小倉
英二 小林
覚 船木
敬 梅原
直也 益子
裕介 関
辰幸 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Solutions Ltd
Original Assignee
Hitachi Ltd
Hitachi Information and Control Solutions Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Information and Control Solutions Ltd filed Critical Hitachi Ltd
Priority to JP2006180643A priority Critical patent/JP4277030B2/ja
Priority to US11/768,241 priority patent/US7873871B2/en
Priority to CA2592625A priority patent/CA2592625C/en
Priority to CN2007101273133A priority patent/CN101110717B/zh
Publication of JP2008009792A publication Critical patent/JP2008009792A/ja
Application granted granted Critical
Publication of JP4277030B2 publication Critical patent/JP4277030B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0229Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions knowledge based, e.g. expert systems; genetic algorithms
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0262Confirmation of fault detection, e.g. extra checks to confirm that a failure has indeed occurred

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Hardware Redundancy (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、通信制御システに係り、特に、高信頼を必要とし、中央演算処理装置による複数の入力装置および出力装置の故障検出および故障検出機能の診断に好適な通信制御システに関する。
エレクトロニクス・情報分野の技術進歩,単一装置に求められる機能の複雑化・複合化が原動力となってプログラマブル電子装置の適用範囲は広がり、同時にプログラマブル電子制御装置に求められる信頼性も高まっている。
近年、プラントの大規模化・統合化が進み、また高度に自動化されたプラント操業が行われている中で、国際的な安全規格の波及や熟練者不足という問題もあり、従来から築き上げた安全対策の上に、更なる安全性向上が必要な状況になりつつあり、事故の発生や被害の拡大をそれぞれの階層で防ぐことや緩和することが重要視されてきている。
プラント制御装置において上記機能安全規格を満たすためには、異常を検知した場合に、確実に動作することが要求され、万が一故障した場合でも、プロセスを安全側へ停止させることが求められ、機能安全システムは、制御システムとは異なる「安全性」重視の特別な設計を要求される。このような安全性重視の技術は、例えば、特開平6−290066号公報に記載されている。
プログラマブル電子制御装置においては、ハードウェアの故障検出率を向上することが要求され、これを満たすために様々な自己診断機能を実装することが通例である。一方で、これらの追加された自己診断機能が確実に動作することの確認が要求されており、入力装置および出力装置にマイクロプロセッサを搭載して自己診断機能の健全性の確認を実施するなどの施策が行われている。
特開平6−290066号公報
プログラマブル電子制御装置の自己診断機能については、例えば、複数のプロセッサを用いた出力照合と、中央演算処理装置と入出力装置間のバスの固着を検出手段,手法が検討されている。また、中央演算処理装置から入力装置および出力装置間に中継の通信制御装置が接続された場合の中央演算処理装置と入出力装置の末端でのデータ通信の信頼性の向上を図ってることが検討されている。中央演算処理装置と入力装置および出力装置間を接続するバスの固着の診断を行う手段,手法を述べており、中央演算処理装置と入出力装置間の通信路の健全性を確認することにより、装置の安全性を向上させることが検討されている。
機能安全において、プログラマブル電子制御装置に対しては装置が正常に動作していることを確認するために、自己診断機能を装置内部に実装し、万が一装置が故障しても装置が危険な状態にならないようにする必要がある。一方で、追加した自己診断機能に故障が生じ、本来検出すべき故障が検出できず、制御対象が危険な状態に遷移する可能性が生じるため、自己診断機能の故障が制御対象を危険な状態に遷移しないことの検討も必要となる。プログラマブル電子制御装置における自己診断機能の故障検出は、マイクロプロセッサによって入力装置および出力装置の自己診断検出機能を動作させ、自己診断機能が機器の正常および異常を確実に検出することを確認する手法が一般的に実施されている。自己診断機能の健全性の確認をするためにマイクロプロセッサを使用する利点は故障注入のタイミングや故障注入パターンなどをソフトウェアで任意に設定できる点にある。
しかしながら、制御システムで最も多く使用される入力装置および出力装置にマイクロプロセッサを実装することは、コストの増大と機器の複雑性を招き、また各装置で個別に自己診断および故障注入テストを起動すると、制御対象への入出力の同時性,定刻性を保つことが難しくなる問題がある。
本発明の目的は、コストの増大と機器の複雑性を抑えつつも、制御対象への入出力の同時性,定刻性を向上して、機器の診断が可能な通信制御システを提供することにある。
上記目的を達成するために、本発明は、通信回線を介して送られたデータを制御対象に転送するか、或いは、制御対象のデータを受けて通信回線を介してデータを送るかの少なくとも一方の動作を行う接続装置を有し、接続装置は、通信回線からのデータを受信する受信部と、受信部で受信した所定のデータと、所定のデータと相関するデータとを照合して照合結果情報を生成する照合部を有し、照合結果情報は送信部を介して送信されるものであって、照合結果情報を受信して該情報に基づいて異常判断する異常判断装置を有するように構成した。
あるいは、通信回線を介して送られたデータを制御対象に転送するか、或いは、制御対象のデータを受けて通信回線を介してデータを送るかの少なくとも一方の動作を行う接続装置を有し、接続装置は、データを記憶する記憶部を有し、所定のデータを記憶部に記憶するように構成され、診断指令を受けた場合、記憶部に入力されるデータと、記憶されたデータとを照合し、照合結果情報を送信するように構成した。
具体的には、中央演算処理装置に実装されたマイクロプロセッサを入力装置および出力装置の自己診断機能のテスト(診断テスト)用プロセッサとして兼用し、中央演算処理装置で複数の入力装置および出力装置の自己診断機能のテストを実施することにより、中央演算処理装置に接続される入力装置および出力装置へのマイクロプロセッサ実装の必要性を排除し、中央演算処理装置のマイクロプロセッサからの指示で入力装置および出力装置の診断テストを起動し、結果を中央演算処理装置のマイクロプロセッサで判断することを基本構成とし、中央演算処理装置が複数の入力装置および出力装置の診断テストを1台毎に巡回しておこなう。
また、入力装置および出力装置が自己診断を行う場合の入力および出力の診断基準信号と、制御対象からの入力または出力とテストパターンを切替えるための切替器,入力または出力が診断基準信号と一致していることを確認するための比較器,比較器への入力を診断基準信号または中央演算処理装置からのテストパターンのどちらかに切替えるための切替器から構成される。
さらに、マイクロプロセッサを有する中央演算処理装置と入力装置および出力装置が入出力バスで接続され、入力装置および出力装置は次に示す3つの動作モード、制御対象からの入力を取込み中央演算処理装置に伝送する、あるいは演算制御装置から制御対象に出力指示をする通常動作モードと、入力装置あるいは出力制御装置が自身の自己動作の健全性を確認する自己診断モードと、中央演算処理装置のマイクロプロセッサから入出力バスを介して入力装置および出力装置にテストパターンを送信し、入力装置および出力装置内部に比較器で診断基準信号とテストパターンを比較照合させ、自己診断機能が正常,異常を、中央演算処理装置のマイクロプロセッサが入力装置および出力装置の自己診断機能の健全性を確認する診断テストモードを有し、入力装置および出力装置は上記の3つの動作モードを中央演算処理装置からの指示に従って切替えるように構成し、中央演算処理装置に実装されたマイクロプロセッサを入力装置および出力装置の自己診断機能の健全性の確認用のプロセッサとして兼用することにより、入力装置および出力装置の回路を複雑にせず、装置としての信頼性を向上するとともに、中央演算処理装置で自己診断および故障注入テストを実行するスケジュールを任意に設定することが可能な構成とした。
中央演算処理装置と入力装置あるいは出力装置の距離が離れている場合、中央演算処理装置と入力装置あるいは出力装置の間に通信制御装置を設けてシリアル通信で入力装置および出力装置の自己診断の起動、自己診断機能の健全性チェックをすることも可能である。この場合、中央演算処理装置から入力装置および出力装置に送信した診断動作設定が正常に書き込まれたかを確認してから自己診断および自己診断機能の健全性チェックを起動するために、中央演算処理装置は入力装置および出力装置の診断動作設定をリードバックし、指示した設定値と同一であることが確認できた場合のみ、自己診断機能および自己診断機能の健全性チェックを起動する。
本発明によれば、入力装置および出力装置の回路構成を複雑にすることなく、機器の故障診断機能を向上することが可能となる。また、制御対象からの入力の取込み、演算処理,制御対象への出力制御を行う中央演算処理装置内部のマイクロプロセッサを入力装置および出力装置の自己診断機能の健全性チェックをすることが可能である。
以下、本発明を実施するための最良の形態を図面を用いて説明する。
まず、第1の図1から図12を用いて詳細に説明する。
図1に本実施例の概略のシステム構成図を示す。本システムはマイクロプロセッサを有する中央演算処理装置1と入力装置I1からInまたは出力装置Q1からQmあるいはその両方を備え、中央演算処理装置1と入力装置I1からInおよび出力装置Q1からQmの間はパラレル入出力バス6で接続され、データの送受信を行い制御対象16からの入力取込み,演算,制御対象16への出力を行っている。ここで中央演算処理装置1に通信路6を介して接続される入力装置および出力装置は複数であってもよい。また、パラレル入出力バス6は伝送の高速化のためパラレルバスを想定しており、中央演算処理装置1は入力装置2、および出力装置3に直接データの送受信を行うことができ、定時性,定刻性を確保できるように構成される。さらに、中央演算処理装置1と入力装置2および出力装置3との間にパラレル入出力バス6の信号線の固着故障を検出するための診断(以降バス診断と称す)を中央演算処理装置1の指示により起動し、中央演算処理装置1がパラレル入出力バス6に送出したテストパターンを入力装置2および出力装置3が受信し、受信したパターンをパラレル入出力バス6とは別の通信を使って中央演算処理装置1に返信する。中央演算処理装置1は、自身の送出したテストパターンと入力装置2および出力装置3から返信されたパターンを比較照合してパラレル入出力バス6の固着故障の有無を検出できるように構成されている。
図2から図4に入力装置2の詳細ブロック図を示す。図2から図4の回路ブロックは同一であり、動作モードにより、図を分けている。図2は入力装置2が制御対象16からの入力を取込む動作モード(以降入力取込みモード)を表し、切替器11は制御対象16からの入力データ17、切替器12は信号入力回路の出力20に接続される。図3は入力装置2の入力診断回路14の診断を行う診断テストモードを表し、図4は入力装置2の信号入力回路10の診断を行う自己診断モードでの切替器11および12の位置を示している。
入力装置2は制御対象16からの入力データ17を通信路6を通じて中央演算処理装置1に伝えるための信号入力回路10と、信号入力回路10の健全性を確認する自己診断モードにおいて制御対象16からの入力データ(あるいは入力信号とも称す)17の代わりに入力診断用基準信号18を入力するための入力診断用の基準信号源13と、制御対象
16からの入力データ17と入力診断用基準信号18とのどちらか一方を選択し信号入力回路10に入力するための切替器11と、信号入力回路10の健全性を確認するための入力診断回路14,入力診断用基準信号18と制御対象16からの入力データ17を比較チェックするための比較器15と、制御対象16からの入力データ17と中央演算処理装置1からのテストパターン21のどちらか一方を選択して比較器15へ入力する切替器12を有する。信号入力回路10は入力された信号を切替器12を通して入力診断回路14に送出する。入力診断回路14内部には入力装置2の診断動作および診断テスト動作および、制御対象16からの入力取込みおよび出力指示の許可・停止の設定を記憶するための動作設定レジスタ8を設けており、各動作の起動の許可・停止は中央演算処理装置1から指示される。図10に動作設定レジスタ(診断設定レジスタ)8,9の詳細と動作モードの起動許可・停止の動作を示す。前記の3つの動作は中央演算処理装置1が通信路6を介して入力装置2に送信する起動信号7で起動され、起動される動作モードは動作設定レジスタ8で起動を許可をされたモードのみに限定される。また、中央演算処理装置1からの起動信号7で動作が起動されると、動作設定レジスタ8の診断完了フラグがクリアされるように回路が構成されている。図10では診断動作の起動は診断起動信号7でのみ行われているが、図11に示すように診断起動信号7のとは別に、機能選択信号を別に設けることで、診断起動信号7にノイズが混入した場合や信号レベルに固着が生じた場合の装置の誤動作を防ぐことができる。
先ず、図2を用いて入力装置2が制御対象16からの入力データ17を取込む入力取込み動作について説明する。入力装置2は中央演算処理装置1からパラレル入出力バス6および信号線(制御信号入力)25を経由して動作設定レジスタ8に入力取込み動作の起動許可を設定され、起動信号7を受信することで、制御対象16からの入力取込み動作を開始する。図中、太線で入力取込みの信号の流れを示す。制御対象16からの入力データ
17は切替器11を経由して信号入力回路10の内部の入力データレジスタ28に格納される。切替器11および12の接続切替えは入力診断回路14からの切替器制御信号27によって行われる。制御対象16からの入力データ17を信号入力回路10内部の入力データレジスタへの格納が終了した時点で、入力診断回路14は動作設定レジスタ8に入力取込み完了を報告し、動作設定レジスタ8は動作完了フラグ26をパラレル入出力バス6に出力して中央演算処理装置1へ制御対象16からの入力信号取込みが完了したことを報告する。中央演算処理装置1は入力装置2からの動作完了フラグ(入力取込み完了フラグ)26を受信し、入力装置2の信号入力回路10内の入力データレジスタから入力データを読込む。入力データレジスタ28のデータは信号入力回路10からの信号線(信号入力回路出力)23を経由してパラレル入出力バス6に出力され、中央演算処理装置1に送られる。
入力取込み動作時は、自己診断機能,自己診断機能のテストは行われず、切替器12は信号入力回路10からの出力20に接続される。
次に、図4を用いて自己診断動作について説明する。入力取込み動作と同様に、入力装置2は中央演算処理装置1からパラレル入出力バス6および信号線(制御信号入力)25を経由して動作設定レジスタ8に自己診断動作の起動許可を設定され、起動信号7を受信することで、自己診断動作を開始する。図2の入力取込み動作との相違は切替器11および12の接続と比較器15の動作である。入力診断回路14は切替器11を制御して入力診断用基準信号源13からの入力診断用基準信号18を信号入力回路10の入力データレジスタ28に格納し、同時に切替器12を制御して比較器15の一方の入力22に信号入力回路10の出力20に接続する。ここで、信号入力回路10の出力20は入力診断用基準信号18を信号入力回路10を通した出力で、信号入力回路10が正常に動作していれば、同一のデータとなるように回路が構成されている。比較器15のもう一方の入力には入力診断用基準信号出力18が接続され、比較器15は信号入力回路10からの出力20と入力診断用基準信号が一致していることを確認し、不一致であれば、信号入力回路10に異常が発生しているものと判断し、通信路6を介して中央演算処理装置1に結果出力
(異常検出)24を報告する。同時に入力診断回路14は動作設定レジスタ8に自己診断完了を報告し、動作設定レジスタ8は動作完了フラグ26をパラレル入出力バス6を介して中央演算処理装置1に送信する。
比較器15は複数のビットから構成されるものであって、デジタル信号を扱う場合には2つの比較対象が完全に一致することで一致と判断するように構成される場合と、アナログ信号をデジタル変換値を比較するような場合のように、2つの比較対象の差が予め定められた範囲にあることをもって一致と判断するように構成される場合とがある。
次に、図3を用いて診断テストの動作について説明する。入力装置2は中央演算処理装置1からパラレル入出力バス6および信号線(制御信号入力)25を経由して動作設定レジスタ8に診断テスト動作の起動許可を設定され、起動信号7を受信することで、診断テスト動作を開始する。
診断テスト動作時、入力診断回路14の比較器15の一方の入力は入力診断用基準信号18に接続され、比較器15のもう一方の入力は切替器12で中央演算処理装置からのテストパターン21に切替えられる。中央演算処理装置1は、テストパターン21を入力診断用基準信号と同一データを送り、比較器15での比較結果が一致となることを比較器からの結果出力24で確認することにより、比較器15が比較対象の一致を正しく判断することを確認し、さらに、テストパターン21を入力診断用基準信号18とは異なるデータとすることで、比較器15に意図的に不一致を検出させ、同様に結果出力である出力信号24で比較器15が比較対象の不一致を確実に検出することを確認する。入力診断回路
14は比較器15の結果出力24をパラレル入出力バス6に出力すると同時に、動作設定レジスタ8に自己診断完了を報告し、動作設定レジスタ8は動作完了フラグ26をパラレル入出力バス6を介して中央演算処理装置1に送信する。
中央演算処理装置1は入力装置2からの比較器の結果出力24を確認し、結果出力24が一致で返ってくることを期待している場合に結果が不一致である場合、不一致を期待している場合に結果が一致である場合は入力診断回路14に異常が発生していると認識する。
複数の動作モードが起動許可された場合、中央演算処理装置1で予め定義された順序に従って各モードが実行されるように構成される。図13に各動作モードの実行順序のタイムチャートを示す。図に示すように、診断テスト,自己診断,入力取込み(出力装置の場合は出力開始)の順となっている。
また、図8に示すように、診断情報レジスタ29を設け、レジスタ内部に診断内容や診断時間などを保持しておき、これらの情報を中央演算処理装置1が読取り、自己診断および診断テストのスケジュールを決定することが可能である。
次に、図5を用いて出力装置3の構成について説明する。出力装置3は、中央演算処理装置1から制御対象16への出力データ42を実際の制御対象16へ出力する信号出力回路30と、信号出力回路30の健全性を確認する自己診断動作において制御対象16への出力42の代わりに診断用の基準信号を出力するための出力診断用基準信号源36とその出力である出力診断用基準信号42と、制御対象16への出力データ47と出力診断用の基準信号43とのどちらか一方を選択し信号出力回路30に入力するための切替器33と、信号出力回路30の健全性を確認するための出力診断回路34と、制御対象16への出力を保持するための出力保持回路52と、出力診断用基準信号43テストパターンと制御対象16への出力データ46および47と出力指示データ44を比較チェックするための比較器35と、制御対象16への実際の出力データ47(出力保持回路出力)と信号出力回路の出力データ46の何れか一方を選択し、出力診断回路34の比較器35へ入力するための切替器31と、制御対象16への出力データ47と中央演算処理装置1からの故障注入データ41とのどちらか一方を選択して比較器35へ入力する前記とは別の切替器
32を有し、信号出力回路30の内部には制御対象への出力データを保持するための出力データレジスタ56と、制御対象16への出力データ47を保持するためのリードバックレジスタ55を設けている。
図5を用いて、出力装置3が中央演算処理装置1から制御対象16に出力を行う出力動作について説明する。中央演算処理装置1から出力装置3に対しパラレル入出力バス6を経由して出力データ42を切替器33を通して信号出力回路30に送り、信号出力回路
30内の出力データレジスタ56に格納する。出力装置3は中央演算処理装置1からパラレル入出力バス6および信号線50を経由して動作設定レジスタ8に出力開始の起動許可を設定され、起動信号7を受信することで、信号出力回路の出力データレジスタに設定された値を、出力データ46および出力保持回路52を経由して、制御対象16へ出力する(出力データ47)。
図に示すように、出力診断回路34は切替器31,32および33を切替器制御信号
37で切替え、比較器35への一方の入力を制御対象16への出力データ47に接続し、もう一方の入力を中央演算処理装置1からの出力データ42に接続し、中央演算処理装置1からの指示どおりの値が制御対象16に出力されているかのリードバックチェックを行い同時にリードバックした出力データ47を信号出力回路内のリードバックレジスタ55に格納する。出力診断回路34は制御対象16に中央演算処理装置1から指示された値を出力し、出力データ47のリードバックチェックが完了した時点で動作設定レジスタ9に出力完了を報告し、動作設定レジスタ9は動作完了フラグ51をパラレル入出力バス6に出力して中央演算処理装置1に処理が完了したことを連絡する。
次に、図7を用いて出力装置3の自己診断動作について説明する。出力装置3は中央演算処理装置1からパラレル入出力バス6および信号線50を経由して動作設定レジスタ8に自己診断の起動許可を設定され、起動信号7を受信することで自己診断を開始する。
出力診断回路34は切替器33および切替器32を制御して信号出力回路30への入力44および出力診断回路34の内部にある比較器35の一方の入力45に出力診断用基準信号43を入力し、同時に切替器31を制御して、比較器35のもう一方の入力48に信号出力回路30の出力データ46を入力する。出力データ46は信号出力回路30の出力データレジスタ56に格納された出力診断用基準信号43であり、信号出力回路30が正常に動作していれば、出力データ46と出力診断基準信号は一致している。比較器35は出力診断用基準信号43と出力データ46とを比較照合し、両者が一致していれば信号出力回路30は正常と判断し、不一致であれば信号出力回路30に異常が発生したものとし、比較結果出力49をパラレル入出力バス6を通じて中央演算処理装置1に送信する。出力診断回路34は比較器35での比較照合が完了した時点で、動作設定レジスタ9に自己診断完了を報告し、動作設定レジスタ9は動作完了フラグ51をパラレル入出力バス6に出力し、自己診断が完了したことを中央演算処理装置1に連絡する。
出力装置3の自己診断動作において、自己診断期間中は、出力診断用基準信号43が制御対象16に出力されないようにするため、出力保持回路52が自己診断中は中央演算処理装置1から指示された出力を保持するように構成されている。
次に、図6を用いて出力装置3の診断テストの動作について説明する。出力装置3は中央演算処理装置1からパラレル入出力バス6および信号線50を経由して動作設定レジスタ8に診断テストの起動許可を設定され、動作起動を示す起動信号7を受信することで診断テストを開始する。診断テストにおいても、出力診断回路34が切替器31,32および33の接続を切替器制御信号37で切替制御しているが、自己診断の動作と異なる点は切替器32において、比較器15への入力45を出力診断用基準信号43ではなく、中央演算処理装置1からのテストパターン41に接続している点である。比較器35のもう一方の入力には出力診断用基準信号43を信号出力回路30を経由して出力した出力データ46が入力される。出力データ46は図7で説明したように、出力診断用基準信号と同一データである。
中央演算処理装置1はテストパターン41として出力診断用基準信号43と同一のデータを送り、比較器35の2つの入力が一致と判定することを確認し、また、テストパターン42に出力診断用基準信号43と異なるデータを送り、比較器35に2つの入力が不一致と判定することを確認することにより、出力診断回路が正常に動作していることを確認する。
出力診断回路34は比較器35での比較照合が完了した時点で、動作設定レジスタ9に自己診断完了を報告し、動作設定レジスタ9は動作完了フラグ51をパラレル入出力バス6に出力し、自己診断が完了したことを中央演算処理装置1に連絡する。
出力装置3の診断テスト動作においても、診断テスト期間中は、出力診断用基準信号
43が制御対象16に出力されないようにするため、出力保持回路52が自己診断中は中央演算処理装置1から指示された出力を保持するように構成されている。
図9に示すように、出力装置3の内部に故障注入データレジスタ53を設け、中央演算処理装置1から予め設定することで、診断テストの実行毎に中央演算処理装置1から故障注入データを通信路6に出力せずに診断テストを行うことも可能である。さらに、診断情報レジスタ54を設け、レジスタ内部に診断内容や診断時間などを保持しておき、これらの情報を中央演算処理装置1が読取り、自己診断および診断テストのスケジュールを決定することが可能である。
図12に本実施例での中央演算処理装置(CPU),入力装置2,出力装置3の診断テスト,自己診断および制御対象16への信号の入出力動作のタイムチャートを示す。先ず、時刻T0において中央演算処理装置1(CPU)がパラレル入出力バス6に接続されたすべての入力装置および出力装置I1からIn,Q1からQmに対しバス診断を行い、時刻T1からT6で各入力装置および出力装置のレジスタに各々動作設定を行う。動作設定終了後、時刻T7において、中央演算処理装置1が入力装置I1に対し診断テストを起動する。前述したように、中央演算処理装置1は1回につき、1台の入力装置または出力装置の診断テストを行い、巡回ですべての入力装置および出力装置の診断テストを行う。時刻T8で入力装置および出力装置の自己診断を実施し、時刻T9で制御対象からの入力取込みおよび出力開始または出力更新を行う。時刻T10,T11で診断テスト対象の装置の指定および出力装置への出力指示値の変更などを行い、時刻T12以降では時刻T7からT11までの動作を繰り返す。
本発明の効果を表す第2の実施例について、図13から図14を用いて説明する。図
13に示すように、実施例1との相違点は、中央演算処理装置1と入力装置2および出力装置3とが通信制御装置4および通信制御装置5を経由して接続され、通信制御装置4および通信制御装置5の間の通信はシリアル回線を介してのメモリ転写、通信制御装置5と入力装置2および出力装置3との間の通信はパラレルパラレル入出力バス6でのメモリ転写で行われるところにある。中央演算処理装置1から入力装置2および出力装置3への送信データはいったん通信制御装置4内のメモリに蓄えられ、複数の入力装置および出力装置の送信データを1つのフレームに収めて、シリアル伝送路を介して通信制御装置5内のメモリに転写され、通信制御装置5によって送信先の入力装置2または出力装置3に分配される。入力装置2および出力装置3から中央演算処理装置1へのデータの送信も同様に通信制御装置5内部のメモリに蓄えられた後、複数の入力装置および出力装置のデータを1つのフレーム内に収め、シリアル伝送路を介して通信制御装置4内部のメモリに転写され、中央演算処理装置1へ送信される。このため、実施例1のパラレル入出力バス6で中央演算処理装置1と入力装置2および出力装置3が接続され中央演算処理装置から入力装置2および出力装置3に直接データの送受信を行う場合と違い、中央演算処理装置1は入力装置2および出力装置3への送信データが確実に届いたか否かを判断するために、送信先アドレスのデータをリードバックする必要がある。したがって、図14に示すように、中央演算処理装置1から入力装置2および出力装置3への自己診断および診断テストの起動手順は、動作設定レジスタ(診断設定レジスタ)8,9への自己診断および診断テスト起動の許可・停止の設定を行った後、送信先の装置の動作設定レジスタ(診断設定レジスタ)8,9のリードバックを行い、設定値が書き込まれているかを確認してから自己診断および自己診断機能の健全性チェックの起動を指示する。中央演算処理装置1が送信先の装置の動作設定レジスタ(診断設定レジスタ)8,9のリードバックデータと送信データの一致を確認した後、自己診断および診断テストの起動を通信制御装置4へブロードキャスト信号としてすべての入力装置2および出力装置3に伝達され、同時に起動されるように構成されている。入力装置2および出力装置3は起動指示された診断動作が終了すると診断設定レジスタに診断終了フラグを立て診断結果を診断結果レジスタに格納する。診断設定レジスタおよび診断結果のデータは通信制御装置5内部のメモリに転写され、シリアル回線を介して通信制御装置4内部のメモリに転写される。中央演算処理装置1は通信制御装置4内部のメモリに転写された入力装置2および出力装置3の診断設定レジスタおよび診断結果レジスタの値を読込み、診断設定レジスタの診断終了フラグを確認し、診断が終了している場合のみ診断結果レジスタの診断結果データを確認し、エラーが発生している場合、予め定義されたエラー処理を行う。
図14に本実施例における、中央演算処理装置1,通信制御装置P0,S1,S2および入出力装置の動作のタイムチャートを示す。時刻T0において中央演算処理装置(CPU)がバス診断動作を起動する。通信制御装置P0は通信制御装置S1およびS2に対し、バス診断の起動を伝達し、通信制御装置S1およびS2はそれぞれパラレル入出力バス6に接続された入力装置I1からIn、出力装置Q1からQmに対しバス診断を実行する。時刻T2からT9において中央演算処理装置1が通信装置P0,S1,S2を介して各入力装置および出力装置に対して動作設定を行い、入力装置および出力装置から設定値のリードバックを行い、設定が間違いなく実行されたことを確認する。時刻T10で中央演算処理装置1が診断テストの起動を指示し、通信制御装置P0,S1,S2を通じて入力装置I1からInおよび出力装置Q1からQmに指示が伝達され、診断テストの起動の許可をされた装置が診断テストを実行する。時刻T16で中央演算処理装置(CPU)が診断テストの結果を受信し、異常がなければ、時刻T17で入力装置および出力装置に自己診断および制御対象からの入力取込み、出力開始または更新を指示する。
本発明は、プラント制御に使われるプログラマブル電子制御装置において、装置を複雑化させることなく、且つ低コストで安全性を向上する手段,手法として利用される。
本発明の第1の実施例を示したブロック図。 本発明の入力装置の構成と通常入力動作を説明するブロック図。 本発明の入力装置の構成と診断テスト動作を説明するブロック図。 本発明の入力装置の構成と自己診断動作を説明するブロック図。 本発明の出力装置の構成と通常出力動作を説明するブロック図。 本発明の出力装置の構成と診断テスト動作を説明するブロック図。 本発明の出力装置の構成と自己診断動作を説明するブロック図。 本発明のズニの入力装置とは別の入力装置の攻勢を説明するブロック図. 本発明の図3の出力装置とは別の出力装置の構成を説明するブロック図。 本発明の診断動作の起動許可・停止動作を説明するブロック図。 起動許可・停止の代案の動作を説明するブロック図。 本発明の第1の実施例の動作を示すタイムチャート。 本発明の別の実施例を示したブロック図。 本発明の第2の実施例の動作を示すタイムチャート。
符号の説明
1…中央演算処理装置(CPU)、2…入力装置、3…出力装置、4,5…通信制御装置、6…パラレル入出力バス、7…起動信号、8,9…動作設定レジスタ、10…信号入力回路、11,12,31,32,33…切替器、13…入力診断用基準信号源、14…入力診断回路、15,35…比較器、16…制御対象、17…入力データ(制御対象からの入力)、18…入力診断用基準信号、19…信号入力回路入力、20…信号入力回路出力(比較器への出力)、21…中央演算処理装置1からのテストパターン、22,45,48…比較器入力、23…信号線(信号入力回路出力(通信路6への出力))、24…結果出力、25,50…信号線(制御信号入力)、26,51…動作完了フラグ、27…切替器制御信号、28,53…入力データレジスタ、29…診断情報レジスタ、30…信号出力回路、34…出力診断回路、36…出力診断用基準信号源、37…切替器制御信号、43…出力診断用基準信号、46…出力データ(信号出力回路30の出力)、47…出力データ(制御対象16への出力)、49…比較結果出力、52…出力保持回路、54…診断情報レジスタ、55…リードバックレジスタ、56…出力データレジスタ。

Claims (1)

  1. 通信回線を介して送られたデータを制御対象に転送するか、或いは、制御対象のデータを受けて前記通信回線を介して前記データを送るかの少なくとも一方の動作を行う接続装置、及び異常判断装置を有する通信制御システムであって、
    前記接続装置は、前記通信回線からのデータを受信する受信部と、前記受信データ或いは前記制御対象のデータを格納するデータレジスタと、前記通信回線を介して受信した診断動作許可データを格納する動作レジスタと、テスト用データを作成する診断用基準源と、入力される2つのデータを照合して同じデータであるかを示す照合結果情報を生成する照合部を有し、
    前記異常判断装置は、前記テスト用データと同じデータと、前記診断動作許可データとしての診断テスト指示情報を前記接続装置に送信し、さらに、前記診断動作許可データとしての自己診断指示情報を前記接続装置に送信し、
    前記接続装置は、前記動作レジスタに前記診断テスト指示情報が格納された場合に、前記診断用基準源からの前記テスト用データを前記照合部に出力すると共に、前記異常判断装置から送信された前記テスト用データと同じデータを前記照合部に出力し、
    前記接続装置は、前記動作レジスタに前記自己診断指示情報が格納された場合に、前記受信データ或いは前記制御対象のデータに代えて前記診断用基準源からのテスト用データを前記データレジスタに出力すると共に、前記診断用基準源からのテスト用データと前記データレジスタの格納データを前記照合部に出力し、
    前記接続装置は、前記照合結果情報を送信部を介して前記異常判断装置に送信し、
    前記異常判断装置は、前記受信した照合結果情報で前記照合されたデータが互いに異なっていることを示している場合に、異常と判断することを特徴とする通信制御システム。
JP2006180643A 2006-06-30 2006-06-30 通信制御システム Expired - Fee Related JP4277030B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006180643A JP4277030B2 (ja) 2006-06-30 2006-06-30 通信制御システム
US11/768,241 US7873871B2 (en) 2006-06-30 2007-06-26 Communication control system and communication control method
CA2592625A CA2592625C (en) 2006-06-30 2007-06-27 Communication control system and communication control method
CN2007101273133A CN101110717B (zh) 2006-06-30 2007-07-02 通信控制系统及通信控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180643A JP4277030B2 (ja) 2006-06-30 2006-06-30 通信制御システム

Publications (2)

Publication Number Publication Date
JP2008009792A JP2008009792A (ja) 2008-01-17
JP4277030B2 true JP4277030B2 (ja) 2009-06-10

Family

ID=38878502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180643A Expired - Fee Related JP4277030B2 (ja) 2006-06-30 2006-06-30 通信制御システム

Country Status (4)

Country Link
US (1) US7873871B2 (ja)
JP (1) JP4277030B2 (ja)
CN (1) CN101110717B (ja)
CA (1) CA2592625C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8140902B2 (en) * 2008-11-12 2012-03-20 International Business Machines Corporation Internally controlling and enhancing advanced test and characterization in a multiple core microprocessor
US8122312B2 (en) 2009-04-14 2012-02-21 International Business Machines Corporation Internally controlling and enhancing logic built-in self test in a multiple core microprocessor
JP2012079184A (ja) * 2010-10-04 2012-04-19 Mitsubishi Heavy Ind Ltd 制御装置および原子力発電プラント制御システム
CN102322890B (zh) * 2011-05-30 2013-11-20 三一重工股份有限公司 一种变送器故障诊断电路及方法
JP5783944B2 (ja) * 2012-03-28 2015-09-24 株式会社東芝 多重化制御システム
JP6235259B2 (ja) * 2013-07-17 2017-11-22 株式会社日立製作所 通信制御装置、通信制御方法及び通信制御システム
JP2017058901A (ja) * 2015-09-16 2017-03-23 株式会社東芝 入出力制御装置、入出力制御方法、および監視制御システム
JPWO2018122893A1 (ja) * 2016-12-26 2019-10-31 株式会社日立製作所 データアクセスシステムおよびデータアクセス方法
JP2018180999A (ja) * 2017-04-14 2018-11-15 ルネサスエレクトロニクス株式会社 検査システム、検査装置、及び検査方法
JP6771443B2 (ja) * 2017-09-21 2020-10-21 株式会社東芝 演算処理装置およびその方法
JP7059060B2 (ja) * 2018-03-16 2022-04-25 株式会社東芝 プラント制御装置用試験装置運用システム、およびプラント制御装置試験手順書自動生成方法
CN112462123B (zh) * 2020-11-12 2024-08-13 绵阳市维博电子有限责任公司 一种宽输入交直流电压隔离采集电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839745A (en) * 1984-06-25 1989-06-13 Kirsch Technologies, Inc. Computer memory back-up
NZ220423A (en) 1986-05-30 1989-07-27 Honeywell Bull Multiprocessor system; shared resource status appears on bus
US5274797A (en) * 1986-05-30 1993-12-28 Bull Hn Information Systems Inc. Multiprocessor system with centralized initialization, testing and monitoring of the system and providing centralized timing
JP3162514B2 (ja) * 1992-11-17 2001-05-08 富士通株式会社 マルチプロセス入力システム
JP3127941B2 (ja) 1993-04-06 2001-01-29 横河電機株式会社 二重化装置
US6160488A (en) * 1996-10-14 2000-12-12 Denso Corporation Anti-theft device using code type transponder
GB9818377D0 (en) * 1998-08-21 1998-10-21 Sgs Thomson Microelectronics An integrated circuit with multiple processing cores
SG80035A1 (en) * 1999-05-27 2001-04-17 Inst Of Microelectronics Viterbi decoding of punctured convolutional codes without real-time branch metric computation
GB2367220B (en) * 2000-09-22 2004-02-18 Mitel Semiconductor Ab Serialised test of parellel optical module
JP2003258833A (ja) 2002-02-28 2003-09-12 Kyushu Ando Denki Kk Lan間接続システムおよび方法
JP2005071196A (ja) * 2003-08-27 2005-03-17 Hitachi Ltd ディスクアレイ装置、及びその障害情報の制御方法
DE10353950C5 (de) * 2003-11-18 2013-10-24 Phoenix Contact Gmbh & Co. Kg Steuerungssystem
KR100677159B1 (ko) * 2004-12-15 2007-02-02 삼성전자주식회사 호스트 컴퓨터에서 외부장치의 진단 기능을 수행하는 방법및 장치
JP4349349B2 (ja) * 2005-08-30 2009-10-21 ソニー株式会社 データ送受信システム、送信装置、受信装置及びデータ送受信方法
KR100690274B1 (ko) * 2005-09-12 2007-03-09 삼성전자주식회사 다중 채널 직렬 통신을 위한 순환 중복 검사 장치 및 이를구비한 통신 시스템
JP2007200169A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd ストレージシステム及び記憶制御方法
JP2007317282A (ja) * 2006-05-24 2007-12-06 Fujitsu Ltd 記憶装置、自己診断制御装置および自己診断方法

Also Published As

Publication number Publication date
US20080016404A1 (en) 2008-01-17
CN101110717A (zh) 2008-01-23
US7873871B2 (en) 2011-01-18
CN101110717B (zh) 2013-03-27
JP2008009792A (ja) 2008-01-17
CA2592625A1 (en) 2007-12-30
CA2592625C (en) 2015-02-24

Similar Documents

Publication Publication Date Title
JP4277030B2 (ja) 通信制御システム
US7555680B2 (en) Distributed control apparatus
CN101405666B (zh) 用于验证安全通信部件安装位置的方法及控制和数据传送系统
US8335573B2 (en) Safety-oriented control system
US6704628B1 (en) Method for detecting errors of microprocessors in control devices of an automobile
CN101779193B (zh) 为至少一个微控制器单元提供容错的系统
US9128913B2 (en) Method and device for testing input/output interfaces of avionic modules of IMA type
JP2008009795A (ja) 診断装置,回線診断方法及び回線診断プログラム
CN111694702B (zh) 用于进行安全的信号操纵的方法和系统
CA2551433C (en) Sending device, receiving device, communication control device, communication system, and communication control method
JP5608409B2 (ja) 自己診断システム及び検査回路判定方法
JP3917860B2 (ja) 環状バスシステム等における安全なデータ送信を実行する回路
JP2007293678A (ja) 共用バス接続診断装置
JP2008134807A (ja) アクセス競合試験におけるアクセス競合発生システム
JP4812546B2 (ja) 送信装置,受信装置及び通信システム
JP7113728B2 (ja) 車両制御装置
KR101856065B1 (ko) Obd 테스트 장치 및 방법
JP2005510955A (ja) 中央処理装置を持つバスシステムにあるモジュールの誤りなしの機能を検査する方法及び対応するモジュール及び中央処理装置
JP4328969B2 (ja) 制御装置の診断方法
JPH04245309A (ja) 制御用ディジタルコントローラ
KR20160035531A (ko) 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치
JP6716429B2 (ja) 電子制御装置及びその診断方法
JP2002123408A (ja) プロシージャステップの処理方法および装置
WO2017033319A1 (ja) 制御システム
JPH01156683A (ja) 電子回路パッケージ自己診断方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Ref document number: 4277030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees