JP4276118B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4276118B2 JP4276118B2 JP2004102505A JP2004102505A JP4276118B2 JP 4276118 B2 JP4276118 B2 JP 4276118B2 JP 2004102505 A JP2004102505 A JP 2004102505A JP 2004102505 A JP2004102505 A JP 2004102505A JP 4276118 B2 JP4276118 B2 JP 4276118B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- epitaxial layer
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 230000015556 catabolic process Effects 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 76
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は静電破壊保護素子を備えた半導体装置に関し、特に大電流が流れた場合でも破損しない静電破壊保護素子を備えた半導体装置に関する。 The present invention relates to a semiconductor device including an electrostatic breakdown protection element, and more particularly to a semiconductor device including an electrostatic breakdown protection element that is not damaged even when a large current flows.
一般に半導体装置は、静電気による破壊を受けやすい。そのため、入出力電極と内部回路との間には、静電破壊保護素子を備えるのが一般的である(特許文献1参照)。 In general, semiconductor devices are easily damaged by static electricity. For this reason, an electrostatic breakdown protection element is generally provided between the input / output electrode and the internal circuit (see Patent Document 1).
この種の静電破壊保護素子の一例を図2(a)に示す。図2(a)において、1はP型半導体基板、2はコレクタ領域の一部を構成するN+型埋込層、3は分離領域の一部を構成するP+型埋込層、4はN型エピタキシャル層、5はLOCOS酸化膜、6はP+型埋込層3と共に分離領域を構成するP型拡散層、7はN+型埋込層2と共にコレクタ領域の一部を構成するN型コレクタ領域、8はP型ベース領域、9はN型エミッタ領域、10は酸化膜、11は層間絶縁膜、12a、12bはアルミニウム配線、13はP+型拡散層を示している。
An example of this type of electrostatic breakdown protection element is shown in FIG. In FIG. 2A, 1 is a P-type semiconductor substrate, 2 is an N + type buried layer constituting a part of the collector region, 3 is a P + type buried layer constituting a part of the isolation region, N-type epitaxial layer, 5 is a LOCOS oxide film, 6 is a P-type diffusion layer that forms an isolation region together with P + -type buried
図2(a)に示す静電破壊保護素子は、内部回路を構成するNPNバイポーラトランジスタと同時形成される。まず、P型半導体基板1上にコレクタ領域の一部を構成するN+型埋込層2と分離領域の一部を構成するP+型埋込層3を形成するため、イオン注入し、拡散を行う。その後、N型エピタキシャル層4を成長させ、N+型埋込層2とP+型埋込層3を形成する。N型エピタキシャル層4表面から不純物イオンを注入し、先に形成したP+型埋込層3に達するP型拡散層6を形成することで、分離領域を形成する。LOCOS酸化膜5を形成した後、コレクタ領域形成予定領域に不純物イオンを注入し、先に形成したN+型埋込層2に達するN型コレクタ領域7を形成し、コレクタ領域を形成する。次に表面に酸化膜10を形成する。ベース領域形成予定領域に不純物イオンを注入し、P型ベース領域8を形成する。同様に、エミッタ領域形成予定領域に、酸化膜10を通して不純物イオンを注入し、N型エミッタ領域9を形成する。P型ベース領域8に接続するベース取り出し領域を形成するため、不純物イオンを注入し、P+型拡散層13を形成する。層間絶縁膜11を形成した後、N型コレクタ領域7、N型エミッタ領域9、P+型拡散層13上の酸化膜10を除去し、N型コレクタ領域7に接続するアルミニウム配線12a、P型ベース領域8及びN型エミッタ領域9に接続するアルミニウム配線12bを形成する。アルミニウム配線12aは電源電圧電位(Vcc)に、アルミニウム配線12bは接地電位に接続し、静電保護素子を完成する。
The electrostatic breakdown protection element shown in FIG. 2A is formed simultaneously with the NPN bipolar transistor constituting the internal circuit. First, in order to form the N + type buried
このような構造の静電破壊保護素子では、N型コレクタ領域7を接続したアルミニウム配線12aに強い負電圧が印加した場合、N型エピタキシャル層4とP+型拡散層13とのPN接合の順方向に電流が流れ、電荷はP+型拡散層13とN型エミッタ領域9を短絡させて接地したアルミニウム配線12b側に排出される。この場合、PN接合は順方向特性となり、静電保護素子の破壊電流は十分大きく、PN接合に大電流が流れても、静電保護素子が破壊されることはない。
In the electrostatic breakdown protection element having such a structure, when a strong negative voltage is applied to the
一方、N型コレクタ領域を接続したアルミニウム配線12aに強い正電圧が印加した場合の電流電圧特性を図2(b)に示す。上述の負電圧が印加したときと異なり、印加電圧が上昇するに従い、PN接合の逆方向電流が徐々に増加し、N+型埋込層2に逆方向電流が流れ込み、電圧降下によって、P型ベース領域8の電位は上昇する。この電位が図2(b)のアバランシュ・ブレイクダウン現象を発生させる電圧V2に達すると、その瞬間、NPN型バイポーラトランジスタがオンし、P+型拡散層13とN型エピタキシャル層4間を大電流が通過し、接地に電荷を排出する構成となっている。
図2(a)に示す構造の静電破壊保護素子において、N型エミッタ領域9周囲の抵抗値が高く、電流が流れにくい。そのため、アバランシュ・ブレイクダウン現象が発生し大電流が通過するとき、N型エミッタ領域9周囲の電流通路で高熱が発生し、静電破壊保護素子が破壊してしまうという問題があった。静電破壊保護素子の破壊を防ぐため、エミッタ面積を大きくしても、N型エミッタ領域9周囲の抵抗値が高く、電流が流れにくく、静電破壊保護素子の破壊を防ぐことができなかった。そこで本発明は、大電流が発生しても破壊することのない静電破壊保護素子を備えた半導体装置を提供することを目的とする。
In the electrostatic breakdown protection element having the structure shown in FIG. 2A, the resistance value around the N-
上記目的を解決するため本発明は、一導電型のエピタキシャル層が形成された半導体基板上に、該半導体基板と前記エピタキシャル層との間の一導電型の埋込層と前記エピタキシャル層表面から前記埋込層に達する一導電型の拡散層で構成されるコレクタ領域と、前記エピタキシャル層表面に形成された逆導電型の拡散領域からなるベース領域と、該ベース領域表面に形成された一導電型の拡散領域からなるエミッタ領域と、該エミッタ領域と前記ベース領域とを接続する第1の電極と、前記コレクタ領域に接続する第2の電極とからなる静電破壊保護素子を備え、内部回路を静電破壊から保護する半導体装置において、前記ベース領域に接し、前記エミッタ領域を取り囲むように配置した、前記ベース領域より不純物濃度が高く、一部が前記エピタキシャル層と接した、一導電型の高濃度領域を備え、前記第1の電極及び前記第2の電極間の印加電圧が上昇したとき、前記静電破壊保護素子の前記高濃度領域と前記エピタキシャル層とで構成するPN接合に電流を流し、前記第1の電極及び前記第2の電極間の印加電位がさらに上昇し、前記ベース領域に印加する電位が上昇したとき、前記静電破壊保護素子の前記エミッタ領域と前記ベース領域とで構成するPN接合に電流を流すことを特徴とするものである。 In order to solve the above-described object, the present invention provides a semiconductor substrate on which a one-conductivity type epitaxial layer is formed, the one-conductivity type buried layer between the semiconductor substrate and the epitaxial layer, and the surface of the epitaxial layer. A collector region composed of a diffusion layer of one conductivity type reaching the buried layer, a base region composed of a diffusion region of reverse conductivity type formed on the surface of the epitaxial layer, and a conductivity type formed on the surface of the base region An electrostatic breakdown protection element comprising an emitter region composed of a diffusion region, a first electrode connecting the emitter region and the base region, and a second electrode connected to the collector region, in the semiconductor device to be protected from electrostatic breakdown, the base region in contact with the disposed so as to surround the emitter region, the base region impurity concentration rather higher than, partially pre In contact with the epitaxial layer comprises a heavily doped region of the one conductivity type, wherein, when the first electrode and the voltage applied between the second electrode is increased, the epitaxial and the high concentration region of the electrostatic discharge protection element When an electric current is passed through a PN junction composed of a layer, the applied potential between the first electrode and the second electrode further increases, and the potential applied to the base region increases, the electrostatic breakdown protection element A current is passed through a PN junction formed by the emitter region and the base region.
本発明の半導体装置は、コレクタ領域に大きな正の電圧が印加したとき、アバランシェ・ブレイクダウンが起こるまで電圧が上昇し、ベース領域とエミッタ領域で構成するPN接合に電流を流すことにより、高熱が発生しない構造とした。その結果、熱起因による静電破壊保護素子の破壊を防止することができる。また高熱が発生しないため、PN接合間に流れる電流値を大きくすることができる。 In the semiconductor device of the present invention, when a large positive voltage is applied to the collector region, the voltage rises until avalanche breakdown occurs, and a current flows through the PN junction composed of the base region and the emitter region. The structure does not occur. As a result, it is possible to prevent destruction of the electrostatic breakdown protection element due to heat. Further, since no high heat is generated, the value of the current flowing between the PN junctions can be increased.
本願発明の静電破壊保護素子は、上述のように静電気などの急激な電位変化に対し、高濃度領域とエミッタ領域との間に大電流を流すことができるように、エミッタ領域の近傍に、ベース領域より不純物濃度の高い高濃度領域を、エミッタ領域を取り囲み、その一部がエピタキシャル層と接するように配置している。以下本願発明に関して詳細に説明する。 In the electrostatic breakdown protection element of the present invention, as described above, in the vicinity of the emitter region, a large current can flow between the high concentration region and the emitter region with respect to a rapid potential change such as static electricity. high high-concentration region impurity concentration than the base region, enclose take emitter region, a portion is placed in contact with the epitaxial layer. Hereinafter, the present invention will be described in detail.
図1に、本願発明に係る静電破壊保護素子をNPN型バイポーラトランジスタで構成した断面図を示す。本発明に係る静電破壊保護素子は、次のように形成することができる。まずP型半導体基板1上に、コレクタ領域の一部を構成するN+型埋込層2、分離領域の一部を構成するP+型埋込層3を形成するため、不純物イオンを注入する。その後、N型エピタキシャル層4を厚さ5μm程度成長させる。先に形成したP+型埋込層3に接続するP型拡散層6を形成し、素子分離層を形成する。さらにN型エピタキシャル層4の表面にLOCOS酸化膜5を形成する。その後、N+型埋込層2に達するN型コレクタ領域7を形成する。次に、P型ベース領域8を形成する。
FIG. 1 shows a cross-sectional view in which an electrostatic breakdown protection element according to the present invention is formed of an NPN bipolar transistor. The electrostatic breakdown protection element according to the present invention can be formed as follows. First, impurity ions are implanted on the P-
露出する表面に酸化膜10を形成した後、N型エミッタ領域9を形成する。次にP+型の高濃度不純物層14を形成する。高濃度不純物層14は、N型エミッタ領域9の端部から1μm程度離れた周辺にその端部を配置し、N型エミッタ領域9の周囲を取り囲むように形成する。また高濃度不純物層14の一部は、N型コレクタ領域7側のN型エピタキシャル層4と接するように配置する。
After forming the
その後、層間絶縁膜11を全面に形成し、N型コレクタ領域7、高濃度不純物層14及びN型エミッタ領域9表面を露出し、それぞれに接続するアルミニウム配線12a、12bを形成する。アルミニウム配線12aは電源電圧電位(Vcc)に、アルミニウム配線12bは接地電位にそれぞれ接続し、静電破壊保護素子を完成する。
Thereafter, an
以上のような静電破壊保護素子を備えた半導体装置は、アルミニウム配線12aに過剰な負電圧が印加した場合、N型エピタキシャル層4と高濃度不純物層14とのPN接合の順方向特性により、電荷を接地に排出する。
The semiconductor device including the electrostatic breakdown protection element as described above has a forward characteristic of the PN junction between the N-type
またアルミニウム配線12aに過剰な正電圧が印加した場合には、図1(b)に示す電気的特性を示すことになる。すなわち、N型エピタキシャル層4と高濃度不純物層14とのPN接合は逆方向であるため空乏層が広がり、電流は流れない。しかし、アバランシェ・ブレイクダウン現象によって電圧V1に達すると、PN接合を逆方向電流が流れる。流れる電流が徐々に増加すると、N型埋込層2に逆方向電流が流れ込み、電圧降下によってP型ベース領域8の電位が上昇する。この電位の上昇により、NPNトランジスタがオンし、N型エピタキシャル層4、高濃度不純物層14、P型ベース領域8、N型エミッタ領域9からなるNPN接合に逆方向電流が流れ、アルミニウム配線12aからアルミニウム配線12bへ大電流を流すことができ、電荷を接地に排出する。
Further, when an excessive positive voltage is applied to the
特に本発明では、高濃度不純物層14によって、N型エミッタ領域9の周囲の抵抗を低くすることができるため、P型ベース領域8周辺に高抵抗の部分が発生することがないので、N型エミッタ領域9周辺のP型ベース領域8が高温とならない。しかも、N型エミッタ領域9を取り囲むように高濃度不純物層14を配置しているため、電流が集中することがない。その結果、熱起因による素子破壊を防止することができる。
In particular, according to the present invention, since the high-
なお本実施例中ではN型エミッタ領域9と高濃度不純物層14との間の寸法を1μmとしたが、N型エミッタ領域9と高濃度不純物層14が接触せず、抵抗が高くならない範囲で適宜設定可能である。また、静電破壊保護素子の電圧V1、N型エピタキシャル層4と高濃度不純物層14とのPN接合、P型ベース領域8とN型エミッタ領域9とのPN接合に流れる電流値は、それぞれの半導体領域の不純物濃度、寸法等を適宜設定することで、所望の値に設定することができる。
In this embodiment, the dimension between the N-
たとえば、図1(b)に示す特性を示す静電破壊保護素子は、N型エピタキシャル層4の比抵抗が5Ω・cm、厚さが5μm、エミッタサイズが6μm×50μm、高濃度不純物層14の幅が4μmの場合を示しているが、エミッタ幅のみを広くすることで、静電破壊保護素子に流すことができる電流値を大きくすることができる。
For example, in the electrostatic breakdown protection element having the characteristics shown in FIG. 1B, the N-
また、高濃度不純物層14幅を2μmとした場合、4μmの場合と比較して静電破壊保護素子の破壊電流(破壊に至る電流値)が減少し、ばらつくことが確認された。具体的には、高濃度不純物層14幅が4μmの場合、平均破壊電流2.5A、バラツキ1.12%であったものが、幅2μmの場合は、平均破壊電流1.98A、バラツキ9.62%となることを確認している。従って、上記電圧V1が大きい場合、高濃度不純物層14幅をひろげ、バラツキ等が小さくなる幅に設定する必要がある。
In addition, it was confirmed that when the width of the high
なお本発明では、電流をより分散して流すことができるように、N型エミッタ領域9の周囲全部を取り囲むように高濃度不純物層14を配置する必要がある。それは、エミッタサイズ、高濃度不純物層の幅等の形成条件は同一で、高濃度不純物層をエミッタ領域の周辺を取り囲むように配置した場合と、コレクタ領域側のみに配置した場合とを比較したとき、前者の平均破壊電流が2.5A、バラツキが1.12%であったものが、後者の平均破壊電流は1.68Aに低下し、バラツキは12.5%に増大することを確認しているからである。
In the present invention, the high-
1:P型半導体基板、2:N+型埋込層、3:P+型埋込層、4:N型エピタキシャル層、5:LOCOS層、6:P型拡散層、7:N型コレクタ領域、8:P型ベース領域、9:N型エミッタ領域、10:酸化膜、11:絶縁酸化膜、12a、12b:アルミニウム配線、13:P+型拡散層、14:高濃度不純物層 1: P type semiconductor substrate, 2: N + type buried layer, 3: P + type buried layer, 4: N type epitaxial layer, 5: LOCOS layer, 6: P type diffusion layer, 7: N type collector region 8: P-type base region, 9: N-type emitter region, 10: oxide film, 11: insulating oxide film, 12a, 12b: aluminum wiring, 13: P + type diffusion layer, 14: high-concentration impurity layer
Claims (1)
前記ベース領域に接し、前記エミッタ領域を取り囲むように配置した、前記ベース領域より不純物濃度が高く、一部が前記エピタキシャル層と接した、一導電型の高濃度領域を備え、
前記第1の電極及び前記第2の電極間の印加電圧が上昇したとき、前記静電破壊保護素子の前記高濃度領域と前記エピタキシャル層とで構成するPN接合に電流を流し、
前記第1の電極及び前記第2の電極間の印加電位がさらに上昇し、前記ベース領域に印加する電位が上昇したとき、前記静電破壊保護素子の前記エミッタ領域と前記ベース領域とで構成するPN接合に電流を流すことを特徴とする半導体装置。 One conductivity type buried layer between the semiconductor substrate and the epitaxial layer, and one conductivity type diffusion reaching the buried layer from the surface of the epitaxial layer on the semiconductor substrate on which the one conductivity type epitaxial layer is formed A collector region composed of layers, a base region composed of a reverse conductivity type diffusion region formed on the surface of the epitaxial layer, an emitter region composed of a one conductivity type diffusion region formed on the surface of the base region, and In a semiconductor device that includes an electrostatic breakdown protection element including a first electrode that connects an emitter region and the base region and a second electrode that is connected to the collector region, and protects an internal circuit from electrostatic breakdown.
The base region in contact and arranged to surround said emitter region, said base region impurity concentration rather higher than, part is in contact with the epitaxial layer comprises a heavily doped region of the one conductivity type,
When an applied voltage between the first electrode and the second electrode rises, a current is passed through a PN junction constituted by the high concentration region of the electrostatic breakdown protection element and the epitaxial layer,
When the potential applied between the first electrode and the second electrode is further increased and the potential applied to the base region is increased, the emitter region and the base region of the electrostatic breakdown protection element are configured. A semiconductor device characterized by passing a current through a PN junction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004102505A JP4276118B2 (en) | 2004-03-31 | 2004-03-31 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004102505A JP4276118B2 (en) | 2004-03-31 | 2004-03-31 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294295A JP2005294295A (en) | 2005-10-20 |
JP4276118B2 true JP4276118B2 (en) | 2009-06-10 |
Family
ID=35326935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004102505A Expired - Fee Related JP4276118B2 (en) | 2004-03-31 | 2004-03-31 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4276118B2 (en) |
-
2004
- 2004-03-31 JP JP2004102505A patent/JP4276118B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005294295A (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5296450B2 (en) | Semiconductor device | |
JP2006319330A (en) | ESD protection device | |
CN104716132B (en) | The thyristor and its circuit of a kind of low trigger voltage and high maintenance voltage | |
JP3144330B2 (en) | Semiconductor device | |
CN107799517B (en) | ESD device for semiconductor structure | |
JP2015032767A (en) | Semiconductor device | |
JPH09199674A (en) | Protection device for semiconductor device | |
TW201318141A (en) | Semiconductor device | |
JP2576433B2 (en) | Protection circuit for semiconductor device | |
US8188568B2 (en) | Semiconductor integrated circuit | |
JP3422313B2 (en) | Semiconductor device with built-in electrostatic protection circuit | |
US7012308B2 (en) | Diode | |
CN109148437B (en) | Semiconductor device and semiconductor circuit device | |
JPH10321805A (en) | Input protection circuit | |
JP4276118B2 (en) | Semiconductor device | |
JP4423466B2 (en) | Semiconductor device | |
JP4123318B2 (en) | Semiconductor device having electrostatic discharge protection circuit | |
JP2012174740A (en) | Esd protection circuit of semiconductor integrated circuit and esd protection element thereof | |
CN112447703A (en) | Electrostatic discharge protection element | |
CN118431226B (en) | Transistor and method for forming same, electrostatic discharge protection circuit and electronic device | |
JP2009141071A (en) | Semiconductor element for electrostatic protection | |
TWI836837B (en) | Electrostatic discharge protection device | |
CN104851877B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2004335634A (en) | Esd protective diode | |
JP6169908B2 (en) | ESD protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4276118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150313 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |