JP4275767B2 - Method for manufacturing silicon carbide dummy wafer - Google Patents
Method for manufacturing silicon carbide dummy wafer Download PDFInfo
- Publication number
- JP4275767B2 JP4275767B2 JP14680998A JP14680998A JP4275767B2 JP 4275767 B2 JP4275767 B2 JP 4275767B2 JP 14680998 A JP14680998 A JP 14680998A JP 14680998 A JP14680998 A JP 14680998A JP 4275767 B2 JP4275767 B2 JP 4275767B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy wafer
- silicon carbide
- sic
- wafer
- surface roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体製造工程において、半導体ウェハ上にポリシリコンや窒化ケイ素膜を成膜する工程に使用する炭化ケイ素質ダミーウェハに関する。
【0002】
【従来の技術】
半導体製造工程の中で、シリコンウェハ上に窒化ケイ素(Si3 N4 )膜やポリシリコン膜(多結晶シリコン膜)を形成する減圧CVD工程がある。この工程では図3に示すような縦型の減圧CVD炉(以下LPCVD)が利用されている。図3において、炉本体10には円筒状ヒータ11が配設され、炉内が10Torr以下に減圧できるようにしてある。円筒状ヒータ11の内側には、均熱管12を介して反応管13が配置されてある。この反応管13によって覆われているベース19の中央部にはボート受け18が設置してあり、このボート受け18の上に石英や炭化ケイ素(SiC)で作製された縦型ウェハボート17が設けられている。このボート17上にシリコンウェハー等の半導体素材である被処理物16が、適宜間隔をあけて多数セットされた状態で収納配置されてある。また、反応管13の内部には測温用の熱電対を内蔵した保護管14と、ガス導入管20が配置されている。
【0003】
膜を形成するシリコンウェハ16とともに、炉内の均熱を高めたり、ガスの流れを調整する目的で、炉内上下合わせて15〜20枚のダミーウェハが縦型ウェハボート17に載置される。従来はこのダミーウェハには被処理物であるシリコンウェハと同質同形状のシリコンウェハや石英等が使われていた。
【0004】
しかしながら、これらダミーウェハ上には、被処理物であるシリコンウェハ16に成膜する際同時に、膜が形成される。そして、何度か使用するうちに、この膜との熱膨張の違いから発生する応力によって、処理中に反りや割れなどが発生する場合や、形成された膜が剥離し、炉内にパーティクルとなって飛散し、炉内を汚染するなど歩留りを低下させる原因となる。このため、これらの問題が発生する前に交換が必要である。また、シリコンは耐薬品性が十分でなく、形成された膜をフッ酸やフッ硝酸等で薬液洗浄するとダミーウェハ自身が損傷を受けるため、数回の使用で交換しなくてはいけなかった。
【0005】
したがって、これらダミーウェハとしては次に挙げる特性が要求されると考えられる。
(1)Si3 N4 膜やポリシリコン膜との付着性がよく、剥離しにくいこと。
(2)繰り返し薬液洗浄が可能で、洗浄後何回もダミーウェハとして使用が可能であること。
(3)高純度であること。
【0006】
前記のダミーウェハとして必要であると考えられる特性を有している材料としてSiCダミーウェハが最近では良く利用されてきている。特開平10─116757号には、黒鉛基材にSiCをCVD法により被覆し、黒鉛基材を灰化することによってSiCのみとし、その表面粗さRaを0.01〜0.7μmに調整することにより、形成される膜の付着力が向上し、パーティクル発生時のSi3 N4 の累積膜厚が3μm程度となり、従来のシリコンダミーウェハに比較し、ダミーウェハの交換頻度が大幅に向上し、装置の稼働率を向上させる技術が開示されている。なお、従来のSiCダミーウェハの表面粗さRaは0.2〜0.9μmである。
【0007】
【発明が解決しようとする課題】
しかしながら、被処理物であるシリコンウェハの大口径化に伴い、さらなる装置の稼働率の向上、製造コストの低減が要望されており、前記ダミーウェハに必要とされる特性を有し、且つ特開平10─116757号開示のSiCダミーウェハ以上の装置稼働率をさらに向上させるSiCダミーウェハが要求されている。
【0008】
本発明の目的は、パーティクルの発生を抑制し、装置の稼働率を大幅に向上させることができ、前記ダミーウェハとして必要だと考えられる特性を有した、炭化ケイ素質ダミーウェハを提供することにある。
【0009】
【課題を解決するための手段】
本発明者らは、本発明者らによる先行技術(特願平8─224412号)を応用する事により、前記ダミーウェハに必要だと考えられる特性を満足する炭化ケイ素質ダミーウェハを提供できると考え、鋭意研究を重ねていた時に、表面粗さを従来の物に比べ、粗くすることによりパーティクルの発生が抑制でき、パーティクル発生時の形成膜厚が大幅に向上することを発見し、本発明を完成するに至った。
【0010】
すなわち、本発明の請求項1に記載の発明は、切削加工により表面粗さを1μm〜10μmとした多孔質炭化ケイ素の表面を、CVD法により緻密質炭化ケイ素を被覆して、炭化ケイ素質ダミーウェハの表面粗さが1μm〜10μmとなるようにした炭化ケイ素質ダミーウェハの製造方法である。
【0011】
請求項2に記載の発明は、前記多孔質炭化ケイ素は、黒鉛基材をCVR法により炭化ケイ素質に転化されたものであることを特徴とする請求項1に記載の炭化ケイ素質ダミーウェハの製造方法である。
【0012】
請求項3に記載の発明は、前記黒鉛基材の嵩密度が、1.0〜1.5g/cm 3 の黒鉛材料である請求項2に記載の炭化ケイ素質ダミーウェハの製造方法である。
【0013】
請求項4に記載の発明は、前記緻密質炭化ケイ素を被覆する前に前記多孔質炭化ケイ素を純化処理することを特徴とする請求項1〜3のいずれか1項に記載の炭化ケイ素質ダミーウェハの製造方法である。
【0014】
本発明では、形成される膜の付着力を向上させるために、SiCダミーウェハの表面粗さRaを1μm以上に調整している。これにより、膜とダミーウェハとの密着性が向上し、剥離しにくくなり、処理中のパーティクルの発生が抑制できる。
【0015】
従来のSiCダミーウェハの表面粗さはRaが0.2〜0.9μmであった。これは、ダミーウェハが他の被処理物であるシリコンウェハと同じ厚みである0.735mmに調整する必要があり、また機械加工時に発生する割れを防止するために、難削材であるSiCをこの厚みに調整し、歩留りを向上させ、製造コストを低減する上で求められた機械加工時の切削速度及び切り込み量等の切削条件によるものと推定される。表面粗さをこれ以上の粗さにするには、前記の切削速度や、切り込み量等を大きくすることにより得られる訳であるが、緻密質でダミーウェハの様な薄いSiCを切削力を大きくして加工すると割れが発生し、歩留りが非常に悪くなってしまう。一方、表面粗さをこの値以上に滑らかにするには、切削速度、切り込み量を小さくすれば得られるが、加工に長時間を要し、ダミーウェハの製造コストの上昇の原因となる。
【0016】
しかしながら、本発明に係るSiCダミーウェハは、まず、1.0〜1.5g/cm3 の高純度黒鉛基材を所定の円盤形状に加工後、CVR処理を行い100%SiCに転化し、多孔質のSiCを作製する。この多孔質SiCの厚み方向のみ切削加工を行い、厚みを調節するとともに、表面粗さを1μm以上、好ましくは2μm以上、さらに好ましくは5μm以上に調節する。この段階でのSiCは多孔質であるため、比較的加工が容易であるため、切削条件の制限が緩和され、表面粗さが粗いものへの加工も可能となる。
【0017】
厚み及び表面粗さを調節後、ハロゲンガスで純化処理を行い、この多孔質SiCの表面にCVD処理を行い、被処理物であるシリコンウェハと同じ厚さである0.725mmになるようにSiCを被覆する。この際にCVD処理条件を制御することにより表面粗さを1μm以上、好ましくは2μm以上、さらに好ましくは5μm以上に調節する。
【0018】
以上のように本発明では、CVD処理によるSiCの被覆前の多孔質の状態のSiCに機械加工を行い、純化処理を行い、その後、CVDによりSiCを被覆し、SiCダミーウェハを作製しているため、非常に高純度なダミーウェハとなる。また、機械加工の段階で表面粗さを粗めに調節できると同時に、多孔質の表面上にCVDでSiCを被覆するため、粗い面を形成することも可能となる。
【0019】
また、表面粗さRaが10μm以上だと、膜の付着力は向上し、パーティクルが発生するまでに、非常に厚い膜が形成できる。しかしながら、現在、これらウェハの自動搬送には真空チャック方式が採用されており、そのため、表面粗さRaが10μm以上だと真空チャックによってウェハが吸引、自動搬送できないため、本発明では表面粗さRaの上限を10μmとした。将来、この搬送技術が改良された場合は、表面粗さRaも数10μmにする事ができると考えられ、さらなる製造コストの低減が期待できる。
【0020】
なお、パーティクルの発生はダミーウェハの表面粗さに依存することより、将来、機械加工技術の進歩に伴い、表面の粗い面が工業的に加工できるようになれば、Siウェハ表面にCVD法によりSiCを被覆したSiC質のダミーウェハや、黒鉛基材表面にCVD−SiCを被覆した後、黒鉛基材を灰化し、SiC単体にしたSiC質ダミーウェハ等も、表面粗さを粗くし、パーティクルの発生を抑制できる可能性がある。
【0021】
実施例を以下に示し、本発明を具体的に説明する。
(実施例1)
嵩密度1.3g/cm3 の黒鉛基材を、直径200mm、厚さ3mmに加工し、CVR処理を行い100%SiCに転化し、多孔質のSiCを作製した。次に厚み方向のみ切削加工を行い、厚さ0.485mmに調整した。この時に表面粗さRaを1.0μmに調整した。その後、この多孔質SiC基材をハロゲンガスで純化処理を行い、その後、CVD処理を行い、表面にSiCを形成させ、厚み0.725mm、平均粗さRaが1.0μmの8インチSiCダミーウェハを得た。
【0022】
(実施例2)
実施例1と同様の手順で、切削加工時の平均粗さRaを2.3μmにする事により最終表面粗さRaが2.3μmのSiCダミーウェハを作製した。
【0023】
(実施例3)
実施例1と同様の手順で、切削加工時の平均粗さRaを5.1μmにする事により最終表面粗さRaが5.1μmのSiCダミーウェハを作製した。
【0024】
(実施例4)
実施例1と同様の手順で、切削加工時の平均粗さRaを10.0μmにする事により最終表面粗さRaが10.0μmのSiCダミーウェハを作製した。
【0025】
(参考例1)
実施例1と同様の手順で、切削加工時の平均粗さRaを15.2μmにする事により最終表面粗さRaが15.2μmのSiCダミーウェハを作製した。
【0026】
(実施例5)
嵩密度1.8g/cm3 の黒鉛基材を、直径200mm、厚さ3mmに加工し、CVD処理により表面に緻密なSiCを形成した。その後、この中央をスライス加工して半割りし、CVD−SiCが被覆されていない面の黒鉛基材を機械加工により除去し、時間をかけて機械加工で表面粗さを調節することにより、最終表面粗さRaが1.6μmの8インチのSiCダミーウェハを作製した。
【0027】
(比較例1)
実施例1と同様の手順で、切削加工時の平均粗さRaを0.5μmにする事により最終表面粗さRaが0.5μmのSiCダミーウェハを作製した。
【0028】
(比較例2)
実施例6と同質の黒鉛基材を使用して、同様の手順で最終表面粗さRaが0.2μmの8インチのSiCダミーウェハを作製した。
【0029】
(比較例3)
被処理物質と同質の、表面粗さRaが0.002μmの8インチシリコンウェハをダミーウェハとした。
【0030】
実施例1〜5、参考例1及び比較例1〜3の各表面粗さのダミーウェハをそれぞれ25枚作製し図2に示すように縦型ウェハボートに載置し、Si3N4膜を生成した。モニターウェハとして上段、中段、下段に8インチのシリコンウェハを各一枚、計三枚を入れ、各モニターウェハの1枚当たりのパーティクル(0.2μm以上の大きさのもの)数が50個以上となるまでのSiCダミーウェハに形成されるSi3N4膜厚を測定した。同時に真空チャック式の自動搬送が可能かどうかも調べた。
【0031】
表1に試験結果を示す。
【0032】
【表1】
【0033】
図1に、表1を基に、本発明におけるSiCダミーウェハと、従来法によるSiCダミーウェハ、そしてSiダミーウェハと、形成されるSi3 N4 の累積膜厚及びその時のパーティクル数の関係を示す。この図より、本発明によるSiCダミーウェハは従来使用されていたシリコンダミーウェハや従来法により作製されていたSiCダミーウェハに比較し、表面粗さを大きくすることにより、形成される膜との付着性が向上し、パーティクルの発生前までの許容される累積膜厚が大幅に向上することが分かる。
【0034】
【発明の効果】
以上のように、ダミーウェハの表面粗さを1μm以上とすることで、形成される膜の付着力が向上し、パーティクルの発生が抑制できる。即ち、本発明のSiCダミーウェハを使用することにより、LPCVD処理工程において、ダミーウェハの交換、洗浄までの時間を大幅に延長でき、装置の稼働率が向上し、半導体製造コストの低減が可能となる。
【図面の簡単な説明】
【図1】実施例に係る形成されるSi3 N4 の累積膜厚とパーティクル発生数の関係図。
【図2】実施例に係る各ダミーウェハの評価試験時の縦型ウェハボートの断面該略図。
【図3】半導体製造工程における縦型LPCVD炉の一例の断面概略図。
【符号の説明】
10 炉本体
11 円筒状ヒータ
12 均熱管
13 反応管
16 シリコンウェハ
17 縦型ウェハボート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon carbide dummy wafer used in a process of forming a polysilicon or silicon nitride film on a semiconductor wafer in a semiconductor manufacturing process.
[0002]
[Prior art]
Among the semiconductor manufacturing processes, there is a low pressure CVD process for forming a silicon nitride (Si 3 N 4 ) film or a polysilicon film (polycrystalline silicon film) on a silicon wafer. In this process, a vertical low pressure CVD furnace (hereinafter LPCVD) as shown in FIG. 3 is used. In FIG. 3, the
[0003]
Along with the
[0004]
However, a film is formed on these dummy wafers at the same time as the film is formed on the
[0005]
Therefore, it is considered that these dummy wafers are required to have the following characteristics.
(1) Good adhesion to Si 3 N 4 film and polysilicon film, and difficult to peel off.
(2) The chemical solution can be repeatedly cleaned and used as a dummy wafer many times after cleaning.
(3) High purity.
[0006]
Recently, SiC dummy wafers are often used as a material having the characteristics considered to be necessary for the dummy wafers. In JP-A-10-116757, SiC is coated on a graphite substrate by a CVD method, and the graphite substrate is incinerated to make only SiC, and its surface roughness Ra is adjusted to 0.01 to 0.7 μm. As a result, the adhesion of the formed film is improved, the cumulative film thickness of Si 3 N 4 at the time of particle generation is about 3 μm, and the dummy wafer replacement frequency is greatly improved compared to the conventional silicon dummy wafer, A technique for improving the operating rate of the apparatus is disclosed. The surface roughness Ra of the conventional SiC dummy wafer is 0.2 to 0.9 μm.
[0007]
[Problems to be solved by the invention]
However, along with the increase in the diameter of silicon wafers to be processed, there is a demand for further improvement in apparatus operating rate and reduction in manufacturing cost. There is a demand for a SiC dummy wafer that further improves the device operating rate over the SiC dummy wafer disclosed in 116757.
[0008]
An object of the present invention is to provide a silicon carbide dummy wafer capable of suppressing the generation of particles and greatly improving the operation rate of the apparatus and having characteristics considered to be necessary as the dummy wafer.
[0009]
[Means for Solving the Problems]
The present inventors believe that by applying the prior art by the present inventors (Japanese Patent Application No. 8-224212), a silicon carbide dummy wafer that satisfies the characteristics considered necessary for the dummy wafer can be provided. During intensive research, it was discovered that the generation of particles can be suppressed by roughening the surface roughness compared to conventional products, and the film thickness at the time of particle generation is greatly improved, completing the present invention. It came to do.
[0010]
That is, according to the first aspect of the present invention, a silicon carbide dummy wafer is formed by coating a porous silicon carbide surface having a surface roughness of 1 μm to 10 μm by cutting with dense silicon carbide by a CVD method. Is a method for producing a silicon carbide dummy wafer in which the surface roughness of the silicon carbide is 1 μm to 10 μm.
[0011]
The invention according to
[0012]
The invention according to
[0013]
4. The silicon carbide dummy wafer according to
[0014]
In the present invention, the surface roughness Ra of the SiC dummy wafer is adjusted to 1 μm or more in order to improve the adhesion of the formed film. This improves the adhesion between the film and the dummy wafer, makes it difficult to peel off, and suppresses the generation of particles during processing.
[0015]
The surface roughness of the conventional SiC dummy wafer was Ra of 0.2 to 0.9 μm. This is because it is necessary to adjust the dummy wafer to 0.735 mm, which is the same thickness as the silicon wafer that is another object to be processed, and in order to prevent cracks that occur during machining, SiC, which is a difficult-to-cut material, is used. It is presumed to be due to the cutting conditions such as the cutting speed and the cutting depth during the machining required for adjusting the thickness, improving the yield, and reducing the manufacturing cost. In order to make the surface roughness higher than this, it can be obtained by increasing the above-mentioned cutting speed, the amount of cutting, etc., but increasing the cutting force with dense SiC and thin SiC like a dummy wafer. If processed, cracks will occur and the yield will be very poor. On the other hand, in order to make the surface roughness smoother than this value, it can be obtained by reducing the cutting speed and the cutting depth. However, the processing takes a long time, which causes an increase in the manufacturing cost of the dummy wafer.
[0016]
However, in the SiC dummy wafer according to the present invention, a high-purity graphite substrate of 1.0 to 1.5 g / cm 3 is first processed into a predetermined disk shape, and then CVR treatment is performed to convert it into 100% SiC. SiC is produced. Cutting is performed only in the thickness direction of the porous SiC to adjust the thickness, and the surface roughness is adjusted to 1 μm or more, preferably 2 μm or more, more preferably 5 μm or more. Since SiC at this stage is porous, it is relatively easy to process. Therefore, the restriction on cutting conditions is relaxed, and processing with a rough surface is also possible.
[0017]
After adjusting the thickness and surface roughness, a purification treatment is performed with a halogen gas, and the surface of this porous SiC is subjected to a CVD process, so that the SiC wafer has a thickness of 0.725 mm, which is the same thickness as the silicon wafer to be processed Coating. At this time, the surface roughness is adjusted to 1 μm or more, preferably 2 μm or more, more preferably 5 μm or more by controlling the CVD process conditions.
[0018]
As described above, in the present invention, the porous SiC before the SiC coating by the CVD process is machined and purified, and then the SiC is coated by the CVD to produce the SiC dummy wafer. It becomes a very high purity dummy wafer. In addition, the surface roughness can be adjusted coarsely at the stage of machining, and at the same time, since the SiC is coated on the porous surface by CVD, a rough surface can be formed.
[0019]
Moreover, when the surface roughness Ra is 10 μm or more, the adhesion of the film is improved, and a very thick film can be formed before particles are generated. However, at present, the vacuum chuck method is adopted for automatic transfer of these wafers. Therefore, if the surface roughness Ra is 10 μm or more, the wafer cannot be sucked and automatically transferred by the vacuum chuck. The upper limit of 10 μm. In the future, when this transport technology is improved, it is considered that the surface roughness Ra can be reduced to several tens of micrometers, and further reduction in manufacturing cost can be expected.
[0020]
Since the generation of particles depends on the surface roughness of the dummy wafer, if the rough surface can be processed industrially with the progress of machining technology in the future, the SiC wafer surface is made of SiC by the CVD method. SiC-coated dummy wafers, or the surface of graphite base material coated with CVD-SiC, and then the graphite base material is ashed, and SiC-based dummy wafers made of SiC alone are roughened to generate particles. There is a possibility that it can be suppressed.
[0021]
Examples are given below to illustrate the present invention.
(Example 1)
The graphite substrate of bulk density 1.3 g / cm 3, and processed into a diameter of 200 mm, a thickness of 3 mm, was converted to 100% SiC performs CVR process to prepare a SiC porous. Next, only the thickness direction was cut and adjusted to a thickness of 0.485 mm. At this time, the surface roughness Ra was adjusted to 1.0 μm. Thereafter, the porous SiC base material is purified with a halogen gas, and then subjected to a CVD process to form SiC on the surface. An 8-inch SiC dummy wafer having a thickness of 0.725 mm and an average roughness Ra of 1.0 μm is obtained. Obtained.
[0022]
(Example 2)
A SiC dummy wafer having a final surface roughness Ra of 2.3 μm was produced by setting the average roughness Ra during cutting to 2.3 μm in the same procedure as in Example 1.
[0023]
(Example 3)
A SiC dummy wafer having a final surface roughness Ra of 5.1 μm was produced by setting the average roughness Ra at the time of cutting to 5.1 μm in the same procedure as in Example 1.
[0024]
(Example 4)
A SiC dummy wafer having a final surface roughness Ra of 10.0 μm was produced by setting the average roughness Ra during cutting to 10.0 μm in the same procedure as in Example 1.
[0025]
( Reference Example 1 )
A SiC dummy wafer having a final surface roughness Ra of 15.2 μm was produced by setting the average roughness Ra during cutting to 15.2 μm in the same procedure as in Example 1.
[0026]
(Example 5 )
Bulk density 1.8 g / cm 3 The graphite base material was processed into a diameter of 200 mm and a thickness of 3 mm, and dense SiC was formed on the surface by CVD treatment. Then, this center is sliced and divided in half, the graphite base on the surface not coated with CVD-SiC is removed by machining, and the surface roughness is adjusted by machining over time. An 8-inch SiC dummy wafer having a surface roughness Ra of 1.6 μm was produced.
[0027]
(Comparative Example 1)
A SiC dummy wafer having a final surface roughness Ra of 0.5 μm was produced by setting the average roughness Ra during cutting to 0.5 μm in the same procedure as in Example 1.
[0028]
(Comparative Example 2)
Using a graphite substrate of the same quality as in Example 6, an 8-inch SiC dummy wafer having a final surface roughness Ra of 0.2 μm was produced in the same procedure.
[0029]
(Comparative Example 3)
An 8-inch silicon wafer of the same quality as the material to be treated and having a surface roughness Ra of 0.002 μm was used as a dummy wafer.
[0030]
Twenty-five dummy wafers having the surface roughness of each of Examples 1 to 5, Reference Example 1 and Comparative Examples 1 to 3 were prepared and placed on a vertical wafer boat as shown in FIG. 2 to generate a Si 3 N 4 film. did. Three monitor wafers, one each of 8-inch silicon wafers in the upper, middle, and lower stages, for a total of three, each monitor wafer has 50 or more particles (with a size of 0.2 μm or more) The thickness of the Si 3 N 4 film formed on the SiC dummy wafer was measured. At the same time, it was investigated whether automatic conveyance of the vacuum chuck type was possible.
[0031]
Table 1 shows the test results.
[0032]
[Table 1]
[0033]
FIG. 1 shows the relationship between the SiC dummy wafer according to the present invention, the SiC dummy wafer according to the conventional method, the Si dummy wafer, the accumulated film thickness of Si 3 N 4 formed, and the number of particles at that time, based on Table 1. From this figure, the SiC dummy wafer according to the present invention is more adherent to the film to be formed by increasing the surface roughness compared to the conventionally used silicon dummy wafer and the SiC dummy wafer produced by the conventional method. It can be seen that the cumulative film thickness allowed before the generation of particles is greatly improved.
[0034]
【The invention's effect】
As described above, by setting the surface roughness of the dummy wafer to 1 μm or more, the adhesion of the formed film can be improved and the generation of particles can be suppressed. That is, by using the SiC dummy wafer of the present invention, the time until replacement and cleaning of the dummy wafer can be greatly extended in the LPCVD process step, the operating rate of the apparatus can be improved, and the semiconductor manufacturing cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing the relationship between the cumulative film thickness of Si 3 N 4 and the number of particles generated according to an embodiment.
FIG. 2 is a schematic cross-sectional view of a vertical wafer boat during an evaluation test of each dummy wafer according to an example.
FIG. 3 is a schematic cross-sectional view of an example of a vertical LPCVD furnace in a semiconductor manufacturing process.
[Explanation of symbols]
10 furnace body 11
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14680998A JP4275767B2 (en) | 1998-05-28 | 1998-05-28 | Method for manufacturing silicon carbide dummy wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14680998A JP4275767B2 (en) | 1998-05-28 | 1998-05-28 | Method for manufacturing silicon carbide dummy wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340108A JPH11340108A (en) | 1999-12-10 |
JP4275767B2 true JP4275767B2 (en) | 2009-06-10 |
Family
ID=15416026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14680998A Expired - Fee Related JP4275767B2 (en) | 1998-05-28 | 1998-05-28 | Method for manufacturing silicon carbide dummy wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4275767B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3881562B2 (en) * | 2002-02-22 | 2007-02-14 | 三井造船株式会社 | SiC monitor wafer manufacturing method |
-
1998
- 1998-05-28 JP JP14680998A patent/JP4275767B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11340108A (en) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7611989B2 (en) | Polysilicon dummy wafers and process used therewith | |
JP6818776B2 (en) | Silicon carbide members and semiconductor manufacturing equipment members | |
KR100953707B1 (en) | Semiconductor processing component and semiconductor manufacturing method using same | |
JPH08188468A (en) | Formed silicon carbide produced by chemical vapor deposition and its production | |
EP0817255A2 (en) | Dummy wafer | |
JP3618048B2 (en) | Components for semiconductor manufacturing equipment | |
JPH08188408A (en) | Silicon carbide molded product by chemical vapor deposition and its production | |
JP2000302577A (en) | Graphite member coated with silicon carbide | |
JP4275767B2 (en) | Method for manufacturing silicon carbide dummy wafer | |
JP2000302576A (en) | Graphite material coated with silicon carbide | |
KR20040014257A (en) | Component of glassy carbon for cvd apparatus and process for production thereof | |
JPH10251062A (en) | Method for producing silicon carbide molded body | |
CN114026263B (en) | Chemical Vapor Deposition Chamber Products | |
JP2009161858A (en) | CORROSION RESISTANT CVD-SiC COATING MATERIAL, AND FIXTURE FOR CVD SYSTEM | |
EP4235747A1 (en) | Method for producing support substrate for bonded wafer, and support substrate for bonded wafer | |
JP2001089198A (en) | Silica glass jig for semiconductor device and method for producing the same jig | |
JPH11130451A (en) | Quartz glass jig for semiconductor heat treatment equipment | |
JP3685627B2 (en) | Carbon material with coating film | |
JP2020050551A (en) | Method for manufacturing silicon carbide polycrystal substrate | |
JP2001284275A (en) | Member for cvd-silicon carbide film covered semiconductor heat treatment | |
JP4539794B2 (en) | Silica glass jig for semiconductor industry and manufacturing method thereof | |
JPH10116757A (en) | Sic dummy wafer | |
KR20100024112A (en) | Method of manufacturing wafer and wafer manufactured by using the same | |
JPH10256108A (en) | Silicon carbide dummy wafer | |
JP5013686B2 (en) | Compound semiconductor susceptor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090305 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150313 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |