JP4273533B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4273533B2 JP4273533B2 JP05999998A JP5999998A JP4273533B2 JP 4273533 B2 JP4273533 B2 JP 4273533B2 JP 05999998 A JP05999998 A JP 05999998A JP 5999998 A JP5999998 A JP 5999998A JP 4273533 B2 JP4273533 B2 JP 4273533B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- silicon substrate
- semiconductor device
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は主として単結晶シリコン−絶縁体構造を持つ基板、およびその製造方法に関する。
【0002】
【従来の技術】
従来、単結晶シリコン−絶縁体基板(Silicon−On−Insulator、以降SOIと略称する)の製造方法としては、単結晶シリコン薄膜と石英基板とを張り合わせる方法や、単結晶シリコン基板中に酸素イオンをイオン注入した後、アニール処理により単結晶シリコン基板中に石英領域を形成する方法などが知られていた。
【0003】
図9(a)から図9(c)は、従来の技術による半導体装置の製造方法の一例を示す断面図である。本例では、単結晶シリコン基板中に酸素イオンをイオン注入した後、アニール処理により単結晶シリコン基板中に石英領域を形成する方法を示す。
【0004】
図9(a)は、単結晶シリコン基板901に酸素イオン902をイオン注入装置を用いて注入する工程である。
【0005】
図9(b)は、先述の工程により形成された、酸素イオンを注入されたシリコン領域903を示す図である。
【0006】
先述のイオン注入工程により、単結晶シリコン基板901内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つ酸素イオンを注入されたシリコン領域903が形成される。酸素イオンを注入されたシリコン領域903内の酸素イオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0007】
図9(c)は、先述の工程で得られた半導体装置に熱工程を施し、酸素イオンを注入されたシリコン領域903の酸素イオンを基板の原料であるシリコンと反応させて二酸化珪素を形成し、二酸化珪素薄膜904を形成する工程である。さらに、この際の熱工程で、二酸化珪素薄膜904より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の二酸化珪素薄膜904を有することから、SOIデバイスの形成が可能な領域になる。
【0008】
【発明が解決しようとする課題】
これらの方法では得られる単結晶シリコン薄膜は石英基板上に形成されることとなる。石英は、単結晶シリコンと比べその熱伝導率は2桁以上低い。そのため、内部で消費された電力による温度上昇は通常の単結晶シリコン基板上に形成されたデバイスに比べ極めて大きなものとなり、高速動作を目的としたMOSデバイスや、大電流スイッチングを目的としたパワーデバイスでは実用上極めて大きな制限を受ける。
【0009】
この問題点を回避するため、石英より熱伝導度の高いサファイヤ上に単結晶シリコンをエピタキシャル成長する方法も知られている。しかしながら、サファイア基板はそれ自体きわめて高価であり、また大口径のものは入手が困難である。
【0010】
この問題点を解決するため、単結晶シリコン基板上にサファイヤをエピタキシャル成長し、さらにその上に単結晶シリコンをエピタキシャル成長させるという方法が電子情報通信学会技術研究報告SDM92−117に紹介されているが、格子定数が4%以上異なるため、良好な単結晶を得ることはかなり困難である。
【0011】
そこで、本発明では従来のこのような問題点を解決し、高速動作を目的としたMOSデバイスや、大電流スイッチングを目的としたパワーデバイスに適したSOI基板を製造する手段を提供することを目的としている。
【0012】
【課題を解決するための手段】
本発明は、単結晶シリコン基板の特定の深さの特定の区画に、該基板の外部に通ずる空隙を形成する半導体装置の製造方法において、前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、前記空隙直上の前記単結晶シリコン基板のシリコンを単結晶化させる工程と、を有することを特徴とする。
【0013】
または、単結晶シリコン基板の特定の深さの特定の区画に、該基板の外部に通ずる空隙を形成する半導体装置の製造方法において、前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、前記空隙上の前記単結晶シリコン基板のシリコン上にエピタキシャル成長を行う工程と、を有することを特徴とする。
【0014】
【発明の実施の形態】
図1は本発明による半導体装置の一実施例を示す斜視図である。
【0015】
単結晶シリコン基板101の特定の深さの範囲の特定の区画に、ヘリウムガスを有する空隙102が形成されている。
【0016】
図2は本発明による半導体装置の一実施例を示す斜視図である。
【0017】
単結晶シリコン基板201の特定の深さの範囲の特定の区画に、空隙領域202が形成されている。該空隙領域202は、単結晶シリコン基板201の側面に開口し、その開口は少なくともチップ毎の切り出し後には基板の両側面に通じて開口される形状になっている。
【0018】
図3(a)から(c)は、図1に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【0019】
図3(a)は、レジスト302で一部区画をマスクされた単結晶シリコン基板301にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【0020】
図3(b)は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域303を示す図である。
【0021】
先述のイオン注入工程により、単結晶シリコン基板301内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域303が形成される。ヘリウムイオンを注入されたシリコン領域301内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0022】
図3(c)は、先述の工程で得られた半導体装置のレジスト302を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域303のヘリウムイオンをガス化してヘリウムガスを有する空隙304を形成する工程である。さらに、この際の熱工程で、ヘリウムガスを有する空隙304より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性のヘリウムガスを有する空隙304を有することから、SOIデバイスの形成が可能な領域になる。
【0023】
図4(a)から(c)は、図2に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【0024】
図4(a)は、レジスト402で一部区画をマスクされた単結晶シリコン基板401にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【0025】
図4(b)は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域403を示す図である。
【0026】
先述のイオン注入工程により、単結晶シリコン基板401内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域403が形成される。ヘリウムイオンを注入されたシリコン領域403内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0027】
図4(c)は、先述の工程で得られた半導体装置のレジスト402を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域403のヘリウムイオンをガス化して空隙404を形成する工程である。さらに、この際の熱工程で、空隙404より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙404を有することから、SOIデバイスを形成可能な領域になる。
【0028】
図5(a)から(c)は、図2に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【0029】
図5(a)は、レジスト502で一部区画をマスクされた単結晶シリコン基板501にフッ素イオンをイオン注入装置を用いて注入する工程である。
【0030】
図5(b)は、先述の工程により形成された、フッ素イオンを注入されたシリコン領域503を示す図である。
【0031】
先述のイオン注入工程により、単結晶シリコン基板501内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つフッ素イオンを注入されたシリコン領域503が形成される。フッ素イオンを注入されたシリコン領域503内のフッ素イオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0032】
図5(c)は、先述の工程で得られた半導体装置のレジスト502を取り去ったあとに熱工程を施し、フッ素イオンを注入されたシリコン領域503のフッ素イオンを単結晶シリコンと反応させ、ガス化して空隙504を形成する工程である。さらに、この際の熱工程で、空隙504より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙504を有することから、SOIデバイスを形成可能な領域になる。
【0033】
このようにして得られた空隙は、そこに冷却用の媒体、例えばヘリウムガス、アンモニアガス、フレオンガス等を満たして循環させることで非常に効率のよい放熱が可能になるという特徴がある。
【0034】
図6(a)から(c)は、図1に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【0035】
図6(a)は、レジスト602で一部区画をマスクされた単結晶シリコン基板601にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【0036】
図6(b)は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域603を示す図である。
【0037】
先述のイオン注入工程により、単結晶シリコン基板601内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域603が形成される。ヘリウムイオンを注入されたシリコン領域601内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0038】
図6(c)は、先述の工程で得られた半導体装置のレジスト602を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域603のヘリウムイオンをガス化してヘリウムガスを有する空隙604を形成する工程である。さらに、エピタキシャルシリコン層605を形成する際の熱工程で、ヘリウムガスを有する空隙604より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性のヘリウムガスを有する空隙604を有することから、SOIデバイスの形成が可能な領域になる。
【0039】
図7(a)から(c)は、図2に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【0040】
図7(a)は、レジスト702で一部区画をマスクされた単結晶シリコン基板701にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【0041】
図7(b)は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域703を示す図である。
【0042】
先述のイオン注入工程により、単結晶シリコン基板701内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域703が形成される。ヘリウムイオンを注入されたシリコン領域703内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0043】
図7(c)は、先述の工程で得られた半導体装置のレジスト702を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域703のヘリウムイオンをガス化して空隙704を形成する工程である。さらに、エピタキシャルシリコン層705を形成する際の熱工程で、空隙704より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙704を有することから、SOIデバイスを形成可能な領域になる。
【0044】
図8(a)から(c)は、図2に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【0045】
図8(a)は、レジスト802で一部区画をマスクされた単結晶シリコン基板801にフッ素イオンをイオン注入装置を用いて注入する工程である。
【0046】
図8(b)は、先述の工程により形成された、フッ素イオンを注入されたシリコン領域803を示す図である。
【0047】
先述のイオン注入工程により、単結晶シリコン基板801内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つフッ素イオンを注入されたシリコン領域803が形成される。フッ素イオンを注入されたシリコン領域803内のフッ素イオンの濃度の深さ方向の分布をグラフとして図中に示した。
【0048】
図8(c)は、先述の工程で得られた半導体装置のレジスト802を取り去ったあとに熱工程を施し、フッ素イオンを注入されたシリコン領域803のフッ素イオンをシリコンと反応させ、ガス化して空隙804を形成する工程である。さらに、エピタキシャルシリコン層805を形成する際の熱工程で、空隙804より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙804を有することから、SOIデバイスを形成可能な領域になる。
【0049】
このようにして得られた空隙は、そこに冷却用の媒体、例えばヘリウムガス、アンモニアガス、フレオンガス等を満たして循環させることで非常に効率のよい放熱が可能になるという特徴があるのは先の実施例と同様である。
【0050】
なお本発明の実施例では、空隙を満たすガスになる注入イオンとしてヘリウムを原料として用いたが、他のガスになる元素、水素、窒素、ネオン、アルゴン、クリプトン、キセノン、ラドン等を用いても同様な効果が得られるのは明らかであり、それらも本発明の範疇に属する。
【0051】
また同様に、シリコンと反応しガス化することで空隙を形成する注入イオンとして本発明ではフッ素を用いたが、他の元素、例えば塩素、ゲルマニウムなどを用いても同様な効果が得られるのは明らかである。ゲルマニウムを用いた場合は、酸化して得られる酸化ゲルマニウムが1000度前後で容易に昇華可能であることを応用する。
【0052】
さらに、基板材料として単結晶シリコンを代表として用いたが、他の半導体材料、ゲルマニウム、ガリウム砒素、インジウム砒素、インジウム燐、ガリウムアルミニウム砒素等を用いても全く効果は変わらないことを付け足しておく。
【0053】
そしてこのようにして形成されたSOI基板の表面は水面下に隠れた空隙の影響で波打つ形状になってしまうが、化学機械研磨法(CMP法)等を用いて容易に平坦化可能であり、その必要性がある場合でも対処可能である。
【0054】
また、イオン注入の深度があまり大きくできない場合でも、空隙形成後にエピタキシャル成長を施すことで所望の厚さの単結晶薄膜の形成が可能になるという特徴もある。
【0055】
さらに本構造上に形成された配線は、二酸化珪素より誘電率の低い気体をSOI構造の絶縁層として用いるため、配線寄生容量が格段と減少し、より高い周波数の伝搬が可能になるという特徴もある。
【0056】
【発明の効果】
本発明による半導体装置を用いることで、従来のSOI基板で問題になっていた放熱の問題の抜本的な解決がはかれた。さらに従来のSOI構造よりも寄生容量が小さくなるため、より高速な素子、配線の実現が可能になった。
【図面の簡単な説明】
【図1】本発明による半導体装置の一実施例を示す斜視図。
【図2】本発明による半導体装置の一実施例を示す斜視図。
【図3】図1に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図4】図2に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図5】図2に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図6】図1に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図7】図2に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図8】図2に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図9】従来の技術による半導体装置の製造方法の一例を示す断面図。
【符号の説明】
101 単結晶シリコン基板
102 ヘリウムガスを有する空隙
201 単結晶シリコン基板
202 空隙領域
301 単結晶シリコン基板
302 レジスト
303 ヘリウムイオンを注入されたシリコン領域
304 ヘリウムガスを有する空隙
401 単結晶シリコン基板
402 レジスト
403 ヘリウムイオンを注入されたシリコン領域
404 空隙
501 単結晶シリコン基板
502 レジスト
503 フッ素イオンを注入されたシリコン領域
504 空隙
601 単結晶シリコン基板
602 レジスト
603 ヘリウムイオンを注入されたシリコン領域
604 ヘリウムガスを有する空隙
605 エピタキシャルシリコン層
701 単結晶シリコン基板
702 レジスト
703 ヘリウムイオンを注入されたシリコン領域
704 空隙
705 エピタキシャルシリコン層
801 単結晶シリコン基板
802 レジスト
803 フッ素イオンを注入されたシリコン領域
804 空隙
805 エピタキシャルシリコン層
901 単結晶シリコン基板
902 酸素イオン
903 酸素イオンを注入されたシリコン領域
904 二酸化珪素薄膜[0001]
BACKGROUND OF THE INVENTION
The present invention mainly relates to a substrate having a single crystal silicon-insulator structure and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, as a manufacturing method of a single crystal silicon-insulator substrate (Silicon-On-Insulator, hereinafter abbreviated as SOI), a method of bonding a single crystal silicon thin film and a quartz substrate, or oxygen ions in a single crystal silicon substrate are used. There has been known a method of forming a quartz region in a single crystal silicon substrate by annealing after ion implantation.
[0003]
FIG. 9A to FIG. 9C are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device according to a conventional technique. In this example, a method of forming a quartz region in a single crystal silicon substrate by annealing after oxygen ions are implanted into the single crystal silicon substrate is shown.
[0004]
FIG. 9A shows a step of implanting
[0005]
FIG. 9B is a diagram showing a
[0006]
Through the above-described ion implantation process, a
[0007]
In FIG. 9C, a thermal process is performed on the semiconductor device obtained in the above-described process, and oxygen ions in the
[0008]
[Problems to be solved by the invention]
In these methods, the single crystal silicon thin film obtained is formed on a quartz substrate. Quartz has a thermal conductivity that is two orders of magnitude lower than that of single crystal silicon. As a result, the temperature rise due to the power consumed inside is extremely large compared to devices formed on ordinary single-crystal silicon substrates. MOS devices for high-speed operation and power devices for high-current switching However, it is extremely limited in practice.
[0009]
In order to avoid this problem, a method of epitaxially growing single crystal silicon on sapphire having higher thermal conductivity than quartz is also known. However, sapphire substrates themselves are very expensive, and large-diameter substrates are difficult to obtain.
[0010]
In order to solve this problem, a method of epitaxially growing sapphire on a single crystal silicon substrate and further epitaxially growing single crystal silicon thereon is introduced in IEICE Technical Report SDM92-117. Since the constants differ by 4% or more, it is very difficult to obtain a good single crystal.
[0011]
SUMMARY OF THE INVENTION Accordingly, the present invention aims to solve such conventional problems and provide means for manufacturing an SOI substrate suitable for a MOS device for high-speed operation and a power device for large-current switching. It is said.
[0012]
[Means for Solving the Problems]
The present invention relates to a method of manufacturing a semiconductor device in which a gap communicating with the outside of a substrate is formed in a specific section having a specific depth in a single crystal silicon substrate, wherein the silicon of the single crystal silicon substrate is formed on the single crystal silicon substrate. A step of introducing a raw material that reacts with gas using an ion implantation method, and applying heat to the single crystal silicon substrate and the raw material, thereby reacting the silicon of the single crystal silicon substrate and the raw material. And a step of forming a void by promoting, and a step of single-crystallizing silicon of the single crystal silicon substrate immediately above the void.
[0013]
Alternatively, in a method of manufacturing a semiconductor device in which a gap communicating with the outside of a single crystal silicon substrate is formed in a specific section having a specific depth, the single crystal silicon substrate reacts with silicon of the single crystal silicon substrate. And introducing a raw material to be gasified using an ion implantation method, and applying heat to the single crystal silicon substrate and the raw material to promote the reaction of the silicon of the single crystal silicon substrate and the raw material. A step of forming a void, and a step of performing epitaxial growth on silicon of the single crystal silicon substrate in the void.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a perspective view showing an embodiment of a semiconductor device according to the present invention.
[0015]
A
[0016]
FIG. 2 is a perspective view showing an embodiment of a semiconductor device according to the present invention.
[0017]
A
[0018]
3A to 3C are perspective views showing an example of a method for manufacturing the semiconductor device according to the present invention shown in FIG.
[0019]
FIG. 3A shows a process of injecting helium ions into the single
[0020]
FIG. 3B is a diagram showing the
[0021]
By the above-described ion implantation process, a
[0022]
FIG. 3C shows a gap having a helium gas by gasifying the helium ions in the
[0023]
4A to 4C are perspective views showing an example of a method for manufacturing the semiconductor device according to the present invention shown in FIG.
[0024]
FIG. 4A shows a process in which helium ions are implanted into the single
[0025]
FIG. 4B is a diagram showing the
[0026]
By the above-described ion implantation process, a
[0027]
In FIG. 4C, a thermal process is performed after removing the resist 402 of the semiconductor device obtained in the above-described process, and the helium ions in the
[0028]
5A to 5C are perspective views showing an example of a method for manufacturing the semiconductor device according to the present invention shown in FIG.
[0029]
FIG. 5A shows a process in which fluorine ions are implanted into a single
[0030]
FIG. 5B is a diagram showing the
[0031]
By the above-described ion implantation step, a
[0032]
FIG. 5 (c) shows a process of removing the resist 502 of the semiconductor device obtained in the previous step and then performing a thermal process to react fluorine ions in the
[0033]
The voids thus obtained are characterized in that very efficient heat dissipation is possible by filling and circulating a cooling medium such as helium gas, ammonia gas, and freon gas.
[0034]
6A to 6C are perspective views showing an example of a method for manufacturing the semiconductor device according to the present invention shown in FIG.
[0035]
FIG. 6A shows a process in which helium ions are implanted into a single
[0036]
FIG. 6B is a diagram showing a
[0037]
By the above-described ion implantation process, a
[0038]
FIG. 6C shows a void having helium gas by removing the resist 602 of the semiconductor device obtained in the previous step and then performing a thermal process to gasify the helium ions in the
[0039]
7A to 7C are perspective views showing an example of a method for manufacturing the semiconductor device according to the present invention shown in FIG.
[0040]
FIG. 7A shows a process in which helium ions are implanted into a single
[0041]
FIG. 7B is a diagram showing the
[0042]
By the above-described ion implantation step, a
[0043]
In FIG. 7C, a thermal process is performed after removing the resist 702 of the semiconductor device obtained in the above-described process, and the helium ions in the
[0044]
8A to 8C are perspective views showing an example of a method for manufacturing the semiconductor device according to the present invention shown in FIG.
[0045]
FIG. 8A shows a process of implanting fluorine ions into the single
[0046]
FIG. 8B is a diagram showing a
[0047]
By the above-described ion implantation process, a
[0048]
FIG. 8 (c) shows that after removing the resist 802 of the semiconductor device obtained in the previous step, a thermal process is performed to react the fluorine ions in the
[0049]
The gap obtained in this way is characterized by the fact that it is possible to dissipate very efficiently by filling it with a cooling medium such as helium gas, ammonia gas, freon gas, etc. and circulating it. This is the same as the embodiment.
[0050]
In the embodiment of the present invention, helium is used as a raw material as an implanted ion that becomes a gas that fills the gap, but other elements such as hydrogen, nitrogen, neon, argon, krypton, xenon, and radon may also be used. Obviously, similar effects can be obtained, and these are also within the scope of the present invention.
[0051]
Similarly, fluorine is used in the present invention as the implanted ions that react with silicon and gasify to form voids. However, the same effect can be obtained by using other elements such as chlorine and germanium. it is obvious. When germanium is used, it is applied that germanium oxide obtained by oxidation can be easily sublimated at around 1000 degrees.
[0052]
Furthermore, although single crystal silicon is typically used as the substrate material, it is added that the effect is not changed at all even when other semiconductor materials, germanium, gallium arsenide, indium arsenide, indium phosphide, gallium aluminum arsenide, or the like are used.
[0053]
And the surface of the SOI substrate formed in this way becomes a wavy shape due to the influence of the void hidden under the water surface, but can be easily flattened using a chemical mechanical polishing method (CMP method) or the like, Even if it is necessary, it can be dealt with.
[0054]
In addition, even when the ion implantation depth cannot be increased so much, a single crystal thin film having a desired thickness can be formed by performing epitaxial growth after forming the void.
[0055]
Furthermore, since the wiring formed on this structure uses a gas having a dielectric constant lower than that of silicon dioxide as the insulating layer of the SOI structure, the wiring parasitic capacitance is remarkably reduced, and higher frequency propagation is possible. is there.
[0056]
【The invention's effect】
By using the semiconductor device according to the present invention, a fundamental solution to the problem of heat dissipation that has been a problem with conventional SOI substrates has been achieved. Furthermore, since the parasitic capacitance is smaller than that of the conventional SOI structure, it has become possible to realize faster elements and wiring.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an embodiment of a semiconductor device according to the present invention.
FIG. 2 is a perspective view showing an embodiment of a semiconductor device according to the present invention.
3 is a perspective view showing an example of a manufacturing method of the semiconductor device according to the present invention shown in FIG. 1. FIG.
4 is a perspective view showing an example of a manufacturing method of the semiconductor device according to the present invention shown in FIG. 2;
5 is a perspective view showing an example of a manufacturing method of the semiconductor device according to the present invention shown in FIG. 2. FIG.
6 is a perspective view showing an example of a manufacturing method of the semiconductor device according to the present invention shown in FIG. 1. FIG.
7 is a perspective view showing an example of a manufacturing method of the semiconductor device according to the present invention shown in FIG. 2; FIG.
8 is a perspective view showing an example of a manufacturing method of the semiconductor device according to the present invention shown in FIG. 2;
FIG. 9 is a cross-sectional view showing an example of a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
101 single
Claims (3)
前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、
前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、
前記空隙直上の前記単結晶シリコン基板のシリコンを単結晶化させる工程と、を有することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device, in a specific section at a specific depth of a single crystal silicon substrate, a void that communicates with the outside of the substrate is formed.
Introducing into the single crystal silicon substrate, using an ion implantation method, a raw material that reacts with silicon of the single crystal silicon substrate to gasify;
Said single crystal silicon substrate and the raw material, by heat application, the steps that form a said gap by promoting the reaction of the silicon and the raw material of the single crystal silicon substrate,
And a step of single-crystallizing silicon of the single-crystal silicon substrate immediately above the gap .
前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、
前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、
前記空隙上の前記単結晶シリコン基板のシリコン上にエピタキシャル成長を行う工程と、を有することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device, in a specific section at a specific depth of a single crystal silicon substrate, a void that communicates with the outside of the substrate is formed.
Introducing into the single crystal silicon substrate, using an ion implantation method, a raw material that reacts with silicon of the single crystal silicon substrate to gasify;
Said single crystal silicon substrate and the raw material, by heat application, the steps that form a said gap by promoting the reaction of the silicon and the raw material of the single crystal silicon substrate,
And a step of performing epitaxial growth on silicon of the single crystal silicon substrate in the gap .
前記ガス化する原料はフッ素、塩素のいずれかであることを特徴とする半導体装置の製造方法。 The semiconductor device according to claim 1 or 2,
A method for manufacturing a semiconductor device, wherein the raw material to be gasified is either fluorine or chlorine.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05999998A JP4273533B2 (en) | 1998-03-11 | 1998-03-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05999998A JP4273533B2 (en) | 1998-03-11 | 1998-03-11 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11260751A JPH11260751A (en) | 1999-09-24 |
JP4273533B2 true JP4273533B2 (en) | 2009-06-03 |
Family
ID=13129385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05999998A Expired - Lifetime JP4273533B2 (en) | 1998-03-11 | 1998-03-11 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4273533B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4277481B2 (en) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
FR2849269B1 (en) * | 2002-12-20 | 2005-07-29 | Soitec Silicon On Insulator | METHOD FOR PRODUCING CAVITIES IN A SILICON PLATE |
JP5254549B2 (en) * | 2004-02-19 | 2013-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Semiconductor composite structure |
-
1998
- 1998-03-11 JP JP05999998A patent/JP4273533B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11260751A (en) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Colinge | Silicon-on-insulator technology: materials to VLSI: materials to Vlsi | |
US6103597A (en) | Method of obtaining a thin film of semiconductor material | |
EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
US6054363A (en) | Method of manufacturing semiconductor article | |
US7691688B2 (en) | Strained silicon CMOS on hybrid crystal orientations | |
KR100728173B1 (en) | shallow trench isolation process | |
EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
US7615471B2 (en) | Method for producing a tensioned layer on a substrate, and a layer structure | |
US7629666B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
JP4051413B2 (en) | Method for producing a layered structure having a silicide layer | |
US20030013305A1 (en) | Method of producing semiconductor device and semiconductor substrate | |
JP4664760B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5588448B2 (en) | Method of manufacturing a hybrid substrate with a buried electrically insulating continuous layer | |
US20090085115A1 (en) | Transistor and in-situ fabrication process | |
US7314790B2 (en) | Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain | |
US7119400B2 (en) | Isotopically pure silicon-on-insulator wafers and method of making same | |
TW200419669A (en) | LOCOS isolation for fully-depleted SOI devices | |
JP4273533B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20060095977A (en) | Method and apparatus for manufacturing device structure | |
US7547609B2 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
Ishikawa et al. | Preparation of thin silicon-on-insulator films by low-energy oxygen ion implantation | |
KR20240116473A (en) | Method for creating three-dimensional circuits with covalent recrystallization and dopant activation steps | |
Cellera et al. | APPLIED PHYSICS REVIEWS—FOCUSED REVIEW | |
Saenger et al. | Amorphization/templated Recrystallization (ATR) Method for Hybrid Orientation Substrates | |
CN101002327A (en) | Enhancement of electron and hole mobilities in 110 Si under biaxial compressive strain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |