JP4270263B2

JP4270263B2 - 表示装置

Info

Publication number: JP4270263B2
Application number: JP2006278144A
Authority: JP
Inventors: 隆史戸谷
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2006-10-11
Filing date: 2006-10-11
Publication date: 2009-05-27
Anticipated expiration: 2026-10-11
Also published as: CN100573249C; CN101162304A; JP2008096679A

Description

本発明は表示装置に係り、特に、走査線に対する所定の走査線選択信号によって選択されるとともに、データ信号線からの画像信号が供給される複数の表示画素がマトリクス状に基板上に配置されるアクティブマトリクス型表示装置に関する。

例えば、液晶表示素子のように、ガラス基板等の上に複数の走査線と、これに交差する複数のデータ信号線とを配置し、各走査線と各データ信号線の交差箇所にスイッチング回路と表示画素とを配置するアクティブマトリクス型表示装置が広く用いられている。アクティブマトリクス型表示装置において、目的の画像表示等を行わないときは、ダミーの静止画等を表示して、消費電力を低減させることが考えられている。

例えば、特許文献１には、待ち受け時には低消費電力でマルチカラー表示を行い、通話時にはフルカラーによる中間表示や動画表示を行うことができるアクティブマトリクス型液晶表示装置が開示されている。ここでは、第１のスイッチ素子のゲートが走査線に、ソースがデータ信号線に、ドレインが画素電極にそれぞれ接続されており、また画素電極は第２のスイッチ素子を介してディジタルメモリに接続されており、この第２のスイッチ素子は、並列接続された２つのスイッチ素子からなり、それぞれは、ディジタルメモリの出力端子及び反転出力端子にドレインが接続され、画素電極にソースが接続され、２つの制御信号線にゲートが接続されている構成が述べられている。

また、特許文献２には、１つの表示装置でフルカラー動画像表示と、低消費電力の静止画像表示の２つの表示に対応するための構成が開示されている。ここでは、表示画素のゲート信号線とドレイン信号線の交差部近傍に、極性の互いに異なる２つのＴＦＴからなる回路選択回路と、これと対をなすもう１つの回路選択回路が設けられる。また、回路選択回路に隣接し、先ほどの２つのＴＦＴと縦列に接続され、極性の互いに異なる別の２つのＴＦＴからなる画像選択回路が設けられ、これらの両ゲートにはゲート信号線が接続され、走査信号に応じて、両ＴＦＴが同時にオンする。そして、２つの回路選択回路がフルカラー動画像表示を選択するときは、回路選択回路の２つのＴＦＴの一方と保持容量とで、第１の表示回路を構成する。一方、回路選択回路の２つのＴＦＴの他方と液晶の画素電極の間にはスタティックメモリからなる保持回路が接続され、信号選択回路が保持回路からの信号に応じて交流駆動信号（信号Ａ）または対向電極信号（信号Ｂ）を選択して、液晶２１の画素電極に供給する構成となっている。したがって、２つの回路選択回路が静止画像表示を選択するときは、回路選択回路の２つのＴＦＴの他方と保持回路と信号選択回路とで第２の表示回路を構成することが述べられている。

特開２００１−２６４８１４号公報特開２００２―９１３６６号公報

上記従来技術によれば、中間階調等のアナログフルカラー表示を行わないときは、ディジタルメモリあるいはスタティックメモリにより２値のディジタル静止画データを保持して静止画像表示をするので、待ち受け時の画像表示に関する消費電力を低減することができる。

しかし、上記従来技術によれば、アナログ表示の場合とディジタル表示の場合と、同じ走査線を用いるので、走査線駆動回路も同じとなり、走査線駆動等に関する消費電力が低減されていない。

本発明の目的は、アナログ表示とディジタル表示とを行うことができる表示装置において、さらに消費電力を低減することを可能とする表示装置を提供することである。

本発明に係る表示装置は、基板上の一方向に配置され、アナログ表示のための複数の第１走査線と、基板上の一方向に配置され、ディジタル表示のための複数の第２走査線と、前記一方向に対して交差する方向に配置される複数のデータ信号線と、前記第１走査線あるいは前記第２走査線に対する所定の走査線選択信号によって選択されるとともに、前記データ信号線からの画像信号が供給され、マトリクス状に前記基板上に配置された複数の表示画素と、前記第１走査線に前記走査線選択信号によって作動する第１スイッチ回路を介して接続され、前記表示画素に配置され、逐次入力される前記画像信号を前記表示画素の画素電極に逐次供給する前記アナログ表示のための第１表示回路と、前記第２走査線に前記走査線選択信号によって作動する第２スイッチ回路を介して接続され、前記表示画素に配置され、前記画像信号を保持する保持回路を有し、前記保持回路が保持した信号に応じた電圧を前記画素電極に供給する前記ディジタル表示のための第２表示回路と、モード切換信号に応じて、前記第１表示回路が作動するアナログ表示モードと前記第２表示回路が作動するディジタル表示モードとの間のモード切換を行うモード切換回路と、を備え、前記モード切換信号は、相互に逆極性の信号であるモード第１切換信号とモード第２切換信号とから構成され、モード切換回路は、モード切換第１信号のオンを条件として前記第１表示回路を作動させ、モード切換第２信号のオンを条件として前記第２表示回路を作動させることを特徴とする。

また、本発明に係る表示装置において、前記第１走査線についての走査線選択信号を出力する第１走査線駆動回路と、前記第２走査線についての走査線選択信号を出力する第２走査線駆動回路と、を備え、前記第１走査線駆動回路と前記第２走査線駆動回路とは、前記表示画素を走査線単位で順次指定するための順次指定パルスを出力するシフトレジスタ回路部を共用化して用い、共用化されたシフトレジスタ回路部の後に設けられる振り分け回路部において、振り分け信号に応じて、前記順次指定パルスを第１走査線または第２走査線に振り分けることが好ましい。

また、本発明に係る表示装置において、前記シフトレジスタ回路部の各出力ごとにそれぞれ並列に接続される第１出力回路と第２出力回路であって、前記複数の第１走査線のそれぞれに対応して設けられる複数の第１出力回路と、前記複数の第２走査線のそれぞれに対応して設けられる複数の第２出力回路とを備え、前記振り分け回路部は、前記振り分け信号を用いて、第１出力回路の出力あるいは第２出力回路の出力を第１走査線または第２走査線に振り分けることが好ましい。

また、前記振り分け回路部は、ＮＯＲ回路または伝送ゲートで構成されることが好ましい。

また、前記振り分け信号には、前記モード切換信号を用いることが好ましい。

また、本発明に係る表示装置において、前記モード切換信号を構成するモード第１切換信号とモード第２切換信号とは、相互に信号振幅が異なることが好ましい。

また、前記モード切換回路は、前記第１スイッチ回路と前記画素電極との間に設けられモード切換第１信号に従って作動する第３スイッチ回路と、前記保持回路と前記画素電極との間に設けられ、モード切換第２信号に従って作動し、前記保持回路の保持した信号に応じ、画素電極に対向する対向電極に印加される対向電極信号と同相または逆相の信号を前記画素電極に供給するための第４スイッチ回路と、を含むことが好ましい。

また、本発明に係る表示装置において、前記第１走査線の走査線選択信号と、前記第２走査線の走査線選択信号とは、相互に信号振幅が異なることが好ましい。

上記構成により、表示装置には、各表示画素に対する走査線が、アナログ表示のための複数の第１走査線と、ディジタル表示のための複数の第２走査線とに分離して設けられる。そして、第１走査線には第１スイッチ回路を介してアナログ表示のための第１表示回路が、第２走査線には第２スイッチ回路を介してディジタル表示のための第２表示回路がそれぞれ設けられ、第２表示回路は画像信号を保持する保持回路を有している。ここで、モード切換信号に応じて第１表示回路が作動するアナログ表示モードと第２表示回路が作動するディジタル表示モードとの間のモード切換が行われる。このように、アナログ表示の場合とディジタル表示の場合とで、別々の走査線を用いるので、アナログ表示のときの走査線駆動と、ディジタル表示の場合の走査線駆動とを別々に制御することが可能となる。アナログ表示の走査線駆動に比べディジタル表示の走査線駆動は高速性等を要求されないので、走査線を同じとする場合に比べ、さらに消費電力を低減することが可能となる。

以下に図面を用いて本発明に係る実施の形態につき詳細に説明する。以下では、アクティブマトリクス型表示装置として、ポリシリコンＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）が配置される基板上にＩＣチップが実装されるＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）技術を用い、バックライトにより照明することが可能な液晶表示装置を説明するが、アクティブマトリクス型であって、アナログ表示とディジタル表示とを１つの装置で表示できる表示装置であれば、液晶デバイス以外の表示機構を用いるものであってもよい。例えば、場合によって、ＬＥＤ（ＬｉｇｈｔＥｍｉｓｓｉｏｎＤｉｏｄｅ）アレイ表示装置、プラズマディスプレイ装置等であってもよい。

また、ポリシリコンＴＦＴ以外のスイッチング素子を用いるものでもよく、また、ＣＯＧ技術を用いないものであってもよい。例えば、アモルファスシリコンＴＦＴを用いるものであってもよい。ポリシリコンＴＦＴは、高温ポリシリコンＴＦＴであっても低温ポリシリコンＴＦＴであってもよい。またＴＦＴに代えて、例えばダイオードリング等の非線形スイッチング素子を用いるものとしてもよい。また、ＣＯＧ技術以外の実装技術を用いる構成であってもよい。例えば、ガラス基板とは別の回路基板に、制御ＩＣ等を配置する構成であってもよい。また、バックライトを用いない構成であってもよい。例えば、反射板を有し、外光によって表示を視認できる反射型表示装置であってもよい。

なお、以下における電圧値等は、説明のための例示であって、表示装置の用途等に応じ、適当に変更することができる。

図１は、表示装置１０の斜視図である。この表示装置１０は、下ガラス基板３０と、上ガラス基板１２と、両ガラス基板の間に液晶１４を封止するシール材１６と、下ガラス基板３０の裏面側に導光素子１８を介して配置されるバックライト２０と、上ガラス基板１２の表面側に配置される偏光素子２２とを含んで構成されるアクティブマトリクス型でバックライトによって照明することができる液晶表示装置である。下ガラス基板３０には、ＣＯＧ技術を用いて制御ＩＣ３２が実装され、ＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔＣｉｒｃｕｉｔ）等の適当な可撓性回路基板２４によって、外部回路基板２６と接続される。

上ガラス基板１２は、下ガラス基板３０と共に、液晶１４を挟み込み、液晶１４の両側に所定の駆動電圧を印加することで表示を行わせるためのもので、下ガラス基板３０と対向することから対向基板とも呼ばれる。上ガラス基板１２には、下ガラス基板３０における画素電極に対向して、対向電極である共通電極が設けられ、共通電極電位が印加される。

下ガラス基板３０は、複数の走査線と複数のデータ信号線が格子状に配置され、各格子領域に、表示画素と、スイッチング素子としてのポリシリコンＴＦＴとが配置される透明基板である。ここでは、走査線として２種類の走査線が用いられ、一方の種類の走査線は、通常のアクティブマトリクス型液晶表示装置の走査線と同じである。すなわち、この走査線を用いるときは、スイッチング素子の機能により、走査線によって選択された各表示画素の画素電極には、データ信号線からの画像信号が供給され、上ガラス基板１２に設けられる対向電極との間の電位差に応じて、上ガラス基板１２と下ガラス基板３０との間に封止された液晶分子を駆動して、表示をさせることができる。他方の種類の走査線は、静止画像を表示するためのものである。

このように、２種類の走査線が用いられるが、上記のように、一方の種類の走査線は、通常のアクティブマトリクス型液晶装置の走査線と同じで、中間階調表示や動画表示等をする場合に用いられる。カラー表示装置の場合は、フルカラー表示をするときに用いられる。他方の種類の走査線は、後述する２値を保持できる保持回路を用い、画像表示に関する消費電力を抑制して、静止画像を表示するために用いられるものである。これら２つの表示を区別して、前者をアナログ表示、後者をディジタル表示と呼ぶことができる。アナログ表示とディジタル表示の区別に代えて、ダイナミック表示とスタティック表示、あるいはカラー表示の場合に、フルカラー表示と静止画表示と呼ぶこともできる。以下では、アナログ表示とディジタル表示の呼び方を用い、他の呼び方が適当なときは適宜、その他の呼び方を用いることにする。

また、２種類の走査線を区別するため、アナログ表示に用いる一方の種類の走査線を第１走査線、ディジタル表示に用いる他方の種類の走査線を第２走査線と呼ぶことにする。各表示画素について、アナログ表示とディジタル表示を行うものとするときは、各表示画素について、第１走査線と第２走査線の２本の走査線と、１本のデータ信号線とがそれぞれ配置されることになる。

図２は、下ガラス基板３０上における各要素の配置の様子を示す図である。下ガラス基板３０の中央部には、平面配置においてほぼ矩形形状の表示領域４０が設けられ、その周囲に、第１走査線８２と第２走査線８４とについて、それぞれの走査線を順次選択するための走査線駆動回路Ａ、Ｂ（８０）と、データ信号線７２に各階調に相当する画像信号、すなわちビデオ信号を入力するためのデータ線駆動回路７０と、データ信号線７２にビデオ信号を入力する前に、ビデオ振幅の中間電位を入力するためのデータ線プレチャージ回路３４が配置される。走査線駆動回路Ａ，Ｂ（８０）、データ線駆動回路７０、データ線プレチャージ回路３４は、それぞれ制御ＩＣ３２に接続される。

走査線駆動回路Ａ，Ｂ（８０）、データ線駆動回路７０、データ線プレチャージ回路３４は、表示領域４０のＴＦＴと同様に、ポリシリコントランジスタ形成技術によって作りこまれたＴＦＴを用いて下ガラス基板３０の上に作りこまれる。すなわち、下ガラス基板３０は、能動素子が作りこまれたＳＯＧ（ＳｙｓｔｅｍＯｎＧｌａｓｓ）基板である。

走査線駆動回路Ａ，Ｂ（８０）は、通常のアクティブマトリクス型液晶表示装置に用いられる走査線駆動回路をそのまま用いることができるが、走査線駆動に関する消費電力を低減するためには、アナログ表示とディジタル表示の区別に適したものを用いることが好ましい。走査線駆動回路Ａ，Ｂ（８０）の詳細な内容については、後述する。

データ線駆動回路７０は、通常のアクティブマトリクス型液晶表示装置に用いられるデータ線駆動回路をそのまま用いることができる。詳細なデータ線駆動回路７０の内容については、後述する。

制御ＩＣ３２は、走査線駆動回路Ａ，Ｂ（８０）、データ線駆動回路７０、データ線プレチャージ回路３４等の動作を制御する機能を有するＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）チップで、下ガラス基板３０上に設けられた配線パターンにＣＯＧ技術によって実装される。この配線パターンは、走査線駆動回路Ａ，Ｂ（８０）、データ線駆動回路７０、データ線プレチャージ回路３４等に延びると共に、下ガラス基板３０の端部に延び、そこで、図１で説明したように、可撓性回路基板２４に接続される。

表示領域４０は、複数の表示画素４２がマトリクス状に配置される領域である。そこには、走査線駆動回路Ａ，Ｂ（８０）からの複数の第１走査線８２、複数の第２走査線８４が下ガラス基板３０の平面配置の一方向に沿って配置され、データ線駆動回路７０からの複数のデータ信号線７２がその一方向に交差する方向、例えばその一方向に直交する方向に沿って配置される。図２の例では、第１走査線８２、第２走査線８４が紙面の左右方向に沿って配置され、データ信号線７２が紙面の上下方向に沿って配置されている。第１走査線８２、第２走査線８４は、対を成すように配置され、この対を成す走査線と、データ信号線７２とで、表示領域４０は複数の格子状領域に区分され、各格子状領域に、それぞれ表示画素４２が配置される。ここで、カラー表示装置の場合は、Ｒ，Ｇ，Ｂごとにサブピクセルが用いられるが、以下では、このサブピクセルを表示画素４２として説明する。

図３は、表示画素４２の構成を説明する図である。なお、以下では、図１、図２における符号を用いて説明する。ここでは、代表的に、図２の表示領域４０の紙面における左上隅の１つの画素について示してある。すなわち、複数の表示画素４２を区別するために、第１走査線８２、第２走査線８４と、データ信号線７２とで区分される格子状の領域の位置を、図２において、紙面上左上を原点として、右方向をＸ方向、下方向をＹ方向として、Ｘ，Ｙで示すと、図３の表示画素４２は、表示領域４０の（１，１）の位置にある。同様に、複数の第１走査線８２、複数の第２走査線８４、複数のデータ信号線７２をそれぞれ区別するのに、図２の左上を原点として上記のＸ方向、Ｙ方向にそれぞれ沿って番号を増加させるものとすると、図３の表示画素４２に対応する第１走査線８２、第２走査線８４、データ信号線７２は、それぞれ１番目に当る。図３では、そのことを示すため、第１走査線８２をＧＡＴＥ−１Ａ、第２走査線８４をＧＡＴＥ−１Ｂ、データ信号線７２をＤＡＴＡ−１として表記してある。

図３において、表示を行うための液晶１４は、液晶容量Ｃ_LC（５４）として示されている。液晶容量Ｃ_LC（５４）は、画素電極配線５５と、対向電極である共通電極信号線６０との間の容量である。ここでは共通電極信号線６０はＳＣとして示されている。

図３における各信号線等について先に説明する。ＶＤＤ（３６）とＶＳＳ（３８）は、制御ＩＣ３２の電源電圧線と接地線である。例えば、ＶＤＤ＝＋５Ｖ、ＶＳＳ＝０Ｖ等に設定される。

共通電極信号線６０は、上記のように、上ガラス基板１２に設けられる対向電極である共通電極に印加される共通電極信号ＳＣを伝える信号線である。共通電極信号ＳＣは、液晶１４の交流駆動のために、矩形波の信号が用いられる。例えば、０Ｖから＋４Ｖの間で変化する矩形波信号を用いることができる。

Ｖｂ（６４）とＶｗ（６６）は、ディジタル表示のときに、液晶１４を交流駆動するために用いられる信号線である。Ｖｗ（６６）は、これが画素電極配線５５に印加されたときに液晶１４がホワイト表示となる電位を伝える信号線で、共通電極信号線６０における共通電極信号と同じ信号を伝達する信号線である。Ｖｂ（６４）は、これが画素電極配線５５に印加されたときに液晶１４がブラック表示となる電位を伝える信号線で、共通電極信号線６０における共通電極信号を反転した信号を伝達する信号線である。

ＭＯＤＥ（６２）とＸＭＯＤＥ（６３）は、表示画素４２について、アナログ表示モードとディジタル表示モードとの間の切換を行うための２つのモード切換信号を伝達する信号線である。２つのモード切換信号を区別して、ＭＯＤＥ（６２）における信号をモード切換第１信号とし、ＸＭＯＤＥ（６３）における信号をモード切換第２信号と呼ぶことができる。ＭＯＤＥ（６２）におけるモード切換第１信号とＸＭＯＤＥ（６３）におけるモード切換第２信号とは、相互に反転した信号で、ＭＯＤＥ（６２）におけるモード切換第１信号がＨレベル、ＸＭＯＤＥ（６３）におけるモード切換第２信号がＬレベルのときに、アナログ表示モードとし、ＭＯＤＥ（６２）におけるモード切換第１信号がＬレベル、ＸＭＯＤＥ（６３）におけるモード切換第２信号がＨレベルのときに、ディジタル表示モードとすることができる。

ＭＯＤＥ（６２）におけるモード切換第１信号と、ＸＭＯＤＥ（６３）におけるモード切換第２信号とは、上記のように極性が逆であるが、さらに振幅が異なり、波形としては相互に非対称的である。それは、ＭＯＤＥ（６２）のＨレベルによって、Ｎチャネルトランジスタ４８をオン・オフさせて、アナログ画像信号を画素電極配線５５に伝達するのに対し、ＸＭＯＤＥ（６３）のＨレベルは、Ｖｂ（６４）またはＶｗ（６６）における２つの電位レベルを単に切り換えるだけである相違から来る。例えば、アナログ表示モードとディジタル表示モードの切換について、ＭＯＤＥ（６２）におけるモード切換第１信号を、Ｈレベル＝＋９Ｖ、Ｌレベル＝０Ｖとし、ＸＭＯＤＥ（６３）におけるモード切換第２信号を、Ｌレベル＝−４Ｖ、Ｈレベル＝＋４Ｖとすることができる。

図３において、表示画素４２を構成する各要素を次に説明する。Ｎチャネルトランジスタ４４は、第１走査線８２の走査線選択信号によって作動する素子である。また、Ｎチャネルトランジスタ４６は、第２走査線８４の走査線選択信号によって作動する素子である。この２つの素子を区別して、Ｎチャネルトランジスタ４４を第１スイッチ回路、Ｎチャネルトランジスタ４６を第２スイッチ回路と呼ぶことができる。

第１スイッチ回路であるＮチャネルトランジスタ４４と画素電極配線５５との間にもＮチャネルトランジスタ４８が接続される。このＮチャネルトランジスタ４８は、ＭＯＤＥ（６２）におけるモード切換第１信号によって作動する素子で、これを第３スイッチ回路と呼ぶことができる。そして、第１スイッチ回路であるＮチャネルトランジスタ４４と、第３スイッチ回路であるＮチャネルトランジスタ４８とが共にオンのとき、すなわち、第１走査線８２が走査線選択信号によって選択され、また、モード切換第１信号によってアナログ表示モードが選択されるときに、データ信号線７２の画像信号データ、すなわちビデオ信号データは、画素電極配線５５に伝達され、液晶１４に書き込まれることになる。

ここで、表示画素４２について、データ信号線７２から逐次入力される画像信号を表示画素４２の画素電極配線５５に逐次供給するアナログ表示のための回路を、第１表示回路とすれば、狭義では、液晶容量Ｃ_LC５４と、保持容量Ｃ_S５２とが、この第１表示回路に相当し、広義では、さらにＮチャネルトランジスタ４４と、Ｎチャネルトランジスタ４８とを含めて第１表示回路と呼ぶことができる。

第２スイッチ回路であるＮチャネルトランジスタ４６の出力側には、２つのインバータをリング状に結線して、静的にデータを保持できる保持回路５６が接続される。保持回路５６は、そこに画像信号データが書き込まれると、これを静的に保持する機能を有する回路で、そのデータの保持にほとんど電力を消費しないスタティックメモリである。

また、保持回路５６を構成する２つのインバータのそれぞれの出力端子の間に設けられる２組の伝送ゲート５８，５９は、保持回路５６が保持した信号に応じて、Ｖｂ（６４）の信号またはＶｗ（６６）の信号を伝送ゲート５０に供給する機能を有する。伝送ゲート５０の先は画素電極配線５５であるので、伝送ゲート５８，５９は、保持回路５６に記憶されたデータに応じて、画素電極配線５５に供給する電位を、Ｖｂ（６４）の信号レベルにするか、Ｖｗ（６６）の信号レベルにするかを選択する画素電極電位選択スイッチの機能を有することになる。

そして、伝送ゲート５０は、ＸＭＯＤＥ（６３）のモード切換第２信号と、ＭＯＤＥ（６２）のモード切換第１信号の反転信号によって作動する回路で、これを第４スイッチ回路と呼ぶことができる。第４スイッチ回路である伝送ゲート５０は、２組の伝送ゲート５８，５９の出力であるＶｂ（６４）の信号またはＶｗ（６６）の信号を、画素電極配線５５に供給する機能を有する。すなわち、ＸＭＯＤＥ（６３）がＨレベルで、ＭＯＤＥ（６２）がＬレベルのとき、保持回路５６が保持した信号に応じて、Ｖｂ（６４）の信号またはＶｗ（６６）の信号を画素電極配線５５に供給する。上記のように、Ｖｗ（６６）の信号は共通電極信号線６０のＳＣと同じ信号であり、Ｖｂ（６４）の信号はＳＣの反転信号であるので、これにより、保持回路５６が保持した信号について、画素電極配線５５と共通電極信号線６０との間の液晶１４を交流駆動することができる。つまり、液晶１４は、保持回路５６が保持した信号に対応する２値の静止画像を表示することができる。

ここで、表示画素４２について、画像信号を保持する保持回路５６を有し、保持回路５６が保持した信号に応じた電圧を画素電極配線５５に供給するディジタル表示のための回路を、第２表示回路と呼ぶことにすれば、狭義では、保持回路５６がこの第２表示回路に相当し、広義では、さらに、Ｎチャネルトランジスタ４６と、保持回路５６と、伝送ゲート５８，５９と、伝送ゲート５０とを含めて第２表示回路と呼ぶことができる。図３において、破線で囲んだ回路部分４３がこの広義の第２表示回路に相当する。なお、表示画素４２のうち、破線で囲んだ回路部分４３を除く回路部分は、上記の広義の第１表示回路に相当することになる。

また、Ｎチャネルトランジスタ４８は、ＭＯＤＥ（６２）におけるモード切換第１信号によって作動し、伝送ゲート５０は、ＸＭＯＤＥ（６３）におけるモード切換第２信号によって作動し、表示画素４２について、アナログ表示モードとディジタル表示モードとを切り換える機能を有するので、これらの回路部分をまとめて、モード切換回路と呼ぶことができる。

このようにして、表示装置１０の各表示画素４２について、第１走査線８２、第２走査線８４を所定の走査線選択信号によって選択し、データ信号線７２から画像信号を受け取り、モード切換第１信号及びモード切換第２信号によって、アナログ表示モードまたはディジタル表示モードを選択し、第１表示回路または第２表示回路を作動させて、アナログ表示またはディジタル表示を行わせることができる。

再び図２に戻り、走査線駆動回路Ａ，Ｂ（８０）について説明する。走査線駆動回路Ａ、Ｂ（８０）は、走査線選択信号を生成する機能を有する回路である。具体的には、第１走査線８２と第２走査線８４との間の選択を行い、さらに、複数の第１走査線８２と複数の第２走査線８４との間で、逐時的に順序よく、選択を行うための走査線選択信号を生成する回路である。

図２において、走査線駆動回路Ａ，Ｂ（８０）は、１つのチップとして示されているが、複数のチップで構成することもできる。また、その場合には、表示領域４０の任意の複数の辺に沿って、複数のチップを配置するものとしてもよい。例えば、走査線駆動回路Ａ，Ｂ（８０）を２つのチップとし、表示領域４０を挟んで、向かい合う２辺の一方側に１つのチップを、他方側に他のチップを配置するものとしてもよい。

したがって、複数の第１走査線８２の中の特定の走査線を選択する信号を生成する回路を第１走査線駆動回路、複数の第２走査線８４の中の特定の走査線を選択する信号を生成する回路を第２走査線駆動回路と、区別して呼ぶことにすると、この走査線駆動回路Ａ，Ｂ（８０）は、第１走査線駆動回路と第２走査線駆動回路とを合わせた構成と機能を有する回路である。具体的には、第１走査線駆動回路と第２走査線駆動回路とにおいて、共通の要素は、共用部分として有し、特有の要素をそれぞれ別個に有する構成をとっている。

図４は、走査線駆動回路Ａ，Ｂ（８０）の構成を示す図である。走査線駆動回路Ａ，Ｂ（８０）は、スタート信号とクロック信号とからなる逐時信号８６に基づいて、各第１走査線８２と、各第２走査線８４を逐時的に選択する信号を生成する回路である。走査線駆動回路Ａ，Ｂ（８０）は、シフトレジスタ回路部９０と、振り分け回路部８８と、レベルシフト回路部９２と、出力ドライバ回路部９４とを含んで構成される。

シフトレジスタ回路部９０は、逐時的に順次入力される逐時信号８６を順次シフトして、表示画素を走査線単位で指定するための順次指定パルスを出力する機能を有する回路である。シフトレジスタ回路部９０は、複数の表示画素４２の走査方向に沿った並び数と同じ数だけ設けられる。換言すれば、第１走査線８２と第２走査線８４とが、１つの表示画素４２に対し１本ずつ配置されるとすると、第１走査線の本数＝第２走査線の本数＝シフトレジスタ回路部９０の数である。つまり、シフトレジスタ回路部９０は、１つのシフトレジスタ回路を、第１走査線８２のためと、第２走査線８４のためとで、共用化して用いる。これにより、走査線駆動回路Ａ，Ｂ（８０）の規模を抑制することができる。シフトレジスタ回路部９０は、例えば、０Ｖから＋５Ｖの電圧で動作するものを用いることができる。

振り分け回路部８８は、シフトレジスタ回路部９０の後に配置され、振り分け信号に応じて、各シフトレジスタ回路部９０の出力を、第１走査線８２または第２走査線８４に振り分ける機能を有する回路である。振り分け信号は、第１走査線８２または第２走査線８４のいずれかを選択するような信号であればよい。例えば、アナログ表示をするための特別の信号、あるいはディジタル表示をするための特別な信号を、制御ＩＣ３２から供給するものとできる。

振り分け信号として、モード切換第１信号またはモード切換第２信号を用いることができる。図４には、イネーブル信号線８７のイネーブル信号に加えて、ＭＯＤＥ（６２）の信号であるモード切換第１信号が用いられる。モード切換第１信号は、上記のように、Ｈレベルでアナログ表示モード、Ｌレベルでディジタル表示モードを選択する信号であるので、Ｈレベルのときに第１走査線８２に、Ｌレベルのときに第２走査線８４に、振り分けることができる。モード切換第１信号に代えて、ＸＭＯＤＥ（６３）のモード切換第２信号を用いてもよい。このように、モード切換第１信号またはモード切換第２信号を用いることで、特別な振り分け信号を生成する必要がなくなる。

レベルシフト回路部９２は、振り分けられた信号のレベル及び振幅を、走査線選択信号に適したレベル及び振幅に変換する機能を有する回路である。レベルシフト回路部９２は、周知の信号レベルシフト回路技術を用いて構成することができる。出力ドライバ回路部９４は、走査線を駆動するのに十分な電流を供給するためのバッファ回路である。レベルシフト回路部９２、出力ドライバ回路部９４は、各第１走査線８２のそれぞれについて、及び各第２走査線８４のそれぞれについて、設けられる。換言すれば、（第１走査線８２の数＋第２走査線８４の数）＝レベルシフト回路部９２の数＝出力ドライバ回路部９４の数である。つまり、レベルシフト回路部９２と、出力ドライバ回路部９４は、第１走査線８２のためのものと、第２走査線８４のためのものとが、それぞれ別個に設けられ、共用されることがない。出力ドライバ回路部９４の出力レベルは、表示装置１０の用途によって異なるが、例えば０Ｖから−５Ｖ、あるいは、０Ｖから＋８Ｖまたは＋９Ｖ等とすることができる。

出力ドライバ回路部９４の出力レベル、すなわち走査線選択信号のレベルは、第１走査線８２のためのものと、第２走査線８４のためのものと同じものとすることができる。これにより、レベルシフト回路部９２を共通化でき、出力ドライバ回路部９４を共通化できる。

また、場合によっては、出力ドライバ回路部９４の出力レベルを、第１走査線８２のためのものと、第２走査線８４のためのものとで、異なるものとしてもよい。例えば、第１走査線８２のためには、アナログ表示の場合の共通電極との容量カップリングを考慮して、静的なディジタル表示の場合の第２走査線８４のためのものより振幅を大きく設定することが好ましい。見方を変えると、ディジタル表示の場合の第２走査線８４に対する信号振幅を、アナログ表示の場合の第１走査線８２に対する信号振幅より小さくでき、その分、走査線駆動に関する消費電力を抑制することができる。例えば、第１走査線８２に対する走査線選択信号について、−４Ｖから＋９Ｖの振幅とし、第２走査線８４に対する走査線選択信号について、０Ｖから＋５Ｖの振幅とすること等ができる。

図５は、走査線駆動回路の構成について、通常のアクティブマトリクス型液晶表示装置に用いられるものと、図４で説明したものとを比較して示す図である。図５（ａ）は、従来からアクティブマトリクス型液晶表示装置に用いられる走査線駆動回路の構成を示し、１本の走査線ごとに、シフトレジスタ回路部（ＳＲＵＮＩＴ）９０と、イネーブル信号によって制御されるイネーブル回路部（ＥＮＢＵＮＩＴ）８９と、レベルシフト回路部（ＬＳＵＮＩＴ）９２と、出力ドライバ回路部（ＢＵＦＵＮＩＴ）９４がそれぞれ１つずつ用いられる。シフトレジスタ回路部９０、レベルシフト回路部９２、出力ドライバ回路部９４は、図４で説明した内容と同じである。

これに対し、図５（ｂ）は、図４で説明した走査線駆動回路Ａ，Ｂ（８０）の構成を示す図で、第１走査線（ＧＡＴＥ１Ａ等）８２と第２走査線（ＧＡＴＥ１Ｂ等）８４について、シフトレジスタ部（ＳＲＵＮＩＴ）９０が共用化して用いられ、ＭＯＤＥの信号をイネーブル回路部に加えた振り分け回路部８８によって、シフトレジスタ回路部９０の出力を、第１走査線８２と第２走査線８４とに振り分ける。ここでは、振り分け回路部８８は、ＭＯＤＥの信号によって、イネーブル信号を有効にすることで、共用しているシフトレジスタ回路部９０の出力を、第１走査線用のレベルシフト回路部及び出力ドライバ回路部と、第２走査線用のレベルシフト回路部及び出力ドライバ回路部とに振り分ける働きをしていることになる。

したがって、従来技術の図５（ａ）では、シフトレジスタ回路部９０、イネーブル回路部８９、レベルシフト回路部９２、出力ドライバ回路部９４の数は、それぞれ、走査線の数だけ必要であるが、図４で説明した構成によれば、図５（ｂ）のように、シフトレジスタ回路部９０を第１走査線用と第２走査線用と共用するので、シフトレジスタ回路部９０の数が走査線の総数の半分で済む。これによって、走査線駆動回路Ａ，Ｂの全体規模の大きさを抑制することができる。

図６は、走査線駆動回路Ａ，Ｂの作用を説明する図である。図６（ａ）は、ＸＭＯＤＥにおけるモード切換第２信号がＬレベルの場合に、（ｂ）はモード切換第２信号がＨレベルの場合に、それぞれ、各第１走査線（ＧＡＴＥ１Ａ等）と各第２走査線（ＧＡＴＥ１Ｂ等）とがどのように選択されるかを示す図である。図６（ａ）に示されるように、ＸＭＯＤＥにおけるモード切換第２信号がＬレベルのときは、各第１走査線（ＧＡＴＥ１Ａ等）が、逐時的に選択される。これに対し、ＸＭＯＤＥにおけるモード切換第２信号がＨレベルのときは、図６（ｂ）に示されるように、各第２走査線（ＧＡＴＥ１Ｂ等）が、逐時的に選択される。

再び図２に戻り、データ線駆動回路７０は、上記のように、データ信号線７２に各階調に相当する画像信号、すなわちビデオ信号を入力するための機能を有する回路である。ここでは、通常のアクティブマトリクス型液晶表示装置用のデータ線駆動回路をそのまま用いることができる。

図７は、データ線駆動回路７０の構成を示す図である。データ線駆動回路７０は、複数のデマルチプレクサ７８を主体に構成され、外部から供給されるビデオ信号線７４と、やはり外部から供給されるセレクト信号線７６とが接続される。そして、セレクト信号によって、ビデオ信号をＲ，Ｇ，Ｂの３成分に分け、カラー表示のサブピクセルであるそれぞれの表示画素のデータ信号線７２に出力する機能を有する。

上記構成の表示装置１０の作用を説明する。表示装置１０の通常動作においては、フルカラーのアナログ表示を行う。このときは、制御ＩＣ３２が、モード切換をアナログ表示モードとし、ＭＯＤＥ（６２）におけるモード切換第１信号をＨとし、ＸＭＯＤＥ（６３）におけるモード切換第２信号をＬとして、各表示画素４２と、走査線駆動回路Ａ，Ｂ（８０）に供給する。走査線駆動回路Ａ，Ｂ（８０）では、振り分け回路部８８において、第１走査線８２側を選択し、各表示画素４２の第１走査線８２を選択するように、走査線選択信号を出力する。これによって、各表示画素４２では、Ｎチャネルトランジスタ４４がオンし、また、モード選択回路がＮチャネルトランジスタ４８をオンして、第１表示回路を作動させ、アナログ表示を実行する。このとき、ディジタル表示側のＮチャネルトランジスタ４６はオフとなり、また、ＸＭＯＤＥ（６３）におけるモード切換第２信号がＬであることから、第２表示回路側は、第１表示回路側から完全に切り離された状態となる。

表示装置１０が待ち受け状態になると、制御ＩＣ３２が、モード切換をディジタル表示モードとし、ＭＯＤＥ（６２）におけるモード切換第１信号をＬとし、ＸＭＯＤＥ（６３）におけるモード切換第２信号をＨとして、各表示画素４２と、走査線駆動回路Ａ，Ｂ（８０）に供給する。走査線駆動回路Ａ，Ｂ（８０）では、振り分け回路部８８において、第２走査線８４側を選択し、各表示画素４２の第２走査線８４を選択するように、走査線選択信号を出力する。これによって、各表示画素４２では、Ｎチャネルトランジスタ４６がオンし、保持回路５６によって、画像信号を２値データとして保持する。そして、また、モード選択回路が伝送ゲート５０を導通状態として、第２表示回路を作動させ、ディジタル表示を実行する。このとき、アナログ回路側のＮチャネルトランジスタ４４がオフし、また、ＭＯＤＥ（６２）におけるモード切換第１信号がＬであることから、第１表示回路側は、第２表示回路側から完全に切り離された状態となる。

これにより、１つの表示装置１０において、アナログ表示モードとディジタル表示モードとを行うことを可能とし、待ち受け時の表示に関する消費電力を低減できる。また、走査線駆動回路Ａ，Ｂ（８０）は、第１走査線８２と第２走査線８４とで、シフトレジスタ回路部９０を共有化するので、２種類の走査線を用いても、その構成規模を抑制することができる。また、走査線選択信号の振幅を第１走査線８２と第２走査線８４とで異なる設定をすることができ、その場合には、走査線駆動に関する消費電力も低減できる。

上記では、走査線駆動回路Ａ，Ｂ（８０）において、振り分け回路部８８は、シフトレジスタ回路部９０と、レベルシフト回路部９２との間に配置されるものとして説明した。これ以外に、走査線駆動回路Ａ，Ｂにおいて、振り分け回路部を、出力ドライバ回路部の後に設けることができる。図８は、そのような構成の走査線駆動回路Ａ，Ｂ（１００）の構成を示す図である。ここでは、図４と共通の要素に同一の符号を付し、詳細な説明を省略する。

走査線駆動回路Ａ，Ｂ（１００）は、シフトレジスタ回路部９０、レベルシフト回路部９２、出力ドライバ回路部９４までを、第１走査線用と第２走査線用と共用化し、出力ドライバ回路部９４に２つの出力を設ける。そしてこの２つの出力について、極性の異なる１対の振り分け信号１０２を用いてＮＯＲ回路１０４を含む振り分け回路部１０６によって、第１走査線（ＧＡＴＥ１Ａ等）と第２走査線（ＧＡＴＥ１Ｂ等）とに振り分ける。振り分け信号は、専用の信号を用いてもよく、また、ＭＯＤＥまたはＸＭＯＤＥの信号を用いてもよい。なお、シフトレジスタ回路部９０とレベルシフト回路部９２との間の接続は、イネーブル信号線８７によって制御される。

このようにすることで、第１走査線用と、第２走査線用との間の共用部分が拡大し、走査線駆動回路Ａ，Ｂ（１００）全体規模の大きさをさらに抑制することができる。

図８におけるＮＯＲ回路は、信号振り分け機能を有する他の回路で置き換えることができる。図９は、伝送ゲート１１４を用いた振り分け回路部１１６を有する走査線駆動回路Ａ，Ｂ（１１０）の構成を示す図である。図４、図８と同様の要素には同一の符号を付し、詳細な説明を省略する。図８の構成とは、ＮＯＲ回路１０４が伝送ゲート１１４に置き換わったのみであり、この構成によっても、第１走査線用と、第２走査線用との間の共用部分が拡大し、走査線駆動回路Ａ，Ｂ（１１０）全体規模の大きさを抑制することができる。

本発明に係る実施の形態における表示装置の斜視図である。本発明に係る実施の形態の下ガラス基板上における各要素の配置の様子を示す図である。本発明に係る実施の形態において表示画素の構成を説明する図である。本発明に係る実施の形態において走査線駆動回路Ａ，Ｂの構成を示す図である。本発明に係る実施の形態の走査線駆動回路の構成について、通常のアクティブマトリクス型液晶表示装置に用いられるものと比較して示す図である。本発明に係る実施の形態において走査線駆動回路Ａ，Ｂの作用を説明する図である。本発明に係る実施の形態においてデータ線駆動回路の構成を示す図である。他の実施の形態における走査線駆動回路Ａ，Ｂの構成を示す図である。他の実施の形態における走査線駆動回路Ａ，Ｂの構成を示す図である。

符号の説明

１０表示装置、１２上ガラス基板、１４液晶、１６シール材、１８導光素子、２０バックライト、２２偏光素子、２４可撓性回路基板、２６外部回路基板、３０下ガラス基板、３２制御ＩＣ、３４データ線プレチャージ回路、３６ＶＤＤ、３８ＶＳＳ、４０表示領域、４２表示画素、４３回路部分、４４，４６，４８Ｎチャネルトランジスタ、５０，５８，５９，１１４伝送ゲート、５２保持容量Ｃ_S、５４液晶容量Ｃ_LC、５５画素電極配線、５６保持回路、６０共通電極信号線、６２ＭＯＤＥ、６３ＸＭＯＤＥ、６４Ｖｂ、６６Ｖｗ、７０データ線駆動回路、７２データ信号線、７４ビデオ信号線、７６セレクト信号線、７８デマルチプレクサ、８０，１００，１１０走査線駆動回路Ａ，Ｂ、８２第１走査線、８４第２走査線、８６逐時信号、８７イネーブル信号線、８８，１０６，１１６振り分け回路部、８９イネーブル回路部、９０シフトレジスタ回路部、９２レベルシフト回路部、９４出力ドライバ回路部、１０２振り分け信号、１０４ＮＯＲ回路。

Claims

基板上の一方向に配置され、アナログ表示のための複数の第１走査線と、
基板上の一方向に配置され、ディジタル表示のための複数の第２走査線と、
前記一方向に対して交差する方向に配置される複数のデータ信号線と、
前記第１走査線あるいは前記第２走査線に対する所定の走査線選択信号によって選択されるとともに、前記データ信号線からの画像信号が供給され、マトリクス状に前記基板上に配置された複数の表示画素と、
前記第１走査線に前記走査線選択信号によって作動する第１スイッチ回路を介して接続され、前記表示画素に配置され、逐次入力される前記画像信号を前記表示画素の画素電極に逐次供給する前記アナログ表示のための第１表示回路と、
前記第２走査線に前記走査線選択信号によって作動する第２スイッチ回路を介して接続され、前記表示画素に配置され、前記画像信号を保持する保持回路を有し、前記保持回路が保持した信号に応じた電圧を前記画素電極に供給する前記ディジタル表示のための第２表示回路と、
モード切換信号に応じて、前記第１表示回路が作動するアナログ表示モードと前記第２表示回路が作動するディジタル表示モードとの間のモード切換を行うモード切換回路と、
を備え、
前記モード切換信号は、相互に逆極性の信号であるモード第１切換信号とモード第２切換信号とから構成され、
モード切換回路は、モード切換第１信号のオンを条件として前記第１表示回路を作動させ、モード切換第２信号のオンを条件として前記第２表示回路を作動させることを特徴とする表示装置。
請求項１に記載の表示装置において、
前記第１走査線についての走査線選択信号を出力する第１走査線駆動回路と、
前記第２走査線についての走査線選択信号を出力する第２走査線駆動回路と、
を備え、
前記第１走査線駆動回路と前記第２走査線駆動回路とは、前記表示画素を走査線単位で順次指定するための順次指定パルスを出力するシフトレジスタ回路部を共用化して用い、共用化されたシフトレジスタ回路部の後に設けられる振り分け回路部において、振り分け信号に応じて、前記順次指定パルスを第１走査線または第２走査線に振り分けることを特徴とする表示装置。
請求項２に記載の表示装置において、
前記シフトレジスタ回路部の各出力ごとにそれぞれ並列に接続される第１出力回路と第２出力回路であって、前記複数の第１走査線のそれぞれに対応して設けられる複数の第１出力回路と、前記複数の第２走査線のそれぞれに対応して設けられる複数の第２出力回路とを備え、
前記振り分け回路部は、前記振り分け信号を用いて、第１出力回路の出力あるいは第２出力回路の出力を第１走査線または第２走査線に振り分けることを特徴とする表示装置。
請求項３に記載の表示装置において、
前記振り分け回路部は、ＮＯＲ回路または伝送ゲートで構成されることを特徴とする表示装置。
請求項２から４のいずれか１に記載の表示装置において、
前記振り分け信号には、前記モード切換信号を用いることを特徴とする表示装置。
請求項１に記載の表示装置において、
前記モード切換信号を構成するモード第１切換信号とモード第２切換信号とは、相互に信号振幅が異なることを特徴とする表示装置。
請求項６に記載の表示装置において、
前記モード切換回路は、
前記第１スイッチ回路と前記画素電極との間に設けられモード切換第１信号に従って作動する第３スイッチ回路と、
前記保持回路と前記画素電極との間に設けられ、モード切換第２信号に従って作動し、前記保持回路の保持した信号に応じ、画素電極に対向する対向電極に印加される対向電極信号と同相または逆相の信号を前記画素電極に供給するための第４スイッチ回路と、
を含むことを特徴とする表示装置。
請求項１に記載の表示装置において、
前記第１走査線の走査線選択信号と、前記第２走査線の走査線選択信号とは、相互に信号振幅が異なることを特徴とする表示装置。