JP4267903B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP4267903B2 JP4267903B2 JP2002348574A JP2002348574A JP4267903B2 JP 4267903 B2 JP4267903 B2 JP 4267903B2 JP 2002348574 A JP2002348574 A JP 2002348574A JP 2002348574 A JP2002348574 A JP 2002348574A JP 4267903 B2 JP4267903 B2 JP 4267903B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal substrate
- metal
- insulating layer
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 325
- 239000002184 metal Substances 0.000 claims description 195
- 229910052751 metal Inorganic materials 0.000 claims description 195
- 239000000758 substrate Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 56
- 229910000679 solder Inorganic materials 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 description 19
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多層配線基板の製造方法に関する。
【0002】
【従来の技術】
半導体チップ等の電子部品を搭載するための配線基板には、例えば、ビルドアップ配線基板がある。このビルドアップ配線基板は、コア基板の表面(両面あるいは片面)に、樹脂のみで構成される絶縁層と、配線パターンを形成する配線層とを積層して、ビルドアップ層を形成することにより作製することができる。
【0003】
しかしながら、通常のビルドアップ配線基板は、ビルドアップ層をコア基板上に形成し、このコア基板が形成されている状態で製品として使用されるため、配線基板全体としての厚みが大きくなってしまうという問題がある。配線基板としての厚みが大きいと、結果的に配線密度が減少してしまう。電子部品の小型化が著しい昨今においては、より配線密度の高い配線基板が求められるが、このような要望に十分に対応するのは、徐々に困難な状況になってきている。また、配線基板に搭載される電子部品と動作電源との接続は、このコア基板を介して行なわれるため、コア基板の厚さ分だけ、両者を接続する配線の長さが長くなり、電気的特性の劣化を招く。このような問題のため、コア基板を有さない配線基板が提案されつつある。しかし、コア基板を有さない配線基板においては、配線基板の強度が劣ってしまったり、製造プロセス中のハンドリング性を十分に維持することができなかったりする。
【0004】
一方で、特開2002−26171号公報(特許文献1)には、金属板上にビルドアップ層を形成し、この金属板を部分的にエッチングしてビルドアップ層を露出させることにより、残った金属板にてなる金属枠を、ビルドアップ層の強度を補強するための支持枠として活用する技術が開示されている。図3は、該公報に開示されている方法を簡単に説明するための概略図である。まず、図3Aに示すように、金属板31上に絶縁層及び配線層を有するビルドアップ層BUを形成する。次に、図3Bに示すように、金属板31を部分的に除去することにより、ビルドアップ層BUの表面を露出させるとともに、該ビルドアップ層BUを反転させて、金属板31の残留する部分を、ビルドアップ層BUを補強するための支持枠32とする。これにより、コア基板を有さなくても強度が十分で、かつ、ビルドアップ層BUを形成する製造プロセス中には、ハンドリング性も十分に維持することができる多層配線基板を製造することが可能となる。
【0005】
【特許文献1】
特開2002−26171号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記公報の方法により得られる配線基板においては、金属板31をエッチングして露出するビルドアップ層の最表面33上に、電子部品を搭載することになるが、このビルドアップ層BUの表面33側に形成される金属パッド層34上に、電子部品を搭載するための半田バンプを形成しようとした場合、図3Bに示すように支持枠32が形成される状態で半田バンプを形成する必要があるので、この支持枠32が邪魔となり、半田バンプを形成しにくいという問題がある。また、金属板31を部分的に除去した後に露出するビルドアップ層BUの主表面に、電子部品を搭載するための半田バンプを形成する場合だけではなく、該接続用金属層を形成する前に、露出する金属パッド層34の表面に対して、例えばNiメッキやAuメッキ等の表面処理を行う場合にも、上記のような問題がある。
【0007】
本発明の課題は、コア基板を有さず、ビルドアップ層と支持枠を有する多層配線基板の製造方法において、支持枠が形成されている側のビルドアップ層の主表面に対して、半田バンプ等の接続用金属層を形成するなどの表面処理が行いやすい方法を提供することを課題とする。
【0008】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために本発明の多層配線基板の製造方法は、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の主表面上に形成された支持枠体とを有する多層配線基板の製造方法であって、金属基板上に、絶縁層を形成する工程と、前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成し、該開口部に前記配線層と連通する形態で電子部品を接続するための接続用金属層を形成する工程と、前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、を含み、前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成することを特徴とする。
また、多層配線基板の製造方法は、前記金属基板が除去された側の主表面と反対側の主表面に、マザーボードと接続するための半田ボールを形成する工程を含むことを特徴とすることもできる。
また、多層配線基板の製造方法は、コア基板を有さず、絶縁層及び配線層を含むビルドアップ層と、該ビルドアップ層の主表面上に形成された支持枠体とを有する多層配線基板の製造方法であって、金属基板上に、絶縁層を形成する工程と、前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成する工程と、前記金属基板が除去された側の主表面と反対側の主表面に、電子部品を搭載するための接続用金属層を形成する工程と、前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、を含み、前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面と反対側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成することを特徴とすることもできる。
また、多層配線基板の製造方法は、前記金属基板が除去された側の主表面に、マザーボードと接続するための半田ボールを形成する工程を含むことを特徴とすることもできる。
【0009】
上記のような本発明の方法によれば、金属基板を完全に除去し、その後に支持枠体を改めて取りつけるようにして、金属基板を支持枠体として活用しない方法を採用している。そのため、金属基板がビルドアップ層の主表面に残留することがないので、金属基板が除去された後の主表面に対する表面処理が行いやすくなる。また、金属基板を敢えて残留させる必要もないので、金属基板を部分的に除去するための、特別な処置を行う必要がない。具体的には、金属基板を部分的に残留させるためのマスク等を使用したりする必要がないという効果もある。
【0010】
また、本発明は、金属基板を除去したのち、ビルドアップ層の金属基板が除去された側の主表面に、支持枠体を取りつける前に、電子部品を接続するための接続用金属層としての半田バンプ、マザーボードと接続するための接続用金属層としての半田ボールを形成することにより、すなわち、ビルドアップ層の金属基板が除去された側の主表面を、電子部品を搭載する側、マザーボードに搭載される側の主表面として設定することにする。このような方法によれば、多層配線基板を補強する支持枠体を配置せざるを得ないような、コア基板を有さない多層配線基板を製造するに当り、ビルドアップ層の表面に半田バンプ等の接続用金属層を形成しやすくなる。つまり、製造プロセス中において、ビルドアップ層のハンドリング性を向上させるための金属基板を、支持枠体に活用するのではなく、金属基板を完全に除去し、新たに支持枠体をビルドアップ層の表面に部分的に形成する前に、接続用金属層を形成するようにした。これによれば、電子部品を搭載するための接続用金属層を形成するにあたり、残留する金属基板(支持枠体)が邪魔とならないので、接続用金属層の形成を容易に行うことができる。また、接続用金属層の形成に邪魔となる金属基板がないので、接続用金属層を所望の位置に精度よく形成することもできる。
【0011】
さらに、本発明の製造方法を採用する場合、金属基板を除去する工程は、エッチング処理により行なわれるものであって、ビルドアップ層を金属基板上に形成する際に、金属基板上のソルダレジストである絶縁層を、金属基板をエッチングする際のエッチストップ層として形成するのがよい。これによれば、金属基板をエッチングにより除去する際に、エッチストップ層により、ビルドアップ層としての配線層が、一緒にエッチングされるのを防止することができる。なお、エッチストップ層としては、金属基板をエッチングするためのエッチング液に耐性があるものを使用することは当然である。さらに、金属基板がエッチングされるときに、配線層も伴に除去されるのを防止するためには、ビルドアップ層とは別にエッチストップ層を形成しておいてもよいが、以下のような方法を採用してもよい。すなわち、ビルドアップ層は、該ビルドアップ層のうち絶縁層又は金属層が、金属基板の直上となるように形成され、該絶縁層又は金属層がエッチストップ層を兼ねるようにする。ビルドアップ層として必須である絶縁層を、まず金属基板上に形成して、エッチストップ層として活用することで、エッチストップ層をビルドアップ層と別に形成しなくてもよいので、形成すべき層の数を最低限に抑えることができ、製造能率の向上及びコストの削減が期待できる。
【0012】
【発明の実施の形態】
以下、添付の図面を用いて本発明の実施の形態について説明する。
図1は、本発明の多層配線基板の製造方法を一例を挙げて説明したものである。図1に示す方法においては、まず、工程Aに示すように、金属基板1(厚さ約150μm)の直上に、ビルドアップ層のうちの絶縁層2(厚さ約30μm)を、絶縁膜をラミネートして形成する。金属基板1の材質としては、例えばCu、Cu合金、SUS(JIS規格)、Fe−Ni合金、Al、Al合金、インバー、インバー合金等を用いることができる。絶縁層2の材質としては、公知の感光性樹脂あるいは熱硬化性樹脂、例えばポリイミドやエポキシ樹脂等を採用することができる。なお、金属基板の厚さは、約100μm〜500μmとすることができる。
【0013】
上記のように、金属基板1上に絶縁層2を形成したのち、図1の工程Bのように、該絶縁層2上にビルドアップ層のうちの配線層としての金属パッド層3(厚さ約15μm)を形成する。この金属パッド層3は、公知の方法により、所望の配線パターンに形成されている。例えば、金属パッド層3となる金属膜を絶縁層2上に一様に形成し、その後、配線パターンに対応するように、金属膜の不要な領域を、エッチング等により除去するようにしてもよいし、絶縁層2上に、配線パターンに対応する開口部を有するメッキレジスト層を形成したのち、該メッキレジスト層の開口部のみに金属膜を形成して、金属パッド層3としてもよい。なお、金属パッド層3の材質としては、安価であり、電気抵抗の低いCuを採用することができる。
【0014】
次に、工程Cに示すように、金属パッド層3上にビルドアップ層のうちの絶縁層としての層間絶縁層4を形成する。層間絶縁層4の形成方法は、層間絶縁層4の材質に適した方法を採用することができる。例えば、フィルム状の樹脂をラミネートすることにより形成することができる。そして、形成された層間絶縁層4にビア孔5を形成する。ビア孔5は、例えばレーザにより形成することができる。レーザとしては、例えばエキシマレーザ、炭酸ガスレーザあるいはYAGレーザ等を使用することができる。ビア孔5をレーザにより形成する方法を採用した場合、層間絶縁層4の材質として、例えば、ポリイミドあるいはエポキシ系樹脂等の熱硬化性樹脂を用いる。熱硬化性樹脂にてなる樹脂層をキュア処理により硬化させて層間絶縁層4とした後、レーザを照射することによりビア孔5を形成する。また、層間絶縁層4の材質として感光性樹脂を採用し、レーザを用いずにフォトバイア法によりビア孔5を形成することも可能である。
【0015】
そして、工程Dに示すように、形成されたビア孔5に配線層としてのビア導体6を形成する。ビア導体6は、例えば電解メッキ、無電解メッキにより形成することができる。そして、ビア導体6と連通する形にて、層間絶縁層4上に新たな配線層を形成する。このような層間絶縁層4と配線層とを交互に積層させることによりビルドアップ層BUを形成することができる。また、ビルドアップ層BUの最上層には、絶縁層としてのソルダレジスト層9を形成し、該ソルダレジスト層9の所定の位置には、該ソルダレジスト層9の直下に所望のパターンで形成されている配線層としての金属パッド層7が露出する形態で開口部8を形成する。なお、金属基板1の直上に形成される絶縁層2は、本発明の製造方法により得られる多層配線基板のソルダレジスト層9とは反対側のソルダレジスト層2を構成することになる。
【0016】
次に、工程Eに示すように、金属基板1上に形成されたビルドアップ層BUを残して、金属基板1を完全に除去する。金属基板1を除去する方法としては、エッチング処理を採用することができる。また、金属基板1をある程度の厚さまで研削加工により除去したのち、金属基板1の残留する部分をエッチング処理により除去する方法を採用してもよい。しかしながら、研削加工のような機械的な方法により金属基板1を除去しようとすると、ビルドアップ層BUに望まざる外力が加わって、ビルドアップ層BUに、クラック等の不良箇所が形成される惧れもある。したがって、金属基板1は、機械的な研削加工を行なわずにエッチング処理のみにより除去する方が、品質のよい多層配線基板を得られるという点で望ましいといえる。金属基板1の除去方法としてエッチング処理を採用する場合、金属基板1の直上に形成する絶縁層2(ソルダレジスト層2)が、このエッチング処理に際してのエッチストップ層として機能する。そのため、金属基板1のエッチング処理に伴って、同じ金属製の金属パッド層3が除去されるのを防止することができる。さらに、エッチストップ層として、ビルドアップ層と別途設ける必要がないので、製造工程を簡略化することができる。
【0017】
ビルドアップ層BUを残して金属基板1を除去したのち、工程Fに示すように、ビルドアップ層BUを反転させ、絶縁層2に金属パッド層3が露出する形にて開口部を形成する。この開口部はすでに硬化している絶縁層2に対して形成されるので、レーザにより形成するのが望ましい。そして、工程Gに示すように、形成された開口部に、金属パッド層3と連通する形態で、接続用金属層としての半田バンプ10を形成する。次に、ビルドアップ層BUを形成した後、工程Hに示すように、該ビルドアップ層BUの半田バンプ10が形成されている側の表面上に支持枠体11を取りつける。このように本発明においては、ビルドアップ層BUが形成された金属基板1を完全に除去した後、かつ、ビルドアップ層BUの強度を補強するための支持枠体11を、ビルドアップ層BUに取りつける前に、半田バンプ10(接続用金属層)を形成するようにしているので、半田バンプ10を形成する工程をより一層容易に行うことができる。
【0018】
本実施の形態においては、上記のように製造された多層配線基板は、半田バンプ10及び支持枠体11が形成されている側の表面に電子部品が搭載されることになる。そして、半田バンプ10が形成されている側と反対の主表面に露出する金属パッド層7と連通する形態で、図示しない半田ボールが形成され、この半田ボールを介して多層配線基板がマザーボード等に搭載されることになる。
【0019】
ビルドアップ層の主表面上に形成される半田バンプ10の材質としては、通常のものを使用することができる。例えば、Sn−Ag系、Pb−Sn系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系など低融点合金からなるものを使用することができる。
【0020】
さらに、本発明の多層配線基板の製造方法は、図2に示すような方法により行うことも可能である。図2に示す方法においては、先ず、工程A’において、金属基板22上にメッキレジスト12を形成する。このメッキレジスト12は、金属基板22上に、フィルム状の感光性樹脂をラミネートし、選択的に感光及び現像することにより形成することができる。金属基板22の材質としては、図1にて説明した実施の形態と同様のものを採用することができる。次に、工程B’に示すように、メッキレジスト12に覆われていない金属基板22の表面上に、エッチストップ層としての金属層14を形成する。このエッチストップ層としての金属層14の材質としては、後述する工程において、金属基板22をエッチングにより除去する際に、該金属基板22とともにエッチングされないものを選択する。例えば、金属基板22がSUSにて構成されている場合には、金属層14の材質としてAuを採用することができるし、一方金属基板22がCuにて構成されている場合には、金属層14の材質としてNiを採用することができる。なお、この金属層14は一層のみではなく複数層にて構成されるようにすることも可能である。また、この金属層14の厚みは約5μm〜20μm程度に設定することができる。
次に、このような金属層14上に、配線層としての金属パッド層13を形成する。この金属パッド層13の形成は、例えば電解メッキにより形成することができる。金属パッド層13の材質としては、例えばCuを採用することができる。なお、金属層14は、金属基板22をエッチングにより除去する際に、金属パッド層13が除去されないようにするためのものであるので、金属基板22をエッチングする際に、金属パッド層13が除去されないように、金属基板22及び金属パッド層13の材質を選択すれば、敢えて金属層14を形成する必要はない。また、本実施の形態の場合、金属層14は、エッチストップ層として機能するとともに、後述する金属パッド層13とともに、電子部品を搭載するための金属パッド層としても機能するものである。
【0021】
次に、工程C’に示すように、メッキレジスト12を除去する。そして、これ以降は、工程D’に示すように、図1と同様の方法でビルドアップ層BUを形成していく。具体的には、金属基板22上に形成された金属層14及び金属パッド層13上に層間絶縁層16を形成して、該層間絶縁層16の金属パッド層13と対応する位置にビア孔を形成したのち、該ビア孔に配線層としてのビア導体15を形成する工程を順次おこなっていく。層間絶縁層16の形成方法は、図1にて説明した実施の形態と同様の方法を採用することができる。また、ビア孔の形成もレーザにより行うようにしてもよいし、フォトバイア法により形成するようにしてもよい。さらに、図1にて説明した方法と同様に、ビルドアップ層BUの最上層は、ソルダレジスト層17とする。そして、該ソルダレジスト層17の直下には、金属パッド層19を形成し、ソルダレジスト層17には、金属パッド層19が露出する形態にて開口部18を形成しておく。本実施の形態の場合、金属基板22とは反対側に形成される金属パッド層19は、本発明の方法により得られる多層配線基板を、マザーボードに搭載するための金属パッド層とされ、前述した金属パッド層13が、電子部品を搭載するための金属パッド層とされる。そのため、金属パッド層13は、金属パッド層19よりも小さく形成しておく。
【0022】
そして、上記のように、ビルドアップ層BUを形成したのち、工程E’に示すように金属基板22を完全に除去する。金属基板22の除去方法としては、図1にて説明した方法と同様の方法でよい。このとき、金属層14が形成されている場合には、該金属層14がエッチストップ層として機能し、金属基板22と金属パッド層13とが同一の材質(例えばCu)のときでも、金属パッド層13が除去されるのを防止することができる。
【0023】
続いて、金属基板22が除去されたビルドアップ層BUを反転させて、工程F’において、金属パッド層13(金属層14)上に、半田バンプ20を形成し、その後に、工程G’に示すようにビルドアップ層BUの半田バンプ20が形成されている側の主表面に支持枠体21を取りつける。支持枠体21の材質としては、図1にて説明した方法と同様のものを採用することができる。このように、金属基板22を完全に除去した後、支持枠体21を取りつける前に、半田バンプ20を形成するようにしているので、半田バンプ20の形成をより容易に行えることになる。
【0024】
また、本発明の多層配線基板の製造方法は、ビルドアップ層BUの主表面上に、半田バンプ10、20を形成する際に、該半田バンプ10、20の材料を、ビルドアップ層BU上に印刷法により塗布する方法を採用する場合に、特に効果的である。すなわち、印刷法により、半田バンプ10、20を形成する際には、ビルドアップ層BU上に、半田バンプ10、20の形成位置に対応するパターンを有するマスクを配置する必要がある。しかしながら、従来の技術で示したような、金属基板を部分的に除去して、金属基板の残留する部分を支持枠体として活用する方法では、このマスクをビルドアップ層BUの半田バンプを形成する側の表面に配置することが困難となる。かりに、マスクを配置したとしても、ビルドアップ層とマスクとの間に隙間が生じてしまい、半田バンプの精度の良い形成を行うことができない。一方、本発明においては、金属基板が完全に除去された状態で、半田バンプの形成を行うようにしているので、半田バンプの形成に際して、印刷法を問題なく採用することができる。
【0025】
さらに、以上の本発明の実施の形態においては、金属基板の除去された側のビルドアップ層の主表面に、電子部品を搭載するようにしているが、本発明はこれに限られるものではない。例えば、金属基板が除去された側のビルドアップ層の主表面は、本発明の方法により得られる多層配線基板自体をマザーボード等に搭載する際に、該マザーボードと対向する側の主表面とすることも可能である。この場合、金属基板をビルドアップ層から完全に除去したのち、金属基板が除去された側の主表面に、マザーボードと接続するための接続用金属層(例えば、半田ボール)を形成する。そして、金属基板が除去された側の主表面と反対側の主表面に、電子部品を搭載するための接続用金属層(例えば、半田バンプ)を形成したのち、この電子部品を搭載するための接続用金属層が形成されている側の主表面に、支持枠体を取り付けるようにする。
【図面の簡単な説明】
【図1】本発明の一実施形態を説明する図。
【図2】本発明の図1とは異なる実施形態を説明する図。
【図3】従来の配線基板の製造方法を説明する図
【符号の説明】
1、22 金属基板
2、9、17 絶縁層(ソルダレジスト層)
3、7、13 配線層(金属パッド層)
4、16 絶縁層(層間絶縁層)
6、15 配線層(ビア導体)
10、20 半田バンプ(接続用金属層)
11、21 支持枠体
BU ビルドアップ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer wiring board.
[0002]
[Prior art]
As a wiring board for mounting an electronic component such as a semiconductor chip, for example, there is a build-up wiring board. This build-up wiring board is manufactured by forming a build-up layer by laminating an insulating layer composed only of resin and a wiring layer for forming a wiring pattern on the surface (both sides or one side) of the core board. can do.
[0003]
However, an ordinary build-up wiring board has a build-up layer formed on a core substrate and is used as a product in a state in which the core substrate is formed, so that the thickness of the entire wiring board is increased. There's a problem. When the thickness as the wiring board is large, the wiring density is reduced as a result. In recent years when electronic components have been remarkably miniaturized, a wiring board having a higher wiring density is required. However, it is gradually becoming difficult to sufficiently meet such demands. In addition, the connection between the electronic components mounted on the wiring board and the operating power supply is made through this core board, so that the length of the wiring that connects the two is increased by the thickness of the core board. Degradation of characteristics is caused. Due to such problems, wiring boards having no core board are being proposed. However, in a wiring board that does not have a core board, the strength of the wiring board may be inferior, or handling properties during the manufacturing process may not be sufficiently maintained.
[0004]
On the other hand, in Japanese Patent Application Laid-Open No. 2002-26171 (Patent Document 1), a build-up layer is formed on a metal plate, and the metal plate is partially etched to expose the build-up layer. A technique for utilizing a metal frame made of a metal plate as a support frame for reinforcing the strength of the buildup layer is disclosed. FIG. 3 is a schematic diagram for briefly explaining the method disclosed in the publication. First, as shown in FIG. 3A, a buildup layer BU having an insulating layer and a wiring layer is formed on the
[0005]
[Patent Document 1]
JP 2002-26171 A [0006]
[Problems to be solved by the invention]
However, in the wiring board obtained by the method described in the above publication, an electronic component is mounted on the
[0007]
An object of the present invention is to provide a solder bump on a main surface of a buildup layer on a side where a support frame is formed in a method for manufacturing a multilayer wiring board having a buildup layer and a support frame without a core substrate. It is an object of the present invention to provide a method that facilitates surface treatment such as forming a connecting metal layer.
[0008]
[Means for solving the problems and actions / effects]
In order to solve the above problems, a method for manufacturing a multilayer wiring board according to the present invention includes a buildup layer that does not have a core substrate and includes an insulating layer and a wiring layer, and a support formed on the main surface of the buildup layer. A method of manufacturing a multilayer wiring board having a frame, comprising: forming an insulating layer on a metal substrate; forming a wiring layer on the insulating layer; and forming an interlayer insulating layer on the wiring layer. Forming a new wiring layer on the interlayer insulating layer, forming a buildup layer in which the interlayer insulating layer and the wiring layer are alternately stacked, and forming an insulating layer on the uppermost layer of the buildup layer. In the insulating layer, the metal substrate is removed leaving a step of forming an opening in a form in which a wiring layer formed under the insulating layer is exposed and a build-up layer formed on the metal substrate. And the build-up layer on the side where the metal substrate is removed In the insulating layer, an opening is formed in a form in which the wiring layer formed on the insulating layer is exposed, and a connection metal layer for connecting an electronic component to the opening in a form communicating with the wiring layer forming a look-containing and attaching the support frame body, a on the surface of the buildup layer of the connection metal layer is formed a side, after removing the metal substrate, the buildup layer Before the support frame is attached to the main surface on the side from which the metal substrate has been removed, solder bumps as the connection metal layer are formed .
The method for manufacturing a multilayer wiring board may include a step of forming solder balls for connecting to a mother board on a main surface opposite to the main surface on which the metal substrate is removed. it can.
A method for manufacturing a multilayer wiring board includes a build-up layer that does not have a core substrate and includes an insulating layer and a wiring layer, and a support frame formed on a main surface of the build-up layer. A method of forming an insulating layer on a metal substrate, forming a wiring layer on the insulating layer, forming an interlayer insulating layer on the wiring layer, and forming a new layer on the interlayer insulating layer. Forming a buildup layer in which the interlayer insulating layer and the wiring layer are alternately laminated, and forming an insulating layer on the uppermost layer of the buildup layer. Forming an opening in a form in which a wiring layer formed under the substrate is exposed; removing the metal substrate while leaving a buildup layer formed on the metal substrate; and removing the metal substrate The insulating layer of the build-up layer on the finished side A step of forming an opening in a form in which the formed wiring layer is exposed, and a connecting metal layer for mounting electronic components on the main surface opposite to the main surface from which the metal substrate has been removed. And a step of attaching a support frame on the surface of the buildup layer on the side on which the connection metal layer is formed, and after removing the metal substrate, the metal of the buildup layer Solder bumps as the connection metal layer may be formed on the main surface opposite to the main surface from which the substrate has been removed before attaching the support frame.
In addition, the method for manufacturing a multilayer wiring board may include a step of forming solder balls for connection to the mother board on the main surface on the side from which the metal substrate has been removed .
[0009]
According to the method of the present invention as described above, a method is adopted in which the metal substrate is completely removed and then the support frame is reattached so that the metal substrate is not used as the support frame. Therefore, since the metal substrate does not remain on the main surface of the buildup layer, it becomes easy to perform surface treatment on the main surface after the metal substrate is removed. In addition, since it is not necessary to leave the metal substrate intentionally, it is not necessary to perform a special treatment for partially removing the metal substrate. Specifically, there is an effect that it is not necessary to use a mask or the like for partially leaving the metal substrate.
[0010]
In addition , the present invention provides a metal layer for connection for connecting an electronic component before the support frame is attached to the main surface of the buildup layer on the side where the metal substrate is removed after removing the metal substrate . By forming solder balls as solder bumps and solder balls as connection metal layers to connect to the motherboard , that is, the main surface of the buildup layer from which the metal substrate has been removed is placed on the electronic component mounting side and the motherboard. It will be set as the main surface on the mounting side . According to such a method, solder bumps are formed on the surface of the build-up layer when manufacturing a multilayer wiring board having no core substrate, in which a support frame for reinforcing the multilayer wiring board has to be disposed. It becomes easy to form a metal layer for connection. In other words, during the manufacturing process, the metal substrate for improving the handleability of the build-up layer is not used for the support frame, but the metal substrate is completely removed and a new support frame is attached to the build-up layer. A connection metal layer was formed before partially forming on the surface. According to this, in forming the connection metal layer for mounting the electronic component, the remaining metal substrate (support frame) does not get in the way, so the connection metal layer can be easily formed. Further, since there is no metal substrate that obstructs the formation of the connection metal layer, the connection metal layer can be formed at a desired position with high accuracy.
[0011]
Furthermore, when the manufacturing method of the present invention is adopted, the step of removing the metal substrate is performed by an etching process, and when forming the buildup layer on the metal substrate , a solder resist on the metal substrate is used. A certain insulating layer is preferably formed as an etch stop layer when the metal substrate is etched . According to this, when the metal substrate is removed by etching, the etch stop layer can prevent the wiring layer as the buildup layer from being etched together. As an etch stop layer, it is natural to use a layer that is resistant to an etchant for etching a metal substrate . Furthermore, in order to prevent the wiring layer from being removed when the metal substrate is etched, an etch stop layer may be formed separately from the buildup layer. A method may be adopted. That is, the buildup layer is formed such that the insulating layer or the metal layer of the buildup layer is directly above the metal substrate , and the insulating layer or the metal layer also serves as the etch stop layer. An insulating layer, which is essential as a buildup layer, is first formed on a metal substrate and used as an etch stop layer, so that it is not necessary to form the etch stop layer separately from the buildup layer. Therefore, it is possible to expect the improvement of manufacturing efficiency and cost reduction.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 illustrates an example of the method for manufacturing a multilayer wiring board according to the present invention. In the method shown in FIG. 1, first, as shown in Step A, an insulating layer 2 (thickness of about 30 μm) of the build-up layer is formed on a metal substrate 1 (thickness of about 150 μm), and an insulating film is formed. Laminate to form. As a material of the metal substrate 1, for example, Cu, Cu alloy, SUS (JIS standard), Fe—Ni alloy, Al, Al alloy, Invar, Invar alloy, or the like can be used. As a material of the insulating
[0013]
After forming the insulating
[0014]
Next, as shown in Step C, an
[0015]
Then, as shown in step D, a via
[0016]
Next, as shown in step E, the metal substrate 1 is completely removed leaving the build-up layer BU formed on the metal substrate 1. As a method for removing the metal substrate 1, an etching process can be employed. Alternatively, a method may be employed in which after the metal substrate 1 is removed to a certain thickness by grinding, the remaining portion of the metal substrate 1 is removed by etching. However, when the metal substrate 1 is to be removed by a mechanical method such as grinding, an undesired external force is applied to the buildup layer BU, and a defective portion such as a crack may be formed in the buildup layer BU. There is also. Therefore, it can be said that it is desirable that the metal substrate 1 be removed only by etching without performing mechanical grinding because a high-quality multilayer wiring substrate can be obtained. When an etching process is employed as a method for removing the metal substrate 1, the insulating layer 2 (solder resist layer 2) formed immediately above the metal substrate 1 functions as an etch stop layer for the etching process. Therefore, it is possible to prevent the
[0017]
After removing the metal substrate 1 while leaving the buildup layer BU, as shown in Step F, the buildup layer BU is inverted, and an opening is formed so that the
[0018]
In the present embodiment, the electronic component is mounted on the surface of the multilayer wiring board manufactured as described above on the side where the solder bumps 10 and the
[0019]
As a material of the
[0020]
Furthermore, the manufacturing method of the multilayer wiring board of the present invention can also be performed by a method as shown in FIG. In the method shown in FIG. 2, first, in step A ′, the plating resist 12 is formed on the
Next, a
[0021]
Next, as shown in step C ′, the plating resist 12 is removed. Thereafter, as shown in step D ′, the buildup layer BU is formed by the same method as in FIG. Specifically, an
[0022]
And after forming buildup layer BU as mentioned above, as shown to process E ', the
[0023]
Subsequently, the buildup layer BU from which the
[0024]
In the method for manufacturing a multilayer wiring board according to the present invention, when forming the solder bumps 10 and 20 on the main surface of the build-up layer BU, the material of the solder bumps 10 and 20 is applied onto the build-up layer BU. This is particularly effective when a method of applying by a printing method is employed. That is, when the solder bumps 10 and 20 are formed by the printing method, it is necessary to dispose a mask having a pattern corresponding to the formation position of the solder bumps 10 and 20 on the buildup layer BU. However, in the method of partially removing the metal substrate and utilizing the remaining portion of the metal substrate as a support frame as shown in the prior art, this mask is used to form the solder bumps of the buildup layer BU. It becomes difficult to arrange on the side surface. However, even if the mask is arranged, a gap is generated between the build-up layer and the mask, and the solder bump cannot be formed with high accuracy. On the other hand, in the present invention, the solder bump is formed in a state where the metal substrate is completely removed. Therefore, the printing method can be adopted without any problem when forming the solder bump.
[0025]
Furthermore, in the above embodiment of the present invention, the electronic component is mounted on the main surface of the buildup layer on the side where the metal substrate is removed, but the present invention is not limited to this. . For example, the main surface of the build-up layer on the side from which the metal substrate has been removed is the main surface on the side facing the motherboard when the multilayer wiring board itself obtained by the method of the present invention is mounted on the motherboard or the like. Is also possible. In this case, after the metal substrate is completely removed from the buildup layer, a connection metal layer (for example, a solder ball) for connection to the mother board is formed on the main surface on the side from which the metal substrate has been removed. Then, a metal layer for connection (for example, solder bumps) for mounting the electronic component is formed on the main surface opposite to the main surface from which the metal substrate has been removed, and then the electronic component is mounted. A support frame is attached to the main surface on the side where the connecting metal layer is formed.
[Brief description of the drawings]
FIG. 1 illustrates one embodiment of the present invention.
FIG. 2 is a diagram illustrating an embodiment different from FIG. 1 of the present invention.
FIG. 3 is a diagram for explaining a conventional method of manufacturing a wiring board.
1,22
3, 7, 13 Wiring layer (metal pad layer)
4, 16 Insulating layer (interlayer insulating layer)
6, 15 Wiring layer (via conductor)
10, 20 Solder bump (metal layer for connection)
11, 21 Support frame BU Build-up layer
Claims (6)
金属基板上に、絶縁層を形成する工程と、
前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、
前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、
前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、
前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成し、該開口部に前記配線層と連通する形態で電子部品を接続するための接続用金属層を形成する工程と、
前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、
を含み、
前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成する、
ことを特徴とする多層配線基板の製造方法。A method for producing a multilayer wiring board having no core substrate and having a build-up layer including an insulating layer and a wiring layer, and a support frame formed on the main surface of the build-up layer,
Forming an insulating layer on the metal substrate;
A wiring layer is formed on the insulating layer, an interlayer insulating layer is formed on the wiring layer, a new wiring layer is formed on the interlayer insulating layer, and the interlayer insulating layer and the wiring layer are alternately stacked. Forming a build-up layer;
Forming an insulating layer on the top layer of the build-up layer, and forming an opening in the insulating layer in a form in which a wiring layer formed under the layer is exposed;
Leaving the build-up layer formed on the metal substrate, removing the metal substrate;
An opening is formed in the insulating layer of the build-up layer on the side from which the metal substrate has been removed in such a manner that the wiring layer formed thereon is exposed, and the opening communicates with the wiring layer. Forming a connecting metal layer for connecting electronic components in a form to
Attaching a support frame on the surface of the build-up layer on the side on which the connection metal layer is formed;
Including
After removing the metal substrate, before attaching the support frame to the main surface of the build-up layer on the side where the metal substrate is removed, solder bumps are formed as the connection metal layer.
A method for manufacturing a multilayer wiring board.
ことを特徴とする請求項1に記載の多層配線基板の製造方法。 The method for producing a multilayer wiring board according to claim 1.
金属基板上に、絶縁層を形成する工程と、 Forming an insulating layer on the metal substrate;
前記絶縁層上に配線層を形成し、該配線層上に層間絶縁層を形成し、該層間絶縁層上に新たな配線層を形成し、この層間絶縁層と配線層とを交互に積層させるビルドアップ層を形成する工程と、 A wiring layer is formed on the insulating layer, an interlayer insulating layer is formed on the wiring layer, a new wiring layer is formed on the interlayer insulating layer, and the interlayer insulating layer and the wiring layer are alternately stacked. Forming a build-up layer;
前記ビルドアップ層の最上層に絶縁層を形成し、該絶縁層には、自身の下に形成された配線層が露出する形態で開口部を形成する工程と、 Forming an insulating layer on the top layer of the build-up layer, and forming an opening in the insulating layer in a form in which a wiring layer formed under the layer is exposed;
前記金属基板上に形成されたビルドアップ層を残して、前記金属基板を除去する工程と、 Leaving the build-up layer formed on the metal substrate, removing the metal substrate;
前記金属基板が除去された側の前記ビルドアップ層の前記絶縁層には、自身の上に形成された前記配線層が露出する形態で開口部を形成する工程と、 Forming an opening in the form of exposing the wiring layer formed on the insulating layer of the build-up layer on the side where the metal substrate has been removed;
前記金属基板が除去された側の主表面と反対側の主表面に、電子部品を搭載するための接続用金属層を形成する工程と、 Forming a connection metal layer for mounting an electronic component on the main surface opposite to the main surface from which the metal substrate has been removed;
前記接続用金属層が形成された側の前記ビルドアップ層の表面上に支持枠体を取りつける工程と、Attaching a support frame on the surface of the buildup layer on the side where the connection metal layer is formed;
を含み、 Including
前記金属基板を除去したのち、前記ビルドアップ層の前記金属基板が除去された側の主表面と反対側の主表面に、前記支持枠体を取りつける前に、前記接続用金属層としての半田バンプを形成する、 After removing the metal substrate, before attaching the support frame to the main surface of the buildup layer opposite to the main surface from which the metal substrate has been removed, solder bumps as the connection metal layer Forming,
ことを特徴とする多層配線基板の製造方法。 A method for manufacturing a multilayer wiring board.
ことを特徴とする請求項3に記載の多層配線基板の製造方法。 Forming a solder ball for connecting to a mother board on the main surface on the side from which the metal substrate has been removed,
The method of manufacturing a multilayer wiring board according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348574A JP4267903B2 (en) | 2002-11-29 | 2002-11-29 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002348574A JP4267903B2 (en) | 2002-11-29 | 2002-11-29 | Manufacturing method of multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186223A JP2004186223A (en) | 2004-07-02 |
JP4267903B2 true JP4267903B2 (en) | 2009-05-27 |
Family
ID=32751455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002348574A Expired - Fee Related JP4267903B2 (en) | 2002-11-29 | 2002-11-29 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4267903B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5013973B2 (en) * | 2007-05-31 | 2012-08-29 | 株式会社メイコー | Printed wiring board and method for manufacturing the same, electronic component housing board using the printed wiring board, and method for manufacturing the same |
TWI365026B (en) * | 2009-06-11 | 2012-05-21 | Unimicron Technology Corp | Method for fabricating packaging substrate and base therefor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3635219B2 (en) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | Multilayer substrate for semiconductor device and manufacturing method thereof |
JP2001127190A (en) * | 1999-10-27 | 2001-05-11 | Ngk Spark Plug Co Ltd | Method of manufacturing board |
JP3691995B2 (en) * | 1999-11-12 | 2005-09-07 | 新光電気工業株式会社 | Semiconductor package, manufacturing method thereof, and semiconductor device |
JP4448610B2 (en) * | 2000-10-18 | 2010-04-14 | 日東電工株式会社 | Circuit board manufacturing method |
JP3665747B2 (en) * | 2001-04-20 | 2005-06-29 | 株式会社日本除雪機製作所 | Track snowplow |
JP3983146B2 (en) * | 2002-09-17 | 2007-09-26 | Necエレクトロニクス株式会社 | Manufacturing method of multilayer wiring board |
JP3883497B2 (en) * | 2002-11-19 | 2007-02-21 | 新光電気工業株式会社 | Manufacturing method of semiconductor package |
-
2002
- 2002-11-29 JP JP2002348574A patent/JP4267903B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004186223A (en) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3983146B2 (en) | Manufacturing method of multilayer wiring board | |
US9955580B2 (en) | Method of manufacturing rigid-flexible printed circuit board | |
JP3813402B2 (en) | Manufacturing method of semiconductor device | |
KR100792352B1 (en) | Bottom substrate of package on package and manufacturing method thereof | |
JP5461323B2 (en) | Manufacturing method of semiconductor package substrate | |
JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
US20090301766A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
US20070044303A1 (en) | Method of manufacturing wiring board | |
US20100252304A1 (en) | Wiring board and method of manufacturing the same | |
JP2007281301A (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
KR20090056824A (en) | Wiring Boards and Electronic Component Devices | |
US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
JP2007173371A (en) | Method of manufacturing flexible wiring board and method of manufacturing electronic component mounting structure | |
US20120011716A1 (en) | Method of manufacturing printed circuit board including outmost fine circuit pattern | |
JP2006278929A (en) | Manufacturing method of flexible substrate | |
JP2008124247A (en) | Component built-in substrate and manufacturing method thereof | |
JP2004186265A (en) | Method for manufacturing multilayer wiring board | |
JP4170266B2 (en) | Wiring board manufacturing method | |
JP5007164B2 (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
JP2005243850A (en) | Multilayer printed wiring board and its manufacturing method | |
JP4547164B2 (en) | Wiring board manufacturing method | |
JP2010080528A (en) | Method of manufacturing semiconductor package | |
JP4267903B2 (en) | Manufacturing method of multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |