JP4265934B2 - スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 - Google Patents
スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 Download PDFInfo
- Publication number
- JP4265934B2 JP4265934B2 JP2003162913A JP2003162913A JP4265934B2 JP 4265934 B2 JP4265934 B2 JP 4265934B2 JP 2003162913 A JP2003162913 A JP 2003162913A JP 2003162913 A JP2003162913 A JP 2003162913A JP 4265934 B2 JP4265934 B2 JP 4265934B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- circuit
- scan
- flops
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title claims description 15
- 238000012360 testing method Methods 0.000 claims description 52
- 238000013461 design Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 108010076504 Protein Sorting Signals Proteins 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000007850 degeneration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スキャンデザイン方式の論理回路に搭載されるスキャンパス回路およびその論理回路と、その論理回路から成る集積回路のテスト方法に関する。
【０００２】
【従来の技術】
前記集積回路の大規模化にともない、製造された回路内部の故障の有無を検出するテストは、ますます困難になっている。この問題を解決するために、スキャンデザイン（テスト）方式を採用して設計が行われている。集積回路における論理回路は、大略的に、順序回路と組合せ回路とで構成されるが、前記スキャンデザイン方式とは、前記順序回路を構成する全てのフリップフロップの入出力をそれぞれ組合せ回路に接続し、かつ全てシリアルに接続して、スキャンパスを構成するものである。そして、この構成において、各フリップフロップに、或る１つのデータパターンを設定した後、クロックを入力して、組合せ回路から出力されるデータを更に前記フリップフロップに取込み、その値をシリアルに取出すことで、回路としての機能がテストされ、これを非常に多くのパターンに対して行われる。こうして、外部入出力からスキャンパスを通して、回路内部のフリップフロップの値を設定・観測することで、前記順序回路を構成するフリップフロップを外部入出力のように扱うことができ、組合せ回路と同等のテストを行うことができるようになっている。
【０００３】
図３は、典型的な従来技術のスキャンデザインテスト方式を採用した論理回路１の電気的構成を示すブロック図である。この論理回路１は、大略的に、組合せ論理回路２と、スキャンパス回路３とを備えて構成される。スキャンパス回路３は、テストしようとする該論理回路１の内部にある全てのフリップフロップｆ１〜ｆｎ（図３ではｎ＝４、以下同じ）を備えて構成されており、組合せ論理回路２は、該論理回路１内で、前記フリップフロップｆ１〜ｆｎなどの順序素子を除いた残りの部分の回路で構成されている。なお、ここでは簡単のため、組合せ論理回路２に接続される外部入出力は省略している。
【０００４】
前記フリップフロップｆ１〜ｆｎは、通常動作時には、外部から入力端子ｃｋに入力され、共通に与えられるクロックに応答して、各入力ａ１〜ａｎから入力を取り込み、各出力ｂ１〜ｂｎから出力するパスの行き来を繰り返し、前記組合せ論理回路２で演算処理が行われる。
【０００５】
これに対して、前記テスト時には、入力端子ｄ０から適当な信号列を印加して、各フリップフロップｆ１〜ｆｎをシフトレジスタとして動作させ、各出力ｂ１〜ｂｎから組合せ論理回路２に前記信号列を設定し、組合せ論理回路２に演算処理を行わせる。次に、演算結果を各入力ａ１〜ａｎから取込み、再度、シフトレジスタとして動作させることによって、出力端子ｂ０から組合せ論理回路２のテスト結果を観測する。外部からの入力端子ｃ０は、各フリップフロップｆ１〜ｆｎをシフトレジスタとして動作させるときに使う制御信号である。
【０００６】
また、この組合せ論理回路２のテストに先立って、外部からの入力端子ｃ０により、各フリップフロップｆ１〜ｆｎをシフトレジスタとして動作させ、前記入力端子ｄ０から１段目の入力ｄ１にスキャン入力を与え、該スキャン入力が、出力ｂ１〜ｂｎ−１から次段の入力ｄ２〜ｄｎに順次シフトされ、最終段の出力ｂｎから出力端子ｂ０を経て、順次外部へ出力されるか否かで、スキャンパス上の故障の有無も確認できる。
【０００７】
こうして、各フリップフロップｆ１〜ｆｎは、組合せ論理回路２のテストを行うとともに、それに先立って、各フリップフロップｆ１〜ｆｎ自体のテストを行い、フリップフロップｆ１〜ｆｎが正常である場合に、前記組合せ論理回路２のテストが行われる。
【０００８】
しかしながら、上述のような構成では、出力端子ｂ０からのスキャン出力から、スキャンパス上の故障の有無を確認できても、故障の位置を特定することができないという問題がある。すなわち、たとえばフリップフロップｆ２の出力ｂ２の１縮退故障も、フリップフロップｆ３の出力ｂ３の１縮退故障も、出力端子ｂ０からのスキャン出力には、同じ論理値「１」が出力され、区別することができない。
【０００９】
ここで、テストで単に良品・不良品を判定するだけでなく、その不良箇所を特定することで、結果を不良解析にも活用することができる。具体的には、特定した不良箇所から、故障解析を早急に行い、その結果を設計・プロセスに迅速にフィードバックすることで、チップの歩留りや信頼性の向上などに著しい効果を得ることができる。
【００１０】
また、故障モードとしては、信号線が、ハイに縮退（固定）してしまう前記１縮退故障や、ローに縮退してしまう０縮退故障が代表として挙げられる。しかしながら、これらの縮退以外のほかの故障モデルも、縮退故障でカバー（説明）できるケースが多く、縮退故障は論理回路の中で、最も一般的によく扱われる故障モデルである。
【００１１】
そこで、故障の位置を特定することができる他の従来技術として、特開平２−１０１７８号が提案された。図４はその従来技術による論理回路１１の電気的構成を示すブロック図である。この論理回路１１は、前述の論理回路１と同様に、組合せ論理回路２と、スキャンパス回路３とを備えるとともに、パリティ回路１２が新たに設けられて構成されており、論理回路１に対応する部分には、同一の参照符号を付して、その説明を省略する。
【００１２】
前記パリティ回路１２は、スキャンパスを構成するフリップフロップｆ１〜ｆｎの各出力ｂ１〜ｂｎの排他的論理和を取る排他的論理和ゲートｇ１〜ｇｎ−１を縦続接続して構成されている。そして、最終段の排他的論理和ゲートｇｎ−１からのパリティ出力ｇ０の変化するタイミングから、スキャンパス上の故障の位置を特定する。
【００１３】
図５には、フリップフロップｆ３の出力ｂ３に１縮退故障が生じている場合の故障検出動作を示す。先ず論理値「０」のみからなるテストパターンを入力端子ｄ０に印加する。すると、シフトレジスタが正常に動作しないので、出力端子ｂ０には、サイクル４で論理値「１」が観測される。次に、第１パターンが論理値「１」、第２パターン以降が論理値「０」であるテストパターンを入力端子ｄ０に印加し、第１パターンが印加されてからパリティ出力ｇ０の論理値が反転するまでのクロック数から、故障を起こしたフリップフロップｆ３の位置を特定することができる。
【００１４】
この図５では、ハイレベルを論理値「１」、ローレベルを論理値「０」としており、斜線部分は不定の論理値を表している。このように、ｎ＝４では、クロックのサイクル０〜４が、スキャンパス上の故障の有無をチェックするまでのテストで、サイクル５〜９が、故障位置を特定するためのテストである。そして、前記のようにフリップフロップｆ３が故障を起こしているので、サイクル８で正常時と異なる論理値が検出されている。
【００１５】
【特許文献１】
特開平２−１０１７８号公報（公開日：平成２年１月１２日）
【００１６】
【発明が解決しようとする課題】
上述のような従来技術では、何処に故障が起こったのかを特定することができるけれども、その特定のためのテストに、多くのテストサイクルが必要になるという問題がある。すなわち、前記ｎ＝４とすると、故障の有無の判定のみでは５サイクルで終了できるのに対して、故障箇所を判定すると、最低でも９サイクルの時間が必要であり、テスト期間は略倍になってしまう。このテスト期間は、１本のスキャンパスの段数が大きいデバイスの場合、長くなることは避けられない。
【００１７】
本発明の目的は、故障位置の特定を可能にするにあたって、短時間で行うことができるスキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明のスキャンパス回路は、スキャンデザイン方式の論理回路に搭載されるスキャンパス回路において、スキャンパスを構成する各フリップフロップの入力を相互に等しい値とする入力設定手段を含むことを特徴とする。
【００１９】
上記の構成によれば、論理回路内の組合せ論理回路の入出力となるフリップフロップをシリアルに接続してスキャンパス回路を構成し、テスト結果をそのスキャンパス回路を構成するフリップフロップに順次シフトして出力させることで、テストを容易に行えるようにしたスキャンデザインテスト方式の論理回路に搭載されるスキャンパス回路において、テスト時に前記各フリップフロップの入力を相互に等しい値とする入力設定手段を設け、全てのフリップフロップを一旦同じ値（全て「１」または「０」）に設定した後、シフト出力させることで、故障箇所の特定を行う。
【００２０】
したがって、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、入力設定を行う僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。これによって、不良解析を容易に行うことができる。特に、フリップフロップの値が固定されてしまう縮退故障の場合には、本発明の方式は威力を発揮する。
【００２１】
また、本発明のスキャンパス回路では、前記入力設定手段は、２段目以降のフリップフロップの入力側に介在され、各入力をスキャン入力に直結するセレクタであることを特徴とする。
【００２２】
上記の構成によれば、セレクタは、テスト時に前記各フリップフロップの入力をスキャン入力に直結し、相互に等しい値を設定する。
【００２３】
したがって、スキャン入力への任意の値でテストを行うことができる。
【００２４】
さらにまた、本発明の論理回路は、前記のスキャンパス回路を搭載することを特徴とする。
【００２５】
上記の構成によれば、僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる論理回路を実現することができる。
【００２６】
また、本発明の集積回路のテスト方法は、スキャンデザイン方式の論理回路から成る集積回路のテスト方法において、２段目以降のフリップフロップの入力側に介在されるセレクタを制御して、全フリップフロップの入力をスキャン入力に直結して、全フリップフロップに全て同じ値を設定し、前記フリップフロップから成るスキャンパス回路にシフト動作させてデータを出力させ、出力が遷移することで故障と判定し、かつ遷移が生じたクロックサイクルから、故障箇所を判定することを特徴とする。
【００２７】
上記の構成によれば、テストを容易に行えるようにしたスキャンデザインテスト方式の論理回路から成る集積回路のテストを行うにあたって、前記論理回路には、テスト時に２段目以降の各フリップフロップの入力をスキャン入力に直結するセレクタを搭載しておき、テスト時には、前記セレクタを制御して、全てのフリップフロップを一旦同じ値に設定した後、シフト出力させる。この時、出力が遷移することで故障と判定することができ、同時に、遷移が生じたクロックサイクルから、故障箇所を判定することができる。
【００２８】
したがって、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、セレクタを制御する僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。
【００２９】
【発明の実施の形態】
本発明の実施の一形態について、図１および図２に基づいて説明すれば、以下のとおりである。
【００３０】
図１は、本発明の実施の一形態のスキャンデザインテスト方式を採用した論理回路２１の電気的構成を示すブロック図である。この論理回路２１は、大略的に、組合せ論理回路２２と、スキャンパス回路２３とを備えて構成される。スキャンパス回路２３は、テストしようとする該論理回路２１の内部にある全てのフリップフロップＦ１〜Ｆｎ（図１ではｎ＝４、以下同じ）を備えて構成されるとともに、注目すべきは、本発明では、２段目以降のフリップフロップＦ２〜Ｆｎの入力側に、それぞれセレクタＳ２〜Ｓｎが介在されていることである。
【００３１】
前記フリップフロップＦ１〜Ｆｎは、通常動作時には、外部から入力端子ＣＫに入力され、共通に与えられるクロックに応答して、各入力Ａ１〜Ａｎから入力を取り込み、各出力Ｂ１〜Ｂｎから出力するパスの行き来を繰り返し、前記組合せ論理回路２２で演算処理が行われる。
【００３２】
これに対して、前記テスト時には、入力端子Ｄ０から適当な信号列を印加して、各フリップフロップＦ１〜Ｆｎをシフトレジスタとして動作させ、各出力Ｂ１〜Ｂｎから組合せ論理回路２２に前記信号列を設定し、組合せ論理回路２２に演算処理を行わせる。次に、演算結果を各入力Ａ１〜Ａｎから取込み、再度、シフトレジスタとして動作させることによって、出力端子Ｂ０から組合せ論理回路２２のテスト結果を観測する。
【００３３】
また、この組合せ論理回路２のテストに先立って、外部からの入力端子Ｃ０により、各フリップフロップＦ１〜Ｆｎをシフトレジスタとして動作させ、前記入力端子Ｄ０から１段目の入力Ｄ１にスキャン入力を与え、該スキャン入力が、出力Ｂ１〜Ｂｎ−１から次段の入力Ｄ２〜Ｄｎに順次シフトされ、最終段の出力Ｂｎから出力端子Ｂ０を経て、順次外部へ出力されるか否かで、スキャンパス上の故障の有無も確認できる。
【００３４】
こうして、各フリップフロップＦ１〜Ｆｎは、組合せ論理回路２２のテストを行うとともに、それに先立って、各フリップフロップＦ１〜Ｆｎ自体のテストを行い、フリップフロップＦ１〜Ｆｎが正常である場合に、前記組合せ論理回路２２のテストが行われる。以上の構成は、前記図３で示す論理回路１や、図４で示す論理回路１１と同様である。
【００３５】
しかしながら、本発明では、もう１つの入力端子Ｃ１が設けられ、外部から入力される制御信号によって、前記スキャン入力のシフト動作を行う前に、セレクタＳ２〜Ｓｎを切換え、２段目以降のフリップフロップＦ２〜Ｆｎの入力Ｄ２〜Ｄｎを、１段目の入力Ｄ１と等しく入力端子Ｄ０に直結し、全フリップフロップＦ１〜Ｆｎに、「０」または「１」を一斉設定するようになっている。
【００３６】
したがって、この同一値を設定した後、シフト動作を用いて、フリップフロップＦ１〜Ｆｎの値を順次出力端子Ｂ０から外部に取出した場合、スキャンパスが正常であれば、スキャンパス上のフリップフロップの個数＋１のサイクル数分、同じ値が出力され続ける。これに対して、スキャンパス上に故障があれば、その位置に対応するフリップフロップの値が出てくるサイクルの時点で期待値が出力されないことになる。こうして、スキャンパス上に故障がある場合、最大、スキャンフリップフロップの個数＋１までのサイクル数で、対応するフリップフロップの故障の位置を特定することができるようになる。
【００３７】
図２は、上述のように構成される論理回路２１において、３段目のフリップフロップＦ３の出力Ｂ３の信号線の１縮退故障を例として、故障検出動作を説明するための波形図である。先ず、制御入力Ｃ０を論理値「１」に設定することによって、スキャン入力Ｄ０から全フリップフロップＦ１〜Ｆｎに、論理値「０」が一斉に設定される。次に、制御入力Ｃ０を論理値「０」に戻し、シフト動作によって、各フリップフロップＦ１〜Ｆｎの値をスキャン出力Ｂ０から観測する。スキャン出力Ｂ０からは、スキャンパスが正常な場合、論理値「０」が出力され続けるが、上述のようにフリップフロップＦ３が故障していると、サイクル０のフリップフロップＦｎの出力Ｂｎでは「０」であったものの、サイクル１で論理値「１」が出力されてしまう。この時点で、故障を起こしているフリップフロップは、３段目のＦ３であることが特定できる。
【００３８】
この例からも明らかなように、本発明は、スキャンパスの故障の有無と、その位置の特定のテストとを同時に行うことができる。さらにテスト時間は、最大でも、スキャンパス上のフリップフロップの個数＋１サイクル数までの間に行うことができ、１本のスキャンパスの段数が大きいデバイス程、好適である。
【００３９】
表１に、本発明の論理回路２１と、図４で示す論理回路１１とにおいて、スキャンパス回路内の故障位置の特定にかかる時間（サイクル数）の比較結果を示す。
【００４０】
【表１】
【００４１】
また、以下には、従来法と本発明との完全良品をテストするのにかかるテスト時間の具体的な比較結果を示す。
とする。
【００４２】
先ず、スキャンパス回路２３のテスト時間は、前記比較表１中の最大時間を想定とした場合、
従来法：２×（５０００＋１）×２×１００ｎｓｅｃ＝２ｍｓｅｃ
本発明：（５０００＋１）×２×１００ｎｓｅｃ＝１ｍｓｅｃ
となる。ただし、それぞれ表１中の式から２倍しているのは、スキャンパス上の信号線の０縮退と１縮退との両方をテストするためである。本発明では、スキャンパス回路２３のテスト時間は、従来法より半減している。
【００４３】
この比較結果からも明らかなように、本発明は、縮退故障検出を扱うスキャンパステストにおいて、そのテスト時間を約半分のサイクル数とすることができ、テストコストの削減に効果のあることが理解される。
【００４４】
本発明は、スキャンデザインテスト方式の論理回路を搭載した集積回路のテストに広く実施することができ、特にフリップフロップＦ１〜Ｆｎの値が固定されてしまう縮退故障の場合には、本発明の方式は威力を発揮することができる。
【００４５】
なお、本発明の入力設定手段としては、スキャン入力を並列に入力する前記セレクタＳ２〜Ｓｎに限らず、全てのフリップフロップＦ１〜Ｆｎに同じ値を設定できる構成であればよい。たとえば、内部電源にプルアップしたり、ＧＮＤにプルダウンする構成なども用いることができる。
【００４６】
【発明の効果】
本発明のスキャンパス回路は、以上のように、順序論理回路内のフリップフロップをシリアルに接続してスキャンパス回路を構成し、テスト結果をそのスキャンパス回路を構成するフリップフロップに順次シフトして出力させることで、テストを容易に行えるようにしたスキャンデザインテスト方式の論理回路に搭載されるスキャンパス回路において、テスト時に前記各フリップフロップの入力を相互に等しい値とする入力設定手段を設け、全てのフリップフロップを一旦同じ値に設定した後、シフト出力させることで、故障箇所の特定を行う。
【００４７】
それゆえ、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、入力設定を行う僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。これによって、不良解析を容易に行うことができる。特に、フリップフロップの値が固定されてしまう縮退故障の場合には、本発明の方式は威力を発揮する。
【００４８】
また、本発明のスキャンパス回路は、以上のように、前記入力設定手段を、２段目以降のフリップフロップの入力側に介在され、各入力をスキャン入力に直結するセレクタとする。
【００４９】
それゆえ、スキャン入力への任意の値でテストを行うことができる。
【００５０】
さらにまた、本発明の論理回路は、以上のように、前記のスキャンパス回路を搭載する。
【００５１】
それゆえ、僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる論理回路を実現することができる。
【００５２】
また、本発明の集積回路のテスト方法は、以上のように、スキャンデザイン方式の論理回路から成る集積回路のテスト方法において、前記論理回路には、テスト時に２段目以降の各フリップフロップの入力をスキャン入力に直結するセレクタを搭載しておき、テスト時には、前記セレクタを制御して、全てのフリップフロップを一旦同じ値に設定した後、シフト出力させる。この時、出力が遷移することで故障と判定することができ、同時に、遷移が生じたクロックサイクルから、故障箇所を判定することができる。
【００５３】
それゆえ、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、セレクタを制御する僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のスキャンデザインテスト方式を採用した論理回路の電気的構成を示すブロック図である。
【図２】図１で示す論理回路において、３段目のフリップフロップの出力信号線の１縮退故障を例として、故障検出動作を説明するための波形図である。
【図３】典型的な従来技術のスキャンデザインテスト方式を採用した論理回路の電気的構成を示すブロック図である。
【図４】他の従来技術の論理回路の電気的構成を示すブロック図である。
【図５】図４で示す論理回路において、３段目のフリップフロップの出力信号線の１縮退故障を例として、故障検出動作を説明するための波形図である。
【符号の説明】
２１ 論理回路
２２ 組合せ論理回路
２３ スキャンパス回路
Ａ１〜Ａｎ 入力
Ｂ０ 出力端子
Ｂ１〜Ｂｎ 出力
ＣＫ 入力端子
Ｄ０ 入力端子
Ｄ１〜Ｄｎ 入力
Ｆ１〜Ｆｎ フリップフロップ
Ｓ２〜Ｓｎ セレクタ
【発明の属する技術分野】
本発明は、スキャンデザイン方式の論理回路に搭載されるスキャンパス回路およびその論理回路と、その論理回路から成る集積回路のテスト方法に関する。
【０００２】
【従来の技術】
前記集積回路の大規模化にともない、製造された回路内部の故障の有無を検出するテストは、ますます困難になっている。この問題を解決するために、スキャンデザイン（テスト）方式を採用して設計が行われている。集積回路における論理回路は、大略的に、順序回路と組合せ回路とで構成されるが、前記スキャンデザイン方式とは、前記順序回路を構成する全てのフリップフロップの入出力をそれぞれ組合せ回路に接続し、かつ全てシリアルに接続して、スキャンパスを構成するものである。そして、この構成において、各フリップフロップに、或る１つのデータパターンを設定した後、クロックを入力して、組合せ回路から出力されるデータを更に前記フリップフロップに取込み、その値をシリアルに取出すことで、回路としての機能がテストされ、これを非常に多くのパターンに対して行われる。こうして、外部入出力からスキャンパスを通して、回路内部のフリップフロップの値を設定・観測することで、前記順序回路を構成するフリップフロップを外部入出力のように扱うことができ、組合せ回路と同等のテストを行うことができるようになっている。
【０００３】
図３は、典型的な従来技術のスキャンデザインテスト方式を採用した論理回路１の電気的構成を示すブロック図である。この論理回路１は、大略的に、組合せ論理回路２と、スキャンパス回路３とを備えて構成される。スキャンパス回路３は、テストしようとする該論理回路１の内部にある全てのフリップフロップｆ１〜ｆｎ（図３ではｎ＝４、以下同じ）を備えて構成されており、組合せ論理回路２は、該論理回路１内で、前記フリップフロップｆ１〜ｆｎなどの順序素子を除いた残りの部分の回路で構成されている。なお、ここでは簡単のため、組合せ論理回路２に接続される外部入出力は省略している。
【０００４】
前記フリップフロップｆ１〜ｆｎは、通常動作時には、外部から入力端子ｃｋに入力され、共通に与えられるクロックに応答して、各入力ａ１〜ａｎから入力を取り込み、各出力ｂ１〜ｂｎから出力するパスの行き来を繰り返し、前記組合せ論理回路２で演算処理が行われる。
【０００５】
これに対して、前記テスト時には、入力端子ｄ０から適当な信号列を印加して、各フリップフロップｆ１〜ｆｎをシフトレジスタとして動作させ、各出力ｂ１〜ｂｎから組合せ論理回路２に前記信号列を設定し、組合せ論理回路２に演算処理を行わせる。次に、演算結果を各入力ａ１〜ａｎから取込み、再度、シフトレジスタとして動作させることによって、出力端子ｂ０から組合せ論理回路２のテスト結果を観測する。外部からの入力端子ｃ０は、各フリップフロップｆ１〜ｆｎをシフトレジスタとして動作させるときに使う制御信号である。
【０００６】
また、この組合せ論理回路２のテストに先立って、外部からの入力端子ｃ０により、各フリップフロップｆ１〜ｆｎをシフトレジスタとして動作させ、前記入力端子ｄ０から１段目の入力ｄ１にスキャン入力を与え、該スキャン入力が、出力ｂ１〜ｂｎ−１から次段の入力ｄ２〜ｄｎに順次シフトされ、最終段の出力ｂｎから出力端子ｂ０を経て、順次外部へ出力されるか否かで、スキャンパス上の故障の有無も確認できる。
【０００７】
こうして、各フリップフロップｆ１〜ｆｎは、組合せ論理回路２のテストを行うとともに、それに先立って、各フリップフロップｆ１〜ｆｎ自体のテストを行い、フリップフロップｆ１〜ｆｎが正常である場合に、前記組合せ論理回路２のテストが行われる。
【０００８】
しかしながら、上述のような構成では、出力端子ｂ０からのスキャン出力から、スキャンパス上の故障の有無を確認できても、故障の位置を特定することができないという問題がある。すなわち、たとえばフリップフロップｆ２の出力ｂ２の１縮退故障も、フリップフロップｆ３の出力ｂ３の１縮退故障も、出力端子ｂ０からのスキャン出力には、同じ論理値「１」が出力され、区別することができない。
【０００９】
ここで、テストで単に良品・不良品を判定するだけでなく、その不良箇所を特定することで、結果を不良解析にも活用することができる。具体的には、特定した不良箇所から、故障解析を早急に行い、その結果を設計・プロセスに迅速にフィードバックすることで、チップの歩留りや信頼性の向上などに著しい効果を得ることができる。
【００１０】
また、故障モードとしては、信号線が、ハイに縮退（固定）してしまう前記１縮退故障や、ローに縮退してしまう０縮退故障が代表として挙げられる。しかしながら、これらの縮退以外のほかの故障モデルも、縮退故障でカバー（説明）できるケースが多く、縮退故障は論理回路の中で、最も一般的によく扱われる故障モデルである。
【００１１】
そこで、故障の位置を特定することができる他の従来技術として、特開平２−１０１７８号が提案された。図４はその従来技術による論理回路１１の電気的構成を示すブロック図である。この論理回路１１は、前述の論理回路１と同様に、組合せ論理回路２と、スキャンパス回路３とを備えるとともに、パリティ回路１２が新たに設けられて構成されており、論理回路１に対応する部分には、同一の参照符号を付して、その説明を省略する。
【００１２】
前記パリティ回路１２は、スキャンパスを構成するフリップフロップｆ１〜ｆｎの各出力ｂ１〜ｂｎの排他的論理和を取る排他的論理和ゲートｇ１〜ｇｎ−１を縦続接続して構成されている。そして、最終段の排他的論理和ゲートｇｎ−１からのパリティ出力ｇ０の変化するタイミングから、スキャンパス上の故障の位置を特定する。
【００１３】
図５には、フリップフロップｆ３の出力ｂ３に１縮退故障が生じている場合の故障検出動作を示す。先ず論理値「０」のみからなるテストパターンを入力端子ｄ０に印加する。すると、シフトレジスタが正常に動作しないので、出力端子ｂ０には、サイクル４で論理値「１」が観測される。次に、第１パターンが論理値「１」、第２パターン以降が論理値「０」であるテストパターンを入力端子ｄ０に印加し、第１パターンが印加されてからパリティ出力ｇ０の論理値が反転するまでのクロック数から、故障を起こしたフリップフロップｆ３の位置を特定することができる。
【００１４】
この図５では、ハイレベルを論理値「１」、ローレベルを論理値「０」としており、斜線部分は不定の論理値を表している。このように、ｎ＝４では、クロックのサイクル０〜４が、スキャンパス上の故障の有無をチェックするまでのテストで、サイクル５〜９が、故障位置を特定するためのテストである。そして、前記のようにフリップフロップｆ３が故障を起こしているので、サイクル８で正常時と異なる論理値が検出されている。
【００１５】
【特許文献１】
特開平２−１０１７８号公報（公開日：平成２年１月１２日）
【００１６】
【発明が解決しようとする課題】
上述のような従来技術では、何処に故障が起こったのかを特定することができるけれども、その特定のためのテストに、多くのテストサイクルが必要になるという問題がある。すなわち、前記ｎ＝４とすると、故障の有無の判定のみでは５サイクルで終了できるのに対して、故障箇所を判定すると、最低でも９サイクルの時間が必要であり、テスト期間は略倍になってしまう。このテスト期間は、１本のスキャンパスの段数が大きいデバイスの場合、長くなることは避けられない。
【００１７】
本発明の目的は、故障位置の特定を可能にするにあたって、短時間で行うことができるスキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明のスキャンパス回路は、スキャンデザイン方式の論理回路に搭載されるスキャンパス回路において、スキャンパスを構成する各フリップフロップの入力を相互に等しい値とする入力設定手段を含むことを特徴とする。
【００１９】
上記の構成によれば、論理回路内の組合せ論理回路の入出力となるフリップフロップをシリアルに接続してスキャンパス回路を構成し、テスト結果をそのスキャンパス回路を構成するフリップフロップに順次シフトして出力させることで、テストを容易に行えるようにしたスキャンデザインテスト方式の論理回路に搭載されるスキャンパス回路において、テスト時に前記各フリップフロップの入力を相互に等しい値とする入力設定手段を設け、全てのフリップフロップを一旦同じ値（全て「１」または「０」）に設定した後、シフト出力させることで、故障箇所の特定を行う。
【００２０】
したがって、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、入力設定を行う僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。これによって、不良解析を容易に行うことができる。特に、フリップフロップの値が固定されてしまう縮退故障の場合には、本発明の方式は威力を発揮する。
【００２１】
また、本発明のスキャンパス回路では、前記入力設定手段は、２段目以降のフリップフロップの入力側に介在され、各入力をスキャン入力に直結するセレクタであることを特徴とする。
【００２２】
上記の構成によれば、セレクタは、テスト時に前記各フリップフロップの入力をスキャン入力に直結し、相互に等しい値を設定する。
【００２３】
したがって、スキャン入力への任意の値でテストを行うことができる。
【００２４】
さらにまた、本発明の論理回路は、前記のスキャンパス回路を搭載することを特徴とする。
【００２５】
上記の構成によれば、僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる論理回路を実現することができる。
【００２６】
また、本発明の集積回路のテスト方法は、スキャンデザイン方式の論理回路から成る集積回路のテスト方法において、２段目以降のフリップフロップの入力側に介在されるセレクタを制御して、全フリップフロップの入力をスキャン入力に直結して、全フリップフロップに全て同じ値を設定し、前記フリップフロップから成るスキャンパス回路にシフト動作させてデータを出力させ、出力が遷移することで故障と判定し、かつ遷移が生じたクロックサイクルから、故障箇所を判定することを特徴とする。
【００２７】
上記の構成によれば、テストを容易に行えるようにしたスキャンデザインテスト方式の論理回路から成る集積回路のテストを行うにあたって、前記論理回路には、テスト時に２段目以降の各フリップフロップの入力をスキャン入力に直結するセレクタを搭載しておき、テスト時には、前記セレクタを制御して、全てのフリップフロップを一旦同じ値に設定した後、シフト出力させる。この時、出力が遷移することで故障と判定することができ、同時に、遷移が生じたクロックサイクルから、故障箇所を判定することができる。
【００２８】
したがって、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、セレクタを制御する僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。
【００２９】
【発明の実施の形態】
本発明の実施の一形態について、図１および図２に基づいて説明すれば、以下のとおりである。
【００３０】
図１は、本発明の実施の一形態のスキャンデザインテスト方式を採用した論理回路２１の電気的構成を示すブロック図である。この論理回路２１は、大略的に、組合せ論理回路２２と、スキャンパス回路２３とを備えて構成される。スキャンパス回路２３は、テストしようとする該論理回路２１の内部にある全てのフリップフロップＦ１〜Ｆｎ（図１ではｎ＝４、以下同じ）を備えて構成されるとともに、注目すべきは、本発明では、２段目以降のフリップフロップＦ２〜Ｆｎの入力側に、それぞれセレクタＳ２〜Ｓｎが介在されていることである。
【００３１】
前記フリップフロップＦ１〜Ｆｎは、通常動作時には、外部から入力端子ＣＫに入力され、共通に与えられるクロックに応答して、各入力Ａ１〜Ａｎから入力を取り込み、各出力Ｂ１〜Ｂｎから出力するパスの行き来を繰り返し、前記組合せ論理回路２２で演算処理が行われる。
【００３２】
これに対して、前記テスト時には、入力端子Ｄ０から適当な信号列を印加して、各フリップフロップＦ１〜Ｆｎをシフトレジスタとして動作させ、各出力Ｂ１〜Ｂｎから組合せ論理回路２２に前記信号列を設定し、組合せ論理回路２２に演算処理を行わせる。次に、演算結果を各入力Ａ１〜Ａｎから取込み、再度、シフトレジスタとして動作させることによって、出力端子Ｂ０から組合せ論理回路２２のテスト結果を観測する。
【００３３】
また、この組合せ論理回路２のテストに先立って、外部からの入力端子Ｃ０により、各フリップフロップＦ１〜Ｆｎをシフトレジスタとして動作させ、前記入力端子Ｄ０から１段目の入力Ｄ１にスキャン入力を与え、該スキャン入力が、出力Ｂ１〜Ｂｎ−１から次段の入力Ｄ２〜Ｄｎに順次シフトされ、最終段の出力Ｂｎから出力端子Ｂ０を経て、順次外部へ出力されるか否かで、スキャンパス上の故障の有無も確認できる。
【００３４】
こうして、各フリップフロップＦ１〜Ｆｎは、組合せ論理回路２２のテストを行うとともに、それに先立って、各フリップフロップＦ１〜Ｆｎ自体のテストを行い、フリップフロップＦ１〜Ｆｎが正常である場合に、前記組合せ論理回路２２のテストが行われる。以上の構成は、前記図３で示す論理回路１や、図４で示す論理回路１１と同様である。
【００３５】
しかしながら、本発明では、もう１つの入力端子Ｃ１が設けられ、外部から入力される制御信号によって、前記スキャン入力のシフト動作を行う前に、セレクタＳ２〜Ｓｎを切換え、２段目以降のフリップフロップＦ２〜Ｆｎの入力Ｄ２〜Ｄｎを、１段目の入力Ｄ１と等しく入力端子Ｄ０に直結し、全フリップフロップＦ１〜Ｆｎに、「０」または「１」を一斉設定するようになっている。
【００３６】
したがって、この同一値を設定した後、シフト動作を用いて、フリップフロップＦ１〜Ｆｎの値を順次出力端子Ｂ０から外部に取出した場合、スキャンパスが正常であれば、スキャンパス上のフリップフロップの個数＋１のサイクル数分、同じ値が出力され続ける。これに対して、スキャンパス上に故障があれば、その位置に対応するフリップフロップの値が出てくるサイクルの時点で期待値が出力されないことになる。こうして、スキャンパス上に故障がある場合、最大、スキャンフリップフロップの個数＋１までのサイクル数で、対応するフリップフロップの故障の位置を特定することができるようになる。
【００３７】
図２は、上述のように構成される論理回路２１において、３段目のフリップフロップＦ３の出力Ｂ３の信号線の１縮退故障を例として、故障検出動作を説明するための波形図である。先ず、制御入力Ｃ０を論理値「１」に設定することによって、スキャン入力Ｄ０から全フリップフロップＦ１〜Ｆｎに、論理値「０」が一斉に設定される。次に、制御入力Ｃ０を論理値「０」に戻し、シフト動作によって、各フリップフロップＦ１〜Ｆｎの値をスキャン出力Ｂ０から観測する。スキャン出力Ｂ０からは、スキャンパスが正常な場合、論理値「０」が出力され続けるが、上述のようにフリップフロップＦ３が故障していると、サイクル０のフリップフロップＦｎの出力Ｂｎでは「０」であったものの、サイクル１で論理値「１」が出力されてしまう。この時点で、故障を起こしているフリップフロップは、３段目のＦ３であることが特定できる。
【００３８】
この例からも明らかなように、本発明は、スキャンパスの故障の有無と、その位置の特定のテストとを同時に行うことができる。さらにテスト時間は、最大でも、スキャンパス上のフリップフロップの個数＋１サイクル数までの間に行うことができ、１本のスキャンパスの段数が大きいデバイス程、好適である。
【００３９】
表１に、本発明の論理回路２１と、図４で示す論理回路１１とにおいて、スキャンパス回路内の故障位置の特定にかかる時間（サイクル数）の比較結果を示す。
【００４０】
【表１】
また、以下には、従来法と本発明との完全良品をテストするのにかかるテスト時間の具体的な比較結果を示す。
【００４２】
先ず、スキャンパス回路２３のテスト時間は、前記比較表１中の最大時間を想定とした場合、
従来法：２×（５０００＋１）×２×１００ｎｓｅｃ＝２ｍｓｅｃ
本発明：（５０００＋１）×２×１００ｎｓｅｃ＝１ｍｓｅｃ
となる。ただし、それぞれ表１中の式から２倍しているのは、スキャンパス上の信号線の０縮退と１縮退との両方をテストするためである。本発明では、スキャンパス回路２３のテスト時間は、従来法より半減している。
【００４３】
この比較結果からも明らかなように、本発明は、縮退故障検出を扱うスキャンパステストにおいて、そのテスト時間を約半分のサイクル数とすることができ、テストコストの削減に効果のあることが理解される。
【００４４】
本発明は、スキャンデザインテスト方式の論理回路を搭載した集積回路のテストに広く実施することができ、特にフリップフロップＦ１〜Ｆｎの値が固定されてしまう縮退故障の場合には、本発明の方式は威力を発揮することができる。
【００４５】
なお、本発明の入力設定手段としては、スキャン入力を並列に入力する前記セレクタＳ２〜Ｓｎに限らず、全てのフリップフロップＦ１〜Ｆｎに同じ値を設定できる構成であればよい。たとえば、内部電源にプルアップしたり、ＧＮＤにプルダウンする構成なども用いることができる。
【００４６】
【発明の効果】
本発明のスキャンパス回路は、以上のように、順序論理回路内のフリップフロップをシリアルに接続してスキャンパス回路を構成し、テスト結果をそのスキャンパス回路を構成するフリップフロップに順次シフトして出力させることで、テストを容易に行えるようにしたスキャンデザインテスト方式の論理回路に搭載されるスキャンパス回路において、テスト時に前記各フリップフロップの入力を相互に等しい値とする入力設定手段を設け、全てのフリップフロップを一旦同じ値に設定した後、シフト出力させることで、故障箇所の特定を行う。
【００４７】
それゆえ、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、入力設定を行う僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。これによって、不良解析を容易に行うことができる。特に、フリップフロップの値が固定されてしまう縮退故障の場合には、本発明の方式は威力を発揮する。
【００４８】
また、本発明のスキャンパス回路は、以上のように、前記入力設定手段を、２段目以降のフリップフロップの入力側に介在され、各入力をスキャン入力に直結するセレクタとする。
【００４９】
それゆえ、スキャン入力への任意の値でテストを行うことができる。
【００５０】
さらにまた、本発明の論理回路は、以上のように、前記のスキャンパス回路を搭載する。
【００５１】
それゆえ、僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる論理回路を実現することができる。
【００５２】
また、本発明の集積回路のテスト方法は、以上のように、スキャンデザイン方式の論理回路から成る集積回路のテスト方法において、前記論理回路には、テスト時に２段目以降の各フリップフロップの入力をスキャン入力に直結するセレクタを搭載しておき、テスト時には、前記セレクタを制御して、全てのフリップフロップを一旦同じ値に設定した後、シフト出力させる。この時、出力が遷移することで故障と判定することができ、同時に、遷移が生じたクロックサイクルから、故障箇所を判定することができる。
【００５３】
それゆえ、テスト期間を、最長でも、スキャンパス回路を構成するシフトレジスタの段数＋１段分のシフト動作に必要なクロックサイクル数とすることができ、セレクタを制御する僅かな端子の追加だけで、故障箇所の特定までを行うことができるとともに、故障検出に要するサイクル数を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のスキャンデザインテスト方式を採用した論理回路の電気的構成を示すブロック図である。
【図２】図１で示す論理回路において、３段目のフリップフロップの出力信号線の１縮退故障を例として、故障検出動作を説明するための波形図である。
【図３】典型的な従来技術のスキャンデザインテスト方式を採用した論理回路の電気的構成を示すブロック図である。
【図４】他の従来技術の論理回路の電気的構成を示すブロック図である。
【図５】図４で示す論理回路において、３段目のフリップフロップの出力信号線の１縮退故障を例として、故障検出動作を説明するための波形図である。
【符号の説明】
２１ 論理回路
２２ 組合せ論理回路
２３ スキャンパス回路
Ａ１〜Ａｎ 入力
Ｂ０ 出力端子
Ｂ１〜Ｂｎ 出力
ＣＫ 入力端子
Ｄ０ 入力端子
Ｄ１〜Ｄｎ 入力
Ｆ１〜Ｆｎ フリップフロップ
Ｓ２〜Ｓｎ セレクタ
Claims (3)
- スキャンデザイン方式の論理回路に搭載されるスキャンパス回路において、
スキャンパスを構成する各フリップフロップの入力を相互に等しい値とする入力設定手段を備え、
前記入力設定手段は、２段目以降のフリップフロップの入力側に介在され、各入力をスキャン入力に直結するセレクタであり、
前記セレクタは、全フリップフロップに全て同じ値を設定するように制御されていることを特徴とするスキャンパス回路。 - 前記請求項１記載のスキャンパス回路を搭載することを特徴とする論理回路。
- スキャンデザイン方式の論理回路から成る集積回路のテスト方法において、
２段目以降のフリップフロップの入力側に介在されるセレクタを制御して、全フリップフロップの入力をスキャン入力に直結して、全フリップフロップに全て同じ値を設定し、
前記フリップフロップから成るスキャンパス回路にシフト動作させてデータを出力させ、
出力が遷移することで故障と判定し、かつ遷移が生じたクロックサイクルから、故障箇所を判定することを特徴とする集積回路のテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003162913A JP4265934B2 (ja) | 2003-06-06 | 2003-06-06 | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 |
| US10/861,306 US7240262B2 (en) | 2003-06-06 | 2004-06-04 | Scan-path circuit, logic circuit including the same, and method for testing integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003162913A JP4265934B2 (ja) | 2003-06-06 | 2003-06-06 | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004361351A JP2004361351A (ja) | 2004-12-24 |
| JP4265934B2 true JP4265934B2 (ja) | 2009-05-20 |
Family
ID=33487559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003162913A Expired - Fee Related JP4265934B2 (ja) | 2003-06-06 | 2003-06-06 | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7240262B2 (ja) |
| JP (1) | JP4265934B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8117513B2 (en) | 2005-03-30 | 2012-02-14 | Lptex Corporation | Test method and test program of semiconductor logic circuit device |
| KR101010504B1 (ko) * | 2005-07-26 | 2011-01-21 | 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 | 반도체 논리회로장치의 테스트벡터 생성 방법 및테스트벡터 생성 프로그램 |
| WO2007083381A1 (ja) * | 2006-01-20 | 2007-07-26 | Fujitsu Limited | 回路素子、スキャン回路、バウンダリスキャン回路、スキャン試験方法、スキャン回路の異常箇所検出方法 |
| WO2008059638A1 (fr) * | 2006-11-13 | 2008-05-22 | Panasonic Corporation | Dispositif semi-conducteur |
| EP2129431B1 (en) * | 2007-03-23 | 2016-03-09 | St. Jude Medical AB | An implantable cardiac device for monitoring the status of a cardiovascular disease |
| US8441277B2 (en) | 2007-12-28 | 2013-05-14 | Nec Corporation | Semiconductor testing device, semiconductor device, and testing method |
| JP2011149775A (ja) * | 2010-01-20 | 2011-08-04 | Renesas Electronics Corp | 半導体集積回路及びコアテスト回路 |
| KR20120000902A (ko) | 2010-06-28 | 2012-01-04 | 삼성전자주식회사 | 스캔 패스를 포함하는 집적 회로 |
| US8732499B2 (en) | 2011-05-27 | 2014-05-20 | Arm Limited | State retention circuit adapted to allow its state integrity to be verified |
| US8639960B2 (en) * | 2011-05-27 | 2014-01-28 | Arm Limited | Verifying state integrity in state retention circuits |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804864A (en) | 1987-03-09 | 1989-02-14 | Rockwell International Corporation | Multiphase CMOS toggle flip-flop |
| US5075570A (en) | 1987-11-25 | 1991-12-24 | Honeywell Inc. | Switching state retention circuit having a feedback loop stabilizing capacitance |
| JPH0210178A (ja) | 1988-06-28 | 1990-01-12 | Nec Corp | 論理回路 |
| US5132577A (en) | 1991-04-11 | 1992-07-21 | National Semiconductor Corporation | High speed passgate, latch and flip-flop circuits |
| US5406216A (en) * | 1993-11-29 | 1995-04-11 | Motorola, Inc. | Technique and method for asynchronous scan design |
| US5574731A (en) * | 1995-02-22 | 1996-11-12 | National Semiconductor Corporation | Set/reset scan flip-flops |
| US5881067A (en) * | 1997-01-28 | 1999-03-09 | Sun Microsystems, Inc. | Flip-flop design and technique for scan chain diagnosis |
| US5920575A (en) * | 1997-09-19 | 1999-07-06 | International Business Machines Corporation | VLSI test circuit apparatus and method |
| US5949265A (en) | 1997-10-31 | 1999-09-07 | International Business Machines Corporation | Soft latch circuit having sharp-cornered hysteresis characteristics |
| US6046617A (en) | 1998-06-25 | 2000-04-04 | National Semiconductor Corporation | CMOS level detection circuit with hysteresis having disable/enable function and method |
| US6314539B1 (en) * | 1998-10-21 | 2001-11-06 | Xilinx, Inc. | Boundary-scan register cell with bypass circuit |
| GB2361121A (en) | 2000-04-04 | 2001-10-10 | Sharp Kk | A CMOS LCD scan pulse generating chain comprising static latches |
| US6567943B1 (en) * | 2000-04-07 | 2003-05-20 | International Business Machines Corporation | D flip-flop structure with flush path for high-speed boundary scan applications |
| US6694454B1 (en) * | 2000-06-30 | 2004-02-17 | International Business Machines Corporation | Stuck and transient fault diagnostic system |
| DE60107531T2 (de) * | 2001-02-19 | 2005-12-08 | Lucent Technologies Inc. | Abtastverzögerungskette zur Verzögerungsmessung |
| US7039843B2 (en) * | 2001-11-13 | 2006-05-02 | Sun Microsystems, Inc. | Modeling custom scan flops in level sensitive scan design |
| US6785855B2 (en) * | 2001-11-13 | 2004-08-31 | Sun Microsystems, Inc. | Implementation of an assertion check in ATPG models |
| US7010735B2 (en) * | 2002-01-10 | 2006-03-07 | International Business Machines Corporation | Stuck-at fault scan chain diagnostic method |
| US6671860B2 (en) * | 2002-04-16 | 2003-12-30 | Lsi Logic Corporation | Method and apparatus for fault injection using boundary scan for pins enabled as outputs |
| JP3606525B2 (ja) * | 2002-12-05 | 2005-01-05 | 沖電気工業株式会社 | スキャンテスト回路 |
-
2003
- 2003-06-06 JP JP2003162913A patent/JP4265934B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-04 US US10/861,306 patent/US7240262B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040250186A1 (en) | 2004-12-09 |
| US7240262B2 (en) | 2007-07-03 |
| JP2004361351A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7107502B2 (en) | Diagnostic method for detection of multiple defects in a Level Sensitive Scan Design (LSSD) | |
| JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
| JP4130329B2 (ja) | スキャンパス回路および当該スキャンパス回路を備えた半導体集積回路 | |
| JP3785388B2 (ja) | 故障検出方法 | |
| JP5240096B2 (ja) | 記憶回路、集積回路およびスキャン方法 | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JP3868920B2 (ja) | Ｆｐｇａ搭載ボードのテスト方法とテスト装置 | |
| JP2006292646A (ja) | Ｌｓｉのテスト方法 | |
| US20050193296A1 (en) | On-chip test apparatus | |
| JP2002286806A (ja) | 半導体デバイスのスキャンテスト方式 | |
| JP5796404B2 (ja) | 半導体回路及びテスト方法 | |
| JP3275952B2 (ja) | ディジタル論理回路のテスト回路 | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP3904737B2 (ja) | 半導体装置及びその製造方法 | |
| JP3531635B2 (ja) | 半導体集積回路装置 | |
| JP2005017067A (ja) | 自己テスト回路内蔵の半導体集積回路およびその故障診断方法 | |
| JPH10321800A (ja) | 集積回路 | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JP3970088B2 (ja) | テスト回路 | |
| JPH0210178A (ja) | 論理回路 | |
| US9110140B2 (en) | Scan circuit, semiconductor device, and method for testing semiconductor device | |
| JP2003068866A (ja) | 半導体集積回路装置および半導体集積回路装置の設計方法 | |
| JP2020165657A (ja) | 半導体集積回路 | |
| JP2005257290A (ja) | 半導体集積回路のテスト方法およびテスト回路 | |
| JP2003344491A (ja) | 半導体装置の試験回路および試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |