JP4261886B2 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP4261886B2 JP4261886B2 JP2002345022A JP2002345022A JP4261886B2 JP 4261886 B2 JP4261886 B2 JP 4261886B2 JP 2002345022 A JP2002345022 A JP 2002345022A JP 2002345022 A JP2002345022 A JP 2002345022A JP 4261886 B2 JP4261886 B2 JP 4261886B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- image processing
- setting
- identification information
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 33
- 238000003672 processing method Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 12
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/32—Image data format
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Image Processing (AREA)
- Computer And Data Communications (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ブロック間を接続するデータ伝達路を含む情報処理装置に関するものである。
【０００２】
【従来の技術】
近年、ＣＰＵ（中央処理装置）の高速化、ＩＣメモリやハードディスクの大容量化が進み、情報処理装置で扱うデータ量は増大している。それに伴い、情報処理装置内部のブロック間を伝達するデータ量も増大している。
【０００３】
大量のデータを処理する代表的な装置として、画像データを扱う情報処理装置を例にとって、従来の技術を説明する。画像処理装置では、一般的に画像データの記憶や処理のためのＣＰＵ、ＩＣメモリやハードディスクの部分と、ＣＰＵでは要求される時間で処理しきれない画像処理を実現するためのハードウェア部分とに分けられる。前者の部分は一般のコンピュータと共通な構成なので、コンピュータと同じアーキテクチャが利用され、それに後者の部分が付加された形をとる。また、画像処理においては、一つの画像データに対して複数の処理が施されるのが一般的である。たとえば、カラーの画像データでは、ＲＧＢ、ＹＵＶ、Ｌａｂ、ＣＭＹＫなどに代表される、いろいろな色空間により表現される。一つの画像処理はある色空間のデータを入力し、処理を施すので、入力されるデータの色空間をその色空間へ変更する必要がある。さらに、処理を施された画像データを希望の色空間へ変更される。したがって、この場合、色空間変換、ある画像処理、色空間変換と３つの処理が連続して一つの画像データに対して、施される。
【０００４】
図４は従来の画像処理装置のブロック図である。マスタブロック１は一般のコンピュータと共通な構成でＣＰＵ１１と記憶部１２がデータ伝達路１３で接続されている。スレーブブロック２はＣＰＵ１１と独立に画像処理を実現する画像処理部２３を含む。これらの二つのブロックはＩＦ部１０とＰａｃｋｅｔ Ｓｅｌｅｃｔ２１を介してデータ伝達路３で接続される。また、スレーブブロック２とスレーブブロック２′はスレーブブロック２のＰａｃｋｅｔ Ｄｅｓｅｌｅｃｔｏｒ２４とスレーブブロック２′のＰａｃｋｅｔ Ｓｅｌｅｃｔｏｒを介してデータ伝達路３′で接続される。さらに、最後のスレーブブロック２″とマスタブロック１はスレーブブロック２″のＰａｃｋｅｔ ＤｅｓｅｌｅｃｔｏｒとＩＦ部１０を介してデータ伝達路４で接続される。もちろん、この図に示すブロック図は説明のためのものであり、実際の画像処理装置はもっと複雑である。
【０００５】
図５は画像処理装置が扱うデータの処理単位を説明するための図である。１枚の画像データは非常に大きなデータ量となる。そのため、同図に示すように、画像処理部２３が処理しやすいように、それをある大きさのタイルに分割する。記憶部１２の容量を抑え、多くの枚数の画像データを記憶できるようにするため、各タイルのデータは圧縮された形で記憶される。この圧縮されたタイル上の画像データが処理単位となるが、このデータがどの画像のどの部分のタイルであるかなどの情報が必要である。従って、その情報をヘッダ部、圧縮されたデータをデータ部として、これらを合わせたものが実際の処理単位となる。以下、これをパケットと呼ぶ。
【０００６】
パケットのヘッダ部には、そのパケットがどの画像か、どの部分のタイルかの情報の他に、画像データの種類、たとえばカラーか、モノクロか、カラーであれば使用されている色空間の情報なども含まれる。さらに、画像自体の情報のほかに、どのブロックにおいて、どのような画像処理を行うかの指定（以下、ブロック指定、処理指定）も含まれる。
【０００７】
図６と図７はそれぞれ、ＩＦ部１０、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１の内部を示すブロック図である。
【０００８】
ＩＦ部１０は図６に示すように、ＣＰＵ１１を介在することなく、記憶部１２の指定された領域からパケットを読み出し、データ伝達路３に送り出すＤＭＡＣ（ダイレクトメモリアクセスコントローラ）１０１と、データ伝達路４から送られてくるパケットを、ＣＰＵ１１を介在することなく、記憶部１２の指定された領域に書き込むＤＭＡＣ１０２から構成される。
【０００９】
Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１は図７に示すように、データ伝達路３から送られてくるパケットのヘッダを監視し、ヘッダ部のブロック指定が自身のブロック識別の設定２５の値（ここでは、ｘ）と比較し、等しくなければデータ伝達路２２へ、さもなければ、ヘッダ部の処理指定にしたがって、そのパケットを適切な画像処理部２１に振り分けように、セレクタ２０４を制御する。したがって、送られてきたパケットのヘッダ部のブロック指定が自身のブロック識別設定と異なる時には、そのパケットはデータ伝達路２２を経由して次のブロックへそのまま送られる。
【００１０】
画像処理部２３では、入力されるパケットを処理し、処理を施した結果のパケットを出力するが、その際に出力パケットのヘッダ部の、その画像処理部２３に対応するブロック指定、処理指定を削るか、処理済のフラグを立てる。
【００１１】
このようにすることで、マスタブロック１から送出されたパケットは各スレーブブロック２を経由して、必要な処理を次々に施され、マスタブロック１へ戻ってくる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来例ではスレーブブロックのブロック識別の設定が固定されているために、スレーブブロックの数が違う、類似したシステムにおいても、ブロック識別の再割り当て、ＣＰＵ１１が実行するソフトウェアの変更が必要となる。
【００１３】
本発明は上記従来例の問題点に鑑み、各スレーブブロックにブロック識別を記憶する記憶部を設け、それを書き換える手段を設けることにより、スレーブブロックの数が変更されても、共通のソフトウェアでブロック識別の再割り当てが可能な情報処理装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本願発明は、画像データを所定サイズのタイルに分割したタイルデータ、該タイルデータを画像処理する画像処理装置を指定するための装置指定情報、及び該タイルデータに対して行う画像処理を指定するための第１の処理指定情報を画像処理装置に対して送信する情報処理装置と、前記情報処理装置から送信される前記タイルデータ、前記装置指定情報、及び前記第１の処理指定情報を入力し、該タイルデータに対して、該装置指定情報と該第１の処理指定情報に従って画像処理を行う複数の画像処理装置とを含む情報処理システムにおいて、前記情報処理装置は、前記画像処理装置各々を指定するための第２の装置指定情報、前記画像処理装置を識別するための識別情報を設定するための設定処理を指定するための設定処理指定情報、及び前記識別情報を設定する設定手段と、前記設定された第２の装置指定情報、設定処理指定情報、及び識別情報を前記画像処理装置に対して送信する送信手段とを有し、前記複数の画像処理装置各々は、前記識別情報を記憶する記憶手段と、前記記憶手段に設定すべき識別情報を設定する設定手段と、前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致した場合に、前記送信された設定処理指定情報に基づいて前記送信され識別情報を前記識別情報設定手段に出力し、前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致しない場合に、前記送信された第２の装置指定情報、設定処理指定情報、及び識別情報を次の画像処理装置もしくは前記情報処理装置に出力する出力手段と有し、前記情報処理装置は、前記画像処理装置から前記第２の装置指定情報、設定処理指定情報、及び識別情報が出力されない場合に、前記設定手段により前記識別情報の内容を変更した変更後の識別情報を設定し、前記送信手段により前記変更後の設定情報を前記画像処理装置に送信することを特徴とする。
【００１５】
（作用）
本発明は上記構成により、スレーブブロックの数が変更されても、共通のソフトウェアでブロック識別の再割り当てが可能となるので、スレーブブロックの数の変更によるソフトウェアの変更が必要なく、短期間で類似のシステムを多機種開発することを可能とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明を説明する。図１は、本発明に係る情報処理装置の一実施例の概略構成を示すブロック図であり、従来例において説明した構成部材と同一のものには同一の参照符号を付す。
【００１７】
図１において、マスタブロック１は一般のコンピュータと共通な構成でＣＰＵ１１と記憶部１２がデータ伝達路１３で接続されている。スレーブブロック２はＣＰＵ１１と独立に画像処理を実現する画像処理部２３、ブロック識別情報を記憶するブロック識別設定記憶部２７とそれを制御するブロック識別設定制御部２６を含む。これらの二つのブロックはＩＦ部１０とＰａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１を介してデータ伝達路３で接続される。
【００１８】
図２はブロック識別情報を設定するためのパケットを説明するための図である。本発明では画像データとは異なる、このパケットを使用して各スレーブブロックのブロック識別情報を設定する。このパケットを画像データのパケットと区別するために、コマンドパケットと呼び、画像データのパケットをデータパケットと呼ぶことにする。コマンドパケットとデータパケットとはヘッダ部により区別し、コマンドパケットのコマンド部（データパケットのデータ部にあたる）には、設定すべきブロック識別情報が存在する。
【００１９】
コマンドパケットのヘッダ部には、データパケットと同様にブロック指定、処理指定が必要である。コマンドパケットにおいては、処理指定はブロック識別設定制御部２６が指定される。ただし、ブロック指定はコマンドパケット自身が設定するもので、設定する前には正しい値が指定できない。
【００２０】
そこで、ブロック識別設定記憶部２７はシステムの初期時（リセット時）に、ある同じ値に初期化されるようにする。ここでは、説明のために、０に初期化されるものとする。
【００２１】
図３は各スレーブブロックにブロック識別情報を割り当てる時のＣＰＵ１１の動作を説明するためのフローチャートである。
【００２２】
まず、ヘッダ部のブロック指定にブロック識別設定記憶部２７の初期値である０を、処理指定にブロック識別設定制御部２６を設定し、コマンド部１（フローチャートでは変数ｂｌｏｃｋ＿ｎｏを使用）としたコマンドパケットを送出する。
【００２３】
最初のスレーブブロック２では、そのコマンドパケットを受け取ると、ブロック識別設定記憶部２７の内容とヘッダ部のブロック指定が一致するので、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１がそのパケットをブロック識別設定制御部２６に送り、ブロック識別設定制御部２６はパケットのコマンド部の内容である１をブロック識別設定記憶部２７に設定する。
【００２４】
このコマンドパケットがマスタブロック１に戻らない場合、変数ｂｌｏｃｋ＿ｎｏをインクリメントして、ヘッダ部のブロック指定にブロック識別設定記憶部２７の初期値である０を、処理指定にブロック識別設定制御部２６を設定し、コマンド部を変数ｂｌｏｃｋ＿ｎｏの内容である２としたコマンドパケットを次に送出する。
【００２５】
最初のスレーブブロック２は、すでにブロック識別が１と設定され、ヘッダ部のブロック指定と一致しないため、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１がそのコマンドパケットをデータ伝達路２２に送り、そのまま次のスレーブブロック２′に送られる。
【００２６】
スレーブブロック２′では、そのコマンドパケットを受け取ると、ブロック識別設定記憶部２７の内容とヘッダ部のブロック指定が一致するので、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１がそのパケットをブロック識別設定制御部２６に送り、ブロック識別設定制御部２６はパケットのコマンド部の内容である２をブロック識別設定記憶部２７に設定する。
【００２７】
同様にして、マスタブロックから近い順にスレーブブロックのブロック識別情報が、１、２、…と設定される。最後のスレーブブロック２″にコマンドパケットにより、ブロック識別情報が設定された後、ＣＰＵ１１が変数ｂｌｏｃｋ＿ｎｏをインクリメントして、ヘッダ部のブロック指定にブロック識別設定記憶部２７の初期値である０を、処理指定にブロック識別設定制御部２６を設定し、コマンド部を変数ｂｌｏｃｋ＿ｎｏの内容としたコマンドパケットを送出すると、すべてスレーブブロックのブロック識別設定記憶部２７には初期値である０以外の値が設定されているため、このコマンドパケットは各スレーブブロックのデータ伝達路２２を経由し、結果として、そのコマンドパケットはデータ伝達路４を介してマスタブロック１へそのまま戻る。
【００２８】
ＣＰＵ１１はコマンドパケットが戻ってきたことで、すべてのスレーブブロックのブロック識別情報が設定されていたことを知ることができる。また、送出したコマンドパケットの数により、スレーブブロックの個数も知ることができる。
【００２９】
上記の説明では、マスタブロックから近い順にスレーブブロックのブロック識別情報を、１、２、…と設定したが、このような通し番号である必要はない。スレーブブロックのブロック識別情報の設定は、ブロック識別設定記憶部２７の初期値以外の各スレーブブロックでユニークな値を設定すれば良い。
【００３０】
【発明の効果】
以上説明したように本発明は、共通のソフトウェアでブロック識別の再割り当てが可能となるので、スレーブブロックの数の変更によるソフトウェアの変更が必要なく、短期間で類似のシステムを多機種開発することを可能とする。
【図面の簡単な説明】
【図１】本発明に係る情報処理の一実施例の概略構成を示すブロック図である。
【図２】実施例のコマンドパケットを説明するための図である。
【図３】図１のＣＰＵ１１の動作を説明するためのフローチャートである。
【図４】従来の情報処理装置の概略構成を示すブロック図である。
【図５】パケットを説明するための図である。
【図６】図４のＩＦ部１０の詳細なブロック図である。
【図７】図４のＰａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１の詳細なブロック図である。
【符号の説明】
１ マスタブロック
２、２′，２″ スレーブブロック
３，４ データ伝達路
１０ ＩＦ部
１１ ＣＰＵ
１２ 記憶部
１３ データ伝達路
２１ Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ
２２ データ伝達路
２３ 画像処理部
２４ Ｐａｃｋｅｔ Ｄｅｓｅｌｅｃｔｏｒ
２５ ブロック識別の設定
２６ ブロック識別設定制御部
２７ ブロック識別設定記憶部
１０１，１０２ ＤＭＡＣ
２１１ Ｈｅａｄｅｒ Ｗａｔｃｈｅｒ
２１２ セレクタ
【発明の属する技術分野】
本発明は、ブロック間を接続するデータ伝達路を含む情報処理装置に関するものである。
【０００２】
【従来の技術】
近年、ＣＰＵ（中央処理装置）の高速化、ＩＣメモリやハードディスクの大容量化が進み、情報処理装置で扱うデータ量は増大している。それに伴い、情報処理装置内部のブロック間を伝達するデータ量も増大している。
【０００３】
大量のデータを処理する代表的な装置として、画像データを扱う情報処理装置を例にとって、従来の技術を説明する。画像処理装置では、一般的に画像データの記憶や処理のためのＣＰＵ、ＩＣメモリやハードディスクの部分と、ＣＰＵでは要求される時間で処理しきれない画像処理を実現するためのハードウェア部分とに分けられる。前者の部分は一般のコンピュータと共通な構成なので、コンピュータと同じアーキテクチャが利用され、それに後者の部分が付加された形をとる。また、画像処理においては、一つの画像データに対して複数の処理が施されるのが一般的である。たとえば、カラーの画像データでは、ＲＧＢ、ＹＵＶ、Ｌａｂ、ＣＭＹＫなどに代表される、いろいろな色空間により表現される。一つの画像処理はある色空間のデータを入力し、処理を施すので、入力されるデータの色空間をその色空間へ変更する必要がある。さらに、処理を施された画像データを希望の色空間へ変更される。したがって、この場合、色空間変換、ある画像処理、色空間変換と３つの処理が連続して一つの画像データに対して、施される。
【０００４】
図４は従来の画像処理装置のブロック図である。マスタブロック１は一般のコンピュータと共通な構成でＣＰＵ１１と記憶部１２がデータ伝達路１３で接続されている。スレーブブロック２はＣＰＵ１１と独立に画像処理を実現する画像処理部２３を含む。これらの二つのブロックはＩＦ部１０とＰａｃｋｅｔ Ｓｅｌｅｃｔ２１を介してデータ伝達路３で接続される。また、スレーブブロック２とスレーブブロック２′はスレーブブロック２のＰａｃｋｅｔ Ｄｅｓｅｌｅｃｔｏｒ２４とスレーブブロック２′のＰａｃｋｅｔ Ｓｅｌｅｃｔｏｒを介してデータ伝達路３′で接続される。さらに、最後のスレーブブロック２″とマスタブロック１はスレーブブロック２″のＰａｃｋｅｔ ＤｅｓｅｌｅｃｔｏｒとＩＦ部１０を介してデータ伝達路４で接続される。もちろん、この図に示すブロック図は説明のためのものであり、実際の画像処理装置はもっと複雑である。
【０００５】
図５は画像処理装置が扱うデータの処理単位を説明するための図である。１枚の画像データは非常に大きなデータ量となる。そのため、同図に示すように、画像処理部２３が処理しやすいように、それをある大きさのタイルに分割する。記憶部１２の容量を抑え、多くの枚数の画像データを記憶できるようにするため、各タイルのデータは圧縮された形で記憶される。この圧縮されたタイル上の画像データが処理単位となるが、このデータがどの画像のどの部分のタイルであるかなどの情報が必要である。従って、その情報をヘッダ部、圧縮されたデータをデータ部として、これらを合わせたものが実際の処理単位となる。以下、これをパケットと呼ぶ。
【０００６】
パケットのヘッダ部には、そのパケットがどの画像か、どの部分のタイルかの情報の他に、画像データの種類、たとえばカラーか、モノクロか、カラーであれば使用されている色空間の情報なども含まれる。さらに、画像自体の情報のほかに、どのブロックにおいて、どのような画像処理を行うかの指定（以下、ブロック指定、処理指定）も含まれる。
【０００７】
図６と図７はそれぞれ、ＩＦ部１０、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１の内部を示すブロック図である。
【０００８】
ＩＦ部１０は図６に示すように、ＣＰＵ１１を介在することなく、記憶部１２の指定された領域からパケットを読み出し、データ伝達路３に送り出すＤＭＡＣ（ダイレクトメモリアクセスコントローラ）１０１と、データ伝達路４から送られてくるパケットを、ＣＰＵ１１を介在することなく、記憶部１２の指定された領域に書き込むＤＭＡＣ１０２から構成される。
【０００９】
Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１は図７に示すように、データ伝達路３から送られてくるパケットのヘッダを監視し、ヘッダ部のブロック指定が自身のブロック識別の設定２５の値（ここでは、ｘ）と比較し、等しくなければデータ伝達路２２へ、さもなければ、ヘッダ部の処理指定にしたがって、そのパケットを適切な画像処理部２１に振り分けように、セレクタ２０４を制御する。したがって、送られてきたパケットのヘッダ部のブロック指定が自身のブロック識別設定と異なる時には、そのパケットはデータ伝達路２２を経由して次のブロックへそのまま送られる。
【００１０】
画像処理部２３では、入力されるパケットを処理し、処理を施した結果のパケットを出力するが、その際に出力パケットのヘッダ部の、その画像処理部２３に対応するブロック指定、処理指定を削るか、処理済のフラグを立てる。
【００１１】
このようにすることで、マスタブロック１から送出されたパケットは各スレーブブロック２を経由して、必要な処理を次々に施され、マスタブロック１へ戻ってくる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来例ではスレーブブロックのブロック識別の設定が固定されているために、スレーブブロックの数が違う、類似したシステムにおいても、ブロック識別の再割り当て、ＣＰＵ１１が実行するソフトウェアの変更が必要となる。
【００１３】
本発明は上記従来例の問題点に鑑み、各スレーブブロックにブロック識別を記憶する記憶部を設け、それを書き換える手段を設けることにより、スレーブブロックの数が変更されても、共通のソフトウェアでブロック識別の再割り当てが可能な情報処理装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本願発明は、画像データを所定サイズのタイルに分割したタイルデータ、該タイルデータを画像処理する画像処理装置を指定するための装置指定情報、及び該タイルデータに対して行う画像処理を指定するための第１の処理指定情報を画像処理装置に対して送信する情報処理装置と、前記情報処理装置から送信される前記タイルデータ、前記装置指定情報、及び前記第１の処理指定情報を入力し、該タイルデータに対して、該装置指定情報と該第１の処理指定情報に従って画像処理を行う複数の画像処理装置とを含む情報処理システムにおいて、前記情報処理装置は、前記画像処理装置各々を指定するための第２の装置指定情報、前記画像処理装置を識別するための識別情報を設定するための設定処理を指定するための設定処理指定情報、及び前記識別情報を設定する設定手段と、前記設定された第２の装置指定情報、設定処理指定情報、及び識別情報を前記画像処理装置に対して送信する送信手段とを有し、前記複数の画像処理装置各々は、前記識別情報を記憶する記憶手段と、前記記憶手段に設定すべき識別情報を設定する設定手段と、前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致した場合に、前記送信された設定処理指定情報に基づいて前記送信され識別情報を前記識別情報設定手段に出力し、前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致しない場合に、前記送信された第２の装置指定情報、設定処理指定情報、及び識別情報を次の画像処理装置もしくは前記情報処理装置に出力する出力手段と有し、前記情報処理装置は、前記画像処理装置から前記第２の装置指定情報、設定処理指定情報、及び識別情報が出力されない場合に、前記設定手段により前記識別情報の内容を変更した変更後の識別情報を設定し、前記送信手段により前記変更後の設定情報を前記画像処理装置に送信することを特徴とする。
【００１５】
（作用）
本発明は上記構成により、スレーブブロックの数が変更されても、共通のソフトウェアでブロック識別の再割り当てが可能となるので、スレーブブロックの数の変更によるソフトウェアの変更が必要なく、短期間で類似のシステムを多機種開発することを可能とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明を説明する。図１は、本発明に係る情報処理装置の一実施例の概略構成を示すブロック図であり、従来例において説明した構成部材と同一のものには同一の参照符号を付す。
【００１７】
図１において、マスタブロック１は一般のコンピュータと共通な構成でＣＰＵ１１と記憶部１２がデータ伝達路１３で接続されている。スレーブブロック２はＣＰＵ１１と独立に画像処理を実現する画像処理部２３、ブロック識別情報を記憶するブロック識別設定記憶部２７とそれを制御するブロック識別設定制御部２６を含む。これらの二つのブロックはＩＦ部１０とＰａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１を介してデータ伝達路３で接続される。
【００１８】
図２はブロック識別情報を設定するためのパケットを説明するための図である。本発明では画像データとは異なる、このパケットを使用して各スレーブブロックのブロック識別情報を設定する。このパケットを画像データのパケットと区別するために、コマンドパケットと呼び、画像データのパケットをデータパケットと呼ぶことにする。コマンドパケットとデータパケットとはヘッダ部により区別し、コマンドパケットのコマンド部（データパケットのデータ部にあたる）には、設定すべきブロック識別情報が存在する。
【００１９】
コマンドパケットのヘッダ部には、データパケットと同様にブロック指定、処理指定が必要である。コマンドパケットにおいては、処理指定はブロック識別設定制御部２６が指定される。ただし、ブロック指定はコマンドパケット自身が設定するもので、設定する前には正しい値が指定できない。
【００２０】
そこで、ブロック識別設定記憶部２７はシステムの初期時（リセット時）に、ある同じ値に初期化されるようにする。ここでは、説明のために、０に初期化されるものとする。
【００２１】
図３は各スレーブブロックにブロック識別情報を割り当てる時のＣＰＵ１１の動作を説明するためのフローチャートである。
【００２２】
まず、ヘッダ部のブロック指定にブロック識別設定記憶部２７の初期値である０を、処理指定にブロック識別設定制御部２６を設定し、コマンド部１（フローチャートでは変数ｂｌｏｃｋ＿ｎｏを使用）としたコマンドパケットを送出する。
【００２３】
最初のスレーブブロック２では、そのコマンドパケットを受け取ると、ブロック識別設定記憶部２７の内容とヘッダ部のブロック指定が一致するので、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１がそのパケットをブロック識別設定制御部２６に送り、ブロック識別設定制御部２６はパケットのコマンド部の内容である１をブロック識別設定記憶部２７に設定する。
【００２４】
このコマンドパケットがマスタブロック１に戻らない場合、変数ｂｌｏｃｋ＿ｎｏをインクリメントして、ヘッダ部のブロック指定にブロック識別設定記憶部２７の初期値である０を、処理指定にブロック識別設定制御部２６を設定し、コマンド部を変数ｂｌｏｃｋ＿ｎｏの内容である２としたコマンドパケットを次に送出する。
【００２５】
最初のスレーブブロック２は、すでにブロック識別が１と設定され、ヘッダ部のブロック指定と一致しないため、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１がそのコマンドパケットをデータ伝達路２２に送り、そのまま次のスレーブブロック２′に送られる。
【００２６】
スレーブブロック２′では、そのコマンドパケットを受け取ると、ブロック識別設定記憶部２７の内容とヘッダ部のブロック指定が一致するので、Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１がそのパケットをブロック識別設定制御部２６に送り、ブロック識別設定制御部２６はパケットのコマンド部の内容である２をブロック識別設定記憶部２７に設定する。
【００２７】
同様にして、マスタブロックから近い順にスレーブブロックのブロック識別情報が、１、２、…と設定される。最後のスレーブブロック２″にコマンドパケットにより、ブロック識別情報が設定された後、ＣＰＵ１１が変数ｂｌｏｃｋ＿ｎｏをインクリメントして、ヘッダ部のブロック指定にブロック識別設定記憶部２７の初期値である０を、処理指定にブロック識別設定制御部２６を設定し、コマンド部を変数ｂｌｏｃｋ＿ｎｏの内容としたコマンドパケットを送出すると、すべてスレーブブロックのブロック識別設定記憶部２７には初期値である０以外の値が設定されているため、このコマンドパケットは各スレーブブロックのデータ伝達路２２を経由し、結果として、そのコマンドパケットはデータ伝達路４を介してマスタブロック１へそのまま戻る。
【００２８】
ＣＰＵ１１はコマンドパケットが戻ってきたことで、すべてのスレーブブロックのブロック識別情報が設定されていたことを知ることができる。また、送出したコマンドパケットの数により、スレーブブロックの個数も知ることができる。
【００２９】
上記の説明では、マスタブロックから近い順にスレーブブロックのブロック識別情報を、１、２、…と設定したが、このような通し番号である必要はない。スレーブブロックのブロック識別情報の設定は、ブロック識別設定記憶部２７の初期値以外の各スレーブブロックでユニークな値を設定すれば良い。
【００３０】
【発明の効果】
以上説明したように本発明は、共通のソフトウェアでブロック識別の再割り当てが可能となるので、スレーブブロックの数の変更によるソフトウェアの変更が必要なく、短期間で類似のシステムを多機種開発することを可能とする。
【図面の簡単な説明】
【図１】本発明に係る情報処理の一実施例の概略構成を示すブロック図である。
【図２】実施例のコマンドパケットを説明するための図である。
【図３】図１のＣＰＵ１１の動作を説明するためのフローチャートである。
【図４】従来の情報処理装置の概略構成を示すブロック図である。
【図５】パケットを説明するための図である。
【図６】図４のＩＦ部１０の詳細なブロック図である。
【図７】図４のＰａｃｋｅｔ Ｓｅｌｅｃｔｏｒ２１の詳細なブロック図である。
【符号の説明】
１ マスタブロック
２、２′，２″ スレーブブロック
３，４ データ伝達路
１０ ＩＦ部
１１ ＣＰＵ
１２ 記憶部
１３ データ伝達路
２１ Ｐａｃｋｅｔ Ｓｅｌｅｃｔｏｒ
２２ データ伝達路
２３ 画像処理部
２４ Ｐａｃｋｅｔ Ｄｅｓｅｌｅｃｔｏｒ
２５ ブロック識別の設定
２６ ブロック識別設定制御部
２７ ブロック識別設定記憶部
１０１，１０２ ＤＭＡＣ
２１１ Ｈｅａｄｅｒ Ｗａｔｃｈｅｒ
２１２ セレクタ
Claims (2)
- 画像データを所定サイズのタイルに分割したタイルデータ、該タイルデータを画像処理する画像処理装置を指定するための装置指定情報、及び該タイルデータに対して行う画像処理を指定するための第１の処理指定情報を画像処理装置に対して送信する情報処理装置と、前記情報処理装置から送信される前記タイルデータ、前記装置指定情報、及び前記第１の処理指定情報を入力し、該タイルデータに対して、該装置指定情報と該第１の処理指定情報に従って画像処理を行う複数の画像処理装置とを含む情報処理システムにおいて、
前記情報処理装置は、
前記画像処理装置各々を指定するための第２の装置指定情報、前記画像処理装置を識別するための識別情報を設定するための設定処理を指定するための設定処理指定情報、及び前記識別情報を設定する設定手段と、
前記設定された第２の装置指定情報、設定処理指定情報、及び識別情報を前記画像処理装置に対して送信する送信手段とを有し、
前記複数の画像処理装置各々は、
前記識別情報を記憶する記憶手段と、
前記記憶手段に設定すべき識別情報を設定する設定手段と、
前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致した場合に、前記送信された設定処理指定情報に基づいて前記送信され識別情報を前記識別情報設定手段に出力し、前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致しない場合に、前記送信された第２の装置指定情報、設定処理指定情報、及び識別情報を次の画像処理装置もしくは前記情報処理装置に出力する出力手段と有し、
前記情報処理装置は、前記画像処理装置から前記情報処理装置に対して前記第２の装置指定情報、設定処理指定情報、及び識別情報が出力されない場合に、前記設定手段により前記識別情報の内容を変更した変更後の識別情報を設定し、前記送信手段により前記変更後の設定情報を前記画像処理装置に送信することを特徴とする情報処理システム。 - 画像データを所定サイズのタイルに分割したタイルデータ、該タイルデータを画像処理する画像処理装置を指定するための装置指定情報、及び該タイルデータに対して行う画像処理を指定するための第１の処理指定情報を画像処理装置に対して送信する情報処理装置と、前記情報処理装置から送信される前記タイルデータ、前記装置指定情報、及び前記第１の処理指定情報を入力し、該タイルデータに対して、該装置指定情報と該第１の処理指定情報に従って画像処理を行う複数の画像処理装置とを含む情報処理システムにおける情報処理方法であって、
前記情報処理装置において、
前記画像処理装置各々を指定するための第２の装置指定情報、前記画像処理装置を識別するための識別情報を設定するための設定処理を指定するための設定処理指定情報、及び前記識別情報を設定する設定工程と、
前記設定された第２の装置指定情報、設定処理指定情報、及び識別情報を前記画像処理装置に対して送信する送信工程とを有し、
前記複数の画像処理装置各々において、
前記識別情報を記憶手段に記憶する記憶工程と、
前記記憶手段に設定すべき識別情報を設定する設定工程と、
前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致した場合に、前記送信された設定処理指定情報に基づいて前記送信され識別情報を前記識別情報設定手段に出力し、前記記憶手段に記憶された識別情報と、前記送信された第２の装置指定情報が一致しない場合に、前記送信された第２の装置指定情報、設定処理指定情報、及び識別情報を次の画像処理装置もしくは前記情報処理装置に出力する出力工程と有し、
前記情報処理装置は、前記画像処理装置から前記情報処理装置に対して前記第２の装置指定情報、設定処理指定情報、及び識別情報が出力されない場合に、前記設定工程により前記識別情報の内容を変更した変更後の識別情報を設定し、前記送信工程により前記変更後の設定情報を前記画像処理装置に送信することを特徴とする情報処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345022A JP4261886B2 (ja) | 2002-11-28 | 2002-11-28 | 情報処理装置及び情報処理方法 |
| US10/718,603 US7336385B2 (en) | 2002-11-28 | 2003-11-24 | Information processing apparatus and information processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345022A JP4261886B2 (ja) | 2002-11-28 | 2002-11-28 | 情報処理装置及び情報処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004178348A JP2004178348A (ja) | 2004-06-24 |
| JP2004178348A5 JP2004178348A5 (ja) | 2006-01-19 |
| JP4261886B2 true JP4261886B2 (ja) | 2009-04-30 |
Family
ID=32375984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002345022A Expired - Fee Related JP4261886B2 (ja) | 2002-11-28 | 2002-11-28 | 情報処理装置及び情報処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7336385B2 (ja) |
| JP (1) | JP4261886B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3991030B2 (ja) * | 2003-12-24 | 2007-10-17 | キヤノン株式会社 | 画像形成装置、動作履歴記憶方法およびコンピュータプログラム |
| JP4250569B2 (ja) * | 2004-06-25 | 2009-04-08 | キヤノン株式会社 | 印刷制御装置及び印刷制御方法 |
| JP2007264780A (ja) | 2006-03-27 | 2007-10-11 | Seiko Epson Corp | データ通信を利用した装置制御 |
| JP5386075B2 (ja) * | 2007-09-28 | 2014-01-15 | 株式会社日立製作所 | 多直列電池制御システム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3804938C2 (de) * | 1987-02-18 | 1994-07-28 | Canon Kk | Bildverarbeitungseinrichtung |
| US6724497B1 (en) * | 1999-02-01 | 2004-04-20 | Ricoh Company, Ltd. | Image processing device which can perform a plurality of types of image processing at high speed |
| JP2003101860A (ja) * | 2001-09-21 | 2003-04-04 | Canon Inc | 撮像装置、撮影画像生成方法、プログラムおよび記憶媒体 |
-
2002
- 2002-11-28 JP JP2002345022A patent/JP4261886B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-24 US US10/718,603 patent/US7336385B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7336385B2 (en) | 2008-02-26 |
| JP2004178348A (ja) | 2004-06-24 |
| US20040105120A1 (en) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9807025B2 (en) | System and method for ordering of data transferred over multiple channels | |
| US20040215803A1 (en) | Stream data processing device, stream data processing method, program, and medium | |
| US8412864B2 (en) | Information processing apparatus and information processing method | |
| US9614789B2 (en) | Supporting multiple virtual switches on a single host | |
| US8456684B2 (en) | Image processing apparatus and method | |
| CN108667938A (zh) | 切换流量的方法、装置及服务器 | |
| JP4261886B2 (ja) | 情報処理装置及び情報処理方法 | |
| JP2005167965A (ja) | パケット処理方法および装置 | |
| JP6115482B2 (ja) | 電子制御装置 | |
| JP2018516406A5 (ja) | ||
| JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
| US20040083354A1 (en) | Processor programming | |
| WO2022074858A1 (ja) | メモリ制御装置および制御方法 | |
| JP7184108B2 (ja) | 通信システム、通信制御方法、およびプログラム | |
| KR100330523B1 (ko) | 데이터그램의 효율적인 패킹을 위한 데이터 통신 프로토콜을구현하는 데이터 통신 장치, 방법 및 컴퓨터 프로그램 제품 | |
| JP6544340B2 (ja) | 表示システム | |
| JP5196293B2 (ja) | 半導体試験装置 | |
| JPH11355537A (ja) | 画像分配装置 | |
| JP2004056221A (ja) | 送受信装置 | |
| JP2002328883A (ja) | 情報処理装置および情報処理装置のデータ処理方法 | |
| JP2003271539A (ja) | Ｄｍａ制御装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JP2004355117A (ja) | バス制御システム及びバス制御方法 | |
| JP2004252693A (ja) | Ｄｍａコントローラ | |
| JPH052551A (ja) | Ｄｍａ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4261886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |