JP4252415B2

JP4252415B2 - Mixer circuit and tuner

Info

Publication number: JP4252415B2
Application number: JP2003341754A
Authority: JP
Inventors: 成人升田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2009-04-08
Anticipated expiration: 2023-09-30
Also published as: JP2005109977A

Description

本発明は、高周波信号の周波数変換を扱う全ての高周波ミキサ回路等のミキサ回路及びチューナに関するものである。 The present invention relates to mixer circuits and tuners such as all high-frequency mixer circuits that handle frequency conversion of high-frequency signals.

現在、放送のデジタル化が進行し、広帯域・多チャンネル放送を受信できる受信機の必要性がでてきている。 At present, the digitization of broadcasting has progressed, and the need for a receiver capable of receiving broadband and multi-channel broadcasting has emerged.

特に、ＣＡＴＶにおいては、ＲＦ(Radio Frequency)伝送帯域５４ＭＨｚ〜８６４ＭＨｚ（米国仕様）において１３４チャンネルもの多チャンネルが伝送される。このため、その信号を受信するチューナには、多チャンネル受信に対応するために広帯域に渡って入力インピーダンスマッチング性能、低歪、低雑音指数、高アイソレーション、及び高イメージ妨害耐性等の高い性能が要求されている。 In particular, in CATV, as many as 134 channels are transmitted in an RF (Radio Frequency) transmission band of 54 MHz to 864 MHz (US specification). For this reason, the tuner that receives the signal has high performance such as input impedance matching performance, low distortion, low noise figure, high isolation, and high image disturbance resistance over a wide band in order to support multi-channel reception. It is requested.

これらの性能を満足するために、従来のＣＡＴＶチューナにおいては、ダブルコンバージョン方式が用いられている。このダブルコンバージョン方式のＣＡＴＶチューナの第１ミキサ回路には、特許文献１に開示されているように、ダブルバランスドミキサが採用されることが多い。 In order to satisfy these performances, a double conversion system is used in the conventional CATV tuner. As disclosed in Patent Document 1, a double balanced mixer is often employed for the first mixer circuit of the double conversion CATV tuner.

上記ダブルバランスドミキサでは、図９に示すように、ＲＦ信号は、ＲＦ入力端子１０１から位相分配トランスＴ４のノード（node：節点）４１に入力され、位相分配トランスＴ４にて位相が１８０°異なりかつ振幅が等しい平衡信号に位相分配されてノード４３とノード４４とから出力され、トランジスタＱ１〜Ｑ４にて構成されるトランジスタスイッチング回路１０５のソース電極に入力される。なお、ノード４２は接地されている。 In the double balanced mixer, as shown in FIG. 9, the RF signal is input from the RF input terminal 101 to the node 41 of the phase distribution transformer T4, and the phase is different by 180 ° in the phase distribution transformer T4. In addition, the phase is distributed to balanced signals having the same amplitude and output from the node 43 and the node 44 and input to the source electrode of the transistor switching circuit 105 constituted by the transistors Q1 to Q4. Note that the node 42 is grounded.

また、ローカル信号（ＬＯ）は、ＬＯ入力端子１０２からトランスＴ３に入力され、トランスＴ３にて位相が１８０°異なりかつ振幅が等しい平衡信号に位相分配されてトランジスタスイッチング回路１０５におけるトランジスタＱ１〜Ｑ４のゲートに入力される。そして、ＩＦ（Intermediate Frequency:中間周波数）出力端子１０３には、周波数変換されたローカル信号周波数とＲＦ信号周波数との和及び差の周波数信号が出力される。
特開昭６４−５２１１号公報（１９８９年１月１０日公開） Further, the local signal (LO) is input from the LO input terminal 102 to the transformer T3, and is phase-distributed into balanced signals having a phase difference of 180 ° and the same amplitude by the transformer T3, and the transistors Q1 to Q4 in the transistor switching circuit 105 are distributed. Input to the gate. An IF (Intermediate Frequency) output terminal 103 outputs a frequency signal of the sum and difference of the frequency-converted local signal frequency and RF signal frequency.
JP-A 64-5211 (published on January 10, 1989)

しかしながら、上記従来のミキサ回路では、次のような問題点があった。 However, the conventional mixer circuit has the following problems.

すなわち、位相分配トランスＴ４は、不平衡側（ノード４１）と平衡側(ノード４３及びノード４４)とのインピーダンス比が１：４となる。また、ＦＥＴ（Field Effect Transistor:電界効果トランジスタ)のソースにおける入力インピーダンスは数Ω〜数十Ωと低い値になるため、１：４のインピーダンス比をもつ位相分配トランスＴ４４の不平衡端側（ノード４１）から平衡端側（ノード４３及びノード４４）を見たインピーダンスは極めて低い値となる。 That is, the phase distribution transformer T4 has an impedance ratio of 1: 4 between the unbalanced side (node 41) and the balanced side (node 43 and node 44). Also, since the input impedance at the source of the FET (Field Effect Transistor) is as low as several Ω to several tens Ω, the unbalanced end side (node) of the phase distribution transformer T44 having an impedance ratio of 1: 4 The impedance when the balanced end side (node 43 and node 44) is viewed from 41) is extremely low.

しかしながら、チューナの入力インピーダンスは、一般に、テレビ信号では７５Ωであり、通信機では５０Ωという値をとるため、従来のミキサ回路のＲＦポートにおける入力インピーダンスとミスマッチングとなり、チューナの入力リターンロスが悪くなったり、ゲインの周波数特性が悪くなったりする問題点があった。 However, the input impedance of the tuner is generally 75Ω for a television signal and 50Ω for a communication device, and thus mismatched with the input impedance at the RF port of the conventional mixer circuit, resulting in poor tuner input return loss. Or the frequency characteristics of the gain deteriorate.

また、この問題を改善するために、図９に示すように、ＲＦ入力端子１０１と位相分配トランスＴ４のノード４１との間に抵抗Ｒ５を入れてインピーダンスマッチングを改善することもあるが、この抵抗Ｒ５による損失によりチューナの雑音指数が劣化する問題もあった。 In order to improve this problem, as shown in FIG. 9, impedance matching may be improved by inserting a resistor R5 between the RF input terminal 101 and the node 41 of the phase distribution transformer T4. There was also a problem that the noise figure of the tuner deteriorated due to the loss due to R5.

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路及びチューナを提供することにある。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to improve a mismatch of impedance and a mixer circuit and a tuner that can improve deterioration of frequency characteristics due to an inductance component of a transformer and wiring. Is to provide.

本発明のミキサ回路は、上記課題を解決するために、高周波信号伝送回路と発振周波数伝送回路とトランジスタスイッチング回路と中間周波数出力回路とを有するミキサ回路において、上記高周波信号伝送回路は、１つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された１つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも１つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも１つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有していることを特徴としている。 In order to solve the above-described problems, the mixer circuit of the present invention is a mixer circuit having a high-frequency signal transmission circuit, an oscillation frequency transmission circuit, a transistor switching circuit, and an intermediate frequency output circuit. A signal input terminal, a phase distribution output terminal for distributing and outputting a high frequency input signal from the high frequency signal input terminal into two signals having the same amplitude and a phase difference of 180 °, and a bypass capacitor or directly grounding at a high frequency One or more high-frequency grounding terminals, and at least one of the phase distribution output terminals and the high-frequency signal input terminal are connected in a direct current manner, At least one of the high-frequency grounding terminals is connected to ground with a resistor in parallel with the bypass capacitor or directly connected to the ground. It is characterized in that it 1 become and a phase distribution transformer: connected, and the impedance ratio between the input terminal and output terminal side is generally 1 to.

また、本発明のミキサ回路は、上記課題を解決するために、第１のＦＥＴと第２のＦＥＴとの各ソース電極同士が接続され、第３のＦＥＴと第４のＦＥＴとの各ソース電極同士が接続され、第１のＦＥＴと第４のＦＥＴとの各ゲート電極同士が接続され、第２のＦＥＴと第３のＦＥＴとの各ゲート電極同士が接続され、第１のＦＥＴと第３のＦＥＴとの各ドレイン電極同士が接続され、かつ第２のＦＥＴと第４のＦＥＴとの各ドレイン電極同士が接続される構成をとるトランジスタスイッチング回路と、１つの高周波信号入力端子と、その高周波信号入力端子からの高周波入力信号を振幅が等しくかつ位相が１８０°異なる２つの信号に分配して出力する位相分配出力端子と、バイパスコンデンサ又は直接にて高周波的に接地された１つ以上の高周波接地用端子とを有し、上記位相分配出力端子のうちの少なくとも１つの位相分配出力端子と上記高周波信号入力端子とは直流的に接続され、上記高周波接地用端子のうち少なくとも１つの高周波接地用端子はバイパスコンデンサと並列に抵抗にてアースに接続されるか又は直接アースに接続され、かつ入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスとを有し、上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第３のＦＥＴのドレイン電極、並びに接続された第２のＦＥＴ及び第４のＦＥＴのドレイン電極は、それぞれ高周波遮断回路を介して直流電源に接続され、上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第２のＦＥＴのソース電極に上記位相分配トランスの２つの位相分配出力端子のうちの１つが接続され、接続された第３のＦＥＴ及び第４のＦＥＴのソース電極に上記位相分配トランスの他の１つの位相分配出力端子が接続され、上記トランジスタスイッチング回路における、接続された第１のＦＥＴ及び第４のＦＥＴのゲート電極、並びに接続された第２のＦＥＴ及び第３のＦＥＴのゲート電極は、それぞれ高周波遮断回路を介して接地又は直流電源に接続されている一方、上記位相分配トランスの高周波信号入力端子には高周波信号が入力され、上記トランジスタスイッチング回路におけるゲート電極には振幅が等しくかつ位相差が１８０°異なる２つの局部発振信号が入力され、上記トランジスタスイッチング回路におけるドレイン電極から高周波入力信号周波数と局部発振信号周波数との和成分及び差成分が出力されることを特徴としている。 Further, in order to solve the above-described problem, the mixer circuit of the present invention has the source electrodes of the first FET and the second FET connected to each other, and the source electrodes of the third FET and the fourth FET. The gate electrodes of the first FET and the fourth FET are connected to each other, the gate electrodes of the second FET and the third FET are connected to each other, and the first FET and the third FET are connected to each other. Transistor switching circuit having a configuration in which the drain electrodes of the second FET and the drain electrodes of the second FET and the fourth FET are connected to each other, one high frequency signal input terminal, and the high frequency A phase distribution output terminal for distributing and outputting a high-frequency input signal from the signal input terminal into two signals having the same amplitude and a phase difference of 180 °, and at least one bypass capacitor or one or more grounded directly A high-frequency grounding terminal, and at least one of the phase distribution output terminals and the high-frequency signal input terminal are connected in a DC manner, and at least one high-frequency grounding of the high-frequency grounding terminals. The terminal for use has a phase distribution transformer that is connected to the ground by a resistor in parallel with the bypass capacitor or directly connected to the ground, and the impedance ratio between the input terminal side and the output terminal side is approximately 1: 1. In the transistor switching circuit, the drain electrodes of the connected first FET and the third FET and the drain electrodes of the connected second FET and the fourth FET are respectively connected to a DC power source via a high frequency cutoff circuit. Connected to the source electrodes of the connected first FET and second FET in the transistor switching circuit. One of the two phase distribution output terminals of the phase distribution transformer is connected, and another phase distribution output terminal of the phase distribution transformer is connected to the source electrodes of the connected third FET and fourth FET. In the transistor switching circuit, the gate electrodes of the connected first FET and the fourth FET and the gate electrodes of the connected second FET and the third FET are grounded via a high-frequency cutoff circuit, respectively. Alternatively, two local oscillations that are connected to a DC power source and a high-frequency signal is input to the high-frequency signal input terminal of the phase distribution transformer, and the gate electrodes of the transistor switching circuit have the same amplitude and a phase difference of 180 °. A signal is input, and a high frequency input signal frequency is obtained from the drain electrode in the transistor switching circuit. Is characterized by the sum component and difference component between parts oscillation signal frequency is output.

また、本発明のミキサ回路は、上記記載のミキサ回路において、前記位相分配トランスは、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなり、その伝送線路トランスの平行線の一端のうち、第１の端子を高周波信号入力端子とし、第２の端子を高周波接地用端子とする一方、その伝送線路トランスの平行線の他の一端の２つの端子を位相分配出力端子とすることを特徴としている。 In the mixer circuit according to the present invention, in the mixer circuit described above, the phase distribution transformer is a transmission line transformer configured by two transmission lines parallel between the input and output. Of one end of the parallel line, the first terminal is a high-frequency signal input terminal and the second terminal is a high-frequency ground terminal, while the other two terminals at the other end of the parallel line of the transmission line transformer are phase-distributed output. It is a terminal.

また、本発明のミキサ回路は、上記記載のミキサ回路において、前記位相分配トランスの高周波信号入力端子は、直列に接続されたコイルと抵抗とを介して接地されていることを特徴としている。 The mixer circuit of the present invention is characterized in that, in the mixer circuit described above, the high-frequency signal input terminal of the phase distribution transformer is grounded via a coil and a resistor connected in series.

また、本発明のミキサ回路は、上記記載のミキサ回路において、前記位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入し、前記トランジスタスイッチング回路における第１のＦＥＴ及び第２のＦＥＴのソース電流の実効値と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じになるようにしたことを特徴としている。 The mixer circuit of the present invention is the mixer circuit described above, wherein a coil is inserted between the high-frequency signal input terminal and the high-frequency ground terminal in the phase distribution transformer, and the first FET and the second FET in the transistor switching circuit are inserted. The effective value of the source current of the FET 2 and the effective values of the source currents of the third FET and the fourth FET are substantially the same.

また、本発明のミキサ回路は、上記記載のミキサ回路において、少なくとも前記トランジスタスイッチング回路における４個のトランジスタが集積化される一方、ＲＦ入力端子に接続される位相分配トランスは、集積回路の外部に配置されていることを特徴としている。 In the mixer circuit according to the present invention, in the mixer circuit described above, at least four transistors in the transistor switching circuit are integrated, and a phase distribution transformer connected to the RF input terminal is provided outside the integrated circuit. It is characterized by being arranged.

また、本発明のミキサ回路は、上記記載のミキサ回路において、前記トランジスタスイッチング回路の各ソース電極に接続される位相分配トランスの２つの平衡出力端子の間には、第１のコンデンサが挿入されていることを特徴としている。 In the mixer circuit of the present invention, the first capacitor is inserted between the two balanced output terminals of the phase distribution transformer connected to each source electrode of the transistor switching circuit. It is characterized by being.

また、本発明のミキサ回路は、上記記載のミキサ回路において、前記トランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間には、第２のコンデンサと第３のコンデンサとがそれぞれ挿入されていることを特徴としている。 Further, the mixer circuit of the present invention is the mixer circuit described above, wherein the second capacitor and the third capacitor are connected between the two balanced output terminals of the phase distribution transformer connected to the source electrode of the transistor switching circuit and the ground. The capacitor is inserted respectively.

本発明のチューナは、上記課題を解決するために、高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１のミキサ回路として、前記記載のミキサ回路を用いたチューナであって、上記アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２のミキサ回路にて構成されるダブルコンバージョンチューナとしたことを特徴としている。 In order to solve the above problems, a tuner according to the present invention is a tuner that uses the mixer circuit described above as a first mixer circuit that once upconverts a high-frequency input signal to a frequency higher than the input signal frequency. The present invention is characterized in that a double conversion tuner configured by a second mixer circuit that down-converts the up-converted signal to a predetermined IF frequency is provided.

本発明のミキサ回路では、入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスを用いている。すなわち、ミキサ回路の高周波信号伝送回路に広帯域特性が優れ、かつインピーダンス比が１：１の特性を有する位相分配トランスを入れることにより、インピーダンスのミスマッチングを改善している。 The mixer circuit of the present invention uses a phase distribution transformer in which the impedance ratio between the input terminal side and the output terminal side is approximately 1: 1. That is, impedance mismatching is improved by inserting a phase distribution transformer having excellent broadband characteristics and a 1: 1 impedance ratio into the high-frequency signal transmission circuit of the mixer circuit.

この結果、従来のように、ミスマッチングを防止するために、ＲＦ入力端子と位相分配トランスの高周波信号入力端子との間に抵抗を入れてインピーダンスマッチングを改善することがなくなるので、抵抗による損失によりチューナの雑音指数が劣化するということがなくなる。 As a result, in order to prevent mismatching as in the prior art, it is not necessary to improve impedance matching by inserting a resistor between the RF input terminal and the high frequency signal input terminal of the phase distribution transformer. The noise figure of the tuner is not degraded.

それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路が実現できる。 Therefore, since the input return loss is improved over a wide band, a low-noise mixer circuit with excellent frequency characteristics can be realized.

したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路を提供することができるという効果を奏する。 Therefore, there is an effect that it is possible to provide a mixer circuit that can improve impedance mismatching and improve deterioration of frequency characteristics due to an inductance component of a transformer and wiring.

また、本発明のミキサ回路では、位相分配トランスは、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなる。それゆえ、インピーダンス比が１：１の特性を有する位相分配トランスを容易に構成することができるという効果を奏する。 In the mixer circuit of the present invention, the phase distribution transformer is a transmission line transformer configured by two transmission lines parallel between the input and output. Therefore, it is possible to easily construct a phase distribution transformer having a characteristic with an impedance ratio of 1: 1.

また、本発明のミキサ回路では、位相分配トランスの高周波信号入力端子は、直列に接続されたコイルと抵抗とを介して接地されている。それゆえ、直列に接続されたコイルと抵抗とから、バイアス電流を流すことができるという効果を奏する。 In the mixer circuit of the present invention, the high frequency signal input terminal of the phase distribution transformer is grounded via a coil and a resistor connected in series. Therefore, there is an effect that a bias current can flow from a coil and a resistor connected in series.

また、本発明のミキサ回路では、位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入し、前記トランジスタスイッチング回路における第１のＦＥＴ及び第２のＦＥＴのソース電流の実効値と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じになるようにしている。 In the mixer circuit of the present invention, a coil is inserted between the high-frequency signal input terminal and the high-frequency grounding terminal in the phase distribution transformer, and the source currents of the first FET and the second FET in the transistor switching circuit are effective. The effective value of the value and the source current of the third FET and the fourth FET are made substantially the same.

それゆえ、位相分配トランスにおける高周波信号入力端子と高周波接地用端子との間にコイルを挿入することによって、低周波数ではインピーダンスが低く、高周波数ではインピーダンスが高くなるので、周波数補償として機能させることができるという効果を奏すると共に、第１のＦＥＴ及び第２のＦＥＴのソース電流と第３のＦＥＴ及び第４のＦＥＴのソース電流との実効値が略同じとなるためアイソレーションや２次歪特性の優れたダブルバランスドミキサが実現できる効果も奏する。 Therefore, by inserting a coil between the high-frequency signal input terminal and the high-frequency grounding terminal in the phase distribution transformer, the impedance is low at low frequencies and high at high frequencies, so that it can function as frequency compensation. The effective values of the source currents of the first FET and the second FET and the source currents of the third FET and the fourth FET are substantially the same, so that the isolation and secondary distortion characteristics are improved. There is also an effect that an excellent double balanced mixer can be realized.

また、本発明のミキサ回路では、少なくともトランジスタスイッチング回路における４個のトランジスタが集積化される。また、ＲＦ入力端子に接続される位相分配トランスは、集積回路の外部に配置されている。 In the mixer circuit of the present invention, at least four transistors in the transistor switching circuit are integrated. Further, the phase distribution transformer connected to the RF input terminal is disposed outside the integrated circuit.

それゆえ、トランジスタが集積化されることにより、特性の揃ったトランジスタが実現できるので、優れたバランスドミキサ回路を提供することができるという効果を奏する。 Therefore, by integrating the transistors, transistors with uniform characteristics can be realized, so that an excellent balanced mixer circuit can be provided.

また、本発明のミキサ回路では、トランジスタスイッチング回路の各ソース電極に接続される位相分配トランスの２つの平衡出力端子の間には、第１のコンデンサが挿入されている。 In the mixer circuit of the present invention, the first capacitor is inserted between the two balanced output terminals of the phase distribution transformer connected to each source electrode of the transistor switching circuit.

それゆえ、第１のコンデンサによって、トランジスタスイッチング回路における４個のトランジスタが集積化された場合における、ＩＣチップのボンディングワイヤによるインダクタ（Ｌ）に伴う周波数特性劣化を防止することができる。また、位相分配トランスのインダクタ成分や配線のインダクタ成分に伴う周波数特性劣化も防止することができるという効果を奏する。 Therefore, when the four transistors in the transistor switching circuit are integrated by the first capacitor, it is possible to prevent the frequency characteristic deterioration due to the inductor (L) due to the bonding wire of the IC chip. In addition, there is an effect that it is possible to prevent the frequency characteristic deterioration due to the inductor component of the phase distribution transformer and the inductor component of the wiring.

また、本発明のミキサ回路では、トランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間には、第２のコンデンサと第３のコンデンサとがそれぞれ挿入されている。 In the mixer circuit of the present invention, the second capacitor and the third capacitor are respectively inserted between the two balanced output terminals of the phase distribution transformer connected to the source electrode of the transistor switching circuit and the ground. Yes.

それゆえ、位相分配トランスにて位相分配された２信号に多少の特性差があったとしても、これら第２のコンデンサと第３のコンデンサとを個別に設定することによって、ミキサ特性を最適となるように補正することができるという効果を奏する。 Therefore, even if there is a slight characteristic difference between the two signals phase-distributed by the phase-distribution transformer, the mixer characteristics are optimized by individually setting the second capacitor and the third capacitor. The effect that it can correct | amend like this is produced.

本発明のチューナでは、高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１のミキサ回路として、前記記載のミキサ回路を用いたチューナであって、上記アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２のミキサ回路にて構成されるダブルコンバージョンチューナとしている。 The tuner according to the present invention is a tuner using the mixer circuit described above as a first mixer circuit that once upconverts a high frequency input signal to a frequency higher than the input signal frequency, and the upconverted signal is a predetermined one. The double conversion tuner is composed of a second mixer circuit that downconverts to the IF frequency.

それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路を実現するチューナを提供することができる。 Therefore, since the input return loss is improved over a wide band, it is possible to provide a tuner that realizes a low-noise mixer circuit with excellent frequency characteristics.

したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るチューナを提供することができるという効果を奏する。 Therefore, there is an effect that it is possible to provide a tuner that can improve impedance mismatching and improve deterioration of frequency characteristics due to inductance components of a transformer and wiring.

本発明の一実施形態について図１ないし図８に基づいて説明すれば、以下の通りである。 An embodiment of the present invention will be described with reference to FIGS. 1 to 8 as follows.

本実施の形態のミキサ回路を備えたＣＡＴＶ（Cable Television）用チューナは、図２に示すように、高周波信号としてのＲＦ(Radio Frequency)信号が入力されるチューナＲＦ入力端子７１、第１のミキサ回路としての第１ミキサ回路Ｍ１、第２のミキサ回路としての第２ミキサ回路Ｍ２、及びチューナＩＦ（Intermediate Frequency:中間周波数）出力端子８３等を有しており、第１ミキサ回路Ｍ１及び第２ミキサ回路Ｍ２にて周波数変換するダブルコンバージョン方式となっている。 As shown in FIG. 2, a CATV (Cable Television) tuner including a mixer circuit according to the present embodiment includes a tuner RF input terminal 71 to which an RF (Radio Frequency) signal as a high frequency signal is input, a first mixer. The first mixer circuit M1 as a circuit, the second mixer circuit M2 as a second mixer circuit, a tuner IF (Intermediate Frequency) output terminal 83, and the like, and the first mixer circuit M1 and the second mixer circuit M2 This is a double conversion method in which the frequency is converted by the mixer circuit M2.

このＣＡＴＶ用チューナでは、米国仕様を例にすると、ＲＦ信号は、５４ＭＨｚ〜８６４ＭＨｚの広帯域を有し、チューナＲＦ入力端子７１から入力される。このとき、チューナＲＦ入力端子７１に入力される信号源インピーダンスは７５Ωである。入力された信号は、５４ＭＨｚ〜８６４ＭＨｚの帯域を通すバンドパスフィルタ７２とＡＧＣ（Automatic Gain Control:自動利得制御)アンプ７３とを介して第１ミキサ回路Ｍ１に入力される。 In this CATV tuner, taking the US specification as an example, the RF signal has a wide band of 54 MHz to 864 MHz and is input from the tuner RF input terminal 71. At this time, the signal source impedance input to the tuner RF input terminal 71 is 75Ω. The input signal is input to the first mixer circuit M1 via a bandpass filter 72 that passes a band of 54 MHz to 864 MHz and an AGC (Automatic Gain Control) amplifier 73.

第１ミキサ回路Ｍ１では、ローカルオシレータ７４にて発振されアンプ７５にて増幅された発振周波数信号とミキシングされ、１ＧＨｚ帯のＩＦ信号に周波数変換される。すなわち、５４ＭＨｚ〜８６４ＭＨｚよりも高い１ＧＨｚ帯の周波数に変換される。 In the first mixer circuit M1, the oscillation frequency signal oscillated by the local oscillator 74 and amplified by the amplifier 75 is mixed and frequency-converted into an IF signal of 1 GHz band. That is, it is converted into a frequency of 1 GHz band higher than 54 MHz to 864 MHz.

変換されたＩＦ信号は、バンドパスフィルタ７６、アンプ７７、バンドパスフィルタ７８にて選択増幅された後、第２ミキサ回路Ｍ２に入力され、ローカルオシレータ７９にて発振されかつアンプ８０にて増幅された信号とミキシングされ、周波数変換される。その後、バンドパスフィルタ８１、アンプ８２を介してチューナＩＦ出力端子８３から出力される。上記第２ミキサ回路Ｍ２では、アップコンバートされた信号が所定のＩＦ周波数にダウンコンバートされる。 The converted IF signal is selectively amplified by the bandpass filter 76, the amplifier 77, and the bandpass filter 78, and then input to the second mixer circuit M2, oscillated by the local oscillator 79, and amplified by the amplifier 80. The signal is mixed and frequency converted. Thereafter, the signal is output from the tuner IF output terminal 83 via the band pass filter 81 and the amplifier 82. In the second mixer circuit M2, the up-converted signal is down-converted to a predetermined IF frequency.

ここで、ＣＡＴＶシステムでは、放送局からケーブルを介して各家庭に配置された図示しないセットトップボックスに接続される。このセットトップボックスは、主に、図２に示すように、チューナと、そのチューナで受信した信号を復調する復調部と、それらを制御する制御部とによって構成される。したがって、図２のチューナＲＦ入力端子７１には、同様のチューナがケーブルを介して接続されており、個々のチューナの入力リターンロスはＲＦ周波数帯域５４ＭＨｚ〜８６４ＭＨｚにおいて、良好な性能を有する必要がある。 Here, in the CATV system, the broadcasting station is connected to a set top box (not shown) disposed in each home via a cable. As shown in FIG. 2, this set-top box is mainly composed of a tuner, a demodulator that demodulates signals received by the tuner, and a controller that controls them. Therefore, a similar tuner is connected to the tuner RF input terminal 71 of FIG. 2 via a cable, and the input return loss of each tuner needs to have good performance in the RF frequency band of 54 MHz to 864 MHz. .

また、個々の受信性能においても、入力リターンロスが悪ければ受信感度が劣化したり周波数特性や雑音指数が劣化したりする等の問題となる。このため、このようなＣＡＴＶ用チューナにおいては、特に、広帯域特性が要求され、第１ミキサ回路Ｍ１の入力リターンロス特性が重要な性能となる。 Further, in individual reception performance, if the input return loss is bad, there are problems such as reception sensitivity degradation, frequency characteristics and noise figure degradation. Therefore, in such a CATV tuner, in particular, a wide band characteristic is required, and the input return loss characteristic of the first mixer circuit M1 is an important performance.

このＣＡＴＶ用チューナにおいて、第１ミキサ回路Ｍ１に、本実施の形態にて構成されるミキサ回路を用いれば、広帯域にわたって優れた入力リターンロス性能を有し、低雑音指数のチューナが実現できる。 In the CATV tuner, if the mixer circuit configured in the present embodiment is used as the first mixer circuit M1, a tuner having excellent input return loss performance over a wide band and a low noise figure can be realized.

上記ＣＡＴＶ用チューナに備えられる本実施の形態の第１ミキサ回路Ｍ１であるミキサ回路１０は、図１に示すように、ダブルバランスドミキサが採用されている。 As shown in FIG. 1, a double balanced mixer is employed for the mixer circuit 10 that is the first mixer circuit M1 of the present embodiment provided in the CATV tuner.

すなわち、ミキサ回路１０は、高周波信号伝送回路１５と、発振周波数伝送回路１６と、トランジスタスイッチング回路１７と、中間周波数出力回路１８とを有している。 That is, the mixer circuit 10 includes a high frequency signal transmission circuit 15, an oscillation frequency transmission circuit 16, a transistor switching circuit 17, and an intermediate frequency output circuit 18.

上記発振周波数伝送回路１６、トランジスタスイッチング回路１７及び中間周波数出力回路１８は、従来技術で説明したミキサ回路のものと同じ構成である。 The oscillation frequency transmission circuit 16, the transistor switching circuit 17, and the intermediate frequency output circuit 18 have the same configuration as that of the mixer circuit described in the prior art.

すなわち、発振周波数伝送回路１６は、ＬＯ入力端子２、コンデンサＣ１、トランスＴ３からなっている。上記ＬＯ入力端子２は、コンデンサＣ１を介してトランスＴ３のノード３１に接続されている。また、トランスＴ３のノード３２は接地されている。 That is, the oscillation frequency transmission circuit 16 includes an LO input terminal 2, a capacitor C1, and a transformer T3. The LO input terminal 2 is connected to the node 31 of the transformer T3 via the capacitor C1. The node 32 of the transformer T3 is grounded.

上記のトランジスタスイッチング回路１７は、４つのトランジスタＱ１〜Ｑ４からなっている。上記発振周波数伝送回路１６におけるトランスＴ３の平衡側のノード（node：節点）３３・３４の出力は、上記トランジスタスイッチング回路１７の各トランジスタＱ１〜Ｑ４の各ゲート電極Ｇに接続されている。 The transistor switching circuit 17 includes four transistors Q1 to Q4. The outputs of the nodes 33 and 34 on the balanced side of the transformer T3 in the oscillation frequency transmission circuit 16 are connected to the gate electrodes G of the transistors Q1 to Q4 of the transistor switching circuit 17.

上記中間周波数出力回路１８は、トランスＴ２、コンデンサＣ４・Ｃ５・Ｃ６、ＩＦ出力端子３を有している。上記トランジスタスイッチング回路１７における各トランジスタＱ１〜Ｑ４の各ドレイン電極Ｄは、トランスＴ２の平衡側のノード２１・２２にそれぞれ接続されている。また、トランスＴ２の不平衡側のノード２３・２４は、それぞれＩＦ出力端子３及び直流電源としての電源端子４に接続されている。 The intermediate frequency output circuit 18 includes a transformer T2 , capacitors C4, C5, and C6, and an IF output terminal 3. The drain electrodes D of the transistors Q1 to Q4 in the transistor switching circuit 17 are respectively connected to the balanced nodes 21 and 22 of the transformer T2. The nodes 23 and 24 on the unbalanced side of the transformer T2 are connected to the IF output terminal 3 and the power supply terminal 4 as a DC power supply, respectively.

一方、上記高周波信号伝送回路１５は、本実施の形態では、ＲＦ入力端子１、コンデンサＣ２、バイパスコンデンサＣ３、コイルＬ１、抵抗Ｒ１・Ｒ２、位相分配トランスＴ１からなっている。上記ＲＦ入力端子１は、コンデンサＣ２を介して位相分配トランスＴ１の不平衡側の高周波信号入力端子としてのノード１１に接続されている。なお、ＲＦ入力端子１は、上述したチューナＲＦ入力端子７１と同じものである。 On the other hand, in the present embodiment, the high-frequency signal transmission circuit 15 includes an RF input terminal 1, a capacitor C2, a bypass capacitor C3, a coil L1, resistors R1 and R2, and a phase distribution transformer T1. The RF input terminal 1 is connected to a node 11 as a high-frequency signal input terminal on the unbalanced side of the phase distribution transformer T1 via a capacitor C2. The RF input terminal 1 is the same as the tuner RF input terminal 71 described above.

また、位相分配トランスＴ１の不平衡側の高周波接地用端子としてのノード１２には、バイパスコンデンサＣ３と抵抗Ｒ２とが並列接続された後、接地されている。なお、必ずしもこれに限らず、例えば、ノード１２は、直接アースに接続されていてもよい。 The node 12 as a high-frequency grounding terminal on the unbalanced side of the phase distribution transformer T1 is grounded after a bypass capacitor C3 and a resistor R2 are connected in parallel. For example, the node 12 may be directly connected to the ground.

さらに、位相分配トランスＴ１の平衡側の位相分配出力端子としてのノード１３・１４は、トランジスタスイッチング回路１７におけるトランジスタＱ１〜Ｑ４の各ソース電極Ｓにそれぞれ接続されている。 Further, the nodes 13 and 14 as the balanced phase distribution output terminals of the phase distribution transformer T1 are connected to the source electrodes S of the transistors Q1 to Q4 in the transistor switching circuit 17, respectively.

また、上記トランジスタスイッチング回路１７のトランジスタＱ１〜Ｑ４は、第１のＦＥＴとしてのトランジスタＱ１と第２のＦＥＴとしてのトランジスタＱ２とにおいてそれぞれのソース電極Ｓが接続され、第３のＦＥＴとしてのトランジスタＱ３と第４のＦＥＴとしてのトランジスタＱ４とにおいてそれぞれのソース電極Ｓが接続されている。また、トランジスタＱ１とトランジスタＱ４とにおいてそれぞれのゲート電極Ｇが接続され、トランジスタＱ２とトランジスタＱ３とにおいてそれぞれのゲート電極Ｇが接続されている。さらに、トランジスタＱ１とトランジスタＱ３とにおいてそれぞれのドレイン電極Ｄが接続され、トランジスタＱ２とトランジスタＱ４とにおいてそれぞれのドレイン電極Ｄが接続されている。 The transistors Q1 to Q4 of the transistor switching circuit 17 are connected to the source electrodes S of the transistor Q1 as the first FET and the transistor Q2 as the second FET, and the transistor Q3 as the third FET. And the transistor Q4 as the fourth FET are connected to the respective source electrodes S. The gate electrodes G are connected to the transistors Q1 and Q4, and the gate electrodes G are connected to the transistors Q2 and Q3. Further, the drain electrodes D are connected to the transistors Q1 and Q3, and the drain electrodes D are connected to the transistors Q2 and Q4.

上記のミキサ回路１０では、発振周波数信号である局部発振信号としてのローカル信号(ＬＯ)が、ＬＯ入力端子２からトランスＴ３に入力され、トランスＴ３にて位相が１８０°異なりかつ振幅が等しい平衡信号に位相分配されてトランジスタスイッチング回路１７におけるトランジスタＱ１〜Ｑ４のゲート電極Ｇに入力される。そして、ＩＦ出力端子３には、周波数変換されたローカル信号周波数とＲＦ信号周波数との和及び差の周波数信号が出力される。 In the mixer circuit 10 described above, a local signal (LO) as a local oscillation signal that is an oscillation frequency signal is input to the transformer T3 from the LO input terminal 2, and a balanced signal having a phase difference of 180 ° and an equal amplitude in the transformer T3. Are phase-distributed to the gate electrodes G of the transistors Q1 to Q4 in the transistor switching circuit 17. The IF output terminal 3 outputs a frequency signal of the sum and difference of the frequency-converted local signal frequency and RF signal frequency.

一方、本実施の形態の高周波信号伝送回路１５では、前述の従来技術にて構成されるミキサ回路における位相分配トランスＴ４の位置に、位相分配トランスＴ１の入力側から出力側に向けて平行な２本の伝送線路を設け、その入力側の一端であるノード１１を信号入力端とすると共に、入力側の他方の端子であるノード１２をバイパスコンデンサＣ３にて高周波的に接地する構成となっている。 On the other hand, in the high-frequency signal transmission circuit 15 according to the present embodiment, the two parallel to the position of the phase distribution transformer T4 in the mixer circuit configured by the above-described conventional technology from the input side to the output side of the phase distribution transformer T1. The transmission line is provided, and the node 11 which is one end on the input side is used as a signal input end, and the node 12 which is the other terminal on the input side is grounded at high frequency by the bypass capacitor C3. .

このような高周波信号伝送回路１５の構成にすれば、この位相分配トランスＴ１の入力であるノード１１に信号を入力すると、トランス出力であるノード１３及びノード１４には振幅が等しくかつ位相が１８０°異なる２信号が出力され、このとき、位相分配トランスＴ１の入力側から出力負荷側を見たインピーダンス比は１：１となる。 With such a configuration of the high-frequency signal transmission circuit 15, when a signal is input to the node 11 that is the input of the phase distribution transformer T 1, the nodes 13 and 14 that are the transformer outputs have the same amplitude and a phase of 180 °. Two different signals are output. At this time, the impedance ratio when the output load side is viewed from the input side of the phase distribution transformer T1 is 1: 1.

このような伝送線路トランスは、上述のように、２本のマイクロストリップラインにて実現できるが、必ずしもこれに限らず、例えば、トロイダルコアやメガネコアのように磁路の閉じたコアに２本の平行巻線を巻くことによっても、広帯域な伝送線路トランスが実現できる。 Such a transmission line transformer can be realized by two microstrip lines as described above, but is not necessarily limited to this, for example, two cores having a closed magnetic path such as a toroidal core or an eyeglass core. A broadband transmission line transformer can also be realized by winding parallel windings.

この位相分配トランスＴ１の出力を、図１に示すように、トランジスタＱ１〜Ｑ４にて構成されるトランジスタスイッチング回路１７のソース電極Ｓに接続することにより、従来例と同じようなダブルバランスドミキサが構成できる。 By connecting the output of this phase distribution transformer T1 to the source electrode S of the transistor switching circuit 17 composed of transistors Q1 to Q4 as shown in FIG. 1, a double balanced mixer similar to the conventional example can be obtained. Can be configured.

しかしながら、単にこのようにソース電極Ｓに伝送線路トランスを挿入すると、トランジスタＱ３及びトランジスタＱ４には、電源端子４から供給された電源電圧にてバイアス電流が流れるが、トランジスタＱ１及びＱ２にはバイアス電流は流れない。このため、位相分配トランスＴ１のノード１１とアースと間にコイルＬ１と抵抗Ｒ１とを挿入し、バイアス電流を流すようにしている。 However, when a transmission line transformer is simply inserted into the source electrode S in this way, a bias current flows through the transistors Q3 and Q4 at the power supply voltage supplied from the power supply terminal 4, but a bias current flows through the transistors Q1 and Q2. Does not flow. For this reason, a coil L1 and a resistor R1 are inserted between the node 11 of the phase distribution transformer T1 and the ground so that a bias current flows.

ここで、仮に、位相分配トランスＴ１におけるノード１３・１４からトランジスタＱ１〜Ｑ４のソース電極Ｓ側を見たインピーダンスを２５Ωとし、また、ＲＦ入力端子１に入力される信号源インピーダンスが５０Ωとすれば、ＲＦ入力端子１における入力リターンロスは、
２０×ｌｏｇ（｜(２５−５０)／(２５＋５０)｜）＝９.５ｄＢ
と計算され、図６に示す特性図のようになる。 If the impedance of the phase distribution transformer T1 when viewed from the source electrodes S side of the transistors Q1 to Q4 from the nodes 13 and 14 is 25Ω, and the signal source impedance input to the RF input terminal 1 is 50Ω. The input return loss at the RF input terminal 1 is
20 × log (| (25−50) / (25 + 50) |) = 9.5 dB
And the characteristic diagram shown in FIG. 6 is obtained.

これに対して、従来例の図９の構成のミキサ回路において、仮に、抵抗Ｒ５がない場合は、ＲＦ入力端子１０１における入力リターンロスは、
２０×ｌｏｇ（｜(２５／４−５０)／(２５／４＋５０)｜）＝２．２ｄＢ
と計算され、図１０に示す特性図のようになる。 On the other hand, in the conventional mixer circuit having the configuration of FIG. 9, if there is no resistor R5, the input return loss at the RF input terminal 101 is
20 × log (| (25 / 4-50) / (25/4 + 50) |) = 2.2 dB
And the characteristic diagram shown in FIG. 10 is obtained.

ここで、仮に、従来例のミキサ回路において抵抗Ｒ５を挿入して、本実施の形態と同等のリターンロス性能を有するには、抵抗Ｒ５の値は１８．７５Ωである必要があり、この抵抗を入れることにより挿入損失が発生してしまう。 Here, if the resistor R5 is inserted in the mixer circuit of the conventional example and the return loss performance is equivalent to that of the present embodiment, the value of the resistor R5 needs to be 18.75Ω. Insertion will cause insertion loss.

また、本実施の形態において、トランジスタＱ１及びトランジスタＱ２からなる差動対とトランジスタＱ３及びトランジスタＱ４からなる差動対とを流れる電流が等しくなるように、抵抗Ｒ１及び抵抗Ｒ２の値を選定すれば、アイソレーションや２次歪特性の優れたダブルバランスドミキサが実現できる。なお、コイルＬ１は、位相分配トランスＴ１におけるノード１１のポイントにおいて、抵抗Ｒ１によりインピーダンスが低くならないよう高周波信号遮断用として機能しているが、抵抗Ｒ１の抵抗値をＲ１とし、コイルＬ1のインダクタをＬ1とし、角周波数をωとすれば、抵抗Ｒ１とコイルＬ1との直列接続回路の合成インピーダンスの絶対値は、
√（(Ｒ１)^２＋(ωＬ１)^２）
となり、この合成インピーダンスの周波数特性は、低周波ではインピーダンスが低くなる一方、高周波ではインピーダンスが高くなるので、周波数補償としても機能できる。 In the present embodiment, if the values of the resistor R1 and the resistor R2 are selected so that the currents flowing through the differential pair composed of the transistors Q1 and Q2 and the differential pair composed of the transistors Q3 and Q4 are equal. In addition, a double balanced mixer having excellent isolation and secondary distortion characteristics can be realized. The coil L1 functions as a high-frequency signal cutoff at the point of the node 11 in the phase distribution transformer T1 so that the impedance is not lowered by the resistor R1, but the resistance value of the resistor R1 is R1, and the inductor of the coil L1 is If L1 and the angular frequency is ω, the absolute value of the combined impedance of the series connection circuit of the resistor R1 and the coil L1 is
√ ((R1) ² + (ωL1) ² )
Thus, the frequency characteristic of the composite impedance can function as frequency compensation because the impedance is low at low frequencies and the impedance is high at high frequencies.

一方、図３に示すように、例えば、図１に示すソースバイアス電流を流すための抵抗Ｒ１を無くし、高周波遮断用のコイルＬ1を位相分配トランスＴ１のノード１１とノード１２のと間に配置した構成の高周波信号伝送回路２５を備えたミキサ回路２０とすることも可能である。 On the other hand, as shown in FIG. 3, for example, the resistor R1 for supplying the source bias current shown in FIG. 1 is eliminated, and the high frequency cutoff coil L1 is arranged between the node 11 and the node 12 of the phase distribution transformer T1. The mixer circuit 20 including the high-frequency signal transmission circuit 25 having the configuration may be used.

このミキサ回路２０では、トランジスタＱ１とトランジスタＱ２とによる差動対と、トランジスタＱ３とトランジスタＱ４とによる差動対とのそれぞれのバイアス電流は抵抗Ｒ２に流れる。 In the mixer circuit 20, bias currents of the differential pair formed by the transistors Q1 and Q2 and the differential pair formed by the transistors Q3 and Q4 flow through the resistor R2.

このような構成にすれば、図１のミキサ回路１０における抵抗Ｒ１と抵抗Ｒ２との抵抗値バラツキにより生じるミキサのバランス劣化が改善できると共に、抵抗Ｒ１を廃止できるので、コストダウンや実装面積の小型化に有利である。 With such a configuration, it is possible to improve the balance deterioration of the mixer caused by the resistance value variation between the resistors R1 and R2 in the mixer circuit 10 of FIG. 1, and to eliminate the resistor R1, thereby reducing the cost and reducing the mounting area. It is advantageous to make.

また、４つのトランジスタＱ１〜Ｑ４を集積化する場合には、図４に示すように、ＩＣチップ５２にて集積化したトランジスタ回路を有するミキサ回路５０とすることができる。これにより、特性の揃ったトランジスタが実現できるので、優れたバランスドミキサが実現できる。 When the four transistors Q1 to Q4 are integrated, a mixer circuit 50 having transistor circuits integrated on an IC chip 52 can be obtained as shown in FIG. As a result, transistors with uniform characteristics can be realized, and an excellent balanced mixer can be realized.

しかしながら、この場合、集積した集積回路としてのＩＣチップ５２におけるボンディングパッド５３・５４とＩＣパッケージ５５の端子５６・５７とを接続するためのボンディングワイヤによる等価インダクタ（Ｌ４）及び等価インダクタ（Ｌ５）が発生する。 However, in this case, there are equivalent inductors (L4) and equivalent inductors (L5) by bonding wires for connecting the bonding pads 53 and 54 of the IC chip 52 as an integrated circuit and the terminals 56 and 57 of the IC package 55. appear.

これらインダクタＬ４・Ｌ５は、図７に示す周波数対変換利得の特性図のように、ミキサ変換利得の周波数特性を劣化する要因になってしまう。このため、位相分配トランスＴ１のノード１３及びノード１４の間にコンデンサＣ７を入れた高周波信号伝送回路５１とすることにより、図８に示すように、周波数特性を改善する構成とすることができる。 These inductors L4 and L5 cause deterioration in the frequency characteristics of the mixer conversion gain as shown in the frequency versus conversion gain characteristic diagram shown in FIG. For this reason, the high frequency signal transmission circuit 51 in which the capacitor C7 is inserted between the node 13 and the node 14 of the phase distribution transformer T1 can improve the frequency characteristic as shown in FIG.

なお、本実施の形態では、バランスドミキサの４つのトランジスタＱ１〜Ｑ４の他に、トランジスタＱ５・Ｑ６・Ｑ７からなるローカルアンプを含めて集積化し、ＩＦ出力端子７・８からＩＦ信号を差動信号として取り出す構成を一例として記載している。しかしながら、必ずしもこれに限らず、図１や図３に示したトランジスタＱ１〜Ｑ４のみを集積化するだけでも優れた性能を有するダブルバランスドミキサが実現できる。 In this embodiment, in addition to the four transistors Q1 to Q4 of the balanced mixer, a local amplifier including transistors Q5, Q6, and Q7 is integrated to integrate IF signals from IF output terminals 7 and 8. A configuration for taking out as a signal is described as an example. However, the present invention is not necessarily limited to this, and a double balanced mixer having excellent performance can be realized simply by integrating only the transistors Q1 to Q4 shown in FIGS.

また、図４に示すように、高周波信号伝送回路５１のコンデンサＣ７は、ボンディングワイヤのインダクタによる周波数特性を改善することに大きな効果をもつが、位相分配トランスＴ１のインダクタ成分や配線のインダクタ成分による周波数特性の劣化を改善することにも効果をもつ。 Further, as shown in FIG. 4, the capacitor C7 of the high-frequency signal transmission circuit 51 has a great effect on improving the frequency characteristics due to the bonding wire inductor, but it depends on the inductor component of the phase distribution transformer T1 and the inductor component of the wiring. It is also effective in improving the degradation of frequency characteristics.

次に、図５に示すように、上記図４に示すミキサ回路５０の第１のコンデンサとしてのコンデンサＣ７を、第２のコンデンサとしてのコンデンサＣ８と第３のコンデンサとしてのコンデンサＣ９との２つのコンデンサＣ８・Ｃ９に置き換え、かつ、その２つのコンデンサＣ８・Ｃ９の接続点をアースに接続した構成のミキサ回路６０とすることが可能である。 Next, as shown in FIG. 5, the capacitor C7 as the first capacitor of the mixer circuit 50 shown in FIG. 4 is divided into two capacitors C8 as the second capacitor and capacitor C9 as the third capacitor. It is possible to replace the capacitors C8 and C9 and to make the mixer circuit 60 having a configuration in which the connection point of the two capacitors C8 and C9 is connected to the ground.

このような構成にすれば、位相分配トランスＴ１にて位相分配された２信号のそれぞれの信号ラインに多少の特性差があっても、この２つのコンデンサＣ８・Ｃ９を別々に設定することにより、ミキサ特性を最適に補正できる効果がある。 With such a configuration, even if there is a slight characteristic difference between the signal lines of the two signals phase-distributed by the phase distribution transformer T1, by setting these two capacitors C8 and C9 separately, This has the effect of optimally correcting the mixer characteristics.

なお、本発明ではミキサ回路１０・２０・５０・６０のトランジスタスイッチング回路１７を構成するトランジスタＱ１〜Ｑ４はＦＥＴ（Field Effect Transistor:電界効果トランジスタ)としているが、必ずしもこれに限らず、バイポーラトランジスタでも同様の結果が得られる。 In the present invention, the transistors Q1 to Q4 constituting the transistor switching circuit 17 of the mixer circuits 10, 20, 50, and 60 are FETs (Field Effect Transistors). Similar results are obtained.

以上のように、本実施の形態によれば、広帯域にわたって優れた入力リターンロス特性を有し、かつ、受信周波数によって変換利得の変化が少ない低雑音なミキサ回路１０・２０・５０・６０が実現でき、本実施の形態のミキサ回路１０・２０・５０・６０をＣＡＴＶチューナ等広帯域・多チャンネル用チューナに応用すれば他の受信システムに影響を及ぼすことなくノイズやビートの少ない良好な受信性能を持つ受信機を実現することができる。 As described above, according to the present embodiment, low noise mixer circuits 10, 20, 50, and 60 that have excellent input return loss characteristics over a wide band and have little change in conversion gain depending on the reception frequency are realized. If the mixer circuit 10, 20, 50, 60 of this embodiment is applied to a wideband / multi-channel tuner such as a CATV tuner, good reception performance with less noise and beats can be obtained without affecting other reception systems. It is possible to realize a receiver having the same.

このように、本実施の形態のミキサ回路１０・２０・５０・６０では、入力端子側と出力端子側とのインピーダンス比が概ね１：１となる位相分配トランスＴ１を用いている。すなわち、ミキサ回路１０・２０・５０・６０の高周波信号伝送回路１５・２５・５１・６１に広帯域特性が優れ、かつインピーダンス比が１：１の特性を有する位相分配トランスＴ１を入れることにより、インピーダンスのミスマッチングを改善している。 As described above, the mixer circuit 10, 20, 50, 60 of the present embodiment uses the phase distribution transformer T1 in which the impedance ratio between the input terminal side and the output terminal side is approximately 1: 1. That is, impedance is obtained by inserting a phase distribution transformer T1 having excellent broadband characteristics and a 1: 1 impedance ratio into the high-frequency signal transmission circuits 15, 25, 51, 61 of the mixer circuits 10, 20, 50, 60. The mismatching has been improved.

この結果、従来のように、ミスマッチングを防止するために、ＲＦ入力端子１と位相分配トランスＴ４のノード４１との間に抵抗Ｒ５（図９参照）を入れてインピーダンスマッチングを改善することがなくなるので、抵抗Ｒ５による損失によりチューナの雑音指数が劣化するということがなくなる。 As a result, unlike the conventional case, in order to prevent mismatching, impedance matching is not improved by inserting a resistor R5 (see FIG. 9) between the RF input terminal 1 and the node 41 of the phase distribution transformer T4. Therefore, the noise figure of the tuner is not deteriorated due to the loss due to the resistor R5.

それゆえ、広帯域にわたって入力リターンロスがよくなるため、周波数特性が優れた、低雑音のミキサ回路１０・２０・５０・６０が実現できる。 Therefore, since the input return loss is improved over a wide band, the low noise mixer circuits 10, 20, 50, 60 with excellent frequency characteristics can be realized.

したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るミキサ回路１０・２０・５０・６０を提供することができる。 Therefore, it is possible to provide the mixer circuits 10, 20, 50, and 60 that can improve impedance mismatching and improve deterioration of frequency characteristics due to inductance components of the transformer and wiring.

また、本実施の形態のミキサ回路１０・２０・５０・６０では、位相分配トランスＴ１は、入出力間において平行な２本の伝送線路にて構成される伝送線路トランスにてなる。それゆえ、インピーダンス比が１：１の特性を有する位相分配トランスＴ１を容易に構成することができる。 In the mixer circuits 10, 20, 50, and 60 of the present embodiment, the phase distribution transformer T1 is a transmission line transformer configured by two transmission lines that are parallel between the input and output. Therefore, the phase distribution transformer T1 having the characteristic of the impedance ratio of 1: 1 can be easily configured.

また、本実施の形態のミキサ回路１０・２０・５０・６０では、位相分配トランスＴ１のノード１１は、直列に接続されたコイルＬ１と抵抗Ｒ２とを介して接地されている。それゆえ、直列に接続されたコイルＬ１と抵抗Ｒ２とから、バイアス電流を流すことができる。 In the mixer circuits 10, 20, 50, and 60 of the present embodiment, the node 11 of the phase distribution transformer T1 is grounded via the coil L1 and the resistor R2 connected in series. Therefore, a bias current can flow from the coil L1 and the resistor R2 connected in series.

また、本実施の形態のミキサ回路１０・２０・５０・６０では、位相分配トランスＴ１におけるノード１１と高周波接地用端子との間にコイルＬ１を挿入し、トランジスタスイッチング回路１７におけるトランジスタＱ１及びトランジスタＱ２のソース電流の実効値とトランジスタＱ３及びトランジスタＱ４のソース電流との実効値が略同じになるようにしている。 In the mixer circuits 10, 20, 50, and 60 of the present embodiment, the coil L1 is inserted between the node 11 and the high frequency grounding terminal in the phase distribution transformer T1, and the transistor Q1 and the transistor Q2 in the transistor switching circuit 17 are inserted. The effective value of the source current of the transistor Q3 and the effective values of the source currents of the transistors Q3 and Q4 are made substantially the same.

それゆえ、位相分配トランスＴ１におけるノード１１と高周波接地用端子との間にコイルＬ１を挿入することによって、低周波数ではインピーダンスが低く、高周波数ではインピーダンスが高くなるので、周波数補償として機能させることができる。さらに、トランジスタＱ１及びトランジスタＱ２のソース電流の実効値とトランジスタＱ３及びトランジスタＱ４のソース電流との実効値が略同じになるため、アイソレーションや２次歪特性の優れたダブルバランスドミキサが実現できる。 Therefore, by inserting the coil L1 between the node 11 and the high-frequency grounding terminal in the phase distribution transformer T1, the impedance is low at a low frequency and the impedance is high at a high frequency. it can. In addition, since the effective values of the source currents of the transistors Q1 and Q2 are substantially the same as the effective values of the source currents of the transistors Q3 and Q4, a double balanced mixer having excellent isolation and second-order distortion characteristics can be realized. .

また、本実施の形態のミキサ回路５０・６０では、少なくともトランジスタスイッチング回路１７における４個のトランジスタＱ１〜Ｑ４が集積化される。また、ＲＦ入力端子１に接続される位相分配トランスＴ１は、集積回路の外部に配置されている。 In the mixer circuits 50 and 60 of the present embodiment, at least four transistors Q1 to Q4 in the transistor switching circuit 17 are integrated. The phase distribution transformer T1 connected to the RF input terminal 1 is disposed outside the integrated circuit.

また、本実施の形態のミキサ回路５０では、トランジスタスイッチング回路１７の各ソース電極Ｓに接続される位相分配トランスＴ１の２つの平衡出力端子の間には、コンデンサＣ７が挿入されている。 In the mixer circuit 50 of the present embodiment, a capacitor C7 is inserted between the two balanced output terminals of the phase distribution transformer T1 connected to each source electrode S of the transistor switching circuit 17.

それゆえ、コンデンサＣ７によって、トランジスタスイッチング回路１７における４個のトランジスタＱ１〜Ｑ４が集積化された場合における、ＩＣチップ５２のボンディングワイヤによるインダクタ（Ｌ）に伴う周波数特性劣化を防止することができる。また、位相分配トランスＴ１のインダクタ成分や配線のインダクタ成分に伴う周波数特性劣化も防止することができる。 Therefore, when the four transistors Q1 to Q4 in the transistor switching circuit 17 are integrated by the capacitor C7, it is possible to prevent the frequency characteristic deterioration due to the inductor (L) due to the bonding wire of the IC chip 52. Further, it is possible to prevent the frequency characteristic deterioration due to the inductor component of the phase distribution transformer T1 and the inductor component of the wiring.

また、本実施の形態のミキサ回路６０では、トランジスタスイッチング回路１７のソース電極Ｓに接続される位相分配トランスＴ１の２つのノード１３・１４とアースと間には、コンデンサＣ８とコンデンサＣ９とがそれぞれ挿入されている。 In the mixer circuit 60 of the present embodiment, the capacitor C8 and the capacitor C9 are respectively provided between the two nodes 13 and 14 of the phase distribution transformer T1 connected to the source electrode S of the transistor switching circuit 17 and the ground. Has been inserted.

それゆえ、位相分配トランスＴ１にて位相分配された２信号に多少の特性差があったとしても、これらコンデンサＣ８とコンデンサＣ９とを個別に設定することによって、ミキサ特性を最適となるように補正することができる。 Therefore, even if there is a slight characteristic difference between the two signals phase-distributed by the phase distribution transformer T1, by setting these capacitors C8 and C9 individually, the mixer characteristics are corrected so as to be optimized. can do.

また、本実施の形態のチューナでは、高周波入力信号を一旦入力信号周波数よりも高い周波数にアップコンバートする第１ミキサ回路Ｍ１として、ミキサ回路１０・２０・５０・６０を用いたチューナであって、アップコンバートされた信号を所定のＩＦ周波数にダウンコンバートする第２ミキサ回路Ｍ２とにて構成されるダブルコンバージョンチューナとしている。 The tuner of the present embodiment is a tuner using mixer circuits 10, 20, 50, 60 as the first mixer circuit M1 that once upconverts a high-frequency input signal to a frequency higher than the input signal frequency. The double-conversion tuner includes a second mixer circuit M2 that down-converts the up-converted signal to a predetermined IF frequency.

したがって、インピーダンスのミスマッチングを改善するとともに、トランスや配線のインダクタンス成分による周波数特性の劣化を改善し得るチューナを提供することができるという効果を奏する。 Therefore, it is possible to provide a tuner capable of improving impedance mismatching and improving frequency characteristic deterioration due to inductance components of the transformer and wiring.

本発明のミキサ回路及びチューナは、広帯域に渡って優れた入力リターンロス性能と低雑音指数性能とが要求されるＣＡＴＶ（Cable Television）用フロントエンド等に効果的に利用される。 The mixer circuit and tuner of the present invention are effectively used for a CATV (Cable Television) front end or the like that requires excellent input return loss performance and low noise figure performance over a wide band.

本発明の実施形態を示すものであり、ミキサ回路の構成を示すブロック図である。1, showing an embodiment of the present invention, is a block diagram showing a configuration of a mixer circuit. FIG. 上記ミキサ回路を備えたチューナの構成を示すブロック図である。It is a block diagram which shows the structure of the tuner provided with the said mixer circuit. 位相分配トランスのノード１１とノード１２との間にコイルを挿入したミキサ回路を示すブロック図である。It is a block diagram which shows the mixer circuit which inserted the coil between the node 11 and the node 12 of a phase distribution transformer. トランジスタＱ１〜Ｑ４を集積化したミキサ回路を示すブロック図である。It is a block diagram which shows the mixer circuit which integrated the transistors Q1-Q4. トランジスタＱ１〜Ｑ４を集積化し、かつトランジスタスイッチング回路のソース電極に接続される位相分配トランスの２つの平衡出力端子とアースと間に、コンデンサＣ８・Ｃ９とが挿入されているミキサ回路を示すブロック図である。Block diagram showing a mixer circuit in which transistors Q1 to Q4 are integrated and capacitors C8 and C9 are inserted between two balanced output terminals of the phase distribution transformer connected to the source electrode of the transistor switching circuit and the ground. It is. 図１、図３、図４、図５に示すミキサ回路の入力リターンロス特性を示す図である。FIG. 6 is a diagram showing input return loss characteristics of the mixer circuits shown in FIGS. 1, 3, 4, and 5. 図４に示すミキサ回路においてコンデンサＣ７がない場合の周波数対変換利得特性を示す図である。FIG. 5 is a diagram showing frequency vs. conversion gain characteristics when the capacitor C7 is not provided in the mixer circuit shown in FIG. 図４に示すミキサ回路においてコンデンサＣ７がある場合の周波数対変換利得特性を示す図である。FIG. 5 is a diagram showing frequency vs. conversion gain characteristics when a capacitor C7 is present in the mixer circuit shown in FIG. 従来のミキサ回路の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional mixer circuit. 上記従来のミキサ回路における入力リターンロス特性を示す図である。It is a figure which shows the input return loss characteristic in the said conventional mixer circuit.

Explanation of symbols

１ＲＦ入力端子
２ＬＯ入力端子
３ＩＦ出力端子
４電源端子（直流電源）
１０ミキサ回路
１１ノード（高周波信号入力端子、入力端子側）
１２ノード（高周波接地用端子）
１３ノード（位相分配出力端子、出力端子側）
１４ノード（位相分配出力端子、出力端子側）
１５高周波信号伝送回路
１６発振周波数伝送回路
１７トランジスタスイッチング回路
１８中間周波数出力回路
２０ミキサ回路
５０ミキサ回路
５２ＩＣチップ（集積回路）
６０ミキサ回路
７１チューナＲＦ入力端子
８３チューナＩＦ出力端子
Ｃ３バイパスコンデンサ
Ｃ７コンデンサ（第１のコンデンサ）
Ｃ８コンデンサ（第２のコンデンサ）
Ｃ９コンデンサ（第３のコンデンサ）
Ｄドレイン電極
Ｇゲート電極
Ｌ１コイル（コイル）
Ｍ１第１ミキサ回路（第１のミキサ回路）
Ｍ２第２ミキサ回路（第２のミキサ回路）
Ｑ１トランジスタ（第１のＦＥＴ）
Ｑ２トランジスタ（第２のＦＥＴ）
Ｑ３トランジスタ（第３のＦＥＴ）
Ｑ４トランジスタ（第４のＦＥＴ）
Ｒ１抵抗
Ｒ２抵抗（抵抗）
Ｓソース電極
Ｔ１位相分配トランス
Ｔ２トランス
Ｔ３トランス 1 RF input terminal 2 LO input terminal 3 IF output terminal 4 Power supply terminal (DC power supply)
10 Mixer circuit 11 Node (High-frequency signal input terminal, input terminal side)
12 nodes (high frequency grounding terminal)
13 nodes (phase distribution output terminal, output terminal side)
14 nodes (phase distribution output terminal, output terminal side)
DESCRIPTION OF SYMBOLS 15 High frequency signal transmission circuit 16 Oscillation frequency transmission circuit 17 Transistor switching circuit 18 Intermediate frequency output circuit 20 Mixer circuit 50 Mixer circuit 52 IC chip (integrated circuit)
60 mixer circuit 71 tuner RF input terminal 83 tuner IF output terminal C3 bypass capacitor C7 capacitor (first capacitor)
C8 capacitor (second capacitor)
C9 capacitor (third capacitor)
D Drain electrode G Gate electrode L1 Coil (coil)
M1 first mixer circuit (first mixer circuit)
M2 Second mixer circuit (second mixer circuit)
Q1 transistor (first FET)
Q2 transistor (second FET)
Q3 transistor (third FET)
Q4 transistor (fourth FET)
R1 resistance R2 resistance (resistance)
S source electrode T1 phase distribution transformer T2 transformer T3 transformer

Claims

In a mixer circuit having a high-frequency signal transmission circuit, an oscillation frequency transmission circuit, a transistor switching circuit, and an intermediate frequency output circuit,
In the transistor switching circuit, the source electrodes of the first FET and the second FET are connected to each other, the source electrodes of the third FET and the fourth FET are connected to each other, and the first FET and the second FET are connected. 4 FETs are connected to each other, gate electrodes of the second FET and the third FET are connected to each other, and drain electrodes of the first FET and the third FET are connected to each other. And the drain electrodes of the second FET and the fourth FET are connected to each other,
The high-frequency signal transmission circuit includes one high-frequency signal input terminal, and a phase distribution output terminal that divides and outputs the high-frequency input signal from the high-frequency signal input terminal into two signals having the same amplitude and 180 ° different phases, And at least one of the phase distribution output terminals and the high-frequency signal input terminal are in a direct current state. And at least one of the high-frequency grounding terminals is connected to the ground by a resistor in parallel with the bypass capacitor or directly connected to the ground, and the input terminal side and the output terminal side Having a phase distribution transformer with an impedance ratio of 1: 1;
In the transistor switching circuit, the drain electrodes of the connected first FET and third FET and the drain electrodes of the connected second FET and fourth FET are the balanced side of the transformer in the intermediate frequency output circuit. The two nodes on the unbalanced side of the transformer are respectively connected to a DC power source and a high frequency output terminal,
In the transistor switching circuit, one of the two phase distribution output terminals of the phase distribution transformer is connected to the source electrodes of the connected first FET and second FET, and the connected third FET and second FET are connected. The other one of the phase distribution output terminals of the phase distribution transformer is connected to the source electrode of the four FETs,
In the transistor switching circuit, the gate electrodes of the connected first FET and the fourth FET and the gate electrodes of the connected second FET and the third FET are provided in the oscillation frequency transmission circuit. is connected to a node of the transformer balanced side, one node of the unbalanced side of the transformer is connected to ground or a DC power source,
A high-frequency signal is input to the high-frequency signal input terminal of the phase distribution transformer, and two local oscillation signals having the same amplitude and a phase difference of 180 ° are input to the gate electrode of the transistor switching circuit. The sum and difference components of the high frequency input signal frequency and the local oscillation signal frequency are output from the drain electrode,
The mixer circuit according to claim 1, wherein the high-frequency signal input terminal of the phase distribution transformer is grounded through a coil and a resistor connected in series.

The phase distribution transformer of the high-frequency signal transmission circuit is a transmission line transformer composed of two transmission lines parallel between the input and output, and the first terminal of one end of the parallel lines of the transmission line transformer. 2 is a high-frequency signal input terminal, a second terminal is a high-frequency grounding terminal, and two terminals at the other end of the parallel line of the transmission line transformer are phase distribution output terminals. The mixer circuit described.

The high frequency grounding terminal of the phase distribution transformer in the high frequency signal transmission circuit is connected between a coil and a resistor connected in series to the high frequency signal input terminal of the phase distribution transformer,
The effective value of the source current of the first FET and the second FET in the transistor switching circuit and the effective value of the source current of the third FET and the fourth FET are the same. Item 4. The mixer circuit according to Item 1.

While at least four transistors in the transistor switching circuit are integrated,
The mixer circuit according to claim 1, wherein the phase distribution transformer connected to the RF input terminal is arranged outside the integrated circuit.

The first capacitor is inserted between two phase distribution output terminals of a phase distribution transformer connected to each source electrode of the transistor switching circuit. The mixer circuit described in the paragraph.

The second capacitor and the third capacitor are respectively inserted between two phase distribution output terminals of the phase distribution transformer connected to the source electrode of the transistor switching circuit and the ground. Item 5. The mixer circuit according to any one of Items 1 to 4.

A tuner using the mixer circuit according to any one of claims 1 to 6, as a first mixer circuit that up-converts a high-frequency input signal to a frequency higher than an input signal frequency.
A tuner comprising a double conversion tuner configured by a second mixer circuit for down-converting the up-converted signal to a predetermined IF frequency.