JP4251030B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP4251030B2 JP4251030B2 JP2003272135A JP2003272135A JP4251030B2 JP 4251030 B2 JP4251030 B2 JP 4251030B2 JP 2003272135 A JP2003272135 A JP 2003272135A JP 2003272135 A JP2003272135 A JP 2003272135A JP 4251030 B2 JP4251030 B2 JP 4251030B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- parallel converter
- voltage
- series
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
本発明は、交流電源に対して直列に接続された直列コンバータと並列に接続された並列コンバータとを備えた直並列形の電力変換装置に関し、詳しくは、交流電源電圧の変動分を直列コンバータが補償して負荷に一定の電圧を供給すると共に、直列コンバータによる補償に必要なエネルギーのみを並列コンバータが補償するようにした電力変換装置に関するものである。 The present invention relates to a series-parallel power converter including a series converter connected in series to an AC power supply and a parallel converter connected in parallel. The present invention relates to a power converter that compensates for supplying a constant voltage to a load and that a parallel converter compensates only for energy required for compensation by a series converter.
図7は、この種の電力変換装置の従来技術を示す回路図であり、例えば、後述する非特許文献1に記載されたものとほぼ同様の回路である。
図7において、1は交流電源、2,9はフィルタコンデンサ、3,8はリアクトル、4は電流検出器、5は並列コンバータ、6は直流リンク部に設けられたコンバータ電源としての電解コンデンサ、7は直列コンバータ、10は負荷を示す。
FIG. 7 is a circuit diagram showing a conventional technique of this type of power conversion device, which is, for example, a circuit substantially similar to that described in Non-Patent
In FIG. 7, 1 is an AC power source, 2 and 9 are filter capacitors, 3 and 8 are reactors, 4 is a current detector, 5 is a parallel converter, 6 is an electrolytic capacitor as a converter power source provided in the DC link unit, 7 Indicates a series converter and 10 indicates a load.
ここで、並列コンバータ5及び直列コンバータ7は、例えば図8に示すように、還流ダイオードを逆並列接続してなるIGBT等の半導体スイッチング素子51〜54,71〜74をそれぞれ単相ブリッジ接続して構成されている。また、並列コンバータ5の交流入力側または直列コンバータ7の出力側には、必要に応じて絶縁トランス(図示せず)が接続される。
なお、並列コンバータ5の一方の上下アーム、または直列コンバータ7の一方の上下アーム、例えばスイッチング素子71,72の直列回路をコンデンサの直列回路に置き換えることにより、直列コンバータをハーフブリッジとして構成しても良い。
Here, as shown in FIG. 8, for example, the
The series converter may be configured as a half bridge by replacing one upper and lower arms of the
図7の構成において、負荷10には交流電源1の電圧と直列コンバータ7の出力電圧とが加算された電圧が印加されるため、直列コンバータ7は直列補償電圧源として動作する。例えば、交流電源1の電圧が変動して低下したとしても、交流電源電圧に直列コンバータ7の出力電圧を加算することで負荷10へ供給する交流電圧を一定にすることができる。このため、図示されていないが、負荷10の両端電圧を検出し、指令値との偏差がゼロになるように直列コンバータ7内のスイッチング素子のオン、オフが制御される。
In the configuration of FIG. 7, since the voltage obtained by adding the voltage of the
一方、並列コンバータ5は、直列コンバータ7のスイッチング動作に伴う直流リンク部(電解コンデンサ6)の電圧の変動を補償して一定に維持するために並列補償電流源として動作し、交流電源1との間で充放電動作を行う。その結果、負荷10に供給されるエネルギーは直列コンバータ7だけを通り、並列コンバータ5には直列コンバータ7による電圧補償に使ったエネルギーだけが通過するので、並列コンバータ5における損失を低減して高効率化を図ることが可能になっている。
On the other hand, the
次に、並列コンバータ5の動作を、図7における制御回路の構成と共に以下に述べる。
直流リンク部の電圧基準値Vdcrefと電圧検出値Vdcとの偏差を加算器15により求め、その偏差を第1の調節手段としてのPI調節器16を介して乗算器17に入力する。一方、電源電圧Vinと基準正弦波Sin-refとをPLL回路11により同期させて正弦波指令Sin-wtを得る。この正弦波指令Sin-wtを乗算器17に入力して前記PI調節器16の出力信号と乗算し、並列コンバータ5の入力電流の振幅指令ASin-wtを得る。この振幅指令ASin-wtを、前記電流検出器4により検出した入力電流Ipcと共に加算器12に入力し、両者の偏差がゼロになるように第2の調節手段としてのPI調節器13及びPWM回路14を介してPWMパターンを生成し、このPWMパターンに従ったゲートパルスを並列コンバータ5のスイッチング素子に与えてオン、オフ制御する。
これにより、直流リンク部の電圧を電圧基準値Vdcrefに維持しながら、並列コンバータ5の入力電流波形を正弦波状に制御することが可能である。
Next, the operation of the
A deviation between the voltage reference value V dcref of the DC link unit and the voltage detection value V dc is obtained by the
Thereby, it is possible to control the input current waveform of the
上述した従来技術において、並列コンバータ5は、その入力電流を振幅指令ASin-wtに追従させるために、電源電圧周期(商用周期)の全期間にわたってスイッチングを行っている。このため、並列コンバータ5が直列コンバータ7に対して補償するべきエネルギーが少ないにも関わらず、並列コンバータ5は正弦波電流を流すべく動作するためにスイッチング回数が増加し、スイッチング損失や素子の導通損失が増加してしまうという問題があった。
In the conventional technology described above, the
そこで本発明は、並列コンバータのスイッチング回数を減少させ、スイッチング損失等を低減して変換効率を向上させた電力変換装置を提供しようとするものである。 Therefore, the present invention seeks to provide a power conversion device that improves the conversion efficiency by reducing the switching frequency of the parallel converter and reducing the switching loss and the like.
上記課題を解決するため、請求項1に記載した発明は、交流電源と負荷との間に直列接続され、かつコンバータ電源としてコンデンサを備えた直列コンバータと、前記交流電源に対して並列に接続された並列コンバータとが、前記コンデンサを有する直流リンク部を介して接続された電力変換装置であって、交流電源の電圧変動分を前記直列コンバータのスイッチング動作により補償して負荷への供給電圧を一定に保ち、前記直列コンバータの補償動作による前記コンデンサの電圧変動分を、前記並列コンバータによる交流電源との間の充放電動作により補償する電力変換装置において、
前記並列コンバータをPWM制御するために生成される前記並列コンバータの入力電流の振幅指令を、交流電源電圧に同期した波形であって、幅が正負半周期のピーク値を中心として各々180度より狭い基準波形に基づいた波形指令とするものである。
In order to solve the above problems, the invention described in
The amplitude command of the input current of the parallel converter generated for PWM control of the parallel converter is a waveform synchronized with the AC power supply voltage, and the width is narrower than 180 degrees centering on the peak value of the positive / negative half cycle The waveform command is based on the reference waveform .
請求項2に記載した発明は、請求項1記載の電力変換装置において、
交流電源電圧に同期した基準波形指令を生成する手段と、直流リンク部の電圧検出値が電圧基準値に一致するように調節動作する第1の調節手段と、この手段の出力信号と前記基準波形指令とを乗算して並列コンバータの入力電流の振幅指令を生成する手段と、並列コンバータの入力電流の振幅が前記入力電流の振幅指令に追従するように調節動作する第2の調節手段と、第2の調節手段の出力信号から並列コンバータに対するPWM信号を生成する手段と、を備えたものである。
The invention described in
Means for generating a reference waveform command synchronized with the AC power supply voltage, first adjusting means for adjusting the voltage detection value of the DC link unit to match the voltage reference value, the output signal of this means and the reference waveform Means for multiplying the command to generate an amplitude command of the input current of the parallel converter, second adjusting means for adjusting the amplitude of the input current of the parallel converter to follow the amplitude command of the input current, And a means for generating a PWM signal for the parallel converter from the output signal of the second adjusting means.
本発明によれば、いわゆる直並列形の電力変換装置において、並列コンバータに対する波形指令を間欠的にしてスイッチング期間を短くするものである。これにより、並列コンバータのスイッチング回数を減少させてスイッチング損失や素子の導通損失を低減することができ、装置の変換効率の向上やランニングコストの抑制が可能である。 According to the present invention, in a so-called series-parallel power converter, the waveform command for the parallel converter is intermittently made to shorten the switching period. Thereby, the switching frequency of a parallel converter can be reduced, switching loss and element conduction loss can be reduced, and conversion efficiency of the apparatus can be improved and running cost can be suppressed.
以下、図に沿って本発明の実施形態を説明する。
まず、図1は本発明の実施形態を示す回路図であり、図7と同一の構成要素には同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 is a circuit diagram showing an embodiment of the present invention. The same components as those of FIG. 7 are denoted by the same reference numerals, and the description thereof is omitted. Hereinafter, different parts will be mainly described.
図1の実施形態が図7と異なる部分は、以下の通りである。すなわち、図1では、電源電圧Vinと基準波形Wave-refとをPLL回路11により同期させて基準波形指令Wave-wtを得ており、この基準波形指令Wave-wtとPI調節器16の出力信号とを乗算器17により乗算して並列コンバータ5の入力電流の振幅指令AWave-wtを得るようにした。
1 differs from FIG. 7 in the following manner. That is, in FIG. 1, to obtain a reference waveform command Wave-wt and a power supply voltage V in and the reference waveform Wave-ref is synchronized by the
ここで、図2は基準波形Wave-refの一例を概念的に示したもので、図示するように位相30度から150度までの区間、及び、210度から330度までの区間だけ連続して値を持つような波形が基準波形Wave-refとして設定される。このような基準波形Wave-refに基づく基準波形指令Wave-wtとPI調節器16の出力信号とを乗算器17で乗算することにより、並列コンバータ5の入力電流の振幅指令として、前記基準波形Wave-refに同期した振幅指令AWave-wtが得られることになる。
Here, FIG. 2 conceptually shows an example of the reference waveform Wave-ref. As shown in the figure, only the section from 30 degrees to 150 degrees and the section from 210 degrees to 330 degrees are continuously displayed. A waveform having a value is set as the reference waveform Wave-ref. By multiplying the reference waveform command Wave-wt based on the reference waveform Wave-ref by the output signal of the
上記振幅指令AWave-wtと並列コンバータ5の入力電流Ipcとの偏差が加算器12により求められ、この偏差がゼロになるようにPI調節器13及びPWM回路を介して並列コンバータ5のスイッチング素子に対するゲートパルスが生成される。
このため、並列コンバータ5の入力電流Ipcは上記振幅指令AWave-wtに追従するように制御されて一周期のうち2/3の期間しか電流が流れなくなるので、この電流を流すための平均的なスイッチング回数も一周期全期間にわたり電流を流す場合に比べて2/3となる。従って、並列コンバータ5のスイッチング損失及び素子の導通損失を低減して変換効率を高めることができる。
A deviation between the amplitude command AWave-wt and the input current I pc of the
For this reason, the input current I pc of the
なお、直列コンバータ7側の制御としては、従来技術と同様に、負荷10の両端電圧を検出して電圧指令値との偏差がゼロになるように直列コンバータ7内のスイッチング素子をオン、オフすることにより行われる。
As for the control on the side of the
なお、この実施形態では、振幅指令が正弦波である場合に比べて交流入力電流の波形が歪むため高調波成分の増加が予想されるが、本発明を比較的小容量(例えば1KVA程度)の電力変換装置に適用する場合には、いわゆる高調波ガイドラインの適用対象にならず問題はない。 In this embodiment, the harmonic input component is expected to increase because the waveform of the AC input current is distorted as compared with the case where the amplitude command is a sine wave. However, the present invention has a relatively small capacity (for example, about 1 KVA). When applied to a power converter, the so-called harmonic guideline is not applicable and there is no problem.
また、前述したように、並列コンバータ5には直列コンバータ7による電圧補償に使ったエネルギー相当の電流しか流れず、その値は比較的小さいため、交流入力電流の波形歪みも僅かであって系統に与える影響は小さいものである。
例えば、図3は交流電源1の電圧が20%低下した時に直列コンバータ7によって平常時の交流電源電圧(100%)を維持するように動作させた場合の説明図であり、この場合には、交流電源1から直列コンバータ7を介して平常時の電流(100%)が供給され、直列コンバータ7による電圧補償分に相当する分の電流(例えば25%)が並列コンバータ5のみに流れることになる(よって、交流入力電流は125%となる)。
これらの交流入力電流、並列コンバータ5の電流、交流出力電流(直列コンバータ7の出力電流)を略図的に示すと図4(a),(b),(c)のようになり、並列コンバータ5に流れる電流は僅かであるため、交流入力電流の歪みもさほど問題とはならない。
Further, as described above, only the current corresponding to the energy used for the voltage compensation by the
For example, FIG. 3 is an explanatory diagram of a case where the
These AC input current,
次に、図5は、前述した図2のような基準波形Wave-refを用いて並列コンバータ5の入力電流を制御した場合(ここでは、間欠運転時という)の電流波形を、半周期中の通流期間180度(すなわち連続通流時)、150度、120度、90度、60度のそれぞれの場合について示したものである。電流の平均値を一定とすると、通流期間が短くなるほど電流の波高値は大きくなる。
以下、上記のように通流期間を変化させた場合の並列コンバータ5におけるスイッチング損失について考察する。
Next, FIG. 5 shows a current waveform when the input current of the
Hereinafter, the switching loss in the
ここでは、下記の簡略的な計算式により図5の各電流波形におけるスイッチング損失を計算した。
PLOSS=(Ed×I)/6×T×fcrr
なお、PLOSS:スイッチング損失
Ed:直流リンク部の電圧
I:各電流波形の波高値
T:通流期間
fcrr:電流の周波数
Here, the switching loss in each current waveform of FIG. 5 was calculated by the following simple calculation formula.
P LOSS = (E d × I) / 6 × T × f crr
P LOSS : Switching loss E d : DC link voltage I: Peak value of each current waveform T: Current period f crr : Current frequency
上記計算式により計算した値について、通流期間180度(連続通流時)のスイッチング損失を1として規格化した結果を図6に示す。
通流期間が短い場合には遮断電流が全体的に大きくなるため1回のスイッチング損失は増加するが、図6から明らかなように、通流期間を短くしてPWM制御によるスイッチング回数を減少させることにより、総和としては連続通流時に比べて10〜20パーセント程度、損失が減少することがわかる。この損失低減効果は、通流期間が短いほど顕著なものとなる。
FIG. 6 shows a result obtained by normalizing the value calculated by the above calculation formula with the switching loss of the conduction period of 180 degrees (during continuous conduction) as 1. FIG.
When the conduction period is short, the cutoff current increases as a whole, so that one switching loss increases. However, as is apparent from FIG. 6, the conduction period is shortened to reduce the number of times of switching by PWM control. As a result, it is understood that the loss is reduced by about 10 to 20 percent as compared with the continuous flow. This loss reduction effect becomes more remarkable as the flow period is shorter.
なお、基準波形Wave-refとしては、正負半周期のピーク部を中心とした可変調状態の波形としても同様の作用効果を得ることができる。 Note that the same effect can be obtained even when the reference waveform Wave-ref is a modulatable waveform centered on the peak portion of the positive and negative half cycles.
1:交流電源
2,9:フィルタコンデンサ
3,8:リアクトル
4:電流検出器
5:並列コンバータ
51〜54:半導体スイッチング素子
6:電解コンデンサ
7:直列コンバータ
71〜74:半導体スイッチング素子
10:負荷
11:PLL回路
12,15:加算器
13,16:PI調節器
14:PWM回路
17:乗算器
1:
Claims (2)
前記並列コンバータをPWM制御するために生成される前記並列コンバータの入力電流の振幅指令を、交流電源電圧に同期した波形であって、幅が正負半周期のピーク値を中心として各々180度より狭い基準波形に基づいた波形指令とすることを特徴とする電力変換装置。
A series converter connected in series between an AC power source and a load and provided with a capacitor as a converter power source, and a parallel converter connected in parallel to the AC power source via a DC link unit having the capacitor A connected power converter, wherein the voltage fluctuation of the AC power supply is compensated by the switching operation of the series converter to keep the supply voltage to the load constant, and the voltage fluctuation of the capacitor due to the compensation operation of the series converter. In a power conversion device that compensates for charging / discharging operation with an AC power source by the parallel converter,
The amplitude command of the input current of the parallel converter generated for PWM control of the parallel converter is a waveform synchronized with the AC power supply voltage, and the width is narrower than 180 degrees centering on the peak value of the positive / negative half cycle A power conversion device characterized by using a waveform command based on a reference waveform .
交流電源電圧に同期した基準波形指令を生成する手段と、
直流リンク部の電圧検出値が電圧基準値に一致するように調節動作する第1の調節手段と、
この手段の出力信号と前記基準波形指令とを乗算して並列コンバータの入力電流の振幅指令を生成する手段と、
並列コンバータの入力電流の振幅が前記入力電流の振幅指令に追従するように調節動作する第2の調節手段と、
第2の調節手段の出力信号から並列コンバータに対するPWM信号を生成する手段と、
を備えたことを特徴とする電力変換装置。 The power conversion device according to claim 1,
Means for generating a reference waveform command synchronized with the AC power supply voltage;
First adjusting means for adjusting the voltage detection value of the DC link unit to match the voltage reference value;
Means for multiplying the output signal of this means and the reference waveform command to generate an amplitude command of the input current of the parallel converter;
Second adjusting means for adjusting the amplitude of the input current of the parallel converter so as to follow the amplitude command of the input current;
Means for generating a PWM signal for the parallel converter from the output signal of the second adjusting means;
A power conversion device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003272135A JP4251030B2 (en) | 2003-07-09 | 2003-07-09 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003272135A JP4251030B2 (en) | 2003-07-09 | 2003-07-09 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005033945A JP2005033945A (en) | 2005-02-03 |
JP4251030B2 true JP4251030B2 (en) | 2009-04-08 |
Family
ID=34209781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003272135A Expired - Lifetime JP4251030B2 (en) | 2003-07-09 | 2003-07-09 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4251030B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4759535B2 (en) * | 2007-06-14 | 2011-08-31 | 三菱電機株式会社 | Uninterruptible power system |
-
2003
- 2003-07-09 JP JP2003272135A patent/JP4251030B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005033945A (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5788017B2 (en) | Power converter | |
Zargari et al. | A two-switch high-performance current regulated DC/AC converter module | |
US5631550A (en) | Digital control for active power factor correction | |
US7964990B2 (en) | Power supply apparatus | |
US9197126B2 (en) | Power converting apparatus | |
JP4929863B2 (en) | Power converter | |
JP5523508B2 (en) | Power converter | |
US20230074022A1 (en) | Power converter topologies with power factor correction circuits controlled using adjustable deadtime | |
Chavan et al. | Performance analysis of SEPIC and zeta converter for power quality improvement | |
JP6142926B2 (en) | Power converter | |
US8456879B2 (en) | Switching power supply apparatus | |
JP2000152647A (en) | System interconnection inverter | |
JP4251030B2 (en) | Power converter | |
JP3758062B2 (en) | Active filter control method | |
US20230071003A1 (en) | Power factor correction circuits controlled using adjustable deadtime | |
US20230076369A1 (en) | Unidirectional power converters with power factor correction circuits controlled using adjustable deadtime | |
JP3541887B2 (en) | Power converter | |
Li et al. | Comparison of current control techniques for single-phase voltage-source PWM rectifiers | |
JP2004120820A (en) | Power converter | |
JP2008099381A (en) | Power supply unit for arc welding, and the like | |
US20050068699A1 (en) | Power-supply device | |
KR102229146B1 (en) | Uninterruptible Power Supply with Hysteresis Controller for Reducing Each Phase Current Harmonics | |
JP4931558B2 (en) | Switching power supply | |
JPH04334930A (en) | Series-type active filter | |
JPH02100116A (en) | Uninterruptible power system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050816 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050818 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4251030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |