JP4245265B2

JP4245265B2 - 複数のフィルタを有する多層配線基板

Info

Publication number: JP4245265B2
Application number: JP2000298840A
Authority: JP
Inventors: 博黒木
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-09-29
Filing date: 2000-09-29
Publication date: 2009-03-25
Anticipated expiration: 2020-09-29
Also published as: JP2002111317A

Description

【０００１】
【発明の属する技術分野】
この発明は、複数のフィルタを有する多層配線基板、特にトリプレート構造積層フィルタと弾性表面波フィルタとの複合フィルタを有する多層配線基板に属する。
【０００２】
【従来の技術】
近年の移動体通信の発達により、使用周波数帯が準マイクロ波の領域へ上がっており、例えば米国の「ＰＣＳ」、欧州の「ＤＣＳ」などのシステムでは、従来の８００ＭＨｚ帯と準マイクロ波の１．８〜１．９ＧＨｚ帯のデュアルバンドで使用されつつある。
【０００３】
これらのデュアルバンドの移動体通信機には各周波数帯域のフィルタとは別に２つの周波数帯域を分波する分波器が用いられている。分波器としては積層型誘電体フィルタを組み合わせたものが一般的である。一方、各周波数帯域のフィルタには誘電体フィルタの他、弾性表面波フィルタ（以下、ＳＡＷフィルタという）も用いられている。
【０００４】
図８は、従来の移動体通信機のフィルタ構成を示すブロック図であり、分波器２１の後に８００ＭＨｚ帯のフィルタ２２ａ、２２ｂ、１．８〜１．９ＧＨｚ帯のフィルタ２３ａ、２３ｂが各別体の部品として配置されている。各周波数帯のフィルタは、積層型誘電体フィルタ、又は積層型誘電体フィルタとＳＡＷフィルタとの複合フィルタである。
【０００５】
このうち分波器２１とフィルタ２３ａ、２３ｂの配置例を斜視図として図９に示す。図９には、エポキシ樹脂等からなるプリント基板１００上に図８の分波器２１に対応する分波器１１５と誘電体ブロック１０１が搭載されている。分波器１１５は、その一つの端子１２１が図略のアンテナに接続され、他の一つの端子１２３ｂが誘電体ブロック１０１内でフィルタ２３ａとなる積層型誘電体フィルタの端子１２３ａに接続され、残る端子１２２が図略の別のフィルタ（図８の２２）に接続されている。
【０００６】
誘電体ブロック１０１は、複数の誘電体層を積層し、層間にストリップライン、内部配線、内部電極などを形成し、主面及び端面のほぼ全体にアース電極１０２、１０３を形成し、所定の箇所にキャビティ１１２を設けたものである。図８との関係では、誘電体ブロック１０１の内部の入出力電極１０９、１１０と結合電極１０８との間に複数（図示は５つ）のストリップライン１０５が並べて形成され、図８のフィルタ２３ａに対応する積層型誘電体フィルタとし、キャビティ１１２の底面に図８のフィルタ２３ｂとなるＳＡＷフィルタ１１３が搭載されている。入出力端子１２４、１２５は、図略の受信回路に接続されている。
【０００７】
【発明が解決しようとする課題】
従来の通信機では、上記のように分波器と各周波数帯のフィルタとが各別の部品であって、プリント基板上で接続されていた。このため、それぞれの接続部分でインピーダンスの不整合による反射が発生し、分波器及びフィルタのトータルとしての伝送損失が大きくなるという問題があった。又、デュアルバンドになることでフィルタ数が多くなり、フィルタの占有面積の増大にともなって通信機全体を阻害していた。
【０００８】
それ故、この発明の課題は、小型で低損失、高減衰量の複数のフィルタを有する多層配線基板、特に分波器と各周波数帯のフィルタとを備えた多層配線基板を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、この発明は、
複数の誘電体層が積層された誘電体ブロックと、電子部品を搭載するために前記誘電体ブロックの主面側の一部から前記誘電体層の積層方向に形成されたキャビティとを有する多層配線基板において、
前記キャビティを形成しない誘電体層の層間であって前記キャビティの下部誘電体層間に、ストリップラインと容量成分とを含むローパスフィルタであって、前記容量成分の一方の電極が前記ストリップラインに接続され、間に前記下部誘電体層を介して他方の電極がアース電位に接続されたローパスフィルタと、
前記キャビティを形成する誘電体層の層間であって前記キャビティに隣接する隣接誘電体層間に、前記ローパスフィルタの前記ストリップラインよりも短く一端がアース電位に接続されたストリップラインと容量成分とを含むハイパスフィルタであって、前記容量成分の一方の電極がその短いストリップラインに接続され、間に前記隣接誘電体層を介して他方の電極が入力回路に接続されたハイパスフィルタと
を備えることを特徴とする。
【００１０】
誘電体層の層間のうちキャビティの下部やキャビティに隣接する箇所は、従来はキャビティを形成するために存在するデッドスペースであった。一方、フィルタを構成するストリップラインの導体長は、周波数帯によって異なる。そこで、この発明によれば、比較的広い面積を確保できるキャビティ下部に長いストリップラインと所定の容量成分を必要とするローパスフィルタ、面積の狭いキャビティ隣接箇所に短いストリップラインと所定の容量成分で構成できるハイパスフィルタを形成して、デッドスペースの有効利用を図った。従って、フィルタ数が増えることに伴う通信機器全体の大型化を避けることができる。
【００１１】
この発明の多層配線基板において、前記キャビティの上方から見た平面視で前記ローパスフィルタおよび前記ハイパスフィルタを一部で重なるように配置しており、前記キャビティの底面を含む面のうち、前記ローパスフィルタと前記ハイパスフィルタとが重なる領域のほぼ全面に接地導体を形成したものは、好ましい一つの構成である。
【００１２】
ローパスフィルタとハイパスフィルタとの重なり領域の余地全体に電子部品に必要な接地導体を形成することで、上下のフィルタを分離して相互干渉を無くするシールド構造を兼ねることができる。更に又、電子部品をキャビティに配置することで、その破損を防止することもできる。
【００１３】
別の好ましい構成は、前記誘電体層の層間であってキャビティの上方から見た平面視で前記２種のローパスフィルタとハイパスフィルタのいずれとも重ならない位置に、積層型誘電体フィルタとなる複数のストリップラインを形成したものである。これにより、分波器に接続される各周波数帯のフィルタと分波器との接続間距離が短くなり、伝送損失が著しく減少するからである。
【００１４】
【発明の実施の形態】
この発明の多層配線基板を分波器及び各周波数帯のフィルタに適用した実施形態を図面と共に説明する。図１は、ローパスフィルタ１７及びハイパスフィルタ１８からなる分波器２１と各周波数帯のフィルタ２２ａ、２２ｂ、２３ａ、２３ｂの構成を示したブロック図である。フィルタ２２ａ、２２ｂは８００ＭＨｚ帯のフィルタであり、フィルタ２３は１．８〜１．９ＧＨｚ帯のフィルタであり、従来と異なり、いずれも分波器２１と一体の部品である。
【００１５】
図２はこれらのうち分波器２１とフィルタ２３ａ、２３ｂの部分を示す斜視図、図３は同じく平面図、図４は図３のＡＡ’断面図、図５は同じくＢＢ’断面図である。
分波器２１及びフィルタ２３ａは、以下に詳述するように単一の誘電体ブロック１の中で構成され、フィルタ２３ｂは誘電体ブロック１の一方の側の主面に設けたキャビティ１２内にＳＡＷフィルタ１３として収納されている。
【００１６】
誘電体ブロック１は、主面に所定の導体を形成した９つの誘電体層１ａ〜１ｉを積層したもので、所定の層間であってキャビティ１２の一方の側に隣接する広い面積部分には各々共振器となり全体でフィルタ２３ａとなる５本のストリップライン５ａ、５ｂ・・５ｅが並べて形成されている。尚、ストリップライン５ａ〜５ｅ全てと対面する誘電体ブロックの両主面の領域には、図示しないがアース電極が形成されており、ストリップライン５ａ〜５ｂの一端がアース電極に短絡し、他端が開放されている。
【００１７】
キャビティ１２と反対側の端に位置するストリップライン５ａの上方にはそれらストリップラインと捻れの配置で入出力電極９が形成されて誘電体ブロック１の端面にまで延びている。又、キャビティ１２側の端に位置するストリップラインｅの上方には同じく捻れの配置で内部配線１０が形成され、後述の接続点２７を介してハイパスフィルタ１８と接続している。他方、５本のストリップライン５ａ〜５ｅの下方には共振器間結合電極８がそれらストリップラインと垂直方向に形成されている。そして、誘電体ブロック１の端子部分を除くほぼ全部の主面及び端面にそれぞれアース電極２及びアース電極３が形成され、ストリップライン５ａ〜５ｅの一端はアース電極３と短絡している。但し、ストリップライン５ａ〜５ｅの一端は、アース電極３との短絡に代えて図示しないビアホール導体を介してアース電極２と短絡させても良い。
【００１８】
誘電体ブロック１のキャビティ１２の下部及びキャビティ１２の別の側に隣接する狭い面積部分には、図６に分解斜視図、図７に等価回路図として示すローパスフィルタ１７及びハイパスフィルタ１８が配置している。ローパスフィルタ１７は８００ＭＨｚ帯、ハイパスフィルタ１８は１．８〜１．９ＧＨｚ帯を通過させるように設計されている。
【００１９】
即ち、キャビティ１２は誘電体層１ａ〜１ｆを打ち抜かれた方形の貫通孔と誘電体層１ｇとで囲まれる空間であり、キャビティ１２に隣接する部分のうち、誘電体層１ａ、１ｂ間に容量電極３３ａ、誘電体層１ｂ、１ｃ間に容量電極３３ｂ、誘電体層１ｃ、１ｄ間に一端がアース電極３に接続し比較的短く鉤状に折れ曲がったストリップライン３４、誘電体層１ｄ、１ｅ間に容量電極３５ａ、誘電体層１ｅ、１ｆ間に容量電極３５ｂが各々形成されている。
【００２０】
そして、ストリップライン３４はハイパスフィルタ１８のインダクタ成分となり、容量電極３３ａ、３３ｂとこれら電極によって挟まれる誘電体層１ｂにより、所定の容量成分が発生し、ハイパスフィルタ１８内でストリップライン３４の開放端とアンテナ接続端子２５との結合コンデンサ３３となる。また、容量電極３５ａ、３５ｂとこれら電極によって挟まれる誘電体層１ｅとが、同様にストリップライン３４の開放端とフィルタ接続端子２７との結合コンデンサ３５となる。そして、容量電極３３ｂ、ストリップライン３４及び容量電極３５ａは、ストリップライン３４の開放端に近い位置のビアホール導体３６を介して接続している。
【００２１】
次にキャビティ１２の底面となる誘電体層１ｇの主面には、ＳＡＷフィルタ１３の接続電極１４、１５及びこれら電極形成部分を除くほぼ全面にアース電極１６が形成されている。従って、ＳＡＷフィルタ１３の図略の入出力端子が接続電極１４、１５に接続され、アース端子がアース電極１６に接続されている。
【００２２】
続いて誘電体層１ｇ、１ｈ間にはアンテナ接続端子２５からフィルタ接続端子２６に至るまで比較的に長く蛇行したストリップライン３１、誘電体層１ｈ、１ｉ間には容量電極３２ａが各々形成され、ストリップライン３１はローパスフィルタ１７のインダクタ成分となり、容量電極３２ａ及び誘電体層１ｉ裏面にあるアース電極２と誘電体層１ｉにより、結合コンデンサ３２となる容量成分が発生する。ストリップライン３１と容量電極３２ａとはフィルタ接続端子２６に近い位置のビアホール導体３７を介して接続している。
【００２３】
このようにキャビティ１２に隣接する相対的に狭い部分にハイパスフィルタ１８、キャビティ１２の下部の相対的に広い部分にローパスフィルタ１７を形成したのは、次の理由による。ローパスフィルタ１７は、図７で示すようにインダクタ成分となるストリップライン３１及びコンデンサ３２からなっており、周波数が低いため、インダクタ成分及び容量成分をいずれも大きくしなければならず、広い面積を必要とする。一方、ハイパスフィルタ１８は、コンデンサ３３、３５及びストリップライン３４からなり、周波数が高いため、高周波の技術を用いる場合は、インダクタ成分及び容量成分が小さくてすみ、狭い面積で足りるからである。
【００２４】
尚、フィルタ２２ａ、２２ｂは、図２以下では示していないが、これらはいずれも積層型誘電体フィルタを用いることができるので、フィルタ２３ａと同様に誘電体ブロック１内に収めることができる。
【００２５】
誘電体層１ａ〜１ｉは、誘電体セラミック材料と低温焼成を可能とする酸化物や低融点ガラス材料とからなる。誘電体セラミック材料の例としては、ＢａＯ−ＴｉＯ₂系、Ｃａ−ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系等があり、低温焼成を可能とするための酸化物の例としては、ＢｉＶＯ₄、ＣｕＯ、Ｌｉ₂Ｏ、Ｂ₂Ｏ₃等がある。誘電体層１ａ〜１ｉは、１層あたり５０〜３００μｍ程度の厚みを有する。
【００２６】
各ストリップライン、各容量電極、ビアホール導体、層間のアース電極は、誘電体層１ａ〜１ｉとなる各グリーンシートにＡｇ、Ａｇ−Ｐｄ、Ｃｕなどを主成分とする導体材料を所定形状にスクリーン印刷し、誘電体層と同時に焼成することにより形成される。又、アース電極２及びアース電極３は、その焼成体にＡｇ、Ｃｕなどを主成分とする導体材料（Ａｇ単体もしくはＡｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金、又はＣｕ単体もしくはＣｕ合金）を所定形状にスクリーン印刷し、再度焼成することにより形成される。尚、これらの導体材料には、金属成分の他に必要に応じてガラス成分が添加される。
【００２７】
この実施形態では、分波器２１、フィルタ２３ａ（積層型誘電体フィルタ）及びフィルタ２３ｂ（ＳＡＷフィルタ）が単一の誘電体ブロック１に収められているので、各周波数帯のフィルタと別体の分波器を使用した従来の構成に比べて小型化することができる。特に、ＳＡＷフィルタ１３を配置するために設けられたキャビティ１２の下部及び隣接位置のデッドスペースを分波器２１のローパスフィルタ１７及びハイパスフィルタ１８として活用しているので、誘電体ブロック１の体積をほとんど変える必要がない。
【００２８】
又、分波器と各周波数帯のフィルタとの接続距離が短いので、プリント基板上で分波器と各周波数帯のフィルタとをストリップラインを介して接続する従来構成に比べて反射損失が少なく、全体として性能の良い複合フィルタが得られる。更に、ＳＡＷフィルタ１３に必要なアース電極１６でローパスフィルタ１７とハイパスフィルタ１８とを完全に分離できるので、フィルタ間の相互干渉がなく性能の良い分波器を形成できることとなる。
【００２９】
【発明の効果】
以上の通り、この発明の多層配線基板においては、デッドスペースとされていたキャビティの下部及び隣接位置の各々に各周波数帯のフィルタを形成したので、別部品としてのフィルタ数を減らして全体を小型化することができ、且つ反射損失の少ない性能の良い複合フィルタを提供することができる。
【図面の簡単な説明】
【図１】実施形態の多層配線基板のフィルタ構成を示すブロック図である。
【図２】実施形態の多層配線基板を示す斜視図である。
【図３】同じく平面図である。
【図４】図３のＡＡ’断面図である。
【図５】同ＢＢ’断面図である。
【図６】上記多層配線基板の分波器を構成するローパスフィルタ１７及びハイパスフィルタ１８の部分を示す分解斜視図である。
【図７】上記分波器の等価回路図である。
【図８】従来の分波器の等価回路図である。
【図９】従来の分波器とフィルタとの組み合わせを示す斜視図である。
【符号の説明】
１、１０１誘電体ブロック
２、３、１６、１０２、１０３アース電極
５ａ〜５ｅストリップライン
８、１０８共振器結合電極
９、１０９、１０、１１０入出力電極
１２、１１２キャビティ
１３、１１３ＳＡＷフィルタ
２１、１１５分波器
１７ローパスフィルタ
１８ハイパスフィルタ

Claims

複数の誘電体層が積層された誘電体ブロックと、電子部品を搭載するために前記誘電体ブロックの主面側の一部から前記誘電体層の積層方向に形成されたキャビティとを有する多層配線基板において、
前記キャビティを形成しない誘電体層の層間であって前記キャビティの下部誘電体層間に、ストリップラインと容量成分とを含むローパスフィルタであって、前記容量成分の一方の電極が前記ストリップラインに接続され、間に前記下部誘電体層を介して他方の電極がアース電位に接続されたローパスフィルタと、
前記キャビティを形成する誘電体層の層間であって前記キャビティに隣接する隣接誘電体層間に、前記ローパスフィルタの前記ストリップラインよりも短く一端がアース電位に接続されたストリップラインと容量成分とを含むハイパスフィルタであって、前記容量成分の一方の電極がその短いストリップラインに接続され、間に前記隣接誘電体層を介して他方の電極が入力回路に接続されたハイパスフィルタと
を備えることを特徴とする多層配線基板。
前記キャビティの上方から見た平面視で前記ローパスフィルタおよび前記ハイパスフィルタを一部で重なるように配置しており、前記キャビティの底面を含む面のうち、前記ローパスフィルタと前記ハイパスフィルタとが重なる領域のほぼ全面に接地導体を形成した請求項１に記載の多層配線基板。
前記誘電体層の層間であって前記キャビティの上方から見た平面視で前記２種のローパスフィルタとハイパスフィルタのいずれとも重ならない位置に、積層型誘電体フィルタとなる複数のストリップラインを形成した請求項１又は２に記載の多層配線基板。