JP4241164B2 - Semiconductor wafer polishing machine - Google Patents
Semiconductor wafer polishing machine Download PDFInfo
- Publication number
- JP4241164B2 JP4241164B2 JP2003118074A JP2003118074A JP4241164B2 JP 4241164 B2 JP4241164 B2 JP 4241164B2 JP 2003118074 A JP2003118074 A JP 2003118074A JP 2003118074 A JP2003118074 A JP 2003118074A JP 4241164 B2 JP4241164 B2 JP 4241164B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- carrier
- double
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウェハの両面研磨機に関するものである。特に、径の異なる複数種類のウェハの両面をその高平坦性を損なうことなく研磨し得ると共に、用いられる研磨布の長寿命化等を図ることの可能な半導体ウェハ研磨機に関するものである。
【0002】
【従来の技術】
集積回路用の半導体ウェハには、その集積度の向上に伴いウェハの高平坦性が求められている。高平坦性を有するウェハの製造のためには、図1に示すような両面研磨機を用いた両面研磨方法が広く採用されている。
【0003】
これについて簡単に説明すれば、結晶インゴットをスライスしウェハを切り出した後、ラップまたは平面研削で平坦性を高め、加工変質層除去及び清浄化のためにエッチングを行う。次に、ウェハ4の両面を高平坦性を有する鏡面にするために両面研磨を行う。両面研磨では、不織布タイプの研磨布1を貼り付けた下定盤2に、ウェハ外径よりやや大きい内径のホール3を有する樹脂製のキャリア5をセットし、そのキャリア5のホール3にウェハ4をセットした後、不織布タイプの研磨布1を貼り付けた上定盤6を降ろし圧力をかけ、上定盤6、下定盤2、キャリア5をそれぞれ回転させて、研磨液を流しながら両面研磨する。ここで上下定盤6,2は互いに逆回転し、この上下定盤6,2にウェハ4の両面が面接触している。キャリア5はサンギア7とインターナルギア8に噛み合い、この二つのギアの回転数の差により自公転を行い、各ウェハ4が研磨布1と均等に接触移動することによりその両面が平坦に両面研磨される仕組みとなっている。
【0004】
このような半導体ウェハ研磨機により研磨を行う場合、その仕上り面の高平坦性を確保するために幾つかの提案がなされている。
【0005】
その一つは、研磨時にウェハの裏側(下側)に研磨液が充分に行きわたらないことが原因で、ウェハの裏面の高平坦性が得られない点を改善すべく、ウェハを保持するキャリアの中心部に穴を明けると共に、当該キャリアの中心穴が研磨中に形成する軌跡に沿って上定盤に溝を形成することにより、ウェハの表側(上側)に供給された研磨液が、上定盤の上記溝及びキャリアの中心穴を通過してウェハの裏側に到達するように構成し、これによりウェハの裏面の平坦度の高い研磨を可能とした技術が知られている(例えば、特許文献1参照)。
【0006】
或いはまた、2枚以上の半導体ウェハを研磨ブロックに貼り付け、これを研磨布に押圧、摺動させて研磨する際、研磨液が研磨ブロックの外側から供給されるようになっている半導体ウェハ研磨機においては、研磨ブロックに貼り付けられたウェハの周辺部位の方に研磨液の化学的作用力が強く働き、その結果、研磨ブロックの周辺部に位置するウェハ部位が薄くなり、中心部に位置するウェハ部位が厚く残り、厚さの不均一なウェハが形成される傾向がある。そのような欠点を解消するために、研磨布の外周が、ウェハの全移動軌跡の範囲より小さくなるように構成し、研磨ブロックの周辺部に位置するウェハ部位については、研磨布と摺動しない時間が生じるようにすることにより、平坦度の良好なウェハを製造する技術も提案されている(例えば、特許文献2参照)。
【0007】
【特許文献1】
実開平5−020864号公報(第2頁、図1〜3)
【0008】
【特許文献2】
特開平6−198562号公報(段落5〜8、図1〜5)
【0009】
【発明が解決しようとする課題】
しかしながら、鏡面研磨される半導体ウェハの平坦性が、上記以外の原因で損なわれる場合がある。
【0010】
即ち、両面研磨する半導体ウェハ4には様々なサイズがあり、そのサイズに合わせたホール3を有するキャリア5も各種ある。このキャリア5は、例えば図3(a), (b)に示す如く、通常、キャリア中心から等距離、等間隔に位置する複数のウェハ保持用ホール3を有している。図3(a)に示すキャリア5は、外径φ100mmの半導体ウェハを収容するための内径φ103mmのホール3を、キャリア中心から等距離、等間隔に8個設けたものである。同(b)に示すキャリア5は、外径φ150mmの半導体ウェハを収容するための内径φ153mmのホール3を、キャリア中心から等距離、等間隔に4個設けたものである。
【0011】
両面研磨では、同一の両面研磨装置で異なるウェハ径のウェハを続けて両面研磨することが多々あり、従来の両面研磨用ウェハキャリアは上記の如くウェハサイズごとに異なる大きさおよび異なる位置にホールを有するキャリアであるため、特にサイズが小さいウェハを両面研磨した後にサイズが大きいウェハを続けて両面研磨する場合、主に使用する研磨布における研磨作用面がウェハサイズごとに異なる。このため前記の場合、十分使用された研磨作用面とそれ程でもない研磨作用面がサイズの大きいウェハに対して適用されることになり、これが原因で高平坦性ウェハを得られず、研磨布の寿命も短くなる。
【0012】
この点を、図3及び図4を参照しつつ詳しく説明すれば、次のとおりである。
【0013】
両面研磨機の上下定盤6,2間に挟まれたウェハキャリア5は、前記の如く自公転しながら移動するが、図3(a)に示すキャリア5が自転する際には、その中央の斜線領域では研磨布がホール3に収容されたウェハ4と接触することがない。このような状態でキャリア5が公転すると、図4に模式的に示す如く、上記図3(a)中の斜線部分が描く円環状の軌跡領域aと、その他の領域bやcとでは、研磨布に対するウェハの累積接触量(若しくは、累積摺動長さ)が相違することとなり、そのため研磨布の使用量即ち磨耗量が相違し、その後の研磨性能にも差が生じることになる。そのような状態で、次に図3(b)に示すような大径のウェハ用のキャリアを用いて大径のウェハを研磨すると、研磨性能が互いに異なる図4中の上記a,b,c領域上を、大径のウェハ用のキャリア5が自公転しながら移動することとなるため、研磨されたウェハの表裏両面には、必ずしも単純な凹凸模様ではないが、必然的に何らかの凹凸が生じ、良好な高平坦性を得ることが困難になる。従ってまた、研磨性能にこのような不均一性の生じた研磨布は早期に交換する必要があり、結果的に研磨布の寿命が短くなってしまう。
【0014】
このような問題点は、前記特許文献1及び2に記載の原因とは異なった原因に基づいて生じるものであるから、これらの文献に記載の技術手段によっては解決できず、他の解決手段が必要とされる。
【0015】
本発明はかかる観点に立って為されたものであって、その目的とするところは、前記した従来技術の欠点を解消し、同一の両面研磨機で異なるウェハ径のウェハを続けて両面研磨しても高平坦性のウェハを得られると共に、研磨布の長寿命化を図ることができ、それにより表面を鏡面研磨した半導体ウェハの品質、歩留および生産性を向上することが出来る半導体ウェハ研磨機を提供することにある。
【0016】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0017】
請求項1の発明に係る半導体ウェハ研磨機は、互いに対向する面に研磨布が貼り付けられた上・下定盤間に、両面研磨すべき複数枚の半導体ウェハを保持した両面研磨用ウェハキャリアを複数枚挟み入れた状態で、当該ウェハキャリアを自公転させつつ上・下定盤を互いに回転させることにより、半導体ウェハの両面を鏡面研磨するよう構成されると共に、ウェハ保持用ホールの径が異なる第1及び第2のウェハキャリアを適宜交換使用することにより、径の異なる複数種類の半導体ウェハの両面研磨を行い得るよう構成された半導体ウェハ研磨機において、
第1のウェハキャリアには、互いに等しい内径を持つ第1のウェハ保持用ホールが複数個形成され、第1のウェハキャリアの中心に対して等距離で配列され、
第2のウェハキャリアには、第1のウェハ保持用ホールより小さく、かつ互いに等しい内径を持つ第2のウェハ保持用ホールが複数個形成され、第2のウェハ保持用ホールはそれぞれ個数が等しい複数のグループに分けられて複数の同心円上に配置され、
第2のウェハキャリアの中心から最も近い位置に配列されたグループのウェハ保持用ホールの内側から、第2のウェハキャリアの中心から最も遠い位置に配列されたグループのウェハ保持用ホールの外側までの距離が、第1のウェハ保持用ホールの内径に等しいことを特徴とする。
【0018】
この特徴によれば、いずれのウェハキャリアにおいても、同じ半径長さの幅の領域に複数のウェハ保持用ホールを規則的に分散して配置してあるため、使用時にこのキャリアが自公転移動したとき、研磨布が不均一に磨耗することがない。そのため、同じ研磨機で、径の異なるウェハ用の複数種類のウェハキャリアを順序に関係なく交換使用しても、研磨されたウェハ面に凹凸が生じることがなく、平坦度の高い研磨加工が可能になると共に、研磨布の長寿命化を図ることができる。この特徴によれば、最大径より小径の半導体ウェハ用のウェハキャリアのすべてについて、当該ウェハキャリアの中心から最も近い位置に配列されたホールの内側までの距離をA、最も遠い位置に配列されたホールの外側までの距離をBとしたとき、そのB−Aの値が、最大径の半導体ウェハ用のウェハキャリアのホール径とほぼ同じになるように配列されているため、最大径の半導体ウェハの両面研磨においても、平坦度の高い研磨加工が可能になると共に、最大径の半導体ウェハのためのウェハキャリアについては、そのウェハ保持用ホールをウェハキャリアの中心からいずれも同一距離に円周状に配列するので、ウェハキャリアの径はいずれも同一でなければならないという制約下で、ホールの数が同一とすれば、ホールの径を最も大きく設定することができる。
【0019】
請求項2の発明は、請求項1に記載の半導体ウェハ研磨機において、第2のウェハキャリアを自転させた時、ウェハ保持用ホールが描く軌道が、隣り合うグループのウェハ保持用ホールが描く軌道の少なくとも一部と重なり合うように配列されていることを特徴とする。
【0020】
この特徴によれば、ウェハキャリアの自転状態において、隣接するホールが描く円環状の軌道と軌道の間に隙間が形成されることがなく、即ち、研磨布に対するウェハの非接触領域が生じることがなく、従ってこれが更に公転した際にも、研磨布が不均一に磨耗することがなくなるものである。特に、ウェハキャリアに比べて、径の小さなウェハを研磨する場合に適用される。
【0021】
請求項3の発明は、請求項1に記載の半導体ウェハ研磨機において、ウェハ保持用ホール内径は保持する半導体ウェハ外径より大きく、ホール内径と半導体ウェハ外径の間隔は0.5〜5mmであることを特徴とする。
【0023】
<発明の要点>
本発明の要点とするところは、両面研磨用キャリアの中心から異なる距離に位置するようにホールの位置を変えた両面研磨用ウェハキャリアを用いてウェハを両面研磨することで、ウェハサイズ別による研磨布の研磨作用面の変化を出来るだけ解消し、研磨布の長寿命化を可能とするだけでなく、高平坦性のウェハを得ることが出来る半導体ウェハ研磨機にある。本発明の研磨機で用いる両面研磨用ウェハキャリアのホールは、両面研磨する半導体ウェハの中で最も大きいサイズに合わせ例えば図2のように配置したものである。またホール内径と半導体ウェハ外径との間には0.5〜5mmのクリアランスがあることが好ましい。ウェハがホール内で自由に向きを変えながら移動した方が、方向性のない均一な研磨が可能となるからである。
【0024】
そこで、本発明においては、図2に示す如く、当該ウェハキャリアの中心から最も近い位置に配列されたホールの内側までの距離をA、最も遠い位置に配列されたホールの外側までの距離をBとしたとき、B−Aの値が、上記複数種類のウェハキャリアのいずれにおいてもほぼ同じになるようにそれらのホールが配列される。
【0025】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【0026】
図1は、本発明に係る半導体ウェハ研磨機の一実施例を示したもので、(a)はその側面概要図、(b)はその平面図、(c)はその側面断面図である。図2は、図3(b)に示した従来のφ150mm径ウェハ用キャリアと研磨布上で同軌道を通る、本発明の研磨機で用いるφ100mm径ウェハ用の両面研磨用ウェハキャリアの平面図である。
【0027】
本発明に係る半導体ウェハ研磨機は、通常の半導体ウェハの両面研磨機本体と、これと共に用いるウェハキャリアとから構成され、特に後者に特徴を有するものである。
【0028】
両面研磨機本体は、図1を参照して前記した如く、互いに逆方向に回転する上定盤6及び下定盤2を備え、これらの互いに対向する面にはそれぞれ不織布タイプの研磨布1が貼り付けられている。この下定盤2上に、図1(b)に示す如く、ウェハ外径よりやや大きい内径のホール3を有する樹脂製の両面研磨用ウェハキャリア5を複数個セットし、当該キャリア5の各ホール3に研磨すべき半導体ウェハ4をセットした後、上定盤6を降ろして圧力をかけ、上定盤6、下定盤2、キャリア5をそれぞれ回転させて、研磨液を流しながら両面研磨する。ウェハ4の上下両面は、上下定盤6,2の研磨布と面接触している。ウェハキャリア5の外周に刻設したギアは、下定盤中央のサンギア7と下定盤を囲繞するインターナルギア8とに噛み合い、この二つのギアの回転数の差によりウェハキャリア5が自公転運動を行い、これに保持された各ウェハ4が研磨布1と接触状態を保ちつつ摺動して、両面研磨が行われるようになっている。
【0029】
径の異なる複数種類の半導体ウェハの研磨処理を行う場合、これらのウェハの径に対応してホール3の径が異なる複数種類のウェハキャリア5を適宜交換使用するものであるが、このホールの配置形態が、本発明では従来のものと相違している。
【0030】
即ち、従来のウェハキャリアのウェハ保持用ホール3は、図3に示す如く、最大径(φ153mm)のもの(b図)も、それより小径(φ103mm)のもの(a図)も、複数のホールがキャリア5の中心から等距離に等間隔で配置されていた。
【0031】
これに対して、本発明においては、少なくとも図3(b)と同様の最大径(φ153mm)のホールを有するもの以外のキャリアについては、図2に示す如く、それら複数個のホール3(φ103mm)の中心から当該キャリア5の中心までの間隔の種類が2通り以上(図2の実施形態のものは2通り)あり、それら2通り以上の間隔を規則的に有するように上記複数個のホール3が円周状に配列されている。
【0032】
そして更に、図2に示す如く、当該ウェハキャリア5の中心から最も近い位置に配列されたホールの内側までの距離をA、最も遠い位置に配列されたホールの外側までの距離をBとしたとき、B−Aの値が、上記複数種類のウェハキャリアのいずれにおいてもほぼ同じになるようにこれらのホール3が配列される。
【0033】
そのように構成すれば、各キャリアのホール径の違いに関係なく、B−Aの値はいずれのキャリアにおいてもほぼ同一であるため、図4に示す如くキャリアが自公転する際の研磨布の不均一な磨耗は防止され、各種キャリアを交換使用して、各種サイズのウェハの平坦度の高い両面研磨が可能となるものである。
【0034】
原理的には、最大径のホールについても、キャリア5の中心までの間隔の種類が2通り以上あるように配列し、その場合のB−Aの値が、他の小径のホールのB−Aの値と同一になるように配置すれば、最大径のウェハの研磨も高平坦度になされるので、特に差し支えはないが、実用的には、同じ研磨機で用いられるキャリアはすべて同一径としなければならないという制約があり、キャリアの径には制限があるので、キャリア面の有効利用の観点から、最大径のホールについては、図3(b)に示す従来品と同様に、各ホール3をいずれもキャリア5の中心から同一距離に円周状に配列することが推奨される。
【0035】
なお、キャリア5の径に比べて、ホール3の径が極端に小さい場合(例えば1/8以下等の場合)には、ウェハキャリア5の自転状態において、各ホールが描く円環状の軌道と軌道の間に隙間が形成されることがないように、即ち、研磨布に対するウェハの非接触領域が生じることがないように、上記ウェハキャリア5を自転させた時、当該キャリアの中心から2通り以上の間隔に配列されたそれぞれのホール3が描く軌道が、隣り合うホールが描く軌道の少なくとも一部と重なり合うように、各ホールを配列する必要がある。
【0036】
【実施例】
以下、本発明の実施例について説明する。
【0037】
実施例において用いた両面研磨機本体並びにこれと共に用いた付随備品等の種別、特性等は、下記の通りである。
【0038】
a.両面研磨機本体
第一実施例の両面研磨機本体は、浜井産業社製の16B両面研磨機である。この16B両面研磨機は、外径φ100mmのウェハを40枚、もしくは外径φ150mmのウェハを20枚セットし、ウェハ上下両面を同時に研磨することが出来る。
【0039】
b.半導体ウェハ4
両面研磨に供した半導体ウェハ4は、外径φ100mmおよびφ150mmの半絶縁性GaAsウェハである。
【0040】
c.研磨液
研磨液としては、化学研磨作用をする次亜塩素酸水溶液と、機械研磨作用をする微細径のシリカを混合して成るシリカ混合次亜塩素酸水溶液を用いた。
【0041】
d.研磨布1
研磨布1としては、鏡面に仕上げるために不織布タイプの研磨布を用いた。
【0042】
e.両面研磨用キャリア5
第一実施例の両面研磨用ウェハキャリア5の材質は、ガラス繊維強化エポキシ樹脂から成り、φ100mmウェハ用およびφ150mmウェハ用キャリアをそれぞれ用いた。キャリア内にあるホール径はφ100mm径ウェハ用キャリアがφ103mm、φ150mm径ウェハ用キャリアがφ153mmとした。
【0043】
[実施例1]
φ100mmウェハの両面研磨を行った後、φ150mmウェハの両面研磨を行った。具体的には次の通りである。
【0044】
定盤径φ1161mmの両面研磨機を用い両面研磨を行った。上下定盤6,2には不織布タイプの研磨布1を貼った。
【0045】
まず下定盤2に、図2に示す通りの、キャリア中心から異なる距離に位置したφ103mmのホール3が8個設けられた本発明によるφ100mmウェハ用キャリア5を、図1(b)に示す如く5枚セットし、40枚のφ100mm径GaAsウェハ4をウェハ表面(オモテ面)を上にして各ホール3に挿入した。
【0046】
次に上定盤6を降ろし、加圧し、下定盤2を21rpm、上定盤6を7rpmで回転させ両面研磨を行った。このとき研磨液を750ml/minの流量で流し、研磨時間を60分とした。
【0047】
続いて、ブラシドレッシングを10分施した後に、φ153mmのホール3が4個設けられた図3(b)に示すものと同様のφ150mmウェハ用キャリアを5枚セットし、20枚のφ150mm径GaAsウェハ4をウェハ表面を上にして各ホール3に挿入して、上記同様に両面研磨を行った。
【0048】
この研磨した2種類のサイズのGaAsウェハを平坦度測定装置(トロペル社製スーパソート)でTTV(Total Thickness Value)およびTaperを評価した。比較例として従来キャリアで両面研磨した2種類のサイズのGaAsウェハも同様の評価を行った。結果を表1に示す。
【0049】
その結果、図2に示す本発明による両面研磨用ウェハキャリアで両面研磨したφ100mm径のウェハの品質は従来条件のものと全く同等であり、問題ないことがわかった。
【0050】
また、図2に示す本発明によるφ100mm径ウェハ用両面研磨用ウェハキャリアで両面研磨した後に、図3(b)に示すものと同様のφ150mmウェハ用キャリアを用いて両面研磨したφ150mm径ウェハの品質は、図3(a),(b)に示すような従来キャリアだけで両面研磨したものに比べ飛躍的に平坦性が向上していた。
【0051】
【表1】
【0052】
[変更実施例]
上下定盤にガラスもしくはセラミックを用いた両面ラップにおいても、同様のキャリアを用いることでガラス定盤の局所的な磨耗を抑え、定盤の長寿命化、およびラップ後ウェハの平坦性の向上が可能であることが確認できた。
【0053】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【0054】
(1)請求項1に記載の発明によれば、いずれのウェハキャリアにおいても、同じ半径長さの幅の領域に複数のウェハ保持用ホールを規則的に分散して配置してあるため、使用時にこのキャリアが自公転移動したとき、研磨布が不均一に磨耗することがなく、そのため、同じ研磨機で、径の異なるウェハ用の複数種類のウェハキャリアを順序に関係なく交換使用しても、研磨されたウェハ面に凹凸が生じることがなく、平坦度の高い研磨加工が可能になると共に、研磨布の長寿命化を図ることができる。
【0055】
(2)請求項2に記載の発明によれば、ウェハキャリアの自転状態において、隣接するホールが描く円環状の軌道と軌道の間に隙間が形成されることがなく、即ち、研磨布に対するウェハの非接触領域が生じることがなく、従ってこれが更に公転した際にも、研磨布が不均一に磨耗することがなく、平坦度の高い研磨加工が可能になると共に、研磨布の長寿命化を図ることができる。
【0057】
以上のように、本発明の半導体ウェハ研磨機に特有の両面研磨用ウェハキャリアを用いて両面研磨を行うことで、ウェハサイズ変更時におけるウェハ平坦性の悪化を抑え、且つ研磨布の長寿命化が図られ、それにより両面研磨したウェハの品質、歩留および生産性を向上することが出来るものであり、工業上極めて有用である。
【図面の簡単な説明】
【図1】 本発明に係る半導体ウェハ研磨機の一実施例を示したもので、(a)はその側面概要図、(b)は平面図、(c)は側面断面図である。
【図2】 従来のφ150mm径ウェハ用キャリアと研磨布上で同軌道を通る、本発明の研磨機で用いるφ100mm径ウェハ用の両面研磨用ウェハキャリアの平面図である。
【図3】 従来のφ100mm径ウェハ用及びφ150mm径ウェハ用の両面研磨用ウェハキャリアの平面図である。
【図4】 従来の半導体ウェハ研磨機の問題点を説明するための模式図である。
【符号の説明】
1 研磨布
2 下定盤
3 ホール
4 半導体ウェハ
5 両面研磨用ウェハキャリア
6 上定盤
7 サンギア
8 インターナルギア
9 研磨液供給ホース[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a double-side polishing machine for semiconductor wafers. In particular, the present invention relates to a semiconductor wafer polishing machine capable of polishing both surfaces of a plurality of types of wafers having different diameters without impairing the high flatness and extending the life of a polishing cloth used.
[0002]
[Prior art]
Semiconductor wafers for integrated circuits are required to have high flatness as the degree of integration increases. In order to manufacture a wafer having high flatness, a double-side polishing method using a double-side polishing machine as shown in FIG. 1 is widely adopted.
[0003]
In brief, after slicing a crystal ingot and cutting a wafer, flatness is improved by lapping or surface grinding, and etching is performed to remove and clean the work-affected layer. Next, double-side polishing is performed to make both surfaces of the
[0004]
When polishing with such a semiconductor wafer polishing machine, several proposals have been made to ensure high flatness of the finished surface.
[0005]
One of them is a carrier that holds the wafer in order to improve that the high flatness of the back surface of the wafer cannot be obtained because the polishing liquid does not sufficiently reach the back side (lower side) of the wafer during polishing. A groove is formed in the upper surface plate along the locus formed by the center hole of the carrier during polishing, and the polishing liquid supplied to the front side (upper side) of the wafer is A technology is known that allows the wafer to pass through the groove of the surface plate and the center hole of the carrier to reach the back side of the wafer, thereby enabling polishing with high flatness on the back side of the wafer (for example, patents). Reference 1).
[0006]
Alternatively, when two or more semiconductor wafers are affixed to a polishing block, and the polishing wafer is pressed and slid against a polishing cloth to polish the semiconductor wafer, the polishing liquid is supplied from the outside of the polishing block. In the machine, the chemical action force of the polishing liquid works strongly toward the peripheral part of the wafer affixed to the polishing block, and as a result, the wafer part located in the peripheral part of the polishing block becomes thin and located in the central part. There is a tendency that a wafer portion to be left remains thick and a wafer having a non-uniform thickness is formed. In order to eliminate such disadvantages, the outer periphery of the polishing cloth is configured to be smaller than the range of the entire movement trajectory of the wafer, and the wafer portion located in the peripheral portion of the polishing block does not slide with the polishing cloth. There has also been proposed a technique for manufacturing a wafer with good flatness by generating time (see, for example, Patent Document 2).
[0007]
[Patent Document 1]
Japanese Utility Model Publication No. 5-020864 (second page, FIGS. 1 to 3)
[0008]
[Patent Document 2]
JP-A-6-198562 (paragraphs 5-8, FIGS. 1-5)
[0009]
[Problems to be solved by the invention]
However, the flatness of the mirror-polished semiconductor wafer may be impaired due to reasons other than the above.
[0010]
That is, there are various sizes of the
[0011]
In double-sided polishing, wafers with different wafer diameters are often continuously polished with the same double-sided polishing machine, and conventional double-sided polishing wafer carriers have holes in different sizes and different positions for each wafer size as described above. In particular, when a wafer with a large size is continuously polished on both sides after a wafer with a small size is polished on both sides, the polishing action surface of the polishing cloth used mainly varies depending on the wafer size. For this reason, in the above case, a sufficiently used polishing surface and a polishing surface that is not so much are applied to a wafer having a large size. Life is shortened.
[0012]
This point will be described in detail with reference to FIGS. 3 and 4 as follows.
[0013]
The
[0014]
Such a problem arises based on a cause different from the causes described in
[0015]
The present invention has been made from such a viewpoint. The object of the present invention is to eliminate the disadvantages of the prior art described above, and to continuously perform double-side polishing of wafers having different wafer diameters with the same double-side polishing machine. Semiconductor wafer polishing that can obtain a highly flat wafer and extend the life of the polishing cloth, thereby improving the quality, yield and productivity of the semiconductor wafer whose surface is mirror-polished. Is to provide a machine.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0017]
A semiconductor wafer polishing machine according to
The first wafer carrier, the first wafer holding holes are formed in plural, are arranged equidistantly with respect to the center of the first wafer carrier of equal inner diameter to each other,
The second wafer carrier is formed with a plurality of second wafer holding holes that are smaller than the first wafer holding holes and have the same inner diameter, and each of the second wafer holding holes has a plurality of equal numbers. Divided into groups and placed on multiple concentric circles,
From the inside of the group of wafer holding holes arranged closest to the center of the second wafer carrier to the outside of the group of wafer holding holes arranged farthest from the center of the second wafer carrier The distance is equal to the inner diameter of the first wafer holding hole .
[0018]
According to this feature, in any wafer carrier, a plurality of wafer holding holes are regularly distributed in an area having the same radial length, so that the carrier revolves during use. Sometimes, the polishing cloth does not wear unevenly. Therefore, even if multiple types of wafer carriers for wafers with different diameters are replaced and used with the same polishing machine, the polished wafer surface will not be uneven, and polishing with high flatness is possible. In addition, the life of the polishing cloth can be extended. According to this feature, for all wafer carriers for semiconductor wafers having a diameter smaller than the maximum diameter, the distance from the center of the wafer carrier to the inside of the hole arranged at the closest position is A, and the wafer carrier is arranged at the farthest position. When the distance to the outside of the hole is B, the value of B−A is arranged so as to be almost the same as the hole diameter of the wafer carrier for the maximum diameter semiconductor wafer. In both-side polishing, the wafer can be polished with a high degree of flatness, and for the wafer carrier for the semiconductor wafer with the largest diameter, the wafer holding holes are circumferentially spaced at the same distance from the center of the wafer carrier. If the number of holes is the same, the diameter of the holes is the largest under the restriction that the wafer carriers must have the same diameter. Ku can be set.
[0019]
According to a second aspect of the present invention, in the semiconductor wafer polishing machine according to the first aspect, when the second wafer carrier is rotated, the orbit drawn by the wafer holding hole is drawn by the adjacent group wafer holding holes. It is arranged so that it may overlap with at least a part of.
[0020]
According to this feature, in the rotation state of the wafer carrier, no gap is formed between the annular tracks drawn by adjacent holes, that is, a non-contact region of the wafer with respect to the polishing cloth is generated. Therefore, even when this revolves further, the abrasive cloth will not be worn unevenly. In particular, it is applied when polishing a wafer having a smaller diameter than that of a wafer carrier.
[0021]
According to a third aspect of the present invention, in the semiconductor wafer polishing machine according to the first aspect, the inner diameter of the hole for holding the wafer is larger than the outer diameter of the held semiconductor wafer, and the distance between the inner diameter of the semiconductor wafer and the outer diameter of the semiconductor wafer is 0.5-5 mm. characterized in that there.
[0023]
<Key points of the invention>
The gist of the present invention is that the wafer is double-side polished using a double-side polishing wafer carrier with the hole positions changed so as to be located at different distances from the center of the double-side polishing carrier, thereby polishing by wafer size. There is a semiconductor wafer polishing machine that not only eliminates the change of the polishing surface of the cloth as much as possible and allows the polishing cloth to have a longer life but also provides a highly flat wafer. The holes of the double-side polishing wafer carrier used in the polishing machine of the present invention are arranged in accordance with the largest size among the semiconductor wafers to be double-side polished, for example, as shown in FIG. Moreover, it is preferable that there is a clearance of 0.5 to 5 mm between the hole inner diameter and the semiconductor wafer outer diameter. This is because uniform polishing without directionality is possible when the wafer moves while freely changing the direction in the hole.
[0024]
Therefore, in the present invention, as shown in FIG. 2, the distance from the center of the wafer carrier to the inside of the hole arranged at the closest position is A, and the distance to the outside of the hole arranged at the farthest position is B. Then, the holes are arranged so that the value of B-A is substantially the same in any of the above-mentioned plurality of types of wafer carriers.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on the illustrated embodiments.
[0026]
FIG. 1 shows one embodiment of a semiconductor wafer polishing machine according to the present invention, in which (a) is a schematic side view thereof, (b) is a plan view thereof, and (c) is a side sectional view thereof. FIG. 2 is a plan view of a double-side polishing wafer carrier for a φ100 mm diameter wafer used in the polishing machine of the present invention, which passes the same track on the polishing cloth and the conventional φ150 mm diameter wafer carrier shown in FIG. is there.
[0027]
The semiconductor wafer polishing machine according to the present invention comprises a normal semiconductor wafer double-side polishing machine main body and a wafer carrier used therewith, and is particularly characterized by the latter.
[0028]
As described above with reference to FIG. 1, the double-side polishing machine main body includes an
[0029]
When polishing a plurality of types of semiconductor wafers having different diameters, the plurality of types of
[0030]
That is, as shown in FIG. 3, a conventional wafer
[0031]
On the other hand, in the present invention, as shown in FIG. 2, a plurality of holes 3 (φ103 mm) other than those having a hole having a maximum diameter (φ153 mm) at least similar to that of FIG. There are two or more kinds of intervals from the center of the
[0032]
Further, as shown in FIG. 2, when the distance from the center of the
[0033]
If configured in this way, the value of B-A is almost the same in any carrier regardless of the difference in the hole diameter of each carrier. Therefore, as shown in FIG. Non-uniform wear is prevented, and it is possible to perform double-side polishing with high flatness on wafers of various sizes by exchanging and using various carriers.
[0034]
In principle, the holes with the largest diameter are also arranged so that there are two or more types of intervals to the center of the
[0035]
When the diameter of the
[0036]
【Example】
Examples of the present invention will be described below.
[0037]
The types, characteristics, etc., of the double-side polishing machine main body used in the examples and the accompanying equipment used therewith are as follows.
[0038]
a. Double-side polishing machine body The double-side polishing machine body of the first embodiment is a 16B double-side polishing machine manufactured by Hamai Sangyo Co., Ltd. This 16B double-side polishing machine can set 40 wafers with an outer diameter of φ100 mm or 20 wafers with an outer diameter of φ150 mm and polish both upper and lower surfaces of the wafer simultaneously.
[0039]
b.
The
[0040]
c. As the polishing liquid, a mixed hypochlorous acid aqueous solution obtained by mixing a hypochlorous acid aqueous solution having a chemical polishing action and a fine-diameter silica having a mechanical polishing action was used.
[0041]
d.
As the polishing
[0042]
e. Double-
The material of the double-side
[0043]
[Example 1]
After performing double-side polishing of a φ100 mm wafer, double-side polishing of a φ150 mm wafer was performed. Specifically, it is as follows.
[0044]
Double-side polishing was performed using a double-side polishing machine with a surface plate diameter of φ1161 mm. Non-woven cloth
[0045]
First, a
[0046]
Next, the
[0047]
Subsequently, after applying brush dressing for 10 minutes, five φ150 mm wafer carriers similar to those shown in FIG. 3B in which four φ153 mm holes 3 are provided are set, and 20 φ150 mm diameter GaAs wafers are set. 4 was inserted into each
[0048]
The polished GaAs wafers of two sizes were evaluated for TTV (Total Thickness Value) and Taper with a flatness measuring device (Supersort manufactured by Tropel). As a comparative example, two types of GaAs wafers polished on both sides with a conventional carrier were evaluated in the same manner. The results are shown in Table 1.
[0049]
As a result, it was found that the quality of a φ100 mm diameter wafer polished on both sides with the double-side polishing wafer carrier according to the present invention shown in FIG.
[0050]
Further, the quality of a φ150 mm diameter wafer that has been double-side polished with a double-side polishing wafer carrier for φ100 mm diameter wafers according to the present invention shown in FIG. 2 and then double-side polished using the same φ150 mm wafer carrier as shown in FIG. As shown in FIGS. 3 (a) and 3 (b), the flatness was dramatically improved as compared with the case where both sides were polished with a conventional carrier alone.
[0051]
[Table 1]
[0052]
[Modified Example]
Even in double-sided wrapping using glass or ceramic for the upper and lower surface plates, the same carrier can be used to suppress local wear of the glass surface plate, to increase the life of the surface plate and to improve the flatness of the wafer after lapping. It was confirmed that it was possible.
[0053]
【The invention's effect】
As described above, according to the present invention, the following excellent effects can be obtained.
[0054]
(1) According to the invention described in
[0055]
(2) According to the invention described in
[0057]
As described above, by performing double-side polishing using a wafer carrier for double-side polishing that is unique to the semiconductor wafer polishing machine of the present invention, it is possible to suppress deterioration of wafer flatness when changing the wafer size and extend the life of the polishing cloth. As a result, the quality, yield and productivity of the wafer polished on both sides can be improved, which is extremely useful industrially.
[Brief description of the drawings]
FIG. 1 shows an embodiment of a semiconductor wafer polishing machine according to the present invention, in which (a) is a schematic side view thereof, (b) is a plan view, and (c) is a side sectional view.
FIG. 2 is a plan view of a double-side polishing wafer carrier for a φ100 mm diameter wafer used in the polishing machine of the present invention, which passes the same track on a conventional φ150 mm diameter wafer carrier and a polishing cloth.
FIG. 3 is a plan view of a conventional double-side polishing wafer carrier for a φ100 mm diameter wafer and a φ150 mm diameter wafer.
FIG. 4 is a schematic diagram for explaining problems of a conventional semiconductor wafer polishing machine.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
第1のウェハキャリアには、互いに等しい内径を持つ第1のウェハ保持用ホールが複数個形成され、第1のウェハキャリアの中心に対して等距離で配列され、
第2のウェハキャリアには、第1のウェハ保持用ホールより小さく、かつ互いに等しい内径を持つ第2のウェハ保持用ホールが複数個形成され、第2のウェハ保持用ホールはそれぞれ個数が等しい複数のグループに分けられて複数の同心円上に配置され、
第2のウェハキャリアの中心から最も近い位置に配列されたグループのウェハ保持用ホールの内側から、第2のウェハキャリアの中心から最も遠い位置に配列されたグループのウェハ保持用ホールの外側までの距離が、第1のウェハ保持用ホールの内径に等しいことを特徴とする半導体ウェハ研磨機。A plurality of double-side polishing wafer carriers holding a plurality of semiconductor wafers to be double-side polished are sandwiched between upper and lower surface plates having polishing cloths attached to opposite surfaces, and the wafer carriers are self-adjusted. By rotating the upper and lower surface plates with each other while revolving, both sides of the semiconductor wafer are configured to be mirror-polished, and the first and second wafer carriers having different diameters of the wafer holding holes are exchanged appropriately. By the semiconductor wafer polishing machine configured to be able to perform double-side polishing of multiple types of semiconductor wafers with different diameters,
The first wafer carrier, the first wafer holding holes are formed in plural, are arranged equidistantly with respect to the center of the first wafer carrier of equal inner diameter to each other,
The second wafer carrier is formed with a plurality of second wafer holding holes which are smaller than the first wafer holding holes and have the same inner diameter, and each of the second wafer holding holes has a plurality of equal numbers. Divided into groups and placed on multiple concentric circles,
From the inside of the group of wafer holding holes arranged closest to the center of the second wafer carrier to the outside of the group of wafer holding holes arranged farthest from the center of the second wafer carrier A semiconductor wafer polishing machine , wherein the distance is equal to the inner diameter of the first wafer holding hole .
第2のウェハキャリアを自転させた時、ウェハ保持用ホールが描く軌道が、隣り合うグループのウェハ保持用ホールが描く軌道の少なくとも一部と重なり合うように配列されていることを特徴とする半導体ウェハ研磨機。In the semiconductor wafer polisher according to claim 1,
When allowed to rotate the second wafer carrier, a semiconductor wafer, wherein a trajectory drawn by the wafer holding hole, are arranged so as to overlap with at least a portion of the track in which the wafer holding holes adjacent groups draw Polishing machine.
ウェハ保持用ホール内径は保持する半導体ウェハ外径より大きく、ホール内径と半導体ウェハ外径の間隔は0.5〜5mmであることを特徴とする半導体ウェハ研磨機。 In the semiconductor wafer polisher according to claim 1,
1. A semiconductor wafer polishing machine, wherein an inner diameter of a wafer holding hole is larger than an outer diameter of a semiconductor wafer to be held, and an interval between the inner diameter of the hole and the outer diameter of the semiconductor wafer is 0.5 to 5 mm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118074A JP4241164B2 (en) | 2003-04-23 | 2003-04-23 | Semiconductor wafer polishing machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118074A JP4241164B2 (en) | 2003-04-23 | 2003-04-23 | Semiconductor wafer polishing machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004327577A JP2004327577A (en) | 2004-11-18 |
JP4241164B2 true JP4241164B2 (en) | 2009-03-18 |
Family
ID=33497724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003118074A Expired - Fee Related JP4241164B2 (en) | 2003-04-23 | 2003-04-23 | Semiconductor wafer polishing machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4241164B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106061679A (en) * | 2014-03-14 | 2016-10-26 | 信越半导体株式会社 | Method for manufacturing double-sided polishing device carrier, double-sided polishing device carrier, and double-sided polishing method |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100506490C (en) * | 2005-06-17 | 2009-07-01 | 茂德科技股份有限公司 | Abrasive paper, chemical mechanical grinding device and chemical grinding process |
JP2015009293A (en) * | 2013-06-27 | 2015-01-19 | 旭硝子株式会社 | Dress-processing method |
CN107498453A (en) * | 2017-10-25 | 2017-12-22 | 德清凯晶光电科技有限公司 | A kind of twin grinder for cylinder chip |
JP6885492B1 (en) * | 2020-05-13 | 2021-06-16 | 信越半導体株式会社 | Double-sided polishing method |
-
2003
- 2003-04-23 JP JP2003118074A patent/JP4241164B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106061679A (en) * | 2014-03-14 | 2016-10-26 | 信越半导体株式会社 | Method for manufacturing double-sided polishing device carrier, double-sided polishing device carrier, and double-sided polishing method |
CN106061679B (en) * | 2014-03-14 | 2017-07-21 | 信越半导体株式会社 | The manufacture method and double-side polishing apparatus carrier of double-side polishing apparatus carrier and double-side grinding method |
Also Published As
Publication number | Publication date |
---|---|
JP2004327577A (en) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6273806B1 (en) | Polishing pad having a grooved pattern for use in a chemical mechanical polishing apparatus | |
US6645061B1 (en) | Polishing pad having a grooved pattern for use in chemical mechanical polishing | |
TWI558506B (en) | Method for dressing polishing pads | |
TW201351494A (en) | Method for polishing both surfaces of wafer | |
JPH02269553A (en) | Polishing method and device thereof | |
JP2003300149A (en) | Grinding pad, grinding device, and grinding method | |
JP2013258227A (en) | Semiconductor wafer manufacturing method | |
JP2525892B2 (en) | Polishing method and polishing apparatus | |
JP2002217149A (en) | Wafer polishing apparatus and method | |
JP4241164B2 (en) | Semiconductor wafer polishing machine | |
JP2006303136A (en) | Double-side polishing apparatus and carrier therefor and double-side polishing method | |
JP3821947B2 (en) | Wafer polishing apparatus and wafer polishing method | |
JPH09254021A (en) | Highly flat grinding method and highly flat grinding device | |
JP4781654B2 (en) | Polishing cloth and wafer polishing equipment | |
KR100886603B1 (en) | Apparatus for polishing wafer and process for polishing wafer | |
JP5287982B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP4982037B2 (en) | Dressing plate for polishing cloth, dressing method for polishing cloth, and polishing method for workpiece | |
JP3587505B2 (en) | Polishing carrier | |
JPH11226861A (en) | Abrasive cloth and surface polishing device | |
JP4449905B2 (en) | Polishing cloth, polishing cloth processing method, and substrate manufacturing method using the same | |
JP2005238413A (en) | Rotary lapping plate for lapping machine | |
KR101443459B1 (en) | Niddle dresser and wafer double side poliching apparatus with it | |
KR20050064242A (en) | A device and method for polishing-pad seasoning of a double-side polisher for wafer | |
JP2018176393A (en) | Both surface polishing method and both surface polishing device for wafer | |
JPH09193002A (en) | Surface plate correction carrier for wafer lapping machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |