JP4239657B2 - Electronics - Google Patents
Electronics Download PDFInfo
- Publication number
- JP4239657B2 JP4239657B2 JP2003111126A JP2003111126A JP4239657B2 JP 4239657 B2 JP4239657 B2 JP 4239657B2 JP 2003111126 A JP2003111126 A JP 2003111126A JP 2003111126 A JP2003111126 A JP 2003111126A JP 4239657 B2 JP4239657 B2 JP 4239657B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- electronic device
- data
- unit
- recording unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000007726 management method Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、書き込み可能な不揮発性メモリにプログラムを格納する必要がある電子機器のコストダウンに関し、特に安価な書き込み可能な不揮発性メモリであるNANDフラッシュを電子機器に導入しコストダウン実現に関するものである。
【0002】
【従来の技術】
不揮発性半導体メモリによる電子機器のコストダウンの従来例として、データを書き換えることがないデータに対して読み出しのみ可能な不揮発メモリの一種であるマスクROMに格納し、また書き換えが起こり得るデータに対しては書き込み可能な不揮発性メモリに格納するものがある(特許文献1参照。)。
【0003】
図5に上記従来の電子機器の構成を示すブロック図を示す。
【0004】
図5において、51はシステムバス、52はバスインターフェースコントローラ、53はデータコントローラ、54はフラッシュメモリ、55はマスクROM、56はデータ格納領域である。
【0005】
以下、図5を用いて従来例について説明する。
【0006】
データ格納領域56は、フラッシュメモリ54と安価なマスクROM55とを有する。ここでデータのうち、書き換えることがないデータを安価なマスクROM55に格納し、フラッシュメモリ54は書き換えが起こり得るデータを格納する。
【0007】
これにより、データによるメモリの使い分けを実現し、従来高価なフラッシュメモリメモリだけにデータを格納していた記録媒体のコストを低減し、電子機器のコストを低減している。
【0008】
【特許文献1】
特開平06−168599号公報
【0009】
【発明が解決しようとする課題】
デジタル放送受信機などの電子機器では、機器プログラムをダウンロードにより書き換える可能性があり、書き換えることがないデータが少なくマスクROM化によるコスト低減が困難である。従って従来例によるコスト低減効果が少ないと言う問題がある。
【0010】
またデジタル放送受信機では、アプリケーション及び機器制御プログラムの容量が増大する傾向にあり、さらに番組表データも書き換え可能な不揮発性メモリに格納する必要があり、書き換え可能な不揮発性メモリの必要容量も膨大となりコスト低減はさらに大きな課題となっている。
【0011】
この課題に対して近年、安価で大容量な書き込み可能な不揮発性メモリNANDフラッシュメモリがデータ蓄積用としてスマートカードなどのメモリカードなどに使用されているので、NANDフラッシュメモリをデジタル放送受信機の不揮発性メモリとして採用することが考えられる。
【0012】
しかしNANDフラッシュメモリは、読み出し時にエラーが発生する可能性があり、1bitエラーの場合はエラー訂正が可能であるが、2bit以上のエラーは修正できないと言う課題がある。したがって、NANDフラッシュメモリではプログラムデータで2bit以上のエラーが発生する可能性があり、2bit以上のエラーが発生すればプログラムが実行不可となり、NANDフラッシュメモリはプログラム格納用としては使用できないという課題がある(参考文献:CQ出版社 TECHI インターフェース増刊 PCカード/メモリカードの徹底研究 P.200『第7章 スマートメディアの概要(助川博 氏/前迫勇人
氏)』)。
【0013】
【課題を解決するための手段】
前記の問題を解決するために本発明では、第1の発明として、安価で大規模な書き換え可能なNANDフラッシュメモリ1個に電子機器のプログラムデータと管理データとアプリケーションデータを格納し、これらのデータを主記憶メモリに転送した後、エラー訂正不可なデータがなければプログラムを実行し、エラー訂正不可なデータがあれば、管理データ(メモリ使用情報、メモリ分割情報、メモリ不良領域情報、電子機器操作環境/設定など)場合は予め管理データのバックアップを用意しておき、エラー訂正可能な管理データをバックアップのなかから選択することでエラー修復を行う。また機器プログラムにエラー訂正不可が発生した場合には予めプログラムを格納しておいたPCカードやCDROMなどの外部メモリより訂正不可エラー部分のプログラムデータを取り込み、エラーを修復した後にプログラムを実行する電子機器を提供する。
【0014】
第2の発明では、第1の発明に対しプログラムデータで訂正不可なデータがあれば、ネットワークで機器メーカのネットワークにアクセスし、当該機器プログラムの訂正不可エラーの部分に対応したプログラムデータを取り込み、エラーを修復した後にプログラムを実行する電子機器を提供する。
【0015】
【発明の実施の形態】
以下、本発明に係る電子機器の実施の形態について、図面に基づき詳細に説明する。
【0016】
(実施の形態1)
図1は本発明の実施の形態1に係る電子機器の構成を示すブロック図である。また図2は、実施の形態1に係る電子機器の説明図である。
【0017】
図1において1はシステムバス、2は外部インターフェース部、3はCPU、4はCPU用の主記憶メモリ、5はNANDフラッシュメモリ制御部、
6はマスクROM、7はNANDフラッシュメモリ、8は電子機器、9は外部メモリとのインターフェースバス、10は外部メモリである。
【0018】
以下、図1、図2を用いてデジタル放送受信機を例として説明する。
【0019】
NANDフラッシュ7には、デジタル放送受信機用プログラムデータとNANDフラッシュメモリや電子機器の管理データと番組表データなどのアプリケーションデータを格納する。
【0020】
図6は、NANDフラッシュメモリ管理情報の一例の説明図である。
【0021】
61はNANDフラッシュメモリ全空間、62は管理情報格納部、63はプログラムデータ格納部、64は番組情報格納部である。
【0022】
管理情報格納部62には、上記デジタル放送受信機の操作環境(リモコン設定など)といった使用者固有データの他に、NANDフラッシュメモリ7のメモリ使用情報(メモリ分割)や不良ブロック情報を格納するとともに、複数個バックアップデータを格納する。なお管理データは機器プログラムデータやアプリケーションデータに比べ、格納すべきデータ容量が小さいので、複数のバックアップデータを用意してもコストアップへの影響は小さい。
【0023】
またマスクROM6にはNANDフラッシュメモリ7から主記憶メモリ4にNANDフラッシュメモリ7に格納された各種データ転送を行うためのNANDフラッシュメモリ制御部5を制御するプログラムと、NANDフラッシュメモリ7のデータのエラー検出及び訂正を行うプログラムと、外部メモリ10とインターフェースするための外部インターフェース部2を制御するプログラムとを格納する。
【0024】
ここでデジタル放送受信機を起動(S1)すると、CPU3はマスクROM6に格納されたプログラムを起動し(S2)、NANDフラッシュメモリ7からの各種データを主記憶メモリ4に転送する(S3)。
【0025】
この転送において、NANDフラッシュメモリ制御部5では、NANDフラッシュメモリ7から読み出されたデータのエラー検出(S4、S5)を行い、エラーなし(訂正不要)、1bitエラー(訂正可能)、2bit以上エラー(訂正不可)かをCPUに知らせるとともに、1bitエラーの場合にはCPUで誤り訂正を行うためにエラーの箇所をCPUに知らせる。CPUではこれらの情報に基づき、エラーがない場合には、NANDフラッシュから転送された管理データ、プログラム、アプリケーションデータでプログラムを実行する。
【0026】
またエラー訂正可能である場合には、エラー箇所のデータを反転することでエラー訂正(S6)を行い、その後プラグラムを実行する。
【0027】
ここでNANDフラッシュメモリ制御部5では、NANDフラッシュメモリ7から読み出す際に、CPUではNANDフラッシュメモリ管理情報に基づき行うので、現在転送しているデータが、デジタル放送受信機用プログラムデータか番組表データなどのアプリケーションデータかがわかるとともに、それぞれのデータのアドレスも知ることが可能であるので上記誤り訂正が可能となる。
【0028】
次にエラー訂正不可なエラーが発生した場合について説明する。
【0029】
NANDフラッシュメモリ7に格納されている管理データからまず主記憶メモリ4に対して転送を開始するが、管理データでエラー訂正不可が発生した場合(S9)には、NANDフラッシュメモリ7の複数の管理データバックアップデータのなかからエラー訂正可能なデータを選択し管理データとして使用する(S10)。なお管理データはプログラムデータやアプリケーションデータに比べ格納容量が小さいので本発明の構成でもコストアップは少ない。
【0030】
管理データが問題なく取得できると、次は機器プログラムデータを転送する。
【0031】
この際エラー訂正不可が発生した場合には、デジタル放送受信機8の操作人に対して、エラーメッセージを音声やグラフィックスで提示する(S11)。例えば“システムにトラブルが発生しました、デジタル放送受信機8メーカから提供されている外部メモリ10を挿入してください”などである。
【0032】
このメッセージで、デジタル放送受信機8の操作人はデジタル放送受信機8メーカから提供されている外部メモリ10をデジタル放送受信機8に挿入する。
【0033】
CPU3では、修正できないエラーが発生しているプログラムの場所(アドレス)をNANDフラッシュメモリ制御部7より入手し、この部分のプログラムを外部メモリ10よりロードする(S12、13)。外部メモリ10よりロードが終了することで、訂正不可なエラーが修復できるので、修復終了メッセージを音声やグラフィックスで提示する(S14)。例えば“システムにトラブルが修復しました。ご迷惑をおかけしました。デジタル放送受信機8メーカから提供されている外部メモリ10を抜いても結構です”などである。
【0034】
以上で、プログラムが完全に修復できたので、主記憶メモリよりプログラムを実行可能である(S7)。プログラム実行後には、NANDフラッシュメモリ7のエラー箇所のデータを更新(S8)することで、次回電源ONした場合のエラー発生頻度を大幅に抑圧することができる。
【0035】
なおアプリケーションデータにエラー訂正不可のエラーが発生した場合には、エラー修正をおこなわずプログラムを実行し、プログラムが正常に動作してからアプリケーションデータを更新または再設定する。例えばデジタル放送受信では番組データがエラー訂正不能になった場合は、オンエアーから再度データを取得した後、NANDフラッシュメモリ7のエラー箇所のデータを更新する。
【0036】
これによりバックアップが必要なのは管理データのみであるのでNANDフラッシュメモリの容量を削減でき、コストダウンを行うことができる。
【0037】
また実施の形態1のエラー修復手法では、プログラムデータに更新があった場合に、最新のプログラムに更新できないという課題があるが、デジタル放送受信機の場合にはエラー修復後の次のデジタル放送システムでのプログラムデータダウンロードで最新のプログラムに更新可能である。またパソコンなどで機器メーカにアクセスし最新のプログラムデータを入手することで、デジタル放送システムでのプログラムデータダウンロードを待つことなく最新のプログラムに更新可能である。
【0038】
さらにエラー訂正不可なエラーが発生した場合に、エラーの発生内容をNANDフラッシュメモリ7の管理データブロックに格納することで、エラー修復中に処理が中断しても、次回に電子機器を軌道する際に再度エラー修復を行うことが
可能である。
【0039】
尚、外部メモリ10はPCカードまたは光ディスクを含む。
【0040】
(実施の形態2)
図3は本発明の下記の実施の形態2に係る電子機器の構成を示すブロック図である。また図4は、実施の形態2に係る電子機器の説明図である。
【0041】
図2において21はシステムバス、22は外部インターフェース部、23はCPU、24はCPU用の主記憶メモリ、25はNANDフラッシュメモリ制御部、
26はマスクROM、27はNANDフラッシュメモリ、28は電子機器、29は公衆回線/ISDN網、30はデジタル放送受信機製造メーカである。
【0042】
以下、図3、図4を用いてデジタル放送受信機を例として説明する。
【0043】
NANDフラッシュ27には、デジタル放送受信機用プログラムデータとNANDフラッシュメモリや電子機器の管理データと番組表データなどのアプリケーションデータを格納する(図6参照)。またマスクROM26にはNANDフラッシュメモリ27から主記憶メモリ24にNANDフラッシュメモリ27に格納された各種データ転送を行うためのNANDフラッシュメモリ制御部25を制御するプログラムと、NANDフラッシュメモリ27のデータのエラー検出及び訂正を行うプログラムと、デジタル放送受信機製造メーカ30と公衆回線、ISDN網またはLANを含むネットワーク経由にアクセスするための外部インターフェース部22を制御するプログラムとを格納する。
【0044】
ここでデジタル放送受信機を起動(S21)すると、CPU23はマスクROM26に格納されたプログラムを起動し(S22)、NANDフラッシュメモリ27からの各種データを主記憶メモリ24に転送する(S23)。
【0045】
CPUではこれらの情報に基づき、エラーがない場合には、NANDフラッシュから転送された管理データ、プログラム、アプリケーションデータでプログラムを実行する。
【0046】
またエラー訂正可能である場合には、エラー箇所のデータを反転することでエラー訂正(S26)を行い、その後プラグラムを実行する。
【0047】
ここでNANDフラッシュメモリ制御部25では、NANDフラッシュメモリ27から読み出す際に、CPUではNANDフラッシュメモリ管理情報に基づき行うので、現在転送しているデータが、デジタル放送受信機用プログラムデータか番組表データなどのアプリケーションデータかがわかるとともに、それぞれのデータのアドレスも知ることが可能であるので上記誤り訂正が可能となる。
【0048】
次にエラー訂正不可なエラーが発生した場合について説明する。
【0049】
NANDフラッシュメモリ27に格納されている管理データからまず主記憶メモリ24に対して転送を開始するが、管理データでエラー訂正不可が発生した場合(S29)には、NANDフラッシュメモリ27の複数の管理データバックアップデータのなかからエラー訂正可能なデータを選択し管理データとして使用する(S30)。なお管理データはプログラムデータやアプリケーションデータに比べ格納容量が小さいので本発明の構成でもコストアップは少ない。
【0050】
管理データが問題なく取得できると、次は機器プログラムデータを転送する。
【0051】
ここでプログラムデータが2bit以上エラー(訂正不可)の場合には、デジタル放送受信機28の操作人に対して、エラーメッセージを音声やグラフィックスで提示する(S31)。例えば“システムにトラブルが発生しました、デジタル放送受信機メーカにアクセスしていますので、しばらくお待ちください”などである。
【0052】
CPU23では、修正できないエラーが発生しているプログラムの場所(アドレス)をNANDフラッシュメモリ制御部27より入手し、この部分のプログラムをデジタル放送受信機製造メーカ30よりロードする(S32、33)。デジタル放送受信機製造メーカ30よりロードが終了することで、訂正不可なエラーが修復できるので、修復終了メッセージを音声やグラフィックスで提示する(S34)。例えば“システムにトラブルが修復しました。ご迷惑をおかけしました”などである。
【0053】
以上で、プログラムが完全に修復できたので、主記憶メモリよりプログラムを実行可能である(S27)。プログラム実行後には、NANDフラッシュメモリ27のエラー箇所のデータを更新(S28)することで、次回電源ONした場合のエラー発生頻度を大幅に抑圧することができる。
【0054】
なおプログラム以外のデータ、例えばデジタル放送受信機の番組情報データがエラー訂正不能になった場合は、致命的な問題にはならないので、オンエアーから再度番組情報データを取得した後、NANDフラッシュメモリ7のエラー箇所のデータを更新する。これによりバックアップが必要なのは管理データのみであるのでNANDフラッシュメモリの容量を削減でき、コストダウンを行うことができる。
【0055】
さらにエラー訂正不可なエラーが発生した場合に、エラーの発生内容をNANDフラッシュメモリ27の管理データブロックに格納することで、エラー修復中に処理が中断しても、次回に電子機器を軌道する際に再度エラー修復を行うことが可能である。
【0056】
本実施の形態2では、ネットワーク経由で最新のプログラムに更新可能であるので、本実施の形態1のようにデジタル放送システムでのプログラムデータダウンロードを待つこともなく、またパソコンなども必要とせず最新のプログラムに更新可能である。
【0057】
また本発明では、管理データに関して、格納すべきデータ容量が小さいので複数のバックアップを格納してもコストアップに大きな影響がないと考え管理データをバックアップする。しかし万一コストアップに影響がでる場合には、第1の発明での外部メモリにバックアップする方法、第2の発明のネットワークを介しバックアップする方法にも対応可能である。
【0058】
【発明の効果】
本発明に係る電子機器によれば、安価で大規模な書き換え可能なNANDフラッシュメモリをプログラム格納用のメモリとして使用可能とした。さらにバックアップすべきデータを最少化し、NANDフラッシュメモリ1個に電子機器のプログラムデータと管理データとアプリケーションデータを格納できるので、電子機器、特にデジタル放送受信機のコストダウンに有効である。
【図面の簡単な説明】
【図1】本発明の実施の形態1における電子機器の構成を示すブロック図
【図2】本発明の実施の形態1における電子機器の動作説明図
【図3】本発明の実施の形態2における電子機器の構成を示すブロック図
【図4】本発明の実施の形態2における電子機器の動作説明図
【図5】従来の電子機器の構成を示すブロック図
【図6】NANDフラッシュメモリの領域分割の一例を示す図
【符号の説明】
1 システムバス
2 外部インターフェース制御部
3 CPU
4 主記憶メモリ
5 NANDフラッシュメモリ制御部
6 マスクROM
7 NANDフラッシュメモリ
8 電子機器
9 外部メモリインターフェースバス
10 外部メモリ
21 システムバス
22 外部インターフェース制御部
23 CPU
24 主記憶メモリ
25 NANDフラッシュメモリ制御部
26 マスクROM
27 NANDフラッシュメモリ
28 電子機器
29 公衆回線/ISDN網
30 デジタル放送受信機製造メーカ
51 システムバス
52 バスインターフェースコントローラ
53 データコントローラ
54 フラッシュメモリ
55 マスクROM
56 格納領域
61 NANDフラッシュメモリ全空間
62 管理データ格納部
63 プログラムデータ格納部
64 番組情報格納部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a cost reduction of an electronic device that needs to store a program in a writable non-volatile memory, and particularly relates to the realization of a cost reduction by introducing a NAND flash, which is an inexpensive writable non-volatile memory, into the electronic device. is there.
[0002]
[Prior art]
As a conventional example of reducing the cost of electronic equipment using a nonvolatile semiconductor memory, data that cannot be rewritten is stored in a mask ROM that is a type of nonvolatile memory that can only be read, and data that can be rewritten Is stored in a writable nonvolatile memory (see Patent Document 1).
[0003]
FIG. 5 is a block diagram showing the configuration of the conventional electronic device.
[0004]
In FIG. 5, 51 is a system bus, 52 is a bus interface controller, 53 is a data controller, 54 is a flash memory, 55 is a mask ROM, and 56 is a data storage area.
[0005]
Hereinafter, a conventional example will be described with reference to FIG.
[0006]
The
[0007]
This realizes proper use of memory depending on data, reduces the cost of a recording medium that conventionally stores data only in an expensive flash memory memory, and reduces the cost of electronic equipment.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 06-168599 [0009]
[Problems to be solved by the invention]
In an electronic device such as a digital broadcast receiver, there is a possibility that the device program is rewritten by downloading, and there is little data that cannot be rewritten, and it is difficult to reduce the cost by using a mask ROM. Therefore, there is a problem that the cost reduction effect of the conventional example is small.
[0010]
In digital broadcast receivers, the capacity of applications and device control programs tends to increase, and it is also necessary to store program guide data in a rewritable nonvolatile memory, and the required capacity of a rewritable nonvolatile memory is enormous. Therefore, cost reduction is an even greater challenge.
[0011]
In recent years, NAND flash memory has been used in memory cards such as smart cards for storing data, so that NAND flash memory can be used as a nonvolatile memory for digital broadcast receivers. It can be considered to be used as a memory.
[0012]
However, the NAND flash memory has a possibility that an error may occur at the time of reading, and an error correction is possible in the case of a 1-bit error, but there is a problem that an error of 2 bits or more cannot be corrected. Therefore, in the NAND flash memory, there is a possibility that an error of 2 bits or more occurs in the program data. If an error of 2 bits or more occurs, the program cannot be executed, and the NAND flash memory cannot be used for storing programs. (Reference: CQ publisher TECHI interface special issue PC card / memory card thorough research P.200 “
[0013]
[Means for Solving the Problems]
In order to solve the above problem, in the present invention, as a first invention, program data, management data, and application data of an electronic device are stored in one inexpensive and large-scale rewritable NAND flash memory, and these data are stored. If there is no data that cannot be corrected, the program is executed. If there is data that cannot be corrected, management data (memory usage information, memory division information, memory failure area information, electronic device operation) In the case of (environment / setting, etc.), a backup of management data is prepared in advance, and error correction is performed by selecting management data capable of error correction from the backup. In the case where error correction is impossible in the device program, electronic data for fetching the program data of the uncorrectable error part from an external memory such as a PC card or a CD ROM that stores the program in advance and executing the program after correcting the error Provide equipment.
[0014]
In the second invention, if there is uncorrectable data in the program data in the first invention, the network of the device manufacturer is accessed via the network, and the program data corresponding to the uncorrectable error portion of the device program is fetched. An electronic device that executes a program after correcting an error is provided.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an electronic device according to the present invention will be described in detail below with reference to the drawings.
[0016]
(Embodiment 1)
FIG. 1 is a block diagram showing a configuration of an electronic apparatus according to
[0017]
In FIG. 1, 1 is a system bus, 2 is an external interface unit, 3 is a CPU, 4 is a main memory for the CPU, 5 is a NAND flash memory control unit,
6 is a mask ROM, 7 is a NAND flash memory, 8 is an electronic device, 9 is an interface bus with an external memory, and 10 is an external memory.
[0018]
Hereinafter, a digital broadcast receiver will be described as an example with reference to FIGS.
[0019]
The NAND
[0020]
FIG. 6 is an explanatory diagram of an example of NAND flash memory management information.
[0021]
[0022]
The management
[0023]
Further, the
[0024]
When the digital broadcast receiver is activated (S1), the
[0025]
In this transfer, the NAND flash
[0026]
If error correction is possible, error correction (S6) is performed by inverting the data at the error location, and then the program is executed.
[0027]
Here, in the NAND flash
[0028]
Next, a case where an error that cannot be corrected occurs will be described.
[0029]
Transfer from the management data stored in the
[0030]
If the management data can be acquired without any problems, the device program data is transferred next.
[0031]
At this time, if error correction is impossible, an error message is presented by voice or graphics to the operator of the digital broadcast receiver 8 (S11). For example, “There is a problem in the system, please insert the
[0032]
With this message, the operator of the
[0033]
The
[0034]
Since the program has been completely repaired, the program can be executed from the main memory (S7). After the execution of the program, the error occurrence frequency when the power is turned on next time can be greatly suppressed by updating the data of the error location in the NAND flash memory 7 (S8).
[0035]
When an error that cannot be corrected occurs in the application data, the program is executed without correcting the error, and the application data is updated or reset after the program operates normally. For example, when the program data becomes uncorrectable during digital broadcast reception, the data at the error location in the
[0036]
As a result, since only management data needs to be backed up, the capacity of the NAND flash memory can be reduced and the cost can be reduced.
[0037]
Further, in the error repair method of the first embodiment, there is a problem that when the program data is updated, it cannot be updated to the latest program. However, in the case of a digital broadcast receiver, the next digital broadcast system after the error is repaired It is possible to update to the latest program by downloading the program data. In addition, by accessing the equipment manufacturer with a personal computer or the like and obtaining the latest program data, it is possible to update to the latest program without waiting for the program data to be downloaded in the digital broadcasting system.
[0038]
Further, when an error that cannot be corrected occurs, the error occurrence content is stored in the management data block of the
[0039]
The
[0040]
(Embodiment 2)
FIG. 3 is a block diagram showing a configuration of an electronic apparatus according to the second embodiment of the present invention. FIG. 4 is an explanatory diagram of the electronic apparatus according to the second embodiment.
[0041]
In FIG. 2, 21 is a system bus, 22 is an external interface unit, 23 is a CPU, 24 is a main memory for the CPU, 25 is a NAND flash memory control unit,
26 is a mask ROM, 27 is a NAND flash memory, 28 is an electronic device, 29 is a public line / ISDN network, and 30 is a manufacturer of a digital broadcast receiver.
[0042]
Hereinafter, a digital broadcast receiver will be described as an example with reference to FIGS.
[0043]
The
[0044]
When the digital broadcast receiver is activated (S21), the
[0045]
Based on this information, if there is no error, the CPU executes the program with the management data, program, and application data transferred from the NAND flash.
[0046]
If error correction is possible, error correction (S26) is performed by inverting the data at the error location, and then the program is executed.
[0047]
Here, in the NAND flash
[0048]
Next, a case where an error that cannot be corrected occurs will be described.
[0049]
First, transfer from the management data stored in the
[0050]
If the management data can be acquired without any problems, the device program data is transferred next.
[0051]
If the program data has an error of 2 bits or more (cannot be corrected), an error message is presented by voice or graphics to the operator of the digital broadcast receiver 28 (S31). For example, “There is a problem with the system, and the digital broadcast receiver manufacturer is being accessed.
[0052]
The
[0053]
Since the program has been completely repaired, the program can be executed from the main memory (S27). After the program is executed, the error occurrence frequency when the power is turned on next time can be significantly suppressed by updating the data of the error location in the NAND flash memory 27 (S28).
[0054]
It should be noted that when data other than the program, for example, the program information data of the digital broadcast receiver becomes uncorrectable, it will not be a fatal problem. Therefore, after acquiring the program information data again from the on-air, the
[0055]
Further, when an error that cannot be corrected occurs, the error occurrence content is stored in the management data block of the
[0056]
In the second embodiment, since it can be updated to the latest program via the network, it is not necessary to wait for program data download in the digital broadcasting system as in the first embodiment, and the latest program is not required. It can be updated to other programs.
[0057]
Further, according to the present invention, since the data capacity to be stored is small with respect to the management data, the management data is backed up because it is considered that there is no significant effect on the cost increase even if a plurality of backups are stored. However, if the cost increase is affected, the method of backing up to the external memory in the first invention and the method of backing up via the network of the second invention can be handled.
[0058]
【The invention's effect】
According to the electronic apparatus of the present invention, an inexpensive and large-scale rewritable NAND flash memory can be used as a program storage memory. Further, since data to be backed up can be minimized and program data, management data, and application data of the electronic device can be stored in one NAND flash memory, it is effective in reducing the cost of the electronic device, particularly the digital broadcast receiver.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an electronic device according to a first embodiment of the present invention. FIG. 2 is an operation explanatory diagram of the electronic device according to a first embodiment of the present invention. FIG. 4 is a block diagram showing the operation of the electronic device according to the second embodiment of the present invention. FIG. 5 is a block diagram showing the configuration of the conventional electronic device. FIG. Figure showing an example [Explanation of symbols]
1
4
7
24
27
56
Claims (7)
前記第1の不揮発性記録部からの情報を転送して格納する主記憶部と、
前記電子機器に接続可能な外部メモリ又はネットワークへのインターフェースを制御する外部インターフェース制御部と、
前記第1の不揮発性記録部から前記主記憶部への情報の転送及び前記外部インターフェース制御部の制御を行うプログラムを格納する読出しのみ可能な第2の不揮発性記録部と、
前記第2の不揮発性記録部に格納された前記第1の不揮発性記録部から前記主記憶部への情報の転送するプログラムを実行後、前記電子機器の制御プログラムを実行するCPUと、
前記第1の不揮発性記録部で発生するエラーの検出及び訂正を行うメモリ制御部とを備え、
前記メモリ制御部において、前記第1の不揮発性記録部においてエラー訂正が不可能で且つエラーの検出が前記制御プログラム又は前記管理データであることを検出した場合には、前記第2の不揮発性記録部に格納された前記外部インターフェース制御部の制御を行うプログラムに基づいて、前記外部インターフェース制御部により、制御プログラム又は管理データを取得し、前記第1の不揮発性記録部に格納することを特徴とする電子機器。A readable and writable first non-volatile recording unit that stores at least a control program for controlling an electronic device and management data;
A main storage unit for transferring and storing information from the first non-volatile recording unit;
An external interface control unit for controlling an interface to an external memory or network connectable to the electronic device;
A second non-volatile recording unit capable of reading only, storing a program for transferring information from the first non-volatile recording unit to the main storage unit and controlling the external interface control unit;
A CPU that executes a program for transferring information from the first nonvolatile recording unit stored in the second nonvolatile recording unit to the main storage unit, and then executes a control program for the electronic device;
A memory control unit that detects and corrects errors that occur in the first non-volatile recording unit,
When the memory control unit detects that the error correction is impossible in the first nonvolatile recording unit and the error detection is the control program or the management data, the second nonvolatile recording unit A control program or management data is acquired by the external interface control unit based on a program for controlling the external interface control unit stored in the unit, and stored in the first nonvolatile recording unit. Electronic equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111126A JP4239657B2 (en) | 2003-04-16 | 2003-04-16 | Electronics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111126A JP4239657B2 (en) | 2003-04-16 | 2003-04-16 | Electronics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004318465A JP2004318465A (en) | 2004-11-11 |
JP4239657B2 true JP4239657B2 (en) | 2009-03-18 |
Family
ID=33471766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003111126A Expired - Fee Related JP4239657B2 (en) | 2003-04-16 | 2003-04-16 | Electronics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239657B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5398551B2 (en) | 2008-02-08 | 2014-01-29 | 富士通株式会社 | Backup method, controller, and disk array system |
JP5330428B2 (en) * | 2011-02-21 | 2013-10-30 | 株式会社東芝 | Data storage device and error detection and correction method |
JP2012252557A (en) * | 2011-06-03 | 2012-12-20 | Mega Chips Corp | Memory controller |
-
2003
- 2003-04-16 JP JP2003111126A patent/JP4239657B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004318465A (en) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7412575B2 (en) | Data management technique for improving data reliability | |
US7849382B2 (en) | Memory control circuit, nonvolatile storage apparatus, and memory control method | |
TWI386847B (en) | Method of safe and recoverable firmware update and device using the same | |
US20110004871A1 (en) | Embedded electronic device and firmware updating method thereof | |
US20050097542A1 (en) | Firmware update method and system | |
US7197613B2 (en) | Nonvolatile memory | |
US7424648B2 (en) | Nonvolatile memory system, nonvolatile memory device, data read method, and data read program | |
US8812910B2 (en) | Pilot process method for system boot and associated apparatus | |
US20070055969A1 (en) | System and method for updating firmware | |
JP4279902B2 (en) | Digital television broadcast receiving apparatus and digital television broadcast receiving program acquisition method | |
KR101513711B1 (en) | Method and System for Repairing Damaged Hard Disk File Systems | |
JP2000357095A (en) | Method and device for downloading software to embedded system | |
JP2007219883A (en) | Mobile terminal device and software update method | |
CN105260215A (en) | Method of updating vehicle-mounted automobile data recorder terminal by USB flash disk | |
RU2248627C2 (en) | Method and device for changing content of memory devices of control blocks | |
JP4239657B2 (en) | Electronics | |
US20080098388A1 (en) | Safe Flashing | |
CN113691845B (en) | Power-off protection method for digital set top box partition upgrade | |
JP4135413B2 (en) | MEMORY CHECK SYSTEM, MEMORY CHECK METHOD, SIGNAL PROCESSING DEVICE, SIGNAL PROCESSING DEVICE MEMORY CHECK METHOD, AND MEMORY CHECK PROGRAM | |
JP2010536112A (en) | Data storage method, apparatus and system for recovery of interrupted writes | |
JP2009129284A (en) | Content data recording apparatus and method | |
US7257030B2 (en) | Operating a storage component | |
US20030041282A1 (en) | Electronic apparatus and correction method | |
US9047231B2 (en) | Apparatus system and method for deterministically transferring data by rebooting to a data transfer kernel | |
EP4113288B1 (en) | Systems and method for bootup activation of firmware images |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |