[go: up one dir, main page]

JP4222975B2 - Thin film conductor and surface acoustic wave device using the same - Google Patents

Thin film conductor and surface acoustic wave device using the same Download PDF

Info

Publication number
JP4222975B2
JP4222975B2 JP2004196706A JP2004196706A JP4222975B2 JP 4222975 B2 JP4222975 B2 JP 4222975B2 JP 2004196706 A JP2004196706 A JP 2004196706A JP 2004196706 A JP2004196706 A JP 2004196706A JP 4222975 B2 JP4222975 B2 JP 4222975B2
Authority
JP
Japan
Prior art keywords
layer
acoustic wave
surface acoustic
conductive layer
electron diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004196706A
Other languages
Japanese (ja)
Other versions
JP2006019564A (en
Inventor
功一 吉岡
泰三 小林
悌二 高川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004196706A priority Critical patent/JP4222975B2/en
Publication of JP2006019564A publication Critical patent/JP2006019564A/en
Application granted granted Critical
Publication of JP4222975B2 publication Critical patent/JP4222975B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、基板上に形成された薄膜導体、並びに薄膜導体によって電極を形成した弾性表面波素子に関するものである。   The present invention relates to a thin film conductor formed on a substrate and a surface acoustic wave element in which an electrode is formed by the thin film conductor.

従来、携帯電話機等の通信機器においては、共振器フィルター、デュプレクサー等の回路素子として、弾性表面波素子が用いられている。例えば、図10に示す弾性表面波素子においては、圧電基板(51)の表面に、アルミニウム製の一対の簾状電極(52a)(52a)からなるインターディジタルトランスデューサ(52)が2箇所に併設されると共に、これらのインターディジタルトランスデューサ(52)(52)の両側には、格子状の電極からなる反射器(53)(53)が配備されている。インターディジタルトランスデューサ(52)(52)にはそれぞれ一対の入力パッド(54)(54)と一対の出力パッド(55)(55)が接続されている。   Conventionally, in communication devices such as mobile phones, surface acoustic wave elements are used as circuit elements such as resonator filters and duplexers. For example, in the surface acoustic wave element shown in FIG. 10, interdigital transducers (52) each made of a pair of aluminum-made saddle-shaped electrodes (52a) (52a) are provided at two locations on the surface of a piezoelectric substrate (51). At the same time, reflectors (53) and (53) made of grid-like electrodes are disposed on both sides of the interdigital transducers (52) and (52). A pair of input pads (54) and (54) and a pair of output pads (55) and (55) are connected to the interdigital transducers (52) and (52), respectively.

近年、通信機器の高周波化に伴い、弾性表面波素子の動作周波数も高周波化すると共に、高出力化が要求されている。動作周波数の高周波化のためには各電極(52a)の線幅を小さく形成する必要があり、例えば動作周波数がギガヘルツ帯の場合、電極(52a)の線幅は1μm未満となる。この様に小さな線幅の電極が形成されている弾性表面波素子に電圧を印加すると、圧電基板(51)の表面に生じる弾性表面波によって、電極(52a)に繰り返し応力が作用し、この応力が電極(52a)の材料に固有の臨界応力を越えると、ストレスマイグレーションが発生する。又、電極(52a)を流れる電子流の高密度化に伴って、エレクトロマイグレーションが発生する。その結果、電極(52a)には空隙(ボイド)や突起(ヒロック)が形成されて、耐電力性の劣化により電極(52a)が破壊し、電気的短絡や挿入損失の増大を招くことになる。   In recent years, with the increase in frequency of communication devices, the operating frequency of surface acoustic wave elements has been increased, and higher output has been required. In order to increase the operating frequency, it is necessary to reduce the line width of each electrode (52a). For example, when the operating frequency is a gigahertz band, the line width of the electrode (52a) is less than 1 μm. When a voltage is applied to the surface acoustic wave element having such a small line width electrode, a stress is repeatedly applied to the electrode (52a) by the surface acoustic wave generated on the surface of the piezoelectric substrate (51). If the stress exceeds the critical stress inherent to the material of the electrode (52a), stress migration occurs. In addition, electromigration occurs as the electron flow through the electrode (52a) increases in density. As a result, voids (voids) and protrusions (hillocks) are formed in the electrode (52a), and the electrode (52a) is destroyed due to deterioration of power durability, leading to an electrical short circuit and an increase in insertion loss. .

そこで、図8に示す如く圧電基板(1)上に形成された電極(12)が、Ti、V、Fe、Co、Ni等からなる第1層(9)と、Al或いはAl合金からなる第2層(10)の積層構造を有する弾性表面波素子が提案されている(特許文献1)。
又、図9に示す如く、電極(13)を構成する第1層(9)と第2層(10)の表面を覆って、TiN、ZrN、WN、SiO等からなる被覆層(11)を形成した弾性表面波素子が提案されている(特許文献2〜4)。
特開平5−90268号公報 特開2003−92371号公報 特開2001−217672号公報 特開平10−256862号公報 特開平7−162256号公報
Therefore, as shown in FIG. 8, the electrode (12) formed on the piezoelectric substrate (1) has a first layer (9) made of Ti, V, Fe, Co, Ni or the like and a first layer made of Al or an Al alloy. A surface acoustic wave element having a laminated structure of two layers (10) has been proposed (Patent Document 1).
Further, as shown in FIG. 9, a covering layer (11) made of TiN, ZrN, WN, SiO 2, etc., covering the surfaces of the first layer (9) and the second layer (10) constituting the electrode (13). A surface acoustic wave device having a structure is proposed (Patent Documents 2 to 4).
JP-A-5-90268 JP 2003-92371 A JP 2001-217672 A JP-A-10-256862 JP-A-7-162256

ところで、弾性表面波素子においては、近年の動作周波数の高周波化に伴って電極の膜厚が益々小さくなっている。例えば動作周波数が1GHzの場合、Al電極においては厚さが500nm未満となり、更に動作周波数が上がると、電極の厚さも更に小さなものとなる。この結果、電極の電気抵抗が増大して、例えばフィルターを構成した場合に挿入損失の増大を招く問題があった。
そこで本発明の目的は、弾性表面波素子の電極等を構成する薄膜導体において、薄膜導体の電気抵抗を低減させて、薄膜導体の薄膜化を図った場合の損失を減少させることである。
By the way, in the surface acoustic wave element, the film thickness of the electrode is becoming smaller and smaller with the recent increase in operating frequency. For example, when the operating frequency is 1 GHz, the thickness of the Al electrode is less than 500 nm, and when the operating frequency is further increased, the thickness of the electrode is further reduced. As a result, there has been a problem that the electrical resistance of the electrode is increased, leading to an increase in insertion loss when, for example, a filter is configured.
Therefore, an object of the present invention is to reduce the loss when the thin film conductor is made thin by reducing the electrical resistance of the thin film conductor in the thin film conductor constituting the electrode of the surface acoustic wave element.

本発明に係る薄膜導体は、導電層(2)の両面若しくは片面に、導電層(2)との界面にポテンシャル障壁を形成すべき電子拡散抑制層(3)が形成されていることを特徴とする。
又、本発明に係る弾性表面波素子は、圧電基板上にインターディジタルトランスデューサとなる電極を具えており、該電極が上記本発明の薄膜導体によって形成されている。
The thin film conductor according to the present invention is characterized in that an electron diffusion suppression layer (3) for forming a potential barrier at the interface with the conductive layer (2) is formed on both sides or one side of the conductive layer (2). To do.
The surface acoustic wave device according to the present invention includes an electrode serving as an interdigital transducer on a piezoelectric substrate, and the electrode is formed by the thin film conductor of the present invention.

上記本発明の薄膜導体においては、通電によって導電層(2)内を電子が移動する際、導電層(2)を構成する結晶の内部や結晶粒界などで電子は散乱を受けて拡散することになるが、この電子が導電層(2)の表層部に達すると、該表層部内では電子の流れが悪くなって、電気抵抗増大の一因となる。しかし、本発明の薄膜導体においては、導電層(2)と電子拡散抑制層(3)の界面に、ポテンシャル障壁が形成されているので、導電層(2)内を移動する電子は、電子拡散抑制層(3)との界面に向かって接近することが困難となり、殆どの電子が導電層(2)の中心部分をスムーズに流れることになる。この結果、多くの電子が導電層(2)の表層部へ流れ込んでいた従来の薄膜導体に比べて、電気抵抗が小さなものとなる。   In the thin film conductor of the present invention, when electrons move in the conductive layer (2) by energization, the electrons are scattered and diffused inside the crystal constituting the conductive layer (2) or at the grain boundary. However, when the electrons reach the surface layer portion of the conductive layer (2), the flow of electrons in the surface layer portion deteriorates, which contributes to an increase in electrical resistance. However, in the thin film conductor of the present invention, since a potential barrier is formed at the interface between the conductive layer (2) and the electron diffusion suppressing layer (3), electrons moving in the conductive layer (2) It becomes difficult to approach toward the interface with the suppression layer (3), and most electrons flow smoothly through the central portion of the conductive layer (2). As a result, the electrical resistance is smaller than that of the conventional thin film conductor in which many electrons flow into the surface layer portion of the conductive layer (2).

具体的構成において、電子拡散抑制層(3)は、p型若しくはn型の半導体、例えばSiから形成される。
導電層(2)を構成する金属と電子拡散抑制層(3)を構成する半導体とが接触すると、半導体の種類、並びに金属の仕事関数φmと半導体の仕事関数φsの大小関係に応じて、半導体がn型のときはφm>φsを満たす場合に、半導体がp型のときはφm<φsを満たす場合に、導電層(2)と電子拡散抑制層(3)の界面にはショットキー接合が形成され、これによって該界面にポテンシャル障壁が形成されることになる。
In a specific configuration, the electron diffusion suppression layer (3) is formed of a p-type or n-type semiconductor, for example, Si.
When the metal composing the conductive layer (2) and the semiconductor composing the electron diffusion suppression layer (3) come into contact, depending on the type of semiconductor and the magnitude relationship between the work function φm of the metal and the work function φs of the semiconductor, When n is n-type, φm> φs is satisfied, and when the semiconductor is p-type, φm <φs is satisfied, and a Schottky junction is formed at the interface between the conductive layer (2) and the electron diffusion suppression layer (3). This forms a potential barrier at the interface.

又、具体的構成において、基板(1)と導電層(2)の間には、配向制御層(5)が形成されている。
該具体的構成によれば、配向制御層(5)の形成によって導電層(2)の結晶構造が緻密なものとなって、導電層(2)の電気抵抗が更に小さなものとなる。
In a specific configuration, an orientation control layer (5) is formed between the substrate (1) and the conductive layer (2).
According to this specific configuration, the formation of the orientation control layer (5) makes the crystalline structure of the conductive layer (2) dense, further reducing the electrical resistance of the conductive layer (2).

本発明に係る薄膜導体及びこれを用いた弾性表面波素子によれば、薄膜導体(電極)の電気抵抗が従来よりも小さなものとなるので、薄膜導体(電極)の薄膜化を図った場合にも挿入損失の増大を軽減することが出来る。   According to the thin film conductor and the surface acoustic wave device using the thin film conductor according to the present invention, since the electric resistance of the thin film conductor (electrode) is smaller than that of the conventional case, the thin film conductor (electrode) is reduced in thickness. Also, the increase in insertion loss can be reduced.

以下、本発明を弾性表面波素子に実施した形態につき、図面に沿って具体的に説明する。
本発明に係る弾性表面波素子は、図1に示す如く、圧電基板(1)上に電極(6)を形成してなり、該電極(6)は、圧電基板(1)の表面に形成された金属製の導電層(2)と、該導電層(2)の表面に積層された半導体の電子拡散抑制層(3)とから構成される。
尚、電子拡散抑制層(3)は、圧電基板(1)と導電層(2)の間に形成してもよい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments in which the present invention is applied to a surface acoustic wave device will be specifically described below with reference to the drawings.
As shown in FIG. 1, the surface acoustic wave device according to the present invention has an electrode (6) formed on a piezoelectric substrate (1), and the electrode (6) is formed on the surface of the piezoelectric substrate (1). The metal conductive layer (2) and a semiconductor electron diffusion suppression layer (3) laminated on the surface of the conductive layer (2).
The electron diffusion suppression layer (3) may be formed between the piezoelectric substrate (1) and the conductive layer (2).

又、本発明に係る他の弾性表面波素子は、図2に示す如く、圧電基板(1)上に電極(7)を形成してなり、該電極(7)は、圧電基板(1)の表面に形成された半導体の電子拡散抑制層(4)と、該電子拡散抑制層(4)の表面に形成された金属製の導電層(2)と、該導電層(2)の表面に形成された半導体の電子拡散抑制層(3)とから構成される。   Further, another surface acoustic wave element according to the present invention has an electrode (7) formed on a piezoelectric substrate (1) as shown in FIG. 2, and the electrode (7) is formed on the piezoelectric substrate (1). A semiconductor electron diffusion suppression layer (4) formed on the surface, a metal conductive layer (2) formed on the surface of the electron diffusion suppression layer (4), and formed on the surface of the conductive layer (2) And a semiconductor electron diffusion suppressing layer (3).

更に本発明に係る他の弾性表面波素子は、図3に示す如く、圧電基板(1)上に電極(8)を形成してなり、該電極(8)は、圧電基板(1)の表面に形成された半導体の電子拡散抑制層(4)と、該電子拡散抑制層(4)の表面に形成された金属製の配向制御層(5)と、該配向制御層(5)の表面に形成された金属製の導電層(2)と、該導電層(2)の表面に形成された半導体の電子拡散抑制層(3)とから構成される。
尚、配向制御層(5)は、圧電基板(1)と電子拡散抑制層(4)の間に形成してもよい。
Furthermore, as shown in FIG. 3, another surface acoustic wave device according to the present invention has an electrode (8) formed on a piezoelectric substrate (1), and the electrode (8) is a surface of the piezoelectric substrate (1). A semiconductor electron diffusion suppression layer (4) formed on the surface, a metal orientation control layer (5) formed on the surface of the electron diffusion suppression layer (4), and a surface of the orientation control layer (5). The metal conductive layer (2) is formed, and a semiconductor electron diffusion suppression layer (3) formed on the surface of the conductive layer (2).
The orientation control layer (5) may be formed between the piezoelectric substrate (1) and the electron diffusion suppression layer (4).

本発明の種々の積層構造を有する弾性表面波素子と、従来の種々の積層構造を有する弾性表面波素子とを試作して、これらの弾性表面波素子の耐電力性の低下に起因する寿命の推定と、フィルター通過帯域内の挿入損失の測定を行なった。
尚、弾性表面波素子の製造においては、圧電基板(1)として36度Yカットのタンタル酸リチウム基板(厚さ350nm)を採用し、RIEを用いて電極の加工を行なった。そして、1900MHz帯のラダー型フィルターを構成して、フィルター通過帯域内の挿入損失の測定を行なった。
The surface acoustic wave elements having various laminated structures according to the present invention and the conventional surface acoustic wave elements having various laminated structures were prototyped, and the lifetimes of these surface acoustic wave elements due to the reduced power durability were reduced. Estimation and insertion loss in the filter passband were measured.
In the production of the surface acoustic wave device, a 36 ° Y-cut lithium tantalate substrate (thickness 350 nm) was adopted as the piezoelectric substrate 1 and the electrodes were processed using RIE. Then, a 1900 MHz-band ladder filter was constructed, and the insertion loss in the filter passband was measured.

又、電子拡散抑制層(3)(4)としてのp型Si層は、DCスパッタによって形成した。ここでは、予めドーパントとしてのBを含んだSiターゲットを準備し、ターゲット内のBドープ濃度は1cm当たり1015個とした。パワーは1kW、ガス圧は0.32Paに設定した。そして、スパッタ後、アモルファスのSi層に対し、400℃、10時間の活性化処理を施して、p型Si層を得た。 Further, the p-type Si layer as the electron diffusion suppression layers (3) and (4) was formed by DC sputtering. Here, a Si target containing B as a dopant in advance was prepared, and the B doping concentration in the target was 10 15 per cm 3 . The power was set to 1 kW and the gas pressure was set to 0.32 Pa. After sputtering, the amorphous Si layer was subjected to activation treatment at 400 ° C. for 10 hours to obtain a p-type Si layer.

図4は、Alからなる導電層(2)を具えた種々の弾性表面波素子(a)〜(f)の積層構造を示しており、各層の厚さは次のとおりである。尚、弾性表面波素子(c)においては導電層(2)の表面にTi層(14)が形成され、弾性表面波素子(d)においては導電層(2)の表面にSiO層(15)が形成されている。
(a) Al:170nm
(b) Al:150nm、Si:23nm
(c) Al:150nm、Ti:15nm
(d) Al:150nm、SiO:20nm
(e) Al:150nm、Si:23nm
(f) Al:130nm、Si:23nm×2
FIG. 4 shows a laminated structure of various surface acoustic wave elements (a) to (f) provided with a conductive layer (2) made of Al. The thickness of each layer is as follows. In the surface acoustic wave element (c), a Ti layer (14) is formed on the surface of the conductive layer (2). In the surface acoustic wave element (d), an SiO 2 layer (15) is formed on the surface of the conductive layer (2). ) Is formed.
(a) Al: 170 nm
(b) Al: 150 nm, Si: 23 nm
(c) Al: 150 nm, Ti: 15 nm
(d) Al: 150 nm, SiO 2 : 20 nm
(e) Al: 150 nm, Si: 23 nm
(f) Al: 130 nm, Si: 23 nm × 2

下記表1は、上記6種類の弾性表面波素子(a)〜(f)についてそれぞれ、通過帯域内挿入損失の最小値(Top IL;トップロス)、通過帯域内平均挿入損失、3dB帯域幅、及び推定寿命を示している。
ここで、通過帯域内挿入損失の最小値(Top IL)は、1850MHz〜1910MHzの通過帯域内での挿入損失の最小値を意味し、通過帯域内平均挿入損失は、1850〜1910MHzの通過帯域内での挿入損失の平均値を意味し、3dB帯域幅は、挿入損失が3dB以下となる帯域幅を意味している。また、推定寿命は、加速試験によって得られたアレニウスプロットの外挿計算により、0.8W、50℃での寿命に換算した値を表わしている。
Table 1 below shows, for each of the above six types of surface acoustic wave elements (a) to (f), the minimum value of the insertion loss in the passband (Top IL; top loss), the average insertion loss in the passband, 3 dB bandwidth, And the estimated lifetime.
Here, the minimum value (Top IL) of the insertion loss within the passband means the minimum value of the insertion loss within the passband of 1850 MHz to 1910 MHz, and the average insertion loss within the passband is within the passband of 1850 to 1910 MHz. Means the average value of the insertion loss, and the 3 dB bandwidth means a bandwidth where the insertion loss is 3 dB or less. The estimated lifetime represents a value converted to a lifetime at 0.8 W and 50 ° C. by extrapolation calculation of the Arrhenius plot obtained by the acceleration test.

Figure 0004222975
Figure 0004222975

表1から明らかな様に、圧電基板(1)上にAl導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(b)と、圧電基板(1)上にp型Si電子拡散抑制層(4)及びAl導電層(2)を積層してなる本発明の弾性表面波素子(e)と、圧電基板(1)上にp型Si電子拡散抑制層(4)、Al導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(f)では、通過帯域内挿入損失の最小値(Top IL)、通過帯域内平均挿入損失、3dB帯域幅並びに推定寿命の何れの点においても、他の従来の弾性表面波素子(a)(c)(d)よりも優れた特性が得られている。   As is apparent from Table 1, the surface acoustic wave element (b) of the present invention in which an Al conductive layer (2) and a p-type Si electron diffusion suppression layer (3) are laminated on a piezoelectric substrate (1), and a piezoelectric A surface acoustic wave device (e) of the present invention in which a p-type Si electron diffusion suppressing layer (4) and an Al conductive layer (2) are laminated on a substrate (1), and p-type Si on a piezoelectric substrate (1). In the surface acoustic wave device (f) of the present invention formed by laminating the electron diffusion suppression layer (4), the Al conductive layer (2), and the p-type Si electron diffusion suppression layer (3), the minimum value of the insertion loss in the passband (Top IL), average insertion loss in the passband, 3 dB bandwidth, and estimated lifetime, characteristics superior to other conventional surface acoustic wave devices (a), (c), and (d) can be obtained. ing.

この中でも、弾性表面波素子(f)においては、導電層(2)の両面に電子拡散抑制層(3)(4)が形成されているために、導電層(2)内の電子が両電子拡散抑制層(3)(4)から離れた中央領域に閉じ込められて導電層(2)内を整然と流れるので、最も優れた特性が得られている。   Among these, in the surface acoustic wave element (f), since the electron diffusion suppression layers (3) and (4) are formed on both sides of the conductive layer (2), the electrons in the conductive layer (2) are both electrons. Since it is confined in the central region away from the diffusion suppression layers (3) and (4) and flows in the conductive layer (2) in an orderly manner, the best characteristics are obtained.

図5は、Au又はWからなる導電層(2)を具えた種々の弾性表面波素子(g)〜(l)の積層構造を示しており、各層の厚さは次のとおりである。
(g) Au:51nm
(h) Au:50nm、Si:20nm
(i) Au:49nm、Si:20nm×2
(j) W:51nm
(k) W:50nm、Si:20nm
(l) w:49nm、Si:20nm×2
FIG. 5 shows a laminated structure of various surface acoustic wave elements (g) to (l) having a conductive layer (2) made of Au or W. The thickness of each layer is as follows.
(g) Au: 51 nm
(h) Au: 50 nm, Si: 20 nm
(i) Au: 49 nm, Si: 20 nm × 2
(j) W: 51 nm
(k) W: 50 nm, Si: 20 nm
(l) w: 49 nm, Si: 20 nm × 2

又、図6は、Moからなる導電層(2)を具えた種々の弾性表面波素子(m)〜(o)の積層構造を示しており、各層の厚さは次のとおりである。
(m) Mo:85nm
(n) Mo:84nm、Si:20nm
(o) Mo:83nm、Si:20nm×2
FIG. 6 shows a laminated structure of various surface acoustic wave elements (m) to (o) having a conductive layer (2) made of Mo. The thickness of each layer is as follows.
(m) Mo: 85 nm
(n) Mo: 84 nm, Si: 20 nm
(o) Mo: 83 nm, Si: 20 nm × 2

下記表2は、上記9種類の弾性表面波素子(g)〜(o)についてそれぞれ、通過帯域内挿入損失の最小値(Top IL)、通過帯域内平均挿入損失、3dB帯域幅、及び推定寿命を示している。   Table 2 below shows the minimum value (Top IL) of the insertion loss in the passband, the average insertion loss in the passband, the 3 dB bandwidth, and the estimated lifetime for each of the nine types of surface acoustic wave elements (g) to (o). Is shown.

Figure 0004222975
Figure 0004222975

表2から明らかな様に、圧電基板(1)上にAu導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(h)と、圧電基板(1)上にp型Si電子拡散抑制層(4)、Au導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(i)と、圧電基板(1)上にW導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(k)と、圧電基板(1)上にp型Si拡散抑制層(4)、W導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(l)と、圧電基板(1)上にMo導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(n)と、圧電基板(1)上にp型Si電子拡散抑制層(4)、Mo導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(o)では、通過帯域内挿入損失の最小値(Top IL)、通過帯域内平均挿入損失、3dB帯域幅並びに推定寿命の何れの点においても、他の従来の弾性表面波素子(g)(j)よりも優れた特性が得られている。   As is apparent from Table 2, the surface acoustic wave element (h) of the present invention in which an Au conductive layer (2) and a p-type Si electron diffusion suppression layer (3) are laminated on a piezoelectric substrate (1), and a piezoelectric A surface acoustic wave device (i) according to the present invention in which a p-type Si electron diffusion suppression layer (4), an Au conductive layer (2), and a p-type Si electron diffusion suppression layer (3) are laminated on a substrate (1); The surface acoustic wave element (k) according to the present invention in which a W conductive layer (2) and a p-type Si electron diffusion suppression layer (3) are laminated on a piezoelectric substrate (1), and p on the piezoelectric substrate (1). A surface acoustic wave element (1) of the present invention, which is formed by laminating a type Si diffusion suppression layer (4), a W conductive layer (2), and a p type Si electron diffusion suppression layer (3), and a piezoelectric substrate (1). The surface acoustic wave element (n) of the present invention formed by laminating the Mo conductive layer (2) and the p-type Si electron diffusion suppression layer (3), and the p-type Si electron diffusion suppression layer (4) on the piezoelectric substrate (1). ), Mo conductive layer (2) and p-type Si electron diffusion suppression layer (3) In the surface acoustic wave device (o) according to the present invention, the minimum value of the insertion loss in the passband (Top IL), the average insertion loss in the passband, the 3 dB bandwidth, and the estimated lifetime, Characteristics superior to those of the conventional surface acoustic wave elements (g) (j) are obtained.

この様に、導電層(2)の材質として、Alに替えてAuやWやMoを用いた場合にも、Alの場合と同様の効果が得られていることから、p型Si電子拡散抑制層(3)(4)は導電層(2)の材質に関わりなく、導電層(2)との界面にポテンシャル障壁を形成することが裏付けられる。   Thus, even when Au, W or Mo is used as the material of the conductive layer (2) instead of Al, the same effect as in the case of Al is obtained. It is confirmed that the layers (3) and (4) form a potential barrier at the interface with the conductive layer (2) regardless of the material of the conductive layer (2).

図7は、Alからなる導電層(2)を具え、圧電基板(1)と導電層(2)の間にTiからなる配向制御層(5)が形成されている種々の弾性表面波素子(p)〜(s)の積層構造を示しており、各層の厚さは次のとおりである。
(p) Al:150nm、Ti:15nm
(q) Al:130nm、Si:20nm、Ti:15nm
(r) Al:110nm、Si:20nm×2、Ti:15nm
(s) Al:110nm、Si:20nm×2、Ti:15nm
FIG. 7 shows various surface acoustic wave elements having a conductive layer (2) made of Al and an orientation control layer (5) made of Ti formed between the piezoelectric substrate (1) and the conductive layer (2). The laminated structure of p)-(s) is shown, and the thickness of each layer is as follows.
(p) Al: 150 nm, Ti: 15 nm
(q) Al: 130 nm, Si: 20 nm, Ti: 15 nm
(r) Al: 110 nm, Si: 20 nm × 2, Ti: 15 nm
(s) Al: 110 nm, Si: 20 nm × 2, Ti: 15 nm

下記表3は、上記4種類の弾性表面波素子(p)〜(s)についてそれぞれ、通過帯域内挿入損失の最小値(Top IL;トップロス)、通過帯域内平均挿入損失、3dB帯域幅、及び推定寿命を示している。   Table 3 below shows, for each of the four types of surface acoustic wave elements (p) to (s), the minimum value of the insertion loss in the passband (Top IL; top loss), the average insertion loss in the passband, 3 dB bandwidth, And the estimated lifetime.

Figure 0004222975
Figure 0004222975

表3から明らかな様に、圧電基板(1)上にTi配向制御層(5)、Al導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(q)と、圧電基板(1)上にp型Si拡散抑制層(4)、Ti配向制御層(5)、Al導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる本発明の弾性表面波素子(r)と、圧電基板(1)上にTi配向制御層(5)、p型Si電子拡散抑制層(4)、Al導電層(2)及びp型Si電子拡散抑制層(3)を積層してなる弾性表面波素子(s)では、通過帯域内挿入損失の最小値(Top IL)、通過帯域内平均挿入損失、3dB帯域幅並びに推定寿命の何れの点においても、他の従来の弾性表面波素子(p)よりも優れた特性が得られている。   As is apparent from Table 3, the elastic surface of the present invention is formed by laminating a Ti orientation control layer (5), an Al conductive layer (2), and a p-type Si electron diffusion suppressing layer (3) on a piezoelectric substrate (1). A p-type Si diffusion suppression layer (4), a Ti orientation control layer (5), an Al conductive layer (2), and a p-type Si electron diffusion suppression layer (3) are provided on the wave element (q) and the piezoelectric substrate (1). The surface acoustic wave element (r) of the present invention formed by stacking, a Ti orientation control layer (5), a p-type Si electron diffusion suppressing layer (4), an Al conductive layer (2) and p on the piezoelectric substrate (1). In the surface acoustic wave device (s) formed by laminating the type Si electron diffusion suppression layer (3), the minimum value of the insertion loss in the passband (Top IL), the average insertion loss in the passband, the 3 dB bandwidth, and the estimated lifetime In any point, characteristics superior to those of other conventional surface acoustic wave elements (p) are obtained.

この様に、圧電基板(1)と導電層(2)との間に配向制御層(5)を形成した弾性表面波素子においても、導電層(2)の両面又は片面に電子拡散抑制層(3)を形成することによって、導電層(2)との界面にポテンシャル障壁が形成されて、導電層(2)内の電子の拡散が抑制されている。
又、本発明に係る弾性表面波素子(r)と弾性表面波素子(s)の比較によれば、弾性表面波素子(r)の方が通過帯域内挿入損失の最小値(Top IL)、通過帯域内平均挿入損失の点で優れ、弾性表面波素子(s)の方が耐電力性に優れていることが分かる。
Thus, even in the surface acoustic wave device in which the orientation control layer (5) is formed between the piezoelectric substrate (1) and the conductive layer (2), the electron diffusion suppression layer (on both sides or one side of the conductive layer (2)). By forming 3), a potential barrier is formed at the interface with the conductive layer (2), and the diffusion of electrons in the conductive layer (2) is suppressed.
Further, according to the comparison between the surface acoustic wave element (r) and the surface acoustic wave element (s) according to the present invention, the surface acoustic wave element (r) has the minimum insertion loss in the passband (Top IL), It can be seen that the average insertion loss in the passband is excellent, and the surface acoustic wave element (s) is superior in power durability.

上述の如く、本発明に係る弾性表面波素子によれば、電極を構成する導電層の電気抵抗が従来よりも小さなものとなるので、電極の薄膜化を図った場合にも挿入損失の増大を抑制することが出来る。又、電子拡散抑制層の形成によって、導電層を構成する金属のマイグレーション、特に表面拡散が抑制されて、高い耐電力性を得ることが出来る。   As described above, according to the surface acoustic wave device according to the present invention, since the electric resistance of the conductive layer constituting the electrode is smaller than that of the conventional one, the insertion loss is increased even when the electrode is thinned. Can be suppressed. Further, the formation of the electron diffusion suppressing layer suppresses the migration of the metal constituting the conductive layer, particularly the surface diffusion, so that high power durability can be obtained.

尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば電子拡散抑制層(3)(4)は、p型Si以外のp型半導体(例えばp型GaAs)や、n型半導体(例えばn型Si、n型GaAs)によって形成することも可能である。p型半導体層の形成において、ベースとしてSiを用いた場合は、ドーパントとしてはBに限らず、Al、Ga、In、Cu等を用いることが出来、ベースとしてGaAsを用いた場合は、ドーパントとして、Mg、Si、Ge、Cd、Al等を用いることが出来る。又、n型半導体層の形成において、ベースとしてSiを用いた場合は、ドーパントとして、P、Li、Sb、As、Bi等を用いることが出来、ベースとしてGaAsを用いた場合は、ドーパントとして、Te、Si、Ge、Se等を用いることが出来る。
更に本発明の薄膜導体は、弾性表面波素子に限らず、種々の電子部品に実施することが出来る。
In addition, each part structure of this invention is not restricted to the said embodiment, A various deformation | transformation is possible within the technical scope as described in a claim. For example, the electron diffusion suppression layers (3) and (4) can be formed of a p-type semiconductor (for example, p-type GaAs) other than p-type Si or an n-type semiconductor (for example, n-type Si or n-type GaAs). . In the formation of the p-type semiconductor layer, when Si is used as the base, the dopant is not limited to B, but Al, Ga, In, Cu, etc. can be used, and when GaAs is used as the base, Mg, Si, Ge, Cd, Al, or the like can be used. In the formation of the n-type semiconductor layer, when Si is used as a base, P, Li, Sb, As, Bi, etc. can be used as a dopant. When GaAs is used as a base, as a dopant, Te, Si, Ge, Se, or the like can be used.
Furthermore, the thin film conductor of the present invention is not limited to a surface acoustic wave element, and can be implemented in various electronic components.

本発明に係る弾性表面波素子の積層構造を示す断面図である。It is sectional drawing which shows the laminated structure of the surface acoustic wave element which concerns on this invention. 本発明に係る弾性表面波素子の他の積層構造を示す断面図である。It is sectional drawing which shows the other laminated structure of the surface acoustic wave element which concerns on this invention. 本発明に係る弾性表面波素子の更に他の積層構造を示す断面図である。It is sectional drawing which shows other laminated structure of the surface acoustic wave element which concerns on this invention. 種々の弾性表面波素子の積層構造及び材質を示す断面図である。It is sectional drawing which shows the laminated structure and material of various surface acoustic wave elements. 他の種々の弾性表面波素子の積層構造及び材質を示す断面図である。It is sectional drawing which shows the laminated structure and material of other various surface acoustic wave elements. 他の種々の弾性表面波素子の積層構造及び材質を示す断面図である。It is sectional drawing which shows the laminated structure and material of other various surface acoustic wave elements. 更に他の種々の弾性表面波素子の積層構造及び材質を示す断面図である。It is sectional drawing which shows the laminated structure and material of other various surface acoustic wave elements. 従来の弾性表面波素子の積層構造を示す断面図である。It is sectional drawing which shows the laminated structure of the conventional surface acoustic wave element. 従来の他の弾性表面波素子の積層構造を示す断面図である。It is sectional drawing which shows the laminated structure of the other conventional surface acoustic wave element. 従来の弾性表面波素子の電極パターンを示す平面図である。It is a top view which shows the electrode pattern of the conventional surface acoustic wave element.

符号の説明Explanation of symbols

(1) 圧電基板
(2) 導電層
(3) 電子拡散抑制層
(4) 電子拡散抑制層
(5) 配向制御層
(6) 電極
(7) 電極
(8) 電極
(1) Piezoelectric substrate
(2) Conductive layer
(3) Electron diffusion suppression layer
(4) Electron diffusion suppression layer
(5) Orientation control layer
(6) Electrode
(7) Electrode
(8) Electrode

Claims (6)

基板(1)上に形成された薄膜導体であって、導電層(2)の両面若しくは片面に、導電層(2)との界面にポテンシャル障壁を形成すべき電子拡散抑制層(3)が形成されていることを特徴とする薄膜導体。   A thin-film conductor formed on the substrate (1), on both sides or one side of the conductive layer (2), an electron diffusion suppression layer (3) that should form a potential barrier at the interface with the conductive layer (2) is formed A thin film conductor characterized by being made. 電子拡散抑制層(3)は、p型若しくはn型の半導体から形成されている請求項1に記載の薄膜導体。   The thin film conductor according to claim 1, wherein the electron diffusion suppression layer (3) is formed of a p-type or n-type semiconductor. 基板(1)と導電層(2)の間には、配向制御層(5)が形成されている請求項1又は請求項2に記載の薄膜導体。   The thin film conductor according to claim 1 or 2, wherein an orientation control layer (5) is formed between the substrate (1) and the conductive layer (2). 電子拡散抑制層(3)はSiから形成されている請求項1乃至請求項3の何れかに記載の薄膜導体。   The thin film conductor according to any one of claims 1 to 3, wherein the electron diffusion suppressing layer (3) is made of Si. 圧電基板上にインターディジタルトランスデューサとなる電極が形成されている弾性表面波素子において、前記電極は、導電層(2)と、該導電層(2)との界面にポテンシャル障壁を形成すべき電子拡散抑制層(3)の積層構造を有していることを特徴とする弾性表面波素子。   In the surface acoustic wave device in which an electrode serving as an interdigital transducer is formed on a piezoelectric substrate, the electrode is an electron diffusion layer that should form a potential barrier at the interface between the conductive layer (2) and the conductive layer (2). A surface acoustic wave device having a laminated structure of a suppression layer (3). 電子拡散抑制層(3)は、p型若しくはn型の半導体から形成されている請求項5に記載の弾性表面波素子。   The surface acoustic wave device according to claim 5, wherein the electron diffusion suppression layer (3) is formed of a p-type or n-type semiconductor.
JP2004196706A 2004-07-02 2004-07-02 Thin film conductor and surface acoustic wave device using the same Expired - Fee Related JP4222975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196706A JP4222975B2 (en) 2004-07-02 2004-07-02 Thin film conductor and surface acoustic wave device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196706A JP4222975B2 (en) 2004-07-02 2004-07-02 Thin film conductor and surface acoustic wave device using the same

Publications (2)

Publication Number Publication Date
JP2006019564A JP2006019564A (en) 2006-01-19
JP4222975B2 true JP4222975B2 (en) 2009-02-12

Family

ID=35793529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196706A Expired - Fee Related JP4222975B2 (en) 2004-07-02 2004-07-02 Thin film conductor and surface acoustic wave device using the same

Country Status (1)

Country Link
JP (1) JP4222975B2 (en)

Also Published As

Publication number Publication date
JP2006019564A (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4314118B2 (en) Electrode structure with improved output tolerance and manufacturing method
JP4903647B2 (en) Surface acoustic wave device and surface acoustic wave device
US9246079B2 (en) Piezoelectric thin-film resonator and method for producing piezoelectric thin film
US20070188270A1 (en) Film bulk acoustic resonator and film bulk acoustic resonator filter
US6861786B2 (en) Saw device
US7795788B2 (en) Surface acoustic wave element and communication device
JP4359551B2 (en) Manufacturing method of surface acoustic wave device
JP4060090B2 (en) Surface acoustic wave device
KR102276515B1 (en) Bulk-acoustic wave resonator
JP2018023110A (en) Surface acoustic wave device with improved crack resistance and manufacturing method thereof
JP5273247B2 (en) Ladder type filter
JP4222975B2 (en) Thin film conductor and surface acoustic wave device using the same
JP3659455B2 (en) Surface acoustic wave device
JP2021027581A (en) Bulk acoustic resonator
JP5585389B2 (en) Elastic wave device and manufacturing method thereof
CN111095794A (en) Surface acoustic wave device
JP2006020134A (en) Surface acoustic wave element
CN111448757B (en) Electronic component
CN115133899A (en) Bulk acoustic wave resonator having tungsten electrode, filter, and electronic device
JP3631228B2 (en) Surface acoustic wave device
JP2001094382A (en) Surface acoustic wave device and its manufacturing method
CN114866063B (en) Novel piezoelectric layer and bulk acoustic wave filter
JP2001007674A (en) Surface acoustic wave device
JP2005269606A (en) Surface acoustic wave element, and surface acoustic wave filter providing same
US20240372526A1 (en) Acoustic wave device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees