JP4211060B2

JP4211060B2 - Condenser microphone and method of manufacturing condenser microphone

Info

Publication number: JP4211060B2
Application number: JP2005247219A
Authority: JP
Inventors: 隆洋寺田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2005-08-29
Filing date: 2005-08-29
Publication date: 2009-01-21
Anticipated expiration: 2025-08-29
Also published as: JP2007067483A

Description

本発明はコンデンサマイクロホン及びその製造方法に関し、特に半導体膜を用いたコンデンサマイクロホン及びその製造方法に関する。 The present invention relates to a condenser microphone and a manufacturing method thereof, and more particularly to a condenser microphone using a semiconductor film and a manufacturing method thereof.

従来、半導体デバイスの製造プロセスを応用して製造可能なコンデンサマイクロホンが知られている。コンデンサマイクロホンは、プレートと音波によって振動するダイヤフラムのそれぞれに電極を有し、プレートとダイヤフラムとは絶縁性のスペーサによって互いに離間した状態で支持されている。コンデンサマイクロホンは、ダイヤフラムの変位による静電容量の変化を電気信号に変換して出力する。コンデンサマイクロホンの感度は、電極間距離に対するダイヤフラムの変位の割合を増大させ、スペーサのリーク電流を低減し、寄生容量を低減することによって向上する。
特許文献１には、音波を通過させるプレートと音波によって振動するダイヤフラムのそれぞれを導電性の薄膜で構成したコンデンサマイクロホンが開示されている。しかし、ダイヤフラムに音波が伝搬してもスペーサに固定されている外周に近い近端部（近端部とは端に近い部分である。）は殆ど変位しないため、導電性の薄膜で構成されているダイヤフラムとプレートの、スペーサに固定されている外周に近いそれぞれの近端部は、コンデンサマイクロホンの感度を低下させている。
特開２００２−２２３４９９号公報 Conventionally, a condenser microphone that can be manufactured by applying a manufacturing process of a semiconductor device is known. The condenser microphone has an electrode on each of the plate and the diaphragm that is vibrated by sound waves, and the plate and the diaphragm are supported in a state of being separated from each other by an insulating spacer. The condenser microphone converts the change in capacitance due to the displacement of the diaphragm into an electrical signal and outputs it. The sensitivity of the condenser microphone is improved by increasing the ratio of the displacement of the diaphragm to the distance between the electrodes, reducing the leakage current of the spacer, and reducing the parasitic capacitance.
Patent Document 1 discloses a condenser microphone in which each of a plate that allows sound waves to pass through and a diaphragm that vibrates by sound waves are formed of a conductive thin film. However, even if the sound wave propagates through the diaphragm, the near end portion near the outer periphery fixed to the spacer (the near end portion is a portion close to the end) hardly displaces, so it is composed of a conductive thin film. The near end portions of the diaphragm and the plate near the outer periphery fixed to the spacer reduce the sensitivity of the condenser microphone.
JP 2002-223499 A

本発明は、感度が高いコンデンサマイクロホン及びその製造方法を提供することを目的とする。 An object of the present invention is to provide a condenser microphone with high sensitivity and a method for manufacturing the same.

（１）前記課題を解決するためのコンデンサマイクロホンは、固定電極を有するプレートと、中央部が近端部より前記プレート側に位置し、前記中央部に可動電極を有し、音波によって振動するダイヤフラムと、前記プレートと前記ダイヤフラムとを絶縁しながら、前記プレートの近端部と前記ダイヤフラムの前記近端部とを保持しているスペーサと、を備える。
ダイヤフラムの中央部は、ダイヤフラムの近端部よりプレート側に位置している。そしてダイヤフラムの中央部は、ダイヤフラムのスペーサに保持されている近端部よりも、音波により大きな変位で振動する。この結果、ダイヤフラムの中央部に形成されている可動電極は、ダイヤフラムの近端部よりも固定電極に近い位置で、近端部よりも大きな変位で振動する。このようにダイヤフラムの近端部よりも固定電極に近い位置で、近端部よりも大きな変位で、可動電極を振動させることにより、ダイヤフラムとプレートとにより形成されるコンデンサ（以下、マイクコンデンサという。）の可変容量を増大させることができる。ここで、マイクコンデンサの可変容量とは、マイクコンデンサの静電容量のうち、音波により変化する容量成分のことである。このようにマイクコンデンサの可変容量を増大させることより、コンデンサマイクロホンの感度を高めることができる。 (1) A condenser microphone for solving the above problems includes a plate having a fixed electrode, a diaphragm having a central portion located on the plate side from a near end portion, a movable electrode in the central portion, and vibrating by sound waves. And a spacer that holds the near end of the plate and the near end of the diaphragm while insulating the plate and the diaphragm.
The center part of the diaphragm is located on the plate side from the near end part of the diaphragm. Then, the central portion of the diaphragm vibrates with a larger displacement by sound waves than the near end portion held by the spacer of the diaphragm. As a result, the movable electrode formed at the center of the diaphragm vibrates at a position closer to the fixed electrode than the near end of the diaphragm and with a larger displacement than the near end. In this way, a capacitor (hereinafter referred to as a microphone capacitor) formed by the diaphragm and the plate by vibrating the movable electrode at a position closer to the fixed electrode than the near end portion of the diaphragm and with a larger displacement than the near end portion. ) Variable capacity can be increased. Here, the variable capacitance of the microphone capacitor is a capacitance component that changes due to the sound wave among the capacitance of the microphone capacitor. Thus, the sensitivity of the condenser microphone can be increased by increasing the variable capacitance of the microphone condenser.

（２）前記ダイヤフラムは、前記近端部を含む基部と、前記基部の中央部の前記プレート側に接続されている中継部と、前記中継部の前記基部と反対側に接続され、前記中継部と前記基部の接続面積より電極面積が広い前記可動電極と、を有してもよい。
可動電極は中継部を介して基部の中央部に接続されている。この結果、可動電極は基部の中央部とともにプレートに対して大きな振幅で振動する。また可動電極の電極面積は、中継部と基部の接続面積より広い。すなわち、基部の中央部より広い可動電極が基部の中央部の大きな変位に対応する大きな振幅で振動するため、可動電極とプレートにより形成されるコンデンサの可変容量は大きい。このように可変容量の大きいコンデンサを可動電極とプレートで形成することにより、マイクコンデンサの可変容量を増大させることができるため、コンデンサマイクロホンの感度を高めることができる。 (2) The diaphragm is connected to the base portion including the proximal end portion, the relay portion connected to the plate side of the central portion of the base portion, and the relay portion connected to the side opposite to the base portion of the relay portion. And the movable electrode having a larger electrode area than the connection area of the base.
The movable electrode is connected to the central part of the base via the relay part. As a result, the movable electrode vibrates with a large amplitude with respect to the plate together with the central portion of the base. The electrode area of the movable electrode is wider than the connection area between the relay part and the base part. That is, since the movable electrode wider than the central portion of the base portion vibrates with a large amplitude corresponding to the large displacement of the central portion of the base portion, the variable capacitance of the capacitor formed by the movable electrode and the plate is large. By forming the capacitor having a large variable capacitance with the movable electrode and the plate in this way, the variable capacitance of the microphone capacitor can be increased, and thus the sensitivity of the capacitor microphone can be increased.

（３）前記ダイヤフラムの少なくとも前記可動電極を除く部分は絶縁材料で形成されてもよい。
ダイヤフラムの少なくとも可動電極を除く部分を絶縁材料で形成することにより、ダイヤフラムの少なくとも可動電極を除く部分とプレートにより形成される寄生容量を除去することができる。 (3) At least a portion of the diaphragm excluding the movable electrode may be formed of an insulating material.
By forming at least a portion of the diaphragm excluding the movable electrode with an insulating material, it is possible to remove a parasitic capacitance formed by at least the portion of the diaphragm excluding the movable electrode and the plate.

（４）前記ダイヤフラムは導電材料で形成されてもよい。 (4) The diaphragm may be formed of a conductive material.

（５）前記導電材料はポリシリコンでもよい。 (5) The conductive material may be polysilicon.

（６）前記課題を解決するためのコンデンサマイクロホンの製造方法は、前記可動電極形成後に、前記可動電極上に犠牲層を形成し、エッチングにより前記可動電極の一部を露出させる開口部を前記犠牲層に形成し、前記犠牲層上に前記開口部を埋没させる導体層を形成し、前記導体層形成後に前記犠牲層を除去する。
可動電極上に形成した犠牲層に内部に前記可動電極の一部を露出させる開口部をエッチングにより形成し、犠牲層上に開口部を埋没させる導体層を形成する。この結果、可動電極の一部は、導体層の犠牲層の開口部内に形成された部分と接続され、導体層の犠牲層上に形成された部分は、犠牲層を介して可動電極と対向する。この犠牲層を除去することにより、導体層の犠牲層の開口部内に形成されていた部分を介して、可動電極が導体層の犠牲層の開口部外に形成されていた部分に接続されているコンデンサマイクロホンを製造することができる。すなわち、導体層の犠牲層の開口部内に形成されていた部分が前記基部に対応し、導体層の犠牲層の開口部外に形成されていた部分が前記中継部に対応するコンデンサマイクロホンを製造することができる。 (6) In the method of manufacturing a condenser microphone for solving the above problem, a sacrificial layer is formed on the movable electrode after the movable electrode is formed, and an opening that exposes a part of the movable electrode by etching is formed in the sacrifice Forming a conductor layer on the sacrificial layer to bury the opening, and removing the sacrificial layer after forming the conductor layer;
An opening for exposing a part of the movable electrode is formed in the sacrificial layer formed on the movable electrode by etching, and a conductor layer for burying the opening is formed on the sacrificial layer. As a result, a part of the movable electrode is connected to a part formed in the opening of the sacrificial layer of the conductor layer, and a part formed on the sacrificial layer of the conductor layer faces the movable electrode through the sacrificial layer. . By removing this sacrificial layer, the movable electrode is connected to the portion formed outside the opening of the sacrificial layer of the conductor layer via the portion formed in the opening of the sacrificial layer of the conductor layer. A condenser microphone can be manufactured. That is, the portion of the conductor layer formed in the opening of the sacrificial layer corresponds to the base, and the portion of the conductor layer formed outside the opening of the sacrificial layer corresponds to the relay portion. be able to.

尚、本明細書において、「・・・上に形成する」とは、技術上の阻害要因がない限りにおいて、「・・・上に直に形成する」ことと、「・・・上に中間物を介して形成する」ことの両方を含む意味とする。 In this specification, “to form on the top” means “to form directly on the top” and “to form on the top” unless there is a technical obstruction factor. It is meant to include both “forming through an object”.

以下、本発明の実施の形態を、コンデンサマイクロホン、その製造方法の順に複数の実施例に基づいて説明する。各実施例において同一の符号が付された構成要素は、その符号が付された他の実施例の構成要素と対応する。 Hereinafter, embodiments of the present invention will be described based on a plurality of examples in the order of a condenser microphone and a manufacturing method thereof. In each of the embodiments, the component having the same reference sign corresponds to the component of the other embodiment having the reference sign.

（コンデンサマイクロホンの第一実施例）
１．コンデンサマイクロホンの構成
図２と図３は、本発明の第一実施例によるコンデンサマイクロホンの構成を説明するための模式図である。図２の（Ａ）は上面図、（Ｂ）は下面図である。図３は、図２（Ａ）のIII−III線による断面図である。 (First embodiment of condenser microphone)
1. Configuration of Condenser Microphone FIG. 2 and FIG. 3 are schematic diagrams for explaining the configuration of the condenser microphone according to the first embodiment of the present invention. 2A is a top view and FIG. 2B is a bottom view. FIG. 3 is a cross-sectional view taken along line III-III in FIG.

図３に示すように、コンデンサマイクロホン１は、ダイヤフラム１０、バックプレート３０、スペーサ４０、ベース５０等から構成されている。コンデンサマイクロホン１は、半導体製造プロセスを用いて製造される所謂シリコンマイクロホンである。
ダイヤフラム１０は、基部１２、中継部１６、可動電極２０等から構成されている。ダイヤフラム１０は、導電材料、例えば多結晶シリコン（以下、ポリシリコンという。）等の半導体で形成されている。板状の基部１２は、コンデンサマイクロホン１に伝搬する音波により振動する。中継部１６の一端部は、基部１２の中央部１２ａと接続されている。一方、中継部１６の他端部は可動電極２０と接続されている。すなわち、中継部１６は、基部１２の中央部１２ａで可動電極２０をバックプレート３０側に支持しつつ、基部１２と可動電極２０を電気的に接続している。この結果、可動電極２０は、基部１２よりバックプレート３０側で、基部１２の中央部１２ａの振幅で振動する。また中継部１６が基部１２と可動電極２０の間に空隙を形成することにより、音波により振動する基部１２が可動電極２０と接触することを防止することができる。可動電極２０には、複数の通孔２２が形成されている（図２（Ａ）参照）。この結果、可動電極２０の振動時に可動電極２０に加わる空気抵抗を低減できる。 As shown in FIG. 3, the condenser microphone 1 includes a diaphragm 10, a back plate 30, a spacer 40, a base 50, and the like. The condenser microphone 1 is a so-called silicon microphone manufactured using a semiconductor manufacturing process.
The diaphragm 10 includes a base portion 12, a relay portion 16, a movable electrode 20, and the like. Diaphragm 10 is formed of a conductive material, for example, a semiconductor such as polycrystalline silicon (hereinafter referred to as polysilicon). The plate-like base 12 is vibrated by the sound wave propagating to the condenser microphone 1. One end of the relay portion 16 is connected to the central portion 12 a of the base portion 12. On the other hand, the other end of the relay unit 16 is connected to the movable electrode 20. That is, the relay portion 16 electrically connects the base portion 12 and the movable electrode 20 while supporting the movable electrode 20 on the back plate 30 side at the central portion 12a of the base portion 12. As a result, the movable electrode 20 vibrates with the amplitude of the central portion 12 a of the base 12 on the back plate 30 side from the base 12. In addition, since the relay portion 16 forms a gap between the base portion 12 and the movable electrode 20, it is possible to prevent the base portion 12 that is vibrated by sound waves from coming into contact with the movable electrode 20. A plurality of through holes 22 are formed in the movable electrode 20 (see FIG. 2A). As a result, the air resistance applied to the movable electrode 20 when the movable electrode 20 vibrates can be reduced.

尚、ダイヤフラム１０の少なくとも可動電極２０を除く部分は、絶縁材料で形成してもよい。その場合は、例えば可動電極２０と電極６０とを電気的に接続する導線を形成してもよい。ダイヤフラム１０の少なくとも可動電極２０を除く部分を絶縁材料で形成することにより、ダイヤフラム１０の少なくとも可動電極２０を除く部分とバックプレート３０とにより形成される寄生容量を除去することができる。また、可動電極２０は、導電層と絶縁層の複数層で構成してもよい。また、ダイヤフラム１０の基部１２と可動電極２０の形状は、図２（Ａ）に示すように円盤状でもよいし、円盤状以外の形状でもよい。また、可動電極２０の通孔２２の形状は特に限定されず、通孔２２は図１（ｂ）に示す円形でもよいし、他の形状でもよい。 Note that at least a portion of the diaphragm 10 excluding the movable electrode 20 may be formed of an insulating material. In that case, you may form the conducting wire which electrically connects the movable electrode 20 and the electrode 60, for example. By forming at least a portion of the diaphragm 10 excluding the movable electrode 20 from an insulating material, it is possible to remove the parasitic capacitance formed by the back plate 30 and the portion of the diaphragm 10 excluding at least the movable electrode 20. The movable electrode 20 may be composed of a plurality of layers of a conductive layer and an insulating layer. Further, the shape of the base 12 and the movable electrode 20 of the diaphragm 10 may be a disk shape as shown in FIG. 2A, or may be a shape other than the disk shape. Further, the shape of the through hole 22 of the movable electrode 20 is not particularly limited, and the through hole 22 may have a circular shape shown in FIG.

スペーサ４０は、絶縁材料、例えばＳｉＯ₂で形成されている。スペーサ４０は、ダイヤフラム１０とバックプレート３０を互いに離間して保持することにより、ダイヤフラム１０とバックプレート３０を絶縁しながら、ダイヤフラム１０とバックプレート３０との間に空隙を形成している。尚、スペーサ４０は、少なくともダイヤフラム１０とバックプレート３０とに接続する層が絶縁材料で形成された、導電層と絶縁層の複数層で構成してもよい。 The spacer 40 is made of an insulating material such as SiO ₂ . The spacer 40 holds the diaphragm 10 and the back plate 30 apart from each other, thereby forming a gap between the diaphragm 10 and the back plate 30 while insulating the diaphragm 10 and the back plate 30. The spacer 40 may be composed of a plurality of layers of a conductive layer and an insulating layer in which at least a layer connected to the diaphragm 10 and the back plate 30 is formed of an insulating material.

プレートとしてのバックプレート３０は、導電材料、例えばポリシリコン等の半導体で構成されている。バックプレート３０には、複数の通孔３２が形成されている（図２（Ｂ）参照）。通孔３２の形状は特に限定されず、通孔３２は図１（Ｃ）に示す円形でもよいし、他の形状でもよい。導電性のバックプレート３０は、その全体が請求項に記載の「固定電極」に相当する。尚、バックプレート３０は、絶縁材料で形成された基部、基部上に導電材料で形成された固定電極等で構成してもよい。 The back plate 30 as a plate is made of a conductive material, for example, a semiconductor such as polysilicon. A plurality of through holes 32 are formed in the back plate 30 (see FIG. 2B). The shape of the through-hole 32 is not particularly limited, and the through-hole 32 may be circular as shown in FIG. The entire conductive back plate 30 corresponds to the “fixed electrode” recited in the claims. The back plate 30 may be composed of a base portion made of an insulating material, a fixed electrode formed of a conductive material on the base portion, and the like.

ベース５０は、バックプレート３０のダイヤフラム１０と反対側に形成され、バックプレート３０の少なくとも通孔３２の形成領域を露出させる開口部５２を有している。このような開口部５２をベース５０に形成することにより、上述したダイヤフラム１０とバックプレート３０との間の空隙に連通する新たな空隙を形成することができる。この空隙の容積を大きくすることにより、ダイヤフラム１０振動時における、コンデンサマイクロホン１の内圧上昇を抑制することができる。 The base 50 is formed on the side of the back plate 30 opposite to the diaphragm 10 and has an opening 52 that exposes at least the formation region of the through hole 32 of the back plate 30. By forming such an opening 52 in the base 50, a new gap communicating with the gap between the diaphragm 10 and the back plate 30 can be formed. By increasing the volume of the gap, it is possible to suppress an increase in the internal pressure of the condenser microphone 1 when the diaphragm 10 vibrates.

コンデンサマイクロホン１は抵抗器３００に直列接続され、コンデンサマイクロホン１と抵抗器３００からなる直列回路はバイアス電源回路３０２に接続されている。具体的には、ダイヤフラム１０の電極６０には、例えば抵抗器３００の一端に接続される導線３０４が接続されている。そしてバックプレート３０の電極６２には、例えばコンデンサマイクロホン１が実装されている基板のグランドに接続される、導線３０６が接続されている。抵抗器３００の他端は、バイアス電源回路３０２の出力端に接続されている。抵抗器３００としては電気抵抗が比較的大きなものを使用する。具体的には、抵抗器３００はＧΩオーダーの電気抵抗を有するものが望ましい。
プリアンプ３０８は、コンデンサ３１０を介してコンデンサマイクロホン１と抵抗器３００の接点に接続されている。 The capacitor microphone 1 is connected in series to the resistor 300, and the series circuit including the capacitor microphone 1 and the resistor 300 is connected to the bias power supply circuit 302. Specifically, for example, a conductive wire 304 connected to one end of the resistor 300 is connected to the electrode 60 of the diaphragm 10. A conductive wire 306 is connected to the electrode 62 of the back plate 30, for example, connected to the ground of the substrate on which the condenser microphone 1 is mounted. The other end of the resistor 300 is connected to the output end of the bias power supply circuit 302. A resistor 300 having a relatively large electric resistance is used. Specifically, the resistor 300 preferably has an electrical resistance on the order of GΩ.
The preamplifier 308 is connected to the contact between the condenser microphone 1 and the resistor 300 via the condenser 310.

２．コンデンサマイクロホンの作用
図１は、コンデンサマイクロホン１の作用を説明するための模式図である。
音波によりダイヤフラム１０が振動していない状態（以下、静的状態という。）では、ダイヤフラム１０とバックプレート３０とにより形成されるコンデンサ（以下、マイクコンデンサという。）に、その静電容量に応じた電荷が蓄積される。 2. Action of Capacitor Microphone FIG. 1 is a schematic diagram for explaining the action of the capacitor microphone 1.
In a state where diaphragm 10 is not vibrated by sound waves (hereinafter referred to as a static state), a capacitor (hereinafter referred to as a microphone capacitor) formed by diaphragm 10 and back plate 30 corresponds to its capacitance. Charge is accumulated.

音波がダイヤフラム１０に伝搬すると、ダイヤフラム１０は音波により振動する。ダイヤフラム１０が振動すると、その振動によりダイヤフラム１０とバックプレート３０との間の距離が変化するため、マイクコンデンサの静電容量が変化する。以下、音波によりダイヤフラム１０が振動している状態を動的状態という。また、マイクコンデンサの静電容量のうち、音波により変化する容量成分を可変容量という。
一方、ダイヤフラム１０は電極６０を介して電気抵抗が大きい抵抗器３００に接続されているため、上述したようにマイクコンデンサの静電容量が変化したとしても、静的状態において蓄積した電荷が抵抗器３００を流れることは殆どない。すなわち、マイクコンデンサに蓄積されている電荷は、動的状態においても変化しないものとみなすことができる。この結果、音波によるマイクコンデンサの静電容量の変化を、ダイヤフラム１０とバックプレート３０との間の電圧の変化として取り出すことができる。具体的には、ダイヤフラム１０のグランドに対する電圧の変化をプリアンプ３０８に増幅させることにより、マイクコンデンサの音波による静電容量の変化を電気信号として取り出す。したがって、マイクコンデンサの可変容量を増大させれば、コンデンサマイクロホン１の感度を高めることができる。 When the sound wave propagates to the diaphragm 10, the diaphragm 10 vibrates due to the sound wave. When the diaphragm 10 vibrates, the distance between the diaphragm 10 and the back plate 30 changes due to the vibration, so that the capacitance of the microphone capacitor changes. Hereinafter, a state in which the diaphragm 10 is vibrated by sound waves is referred to as a dynamic state. Further, among the capacitance of the microphone capacitor, a capacitance component that changes due to sound waves is referred to as a variable capacitance.
On the other hand, since the diaphragm 10 is connected to the resistor 300 having a large electric resistance via the electrode 60, even if the capacitance of the microphone capacitor is changed as described above, the electric charge accumulated in the static state is the resistor. There is almost no flow through 300. That is, it can be considered that the electric charge accumulated in the microphone capacitor does not change even in the dynamic state. As a result, a change in the capacitance of the microphone capacitor due to the sound wave can be extracted as a change in the voltage between the diaphragm 10 and the back plate 30. Specifically, a change in the voltage with respect to the ground of the diaphragm 10 is amplified by the preamplifier 308, and the change in the electrostatic capacitance due to the sound wave of the microphone capacitor is taken out as an electric signal. Therefore, if the variable capacitance of the microphone condenser is increased, the sensitivity of the condenser microphone 1 can be increased.

ダイヤフラム１０の基部１２は、スペーサ４０に保持されている近端部１２ｂを固定端として振動する。したがって、基部１２の近端部１２ｂから最も離れている中央部１２ａは、基部１２の振動により最も大きく変位する（図１に示す矢印４００、矢印４０２参照）。ダイヤフラム１０の可動電極２０は上述したように中継部１６を介して基部１２の中央部１２ａに固定されているため、可動電極２０は基部１２の最大変位で振動する（図１に示す矢印４０４参照）。また、ダイヤフラム１０の可動電極２０の電極面積は、中継部１６と基部１２の接続面積（図２（Ａ）に斜線で示す領域の面積参照）より広い。つまりコンデンサマイクロホン１では、基部１２の中央部１２ａより広い可動電極２０が基部１２の中央部１２ａの変位、すなわち基部１２の最大変位で振動する。さらにコンデンサマイクロホン１では、可動電極２０の全体が、ダイヤフラム１０の基部１２よりもバックプレート３０に近い位置で振動する。この結果、ダイヤフラム１０の可動電極２０とバックプレート３０により形成されるコンデンサの静電容量は、音波により大きく変化する。このように可変容量の大きいコンデンサを可動電極２０とバックプレート３０で形成することにより、マイクコンデンサの可変容量を増大させることができるため、コンデンサマイクロホン１ではその感度を高めることができる。 The base portion 12 of the diaphragm 10 vibrates with the near end portion 12b held by the spacer 40 as a fixed end. Therefore, the central portion 12a farthest from the proximal end portion 12b of the base portion 12 is displaced most greatly by the vibration of the base portion 12 (see arrows 400 and 402 shown in FIG. 1). Since the movable electrode 20 of the diaphragm 10 is fixed to the central portion 12a of the base portion 12 via the relay portion 16 as described above, the movable electrode 20 vibrates with the maximum displacement of the base portion 12 (see arrow 404 shown in FIG. 1). ). In addition, the electrode area of the movable electrode 20 of the diaphragm 10 is wider than the connection area between the relay portion 16 and the base portion 12 (see the area of the hatched area in FIG. 2A). That is, in the condenser microphone 1, the movable electrode 20 wider than the central portion 12 a of the base portion 12 vibrates with the displacement of the central portion 12 a of the base portion 12, that is, the maximum displacement of the base portion 12. Further, in the condenser microphone 1, the entire movable electrode 20 vibrates at a position closer to the back plate 30 than the base portion 12 of the diaphragm 10. As a result, the capacitance of the capacitor formed by the movable electrode 20 and the back plate 30 of the diaphragm 10 varies greatly with sound waves. By forming a capacitor having a large variable capacitance with the movable electrode 20 and the back plate 30 in this way, the variable capacitance of the microphone capacitor can be increased. Therefore, the sensitivity of the capacitor microphone 1 can be increased.

（コンデンサマイクロホンの製造方法の第一実施例）
図４から図７は、コンデンサマイクロホン１の製造方法の第一実施例を説明するための模式図である。
はじめに、図４（Ａ１）に示すように、基板１００に複数の凹部１０２を形成する。基板１００は、例えば単結晶シリコン基板等の半導体基板である。凹部１０２は、例えば直径２．０μｍ〜４．０μｍ、深さ２．０μｍ〜４．０μｍの円柱状である。具体的には凹部１０２は、例えば以下のように形成する。まず、図４（Ａ１）に示すように、基板１００の凹部１０２を形成する部位を露出させるレジスト層１０４を基板１００上に形成する。より具体的には、基板１００上にレジストを塗布してレジスト膜を形成する。そして所定形状のマスクを配置してレジスト膜に対して露光現像処理を施し、不要なレジスト膜を除去する。レジスト膜の除去には、ＮＭＰ（Ｎ−メチル−２−ピロリドン）等のレジスト剥離液を用いる。次にレジスト層１０４から露出する基板１００をＲＩＥ（Reactive Ion Etching）でエッチングすることにより、基板１００に凹部１０２を形成する。 (First embodiment of manufacturing method of condenser microphone)
4 to 7 are schematic views for explaining the first embodiment of the method for manufacturing the condenser microphone 1. FIG.
First, as shown in FIG. 4A1, a plurality of recesses 102 are formed in the substrate 100. The substrate 100 is a semiconductor substrate such as a single crystal silicon substrate. The concave portion 102 has, for example, a cylindrical shape with a diameter of 2.0 μm to 4.0 μm and a depth of 2.0 μm to 4.0 μm. Specifically, the recess 102 is formed as follows, for example. First, as shown in FIG. 4A1, a resist layer 104 is formed on the substrate 100 to expose a portion where the recess 102 of the substrate 100 is to be formed. More specifically, a resist is applied on the substrate 100 to form a resist film. Then, a mask having a predetermined shape is arranged, and the resist film is exposed and developed to remove unnecessary resist films. For removing the resist film, a resist stripping solution such as NMP (N-methyl-2-pyrrolidone) is used. Next, the substrate 100 exposed from the resist layer 104 is etched by RIE (Reactive Ion Etching) to form a recess 102 in the substrate 100.

次に、凹部１０２内に第一絶縁層１０６を形成する（図４（Ａ３）参照）。具体的には第一絶縁層１０６は、例えば以下のように形成する。まず、図４（Ａ２）に示すように、レジスト層１０４を除去して、凹部１０２を埋没させるＳｉＯ₂層１０５を基板１００上にプラズマＣＶＤ（Chemical Vapor Deposition）等で形成する。そして図４（Ａ３）に示すように、ＳｉＯ₂層１０５と基板１００をＣＭＰ（Chemical Mechanical Polishing）等で研磨して平坦化することにより、凹部１０２内のみにＳｉＯ₂の第一絶縁層１０６を残存させる。 Next, the first insulating layer 106 is formed in the recess 102 (see FIG. 4A3). Specifically, the first insulating layer 106 is formed as follows, for example. First, as shown in FIG. 4A2, the resist layer 104 is removed, and a SiO ₂ layer 105 for burying the recess 102 is formed on the substrate 100 by plasma CVD (Chemical Vapor Deposition) or the like. Then, as shown in FIG. 4A3, the SiO ₂ layer 105 and the substrate 100 are polished and planarized by CMP (Chemical Mechanical Polishing) or the like, so that the SiO ₂ first insulating layer 106 is formed only in the recess 102. Remain.

次に、図４（Ａ４）に示すように、基板１００と第一絶縁層１０６の表面上に、例えば厚さ２．０μｍ〜４．０μｍの第二絶縁層１０８をプラズマＣＶＤ等で形成する。第二絶縁層１０８と後述する第三絶縁層１１６と第四絶縁層１１８は、第一絶縁層１０６と同一の材料で形成することが望ましい。第二絶縁層１０８から第四絶縁層１１８を第一絶縁層１０６と同一の材料で形成することにより、後述する絶縁層を除去する工程において第二絶縁層１０８から第四絶縁層１１８を第一絶縁層１０６とともに除去することができる。 Next, as shown in FIG. 4A4, a second insulating layer 108 having a thickness of, for example, 2.0 μm to 4.0 μm is formed on the surface of the substrate 100 and the first insulating layer 106 by plasma CVD or the like. The second insulating layer 108, the third insulating layer 116 and the fourth insulating layer 118, which will be described later, are desirably formed of the same material as the first insulating layer 106. By forming the second insulating layer 108 to the fourth insulating layer 118 with the same material as the first insulating layer 106, the second insulating layer 108 to the fourth insulating layer 118 are changed to the first insulating layer 108 in the step of removing the insulating layer described later. The insulating layer 106 can be removed.

次に、通孔１１０ａを有する第一導電層１１０を第二絶縁層１０８上に形成する（図５（Ａ５）参照）。第一導電層１１０は、例えば厚さ０．５μｍ〜１．５μｍの厚さに形成する。具体的には第一導電層１１０は、例えば以下のように形成する。まず、図４（Ａ４）に示すように、第二絶縁層１０８上にＰ⁺ポリシリコン層１１２を形成する。ここでＰ⁺ポリシリコンとは、アクセプタとなる不純物を含むポリシリコンのことである。より具体的には、第二絶縁層１０８上にポリシリコン層をプラズマＣＶＤ等により形成し、ポリシリコン層に不純物としてのＢ（ボロン）等をイオン注入する。そしてイオン注入後のポリシリコン層をアーニリングすることにより、Ｐ⁺ポリシリコン層１１２を形成する。次に、Ｐ⁺ポリシリコン層１１２の通孔１１０ａを形成する部位等の不要部位を露出させるレジスト層１１４をＰ⁺ポリシリコン層１１２上に形成する。次に、図５（Ａ５）に示すように、レジスト層１１４から露出するＰ⁺ポリシリコン層１１２をＲＩＥ等によりエッチングすることにより、第二絶縁層１０８上にＰ⁺ポリシリコンの第一導電層１１０を形成する。第一導電層１１０が可動電極２０に相当する。また通孔１１０ａが可動電極２０の通孔２２に相当する。 Next, the first conductive layer 110 having the through hole 110a is formed over the second insulating layer 108 (see FIG. 5A5). The first conductive layer 110 is formed to a thickness of 0.5 μm to 1.5 μm, for example. Specifically, the first conductive layer 110 is formed as follows, for example. First, as shown in FIG. 4A4, a P ⁺ polysilicon layer 112 is formed over the second insulating layer. Here, the P ⁺ polysilicon is polysilicon containing impurities serving as acceptors. More specifically, a polysilicon layer is formed on the second insulating layer 108 by plasma CVD or the like, and B (boron) or the like as an impurity is ion-implanted into the polysilicon layer. Then, the P ⁺ polysilicon layer 112 is formed by annealing the polysilicon layer after the ion implantation. Next, a resist layer 114 to expose unwanted portions of sites and the like to form the hole 110a of the P ⁺ polysilicon layer 112 on the P ⁺ polysilicon layer 112. Next, as shown in FIG. 5A5, the P ⁺ polysilicon layer 112 exposed from the resist layer 114 is etched by RIE or the like, so that the first conductive layer of P ⁺ polysilicon is formed on the second insulating layer 108. 110 is formed. The first conductive layer 110 corresponds to the movable electrode 20. The through hole 110 a corresponds to the through hole 22 of the movable electrode 20.

次に、第二絶縁層１０８上に第一導電層１１０と平坦な第三絶縁層１１６を形成する（図５（Ａ７）参照）。具体的には第三絶縁層１１６は、例えば以下のように形成する。まず、図５（Ａ６）に示すように、レジスト層１１４を除去し、第一導電層１１０より厚いＳｉＯ₂層１１５を第二絶縁層１０８上にプラズマＣＶＤ等で形成する。これにより第一導電層１１０はＳｉＯ₂層１１５に埋没する。そして、図５（Ａ７）に示すように、ＳｉＯ₂層１１５と第一導電層１１０をＣＭＰ等で研磨して平坦化する。
次に、基板１００と第三絶縁層１１６の表面上に、例えば０．３μｍ〜２．０μｍの第四絶縁層１１８をプラズマＣＶＤ等で形成する（図５（Ａ８）参照）。 Next, the first conductive layer 110 and the flat third insulating layer 116 are formed over the second insulating layer 108 (see FIG. 5A7). Specifically, the third insulating layer 116 is formed as follows, for example. First, as shown in FIG. 5A6, the resist layer 114 is removed, and a SiO ₂ layer 115 thicker than the first conductive layer 110 is formed on the second insulating layer 108 by plasma CVD or the like. As a result, the first conductive layer 110 is buried in the SiO ₂ layer 115. Then, as shown in FIG. 5A7, the SiO ₂ layer 115 and the first conductive layer 110 are polished and planarized by CMP or the like.
Next, a fourth insulating layer 118 of, for example, 0.3 μm to 2.0 μm is formed on the surface of the substrate 100 and the third insulating layer 116 by plasma CVD or the like (see FIG. 5A8).

次に、第一導電層１１０に接続する第二導電層１２０を第四絶縁層１１８上に形成する（図６（Ａ１０）参照）。第二導電層１２０は、例えば０．５μｍ〜１．５μｍの厚さに形成する。具体的には第二導電層１２０は、例えば以下のように形成する。まず、第四絶縁層１１８に第一導電層１１０を露出させる通孔１２２を形成する（図５（Ａ９）参照）。より具体的には、図５（Ａ８）に示すように、第四絶縁層１１８の通孔１２２を形成する部位を露出させるレジスト層１２４を第四絶縁層１１８上にレジスト層１１４と同様の工程で形成する。そして、図６（Ａ９）に示すように、第一導電層１１０が露出するまで第四絶縁層１１８のレジスト層１２４から露出する部分をフッ酸等でエッチングすることにより、第四絶縁層１１８に通孔１２２を形成する。次に、図６（Ａ１０）に示すように、通孔１２２から露出する第一導電層１１０と第四絶縁層１１８の表面上に、例えばＰ⁺ポリシリコンの第二導電層１２０を第一導電層１１０と同様の工程で形成する。第二導電層１２０の第四絶縁層１１８の通孔１２２内に形成された部分がダイヤフラム１０の中継部１６に相当する。第二導電層１２０の第四絶縁層１１８の通孔１２２外に形成された部分であって、第四絶縁層１１８の後述する絶縁層を除去する工程において除去される部分上に形成されている部分がダイヤフラム１０の基部１２に相当する。 Next, the second conductive layer 120 connected to the first conductive layer 110 is formed over the fourth insulating layer 118 (see FIG. 6A10). The second conductive layer 120 is formed to a thickness of 0.5 μm to 1.5 μm, for example. Specifically, the second conductive layer 120 is formed as follows, for example. First, a through-hole 122 that exposes the first conductive layer 110 is formed in the fourth insulating layer 118 (see FIG. 5A9). More specifically, as shown in FIG. 5A8, a resist layer 124 that exposes a portion of the fourth insulating layer 118 where the through hole 122 is formed is formed on the fourth insulating layer 118 in the same process as the resist layer 114. Form with. Then, as shown in FIG. 6 (A9), the portion exposed from the resist layer 124 of the fourth insulating layer 118 is etched with hydrofluoric acid or the like until the first conductive layer 110 is exposed. A through hole 122 is formed. Next, as shown in FIG. 6A10, a second conductive layer 120 made of, for example, P ⁺ polysilicon is formed on the surfaces of the first conductive layer 110 and the fourth insulating layer 118 exposed from the through-hole 122. The layer 110 is formed by the same process. A portion formed in the through hole 122 of the fourth insulating layer 118 of the second conductive layer 120 corresponds to the relay portion 16 of the diaphragm 10. The portion of the second conductive layer 120 formed outside the through hole 122 of the fourth insulating layer 118 and formed on the portion of the fourth insulating layer 118 that is removed in the step of removing the insulating layer described later. The portion corresponds to the base portion 12 of the diaphragm 10.

次に、基板１００上と第二導電層１２０上にそれぞれ電極１２６と電極１２８を形成する（図７（Ａ１３）参照）。電極１２６と電極１２８は、例えば０．３μｍ〜１．０μｍの厚さに形成する。具体的には電極１２６と電極１２８は、例えば以下のように形成する。まず、図６（Ａ１１）に示すように、基板１００の一部を露出させる。より具体的には、第二導電層１２０の残存させる部位をマスクするレジスト層１３０を第二導電層１２０上にレジスト層１１４と同様の工程で形成する。そしてレジスト層１３０から露出する第二導電層１２０、第四絶縁層１１８、第三絶縁層１１４、第二絶縁層１０８をＲＩＥでエッチングすることにより、基板１００を露出させる。次に、図６（Ａ１２）に示すように、レジスト層１３０を除去し、基板１００の電極１２６を形成する部位を露出させる通孔１３２ａと、第二導電層１２０の電極１２８を形成する部位とを露出させる通孔１３２ｂとを有するレジスト層１３２を、レジスト層１１４と同様の工程で形成する。次に、図７（Ａ１３）に示すように、例えばレジスト層１３２をマスクとするＡｌのスパッタ等により、通孔１３２ａと通孔１３２ｂ内にそれぞれＡｌの電極１２６とＡｌの電極１２８を形成する。そしてレジスト層１３２を除去する。 Next, the electrode 126 and the electrode 128 are formed over the substrate 100 and the second conductive layer 120, respectively (see FIG. 7A13). The electrode 126 and the electrode 128 are formed to a thickness of 0.3 μm to 1.0 μm, for example. Specifically, the electrode 126 and the electrode 128 are formed as follows, for example. First, as shown in FIG. 6A11, part of the substrate 100 is exposed. More specifically, a resist layer 130 that masks the portion where the second conductive layer 120 remains is formed on the second conductive layer 120 in the same process as the resist layer 114. Then, the second conductive layer 120, the fourth insulating layer 118, the third insulating layer 114, and the second insulating layer 108 exposed from the resist layer 130 are etched by RIE, thereby exposing the substrate 100. Next, as shown in FIG. 6 (A12), the resist layer 130 is removed, and a through hole 132a that exposes a portion where the electrode 126 of the substrate 100 is formed, and a portion where the electrode 128 of the second conductive layer 120 is formed, A resist layer 132 having a through hole 132 b exposing the same is formed in the same process as the resist layer 114. Next, as shown in FIG. 7A13, an Al electrode 126 and an Al electrode 128 are formed in the through hole 132a and the through hole 132b by, for example, sputtering of Al using the resist layer 132 as a mask. Then, the resist layer 132 is removed.

次に、基板１００の裏面側から基板１００に形成した凹部１０２の底が除去されるまで基板１００の一部を除去することにより、底面に第一絶縁層１０６を露出させる凹部１３４を基板１００に形成する（図７（Ａ１５）参照）。基板１００の裏面とは、基板１００の凹部１０２が形成されている面と反対側の面のことである。凹部１３４は、例えば直径７００μｍの円柱状に形成する。具体的には凹部１３４は、例えば以下のように形成する。まず、図７（Ａ１４）に示すように、凹部１３４を形成する部位のみを露出させるレジスト層１３６を基板１００の両面側にレジスト層１１４と同様の工程で形成する。次に、図７（Ａ１５）に示すように、基板１００のレジスト層１３６から露出する部位をＤｅｅｐＲＩＥ等で除去することにより、基板１００に凹部１３４を形成する。凹部１３４の底から基板１００の表面までの部分がバックプレート３０に相当する。 Next, a part of the substrate 100 is removed from the back surface side of the substrate 100 until the bottom of the recess 102 formed in the substrate 100 is removed, whereby a recess 134 exposing the first insulating layer 106 on the bottom surface is formed in the substrate 100. It is formed (see FIG. 7 (A15)). The back surface of the substrate 100 is a surface opposite to the surface on which the concave portion 102 of the substrate 100 is formed. The recess 134 is formed in a cylindrical shape having a diameter of 700 μm, for example. Specifically, the recess 134 is formed as follows, for example. First, as illustrated in FIG. 7A14, a resist layer 136 that exposes only a portion where the recess 134 is to be formed is formed on both sides of the substrate 100 in the same process as the resist layer 114. Next, as shown in FIG. 7A15, a portion exposed from the resist layer 136 of the substrate 100 is removed by DeepRIE or the like, whereby a recess 134 is formed in the substrate 100. A portion from the bottom of the recess 134 to the surface of the substrate 100 corresponds to the back plate 30.

次に、図７（Ａ１６）に示すように、第一絶縁層１０６から第四絶縁層１１８（以下、絶縁層という。）を、第二導電層１２０の近端部と基板１００との間に形成されている一部を除いて除去する。具体的には絶縁層は、例えばウェットエッチングにより除去する。例えばＳｉＯ₂の絶縁層は、フッ酸等のエッチング液で除去する。エッチング液は、凹部１３４の底面に露出する第一絶縁層１０６、第二絶縁層１０８、第三絶縁層１１４、第四絶縁層１１８の順に絶縁層を溶解させる。絶縁層の除去した部分が請求項に記載の犠牲層に相当する。また絶縁層の残存させた部分がスペーサ４０に相当する。 Next, as illustrated in FIG. 7A16, the first insulating layer 106 to the fourth insulating layer 118 (hereinafter referred to as an insulating layer) are placed between the proximal end portion of the second conductive layer 120 and the substrate 100. Remove except for the part that is formed. Specifically, the insulating layer is removed by wet etching, for example. For example, the insulating layer of SiO ₂ is removed with an etchant such as hydrofluoric acid. The etching solution dissolves the insulating layers in the order of the first insulating layer 106, the second insulating layer 108, the third insulating layer 114, and the fourth insulating layer 118 exposed on the bottom surface of the recess 134. The removed portion of the insulating layer corresponds to the sacrificial layer described in the claims. Further, the remaining portion of the insulating layer corresponds to the spacer 40.

第二導電層１２０の近端部と基板１００との間に形成されている絶縁層を残存させるためには、例えば第二絶縁層１０８から第四絶縁層１１８をそれぞれ厚さ４．０μｍ、厚さ２．０μｍ、厚さ１．５μｍで形成する場合、第二絶縁層１０８から第四絶縁層１１８の外壁から基板１００の最も外側に形成した凹部１０２までの距離が１７．５μｍになるように、第二絶縁層１０８から第四絶縁層１１８を形成する。この場合、周方向の幅が１０．０μｍ（＝１７．５μｍ−（４．０μｍ＋２．０μｍ＋１．５μｍ））のスペーサ４０を形成することができる。 In order to leave the insulating layer formed between the proximal end portion of the second conductive layer 120 and the substrate 100, for example, the second insulating layer 108 to the fourth insulating layer 118 are each formed with a thickness of 4.0 μm. When formed with a thickness of 2.0 μm and a thickness of 1.5 μm, the distance from the outer wall of the second insulating layer 108 to the concave portion 102 formed on the outermost side of the substrate 100 is 17.5 μm. Then, the fourth insulating layer 118 is formed from the second insulating layer 108. In this case, the spacer 40 having a circumferential width of 10.0 μm (= 17.5 μm− (4.0 μm + 2.0 μm + 1.5 μm)) can be formed.

（コンデンサマイクロホンの製造方法の第二実施例）
図８から図１１は、コンデンサマイクロホン１の製造方法の第二実施例を説明するための模式図である。
はじめに、図８（Ａ１）に示すように、基板１００上に第一絶縁層２００を形成する。具体的には例えば、プラズマＣＶＤ等で基板１００上にＳｉＯ₂を成長させることにより、第一絶縁層２００を形成する。尚、本工程はＳＯＩ基板を用いることにより省略することができる。 (Second embodiment of a method of manufacturing a condenser microphone)
FIGS. 8 to 11 are schematic views for explaining a second embodiment of the method of manufacturing the condenser microphone 1.
First, as illustrated in FIG. 8A1, the first insulating layer 200 is formed over the substrate 100. Specifically, for example, the first insulating layer 200 is formed by growing SiO ₂ on the substrate 100 by plasma CVD or the like. Note that this step can be omitted by using an SOI substrate.

次に、通孔２０２ａを有する第一導電層２０２を第一絶縁層２００上に形成する。具体的には第一導電層２０２は、例えば以下のように形成する。まず、第一絶縁層２００上にＰ⁺ポリシリコン層を、製造方法の第一実施例に係る第一導電層１１０と同様の工程で形成する。次に、Ｐ⁺ポリシリコン層の通孔２０２ａを形成する部位を露出させるレジスト層をＰ⁺ポリシリコン層上に形成する。次に、レジスト層から露出するＰ⁺ポリシリコン層をＲＩＥ等によりエッチングすることにより、第一絶縁層２００上にＰ⁺ポリシリコンの第一導電層２０２を形成する。第一導電層２０２がバックプレート３０に相当する。 Next, the first conductive layer 202 having the through hole 202 a is formed on the first insulating layer 200. Specifically, the first conductive layer 202 is formed as follows, for example. First, a P ⁺ polysilicon layer is formed on the first insulating layer 200 in the same process as the first conductive layer 110 according to the first embodiment of the manufacturing method. Next, a resist layer to expose a portion for forming a through hole 202a of the P ⁺ polysilicon layer on the P ⁺ polysilicon layer. Next, by etching by RIE or the like P ⁺ polysilicon layer exposed from the resist layer to form a first conductive layer 202 of the P ⁺ polysilicon on the first insulating layer 200. The first conductive layer 202 corresponds to the back plate 30.

次に、図８（Ａ２）に示すように、第一導電層２０２と平坦な第二絶縁層２０４を第一絶縁層２００上に形成する。具体的には例えば、第二絶縁層２０４は、製造方法の第一実施例に係る第三絶縁層１１６と同様の工程で形成する。第二絶縁層２０４と後述する第三絶縁層２０６から第五絶縁層２１１は、第一絶縁層２００と同一の材料で形成することが望ましい。第二絶縁層２０４から第五絶縁層２１１を第一絶縁層２００と同一の材料で形成することにより、後述する絶縁層を除去する工程において第二絶縁層２０４から第五絶縁層２１１を第一絶縁層２００とともに除去することができる。
次に、第一導電層２０２と第二絶縁層２０４の表面上に第三絶縁層２０６を形成する。 Next, as illustrated in FIG. 8A2, the first conductive layer 202 and the flat second insulating layer 204 are formed over the first insulating layer 200. Specifically, for example, the second insulating layer 204 is formed in the same process as the third insulating layer 116 according to the first embodiment of the manufacturing method. The second insulating layer 204 and the third insulating layer 206 to the fifth insulating layer 211 described later are desirably formed of the same material as the first insulating layer 200. By forming the fifth insulating layer 211 from the second insulating layer 204 with the same material as that of the first insulating layer 200, the fifth insulating layer 211 is changed from the second insulating layer 204 to the first in the step of removing the insulating layer described later. It can be removed together with the insulating layer 200.
Next, a third insulating layer 206 is formed on the surfaces of the first conductive layer 202 and the second insulating layer 204.

次に、図８（Ａ３）に示すように、通孔２０８ａを有する第二導電層２０８を第三絶縁層２０６上に形成する。具体的には例えば、第二導電層２０８は、製造方法の第一実施例に係る第一導電層１１０と同様の工程で形成する。第二導電層２０８は可動電極２０に相当する。
次に、図８（Ａ４）に示すように、第二導電層２０８と平坦な第四絶縁層２１０を第三絶縁層２０６上に形成する。具体的には例えば、第四絶縁層２１０は、製造方法の第一実施例に係る第三絶縁層１１６と同様の工程で形成する。 Next, as illustrated in FIG. 8A3, the second conductive layer 208 having the through holes 208 a is formed over the third insulating layer 206. Specifically, for example, the second conductive layer 208 is formed in the same process as the first conductive layer 110 according to the first embodiment of the manufacturing method. The second conductive layer 208 corresponds to the movable electrode 20.
Next, as illustrated in FIG. 8A4, the second conductive layer 208 and the flat fourth insulating layer 210 are formed over the third insulating layer 206. Specifically, for example, the fourth insulating layer 210 is formed in the same process as the third insulating layer 116 according to the first embodiment of the manufacturing method.

次に、図８（Ａ５）に示すように、第二導電層２０８と第四絶縁層２１０の表面上に第五絶縁層２１１を形成する。具体的には例えば、第二導電層２０８と第四絶縁層２１０の表面上にＳｉＯ₂をプラズマＣＶＤ等で成長させることにより、ＳｉＯ₂の第五絶縁層２１１を形成する。
次に、図８（Ａ６）に示すように、第二導電層２０８に接続する第三導電層２１２を第五絶縁層２１１上に形成する。具体的には例えば、製造方法の第一実施例に係る第二導電層１２０と同様の工程により、Ｐ⁺ポリシリコンの第三導電層２１２を形成する。
次に、図８（Ａ７）に示すように、第一導電層２０２を露出させる。具体的には例えば、第三導電層２１２の残存させる部位をマスクするレジスト層２１４を第三導電層２１２上に形成する。そしてレジスト層２１４から露出する第三導電層２１２、第五絶縁層２１１、第四絶縁層２１０、第三絶縁層２０６をＲＩＥ等でエッチングすることにより第一導電層２０２を露出させる。 Next, as illustrated in FIG. 8A5, the fifth insulating layer 211 is formed over the surfaces of the second conductive layer 208 and the fourth insulating layer 210. Specifically, for example, SiO ₂ is grown on the surfaces of the second conductive layer 208 and the fourth insulating layer 210 by plasma CVD or the like, thereby forming the fifth insulating layer 211 of SiO ₂ .
Next, as illustrated in FIG. 8A6, the third conductive layer 212 connected to the second conductive layer 208 is formed over the fifth insulating layer 211. Specifically, for example, the third conductive layer 212 of P ⁺ polysilicon is formed by the same process as the second conductive layer 120 according to the first embodiment of the manufacturing method.
Next, as shown in FIG. 8A7, the first conductive layer 202 is exposed. Specifically, for example, a resist layer 214 is formed on the third conductive layer 212 to mask a portion where the third conductive layer 212 remains. Then, the third conductive layer 212, the fifth insulating layer 211, the fourth insulating layer 210, and the third insulating layer 206 exposed from the resist layer 214 are etched by RIE or the like to expose the first conductive layer 202.

次に、図８（Ａ８）に示すように、基板１００に積層された構造物（以下、積層物という。）の表面を覆う第六絶縁層２１６を形成する。具体的には例えば、基板１００の表面側に形成された構造物の表面上にＳｉＮを減圧ＣＶＤ等で成長させることにより第六絶縁層２１６を形成する。このとき積層物の第一導電層２０２を露出させた側では、第一導電層２０２と第三導電層２１２がそれぞれ第六絶縁層２１６に固定される。この結果、後述する工程において第六絶縁層２１６近傍の第一絶縁層２００から第五絶縁層２１１を除去したとしても、第一導電層２０２と第三導電層２１２は第六絶縁層２１６により保持される。尚、第一導電層２０２と第三導電層２１２を第六絶縁層２１６に複数箇所で固定してもよい。また、第二導電層２０８の形成領域を内部に含む円柱状に積層物を残存させることにより、第一導電層２０２と第三導電層２１２をその全周で第六絶縁層２１６に固定してもよい。 Next, as illustrated in FIG. 8A8, a sixth insulating layer 216 is formed to cover the surface of the structure stacked on the substrate 100 (hereinafter referred to as a stack). Specifically, for example, the sixth insulating layer 216 is formed by growing SiN on the surface of the structure formed on the surface side of the substrate 100 by low pressure CVD or the like. At this time, the first conductive layer 202 and the third conductive layer 212 are fixed to the sixth insulating layer 216 on the side where the first conductive layer 202 of the laminate is exposed. As a result, even if the fifth insulating layer 211 is removed from the first insulating layer 200 in the vicinity of the sixth insulating layer 216 in the process described later, the first conductive layer 202 and the third conductive layer 212 are held by the sixth insulating layer 216. Is done. The first conductive layer 202 and the third conductive layer 212 may be fixed to the sixth insulating layer 216 at a plurality of locations. In addition, the first conductive layer 202 and the third conductive layer 212 are fixed to the sixth insulating layer 216 on the entire circumference by leaving the laminate in a columnar shape including the formation region of the second conductive layer 208 therein. Also good.

次に、第一導電層２０２上と第三導電層２１２上にそれぞれ電極２１８と電極２２０を形成する（図１０（Ａ１０）参照）。具体的には電極２１８と電極２２０は、例えば以下のように形成する。まず、図１０（Ａ９）に示すように、第六絶縁層２１６の第一導電層２０２上の一部と第六絶縁層２１６の第三導電層２１２上の一部とを露出させるレジスト層２２２を形成する。次に、第六絶縁層２１６のレジスト層２２２から露出する部位を第一導電層２０２と第三導電層２１２とに達するまでＲＩＥ等でエッチングすることにより、それぞれ通孔２１６ａと通孔２１６ｂとを第六絶縁層２１６に形成する。次に、図１０（Ａ１０）に示すように、レジスト層２２２をマスクとするＡｌのスパッタ等により、通孔２１６ａと通孔２１６ｂ内にそれぞれＡｌの電極２１８と電極２２０を形成する。そして、レジスト層２２２を除去する。 Next, the electrode 218 and the electrode 220 are formed over the first conductive layer 202 and the third conductive layer 212, respectively (see FIG. 10A10). Specifically, the electrode 218 and the electrode 220 are formed as follows, for example. First, as shown in FIG. 10A9, a resist layer 222 exposing a part of the sixth insulating layer 216 on the first conductive layer 202 and a part of the sixth insulating layer 216 on the third conductive layer 212. Form. Next, the portions exposed from the resist layer 222 of the sixth insulating layer 216 are etched by RIE or the like until they reach the first conductive layer 202 and the third conductive layer 212, whereby the through holes 216a and 216b are respectively formed. The sixth insulating layer 216 is formed. Next, as shown in FIG. 10A10, Al electrodes 218 and 220 are formed in the through holes 216a and 216b by Al sputtering or the like using the resist layer 222 as a mask, respectively. Then, the resist layer 222 is removed.

次に、第一絶縁層２００を露出させる開口２２４を基板１００に形成する（図１１（Ａ１２）参照）。具体的には開口部２２４は、例えば以下のように形成する。まず、図１１（Ａ１１）に示すように、基板１００の裏面の一部のみを露出させるレジスト層２２６を基板１００の両面側に形成する。次に、図１１（Ａ１１）に示すように、基板１００のレジスト層２２６から露出する部位を第一絶縁層２００に達するまでＤｅｅｐＲＩＥ等で除去することにより、基板１００に開口部２２４を形成する。 Next, an opening 224 that exposes the first insulating layer 200 is formed in the substrate 100 (see FIG. 11A12). Specifically, the opening 224 is formed as follows, for example. First, as illustrated in FIG. 11A11, a resist layer 226 that exposes only part of the back surface of the substrate 100 is formed on both surfaces of the substrate 100. Next, as illustrated in FIG. 11A11, an opening 224 is formed in the substrate 100 by removing the portion exposed from the resist layer 226 of the substrate 100 with Deep RIE or the like until reaching the first insulating layer 200.

次に、第一絶縁層２００から第五絶縁層２１１（以下、絶縁層という。）を、第一導電層２０２と第三導電層２１２との間に形成されている一部を除いて除去する（図１１（Ａ１３）参照）。絶縁層はウェットエッチングにより除去する。エッチング液には例えばフッ酸を用いる。エッチング液は、開口部２２４に露出する第一絶縁層２００、第二絶縁層２０４、第三絶縁層２０６、第四絶縁層２１０、第五絶縁層２１１の順に絶縁層を溶解させる。 Next, the fifth insulating layer 211 (hereinafter referred to as an insulating layer) is removed from the first insulating layer 200 except for a part formed between the first conductive layer 202 and the third conductive layer 212. (See FIG. 11 (A13)). The insulating layer is removed by wet etching. For example, hydrofluoric acid is used as the etchant. The etching solution dissolves the insulating layers in the order of the first insulating layer 200, the second insulating layer 204, the third insulating layer 206, the fourth insulating layer 210, and the fifth insulating layer 211 exposed in the opening 224.

このとき積層物の第六絶縁層２１６が形成されている部位では、第六絶縁層２１６をストッパ層とするウェットエッチングにより絶縁層を除去することができる。上述したように、絶縁層を第六絶縁層２１６に達するまで除去したとしても、第一導電層２０２と第三導電層２１２は第六絶縁層２１６により保持される。この場合、第六絶縁層２１６はスペーサ４０に相当する。 At this time, the insulating layer can be removed by wet etching using the sixth insulating layer 216 as a stopper layer at a portion where the sixth insulating layer 216 of the laminate is formed. As described above, even if the insulating layer is removed until it reaches the sixth insulating layer 216, the first conductive layer 202 and the third conductive layer 212 are retained by the sixth insulating layer 216. In this case, the sixth insulating layer 216 corresponds to the spacer 40.

本発明によるコンデンサマイクロホンを説明するための模式図。The schematic diagram for demonstrating the condenser microphone by this invention. 本発明によるコンデンサマイクロホンの平面図。The top view of the condenser microphone by the present invention. 図２（Ａ）のIII−III線による断面図。Sectional drawing by the III-III line of FIG. 2 (A). 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method. 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method. 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method. 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method. 製造方法の第二実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 2nd Example of a manufacturing method. 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method. 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method. 製造方法の第一実施例による製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method by the 1st Example of a manufacturing method.

Explanation of symbols

１コンデンサマイクロホン、１０ダイヤフラム、１２ａ中央部（ダイヤフラムの中央部、基部の中央部）、１２基部、１２ｂ近端部（基部の近端部）、１６中継部、２０可動電極、３０バックプレート（プレート）、４０スペーサ DESCRIPTION OF SYMBOLS 1 Capacitor microphone, 10 Diaphragm, 12a Center part (center part of diaphragm, center part of base part), 12 base part, 12b Near end part (near end part of base part), 16 relay part, 20 Movable electrode, 30 Back plate ), 40 spacer

Claims

A plate having fixed electrodes;
A diaphragm provided opposite to the plate and vibrated by sound waves;
One end is joined to the diaphragm side surface of the plate, the other end is joined to the plate side surface of the diaphragm, and a spacer is provided that insulates the plate and the diaphragm,
The spacer is
By holding the near end of the plate and the near end of the diaphragm, a gap is formed between the plate and the diaphragm,
The diaphragm is
A base including the proximal end held by the spacer;
A relay portion connected to the plate side of the central portion of the base portion;
A method of manufacturing a condenser microphone, which is connected to the opposite side of the relay portion to the base portion, and has a plate-shaped movable electrode having a larger electrode area than the connection area of the relay portion and the base portion ,
After forming the movable electrode, a sacrificial layer is formed on the movable electrode,
Forming an opening in the sacrificial layer to expose a portion of the movable electrode by etching;
Forming a conductor layer to bury the opening on the sacrificial layer;
Removing the sacrificial layer after forming the conductor layer;
A method of manufacturing a condenser microphone.