JP4187947B2 - パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 - Google Patents
パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP4187947B2 JP4187947B2 JP2001129331A JP2001129331A JP4187947B2 JP 4187947 B2 JP4187947 B2 JP 4187947B2 JP 2001129331 A JP2001129331 A JP 2001129331A JP 2001129331 A JP2001129331 A JP 2001129331A JP 4187947 B2 JP4187947 B2 JP 4187947B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- pattern
- cell
- replacement
- name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の回路パターンを形成する際のパターン補正方法およびパターン補正装置に関し、特に、光近接効果を補正するためのＯＰＣ（Optical Proximity Correction）補正方法および装置に関する。
【０００２】
【従来の技術】
近年の半導体集積回路の微細化、高集積化に伴い、フォトリソグラフィ工程における光近接効果による歩留まりの低下を防止することが重要な課題になってきている。すなわち、フォトリソグラフィ工程により回路パターンを形成する場合、ＣＡＤ等で設計したレイアウトパターンに比べ、実際に露光して出来上がった配線パターンの端部が、光近接効果により縮小する。この現象をショートニングと称する。露光パターンのショートニングは、回路が微細化され、線幅が小さくなるほど顕著になる。ショートニングが起こると、異なる層の配線を接続するＶＩＡコンタクトホールに対して、上層または下層のメタル配線の被覆が不完全になり、歩留まり低下の原因となる。また、光近接効果によるショートニングは、メタル配線パターンだけではなく、このような配線パターンを接続するＶＩＡパターンにも発生する。ＶＩＡパターンにショートニングが生じた場合は、ＶＩＡ抵抗が著しく上昇し、最悪の場合、断線してしまう。
【０００３】
そこで、露光後のショートニングをあらかじめ補償するために、設計の段階で、メタル配線パターンおよびＶＩＡパターンにＯＰＣ（Optical Proximity Correctiont）と呼ぶ光学的補正処理を施している。
【０００４】
ＯＰＣ処理方法としては、設計されたレイアウトデータに基づいて、ＶＩＡにより接続されるべきメタル配線の補正対象エッジを抽出し、抽出した補正対象エッジと近接図形との距離を算出し、ルールテーブルを使用して、算出した距離に応じた補正量だけ補正するという手法が従来採用されている。このようなＯＰＣ処理は、一般的なデザインルール検査（ＤＲＣ：Design Rule Checker）ツールに備わっている図形処理機能や、ＤＲＣ機能を組み合わせることによって実現されるが、専用機能を開発して使用している場合もある。
【０００５】
【発明が解決しようとする課題】
このような従来のＯＰＣ処理では、ひとつひとつ補正対象を抽出するたびに、近接図形を検索し、その図形との距離を計算しなければならない。このため、大規模集積回路では、メタル配線やＶＩＡの図形数が膨大となり、ＯＰＣ処理のための図形処理や距離算出に長時間を要していた。
【０００６】
また、現実的に、配線終端部の光近接効果は、周囲の２次元的な環境により影響を受けるが、従来のＯＰＣ処理方法では、一方向にだけ（たとえば、ＸＹ平面内のＸ方向についてのみ、あるいはＹ方向についてのみ）、図形の近接状況を判断しているため、補正精度が低いという問題があった。したがって、露光後の出来上がりパターンも、結果的に満足のゆく精度を達成できなかった。
【０００７】
そこで、本発明の第１の目的は、計算処理時間を大幅に短縮するとともに、パターンの２次元方向への補正を高精度に行うことのできるパターン補正方法を提供することにある。
【０００８】
本発明の第２の目的は、高精度のパターン補正を可能にするパターン補正プログラムを格納した記録媒体を提供することにある。
【０００９】
本発明の第３の目的は、半導体集積回路等の設計レイアウトデータを短時間に補正処理することのできるパターン補正装置を提供することにある。
【００１０】
【課題を解決するための手段】
第１の目的を達成するために、本発明によるパターン補正方法は、まず、ＣＡＤ等の自動レイアウト装置から、設計レイアウトデータを受け取る。受け取った設計レイアウトデータ中に含まれる補正対象セルの各々について、その対象セルの周囲に他図形が存在するかどうかに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後レイアウトデータを生成する。さらに、読み出した置換セル名に対応する補正パターンをセルライブラリから取り込んで、補正完了済みの、たとえばマスクデータを生成する。
【００１１】
環境プロファイルを決定するためには、補正対象セルの周囲を複数のセグメントに分割し、各セグメントにおける他図形の有無に基づいて２値で表現する。たとえば、各セグメントについて、そのセグメントに他図形が存在しない場合は０を、存在する場合には１を設定して環境プロファイルを決定する。
【００１２】
補正対象セルについて、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、あらかじめセルライブラリに格納しておく。また、補正対象セルについて、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納しておく。
【００１３】
このようなパターン補正方法は、半導体集積回路の配線パターンの光学補正に適用される。この場合、補正対象セルは、たとえば半導体集積回路のＶＩＡセルである。ＶＩＡセルは、上層メタルサブセル、下層メタルサブセル、およびＶＩＡ層サブセルから成り、これらの各々について、個別のセル置換テーブルが設けられる。したがって、上層メタルサブセル、下層メタルサブセル、ＶＩＡ層サブセルは、それぞれ独立して置換処理が行われる。セルライブラリから取り込んだ補正パターンに基づきて、たとえばマスク描画用のマスクデータを生成する。このマスクデータは、直接マスク描画装置に出力してもよいし、記録媒体に格納して、マスク描画装置に入力されてもよい。
【００１４】
本発明の第２の目的を達成するために、パターン補正装置で実行されるパターン補正プログラムを記録した記録媒体を提供する。このような補正プログラムは、入力された設計レイアウトデータ中の、補正対象セルの各々について、その環境プロファイルを決定するステップと、あらかじめパターン補正装置のメモリ領域に格納されたセル置換テーブルを参照して、決定した環境プロファイルに対応する補正パターンの名前である置換セル名を読み取るステップと、あらかじめパターン補正装置のメモリ領域に格納されたセルライブラリを検索して、読み取られた置換セル名に対応する補正パターンを取り込むステップとを含む。また、補正対象セルの周囲を複数のセグメントに分割し、各セグメントについて、他図形が存在するかどうかを調べ、他図形の有無に応じて２値で表現する環境プロファイルを決定するステップをさらに含む。
【００１５】
ここで「記録媒体」とは、例えばコンピュータの外部のメモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録可能な媒体を意味する。具体的には、プロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセットテープ、オープンリールテープなどが「記録媒体」に含まれる。上述したプログラムを記録媒体に格納したものを用いることによって、自動レイアウト装置や光学補正装置は、より少ないデータ量で、精密な配線パターンを生成するためのマスク描画データを作成することが可能になる。
【００１６】
本発明の第３の目的を達成するために、パターン補正装置は、入出力部と、ＣＰＵと、メモリを含む。ＣＰＵは、入出力部から入力された設計レイアウトデータに含まれる補正対象セルの各々について、その周囲の図形環境を決定する環境プロファイル決定部を有する。メモリは、想定し得るすべての環境プロファイルを、その各々について最適な補正パターンの名前である置換セル名と関連付けて格納するセル置換テーブルと、前記最適な補正パターンを、前記名前と関連付けて格納するセルライブラリとを含む。ＣＰＵはまた、補正後レイアウトデータ生成部と補正パターン生成部を備える。補正後レイアウトデータ生成部は、セル置換テーブルを参照して、決定された環境プロファイルに対応する置換セル名を読み込んで補正後レイアウトデータを作成する。補正パターン生成部は、補正後レイアウトデータに基づいて、前記セルライブラリから置換セル名に対応する補正パターンを取り込んで、たとえば半導体集積回路のマスク描画用のマスクデータを生成する。
【００１７】
本発明のその他の特徴、効果は、以下に述べる実施の形態によって、より明確になるものである。
【００１８】
【発明の実施の形態】
＜第１実施形態＞
図１は、本発明の第１実施形態に係るＯＰＣ処理を含む全体の処理フローを示す図である。ＯＰＣ処理は、自動配置配線結果のレイアウトデータ１０３を入力として実施される。すなわち、１０１で、ＣＡＤなどの自動レイアウト装置により、実際に製造すべき配線パターンを生成する。ここで生成された配線レイアウトデータ１０３に対して、ＶＩＡセル置換テーブル１０４を参照して、ＯＰＣ処理を施す（１０５）。
【００１９】
たとえば、光学補正の対象となる部分（「着目セル」と称する）が、直交座標系における下層メタル配線と上層のメタル配線とを接続するＶＩＡセルだとする。この場合、図２に示すように、着目ＶＩＡセルは、下層メタル配線２１の終端部から成るサブセル（ＶＩＡ下層メタルサブセル）と、上層メタル配線２２の終端部から成るサブセル（ＶＩＡ上層メタルサブセル）と、これらを接続するＶＩＡ層サブセルとから構成される。
【００２０】
一方、ＶＩＡセル置換テーブル１０４は、着目セルの周囲の図形配置状況に応じて、置換後の可能な組み合わせの各々について名前を付けた、名前のリストを保持するテーブルである（図５参照）。そこで、ステップ１０５のＯＰＣ補正処理では、着目セルの周囲の図形配置を２次元的に調べ、ＶＩＡセル置換テーブル１０４の中から、検出した図形配置に対応する補正後のパターン名を選び出し、着目セルをそのパターン名に置きかえる。図３は、ＯＰＣ処理による置換後のＶＩＡセルの構成例を示す。
【００２１】
この例では、ＯＰＣ補正前のＶＩＡセルのうち、ＶＩＡ層サブセルを、周囲の図形配置状況に応じて、Ｖｉａ＿ｖｍという名前に置き換え、一方、上層メタルサブセルと下層メタルサブセルについても、対応の置換テーブルを参照して、それぞれＶｉａ＿ｕｍｍ、Ｖｉａ＿ｌｍｂという名前に置き換える。
【００２２】
このようにしてＯＰＣ補正処理を受けた後のレイアウトデータ１０７は、置換セルの名前を含むデータであり、実態的な図形データではない。そこで、ＯＰＣ補正用のＶＩＡセルライブラリ１０８を用いて、補正後レイアウトデータ１０７を実際のマスクデータに展開する（１０９）。ＶＩＡセルライブラリ１０８は、ＶＩＡセル置換テーブル１０４にリストされた名前の各々について、実際の図形パターンのデータを名前と対応付けて格納している。ステップ１０９で実際の図形データに展開されたマスクデータに基づいて、実際にマスクが生成されることになる。
【００２３】
図４は、図１のステップ１０５のＯＰＣ補正の詳細な処理フローを示す図であり、半導体集積回路の多層配線におけるＶＩＡセルについてＯＰＣ補正を施す場合を例にとって説明する。このＯＰＣ補正処理は、たとえば半導体ウエハのチップ単位で行い、入力データに含まれるＶＩＡセルをひとつづつ処理対象として、すべてのＶＩＡについて処理が終了するまで繰り返す。
【００２４】
まず、ステップＳ４０１で、入力データ内の未処理のＶＩＡがあるかどうかを検索する。未処理のＶＩＡがあれば、ステップＳ４０３で、このＶＩＡを構成する上層メタルサブセルについて、この上層メタルサブセルが配置されている周囲の環境を調べ、環境プロファイルを作成する。
【００２５】
図５（ｂ）および（ｃ）は、環境プロファイルの決定方法を示す図である。この例では、上層メタル配線は、Ｘ方向に伸びて形成されている。通常、多層配線構造では、同一の層内に形成される配線は、すべて同一方向（たとえばＸ方向）に形成される。したがって、直交系の配線では、下層メタル配線は、Ｙ方向に向けて形成されることになる。
【００２６】
図５（ｂ）は、処理すべき着目ＶＩＡが、上層メタル配線の右端にある場合の環境プロファイルの決定方法を示す。着目ＶＩＡの上層メタル配線の周囲のグリッドを▲１▼〜▲７▼の７つのセグメントに分割する。各セグメント内に、他の配線等の図形が存在する場合は１を、存在しない場合は０を割り当てる。図５（ｂ）の例では、いずれのセグメントにも他の図形が存在しないので、その環境プロファイルは（０,０,０,０,０,０,０）になる。この方式で、起こり得るすべての組み合わせ（この例では２の７乗（２７）通り）の環境プロファイルが決定される。
【００２７】
環境プロファイルが決定されたなら、ステップＳ４０５で、このような環境プロファイルである場合に補正後の図形として置き換えるべきサブセルの名前を、サブセル置換テーブル１０４で検索し、レイアウトデータをその名前に置換する。
【００２８】
ＶＩＡセル置換テーブル１０４は、ある環境プロファイルの場合に、どのような図形に補正されるべきかを特定するためのテーブルである。各環境プロファイルに応じた補正後の図形には、それぞれ名前が付けられている。置換テーブル１０４は、各環境プロファイルと、それに対応する図形の名前とを関連付けて格納する。図５（ａ）に示すテーブルは、上層メタルサブセル置換用のテーブル１０４ａである。たとえば、環境プロファイルが（０,０,０,０,０,０,０）である場合に、置換すべき上層メタルのサブセル名はＶｉａ＿ｕｍａである。周囲に別の配線が存在し、環境プロファイルが（１,１,０,０,０,１,１）である場合には、Ｖｉａ＿ｕｍｍという名前の図形に置き換えられることになる。
【００２９】
図５（ｃ）のように、着目ＶＩＡがメタル配線の左端にある場合は、セグメント番号を図５（ｂ）とは逆方向に割り当てることにより、ＶＩＡセルが右端にある場合とサブセル置換テーブル１０４ａを共有することができる。この場合、置換後のセルを、左右ミラー反転して使用する。
【００３０】
着目ＶＩＡの環境に応じて上層メタルサブセルの名前の置換が完了したら、ステップＳ４０７で、同じ着目ＶＩＡのＶＩＡ層サブセルについて処理を行う。ステップＳ４０３と同様に、まずＶＩＡ層サブセルの環境プロファイルを求める。
【００３１】
図６（ａ）は、ＶＩＡ層サブセル用の置換テーブル１０４ｂを示す。図６（ｂ）に示すように、着目ＶＩＡの周囲を▲１▼〜▲８▼の８つのセグメントに分割し、各セグメントの配線格子点に着目し、配線格子点に別のＶＩＡ図形が存在するかどうかによって、その環境プロファイルを決定する。図６（ｂ）に示す例では、周囲に他の図形が存在しないので、環境プロファイルは（０,０,０,０,０,０,０,０）になる。この環境プロファイルが得られた場合に置換すべき図形の名前は、図６（ａ）の置換テーブルに示されるように、Ｖｉａ＿ｖａである。そこで、ステップＳ４０９で、入力されたレイアウトデータのうち、このＶＩＡ層サブセルについて、名前Ｖｉａ＿ｖａに置き換える。
【００３２】
置換処理が完了したら、この着目ＶＩＡの下層メタルサブセルについて、上層メタルサブセルと同様の処理を行う。すなわち、ステップＳ４１１で、下層メタルサブセルについて環境プロファイルを決定し、ステップＳ４１３で、下層メタルサブセル用の置換テーブル１０４ｃを参照して、決定した環境プロファイルに対応する名前に置換する。
【００３３】
このようにして、チップ中のすべてのＶＩＡについて、置換処理が完了したら、補正後レイアウトデータ１０７が完成する。上述したように、この補正後レイアウトデータは、置換すべき図形の名前に置き換えられただけであり、図形の実データを含んでいない。そこで、ステップＳ１０９で、ＯＰＣ補正用のＶＩＡセルライブラリ１０８を用いて、実際の図形データに展開して、マスク用のデータを作成する。
【００３４】
図７〜１１は、実データに展開するＯＰＣ処理の例を示す図である。図７の例では、図７（ａ）に示すように上層メタルサブセルの環境プロファイルが（０,０,０,０,０,０,０）であり、補正後レイアウトデータは、対応する名前Ｖｉａ＿ｕｍａを含む。ＶＩＡセルライブラリ１０８は、各名前に対応する実際の図形データを格納している。名前Ｖｉａ＿ｕｍａに対応する上層メタルサブセルの図形は、図７（ｃ）に実線で示すように、上部配線メタル２２の終端部を全体的に拡張した正方形である。中央部の点線で示す正方形は、ＶＩＡカットパターンである。この環境プロファイルでは、周囲に余計な図形が存在しないので、上部配線メタル２２の終端部（上層メタルサブセル）を４方向に均等に拡張する補正を行うことになる。すなわち、図７（ｂ）に示すように、終端部だけをＶＩＡカットの回りに太らせたパターンになる。このように、あらかじめ端部を補正してあるので、特に微細な配線パターンを露光する場合でも、端部のショートニングを防止することができる。
【００３５】
図８は、着目ＶＩＡの上層メタル配線の周囲に、別の配線がある場合のＯＰＣ補正例を示す。この場合、着目ＶＩＡを取り巻くセグメントでの図形存在状態から、環境プロファイルが（１,１,０,０,０,１,１）と決定されている。この場合に置き換えられるべき図形の名前は、Ｖｉａ＿ｕｍｍである。この名前に対応する図形は、図８（ｃ）に示すように、ＶＩＡカットの右側に大きく、下側にやや広く拡張した長方形である。この図形をＶＩＡセルライブラリから読み出して置換すると、上層メタル配線は図８（ｂ）に示すように、端部の右側と左側に張り出した図形になる。このような補正後の形状にすることにより、近隣の配線と抵触することなく、かつ、露光後のショートニングをあらかじめ防止することができる。
【００３６】
各環境プロファイルに応じた最適なＯＰＣ補正後のサブセルのパターンは、リソグラフィシミュレータ等を使用してあらかじめ作成し、ＯＰＣ補正用のＶＩＡセルライブラリ１０８にあらかじめ登録しておく。この作業自体は時間を要するが、個々の製品処理とは独立して、事前に作業することができるので、個々の製品のＯＰＣ処理時間には影響を与えない。また、いったんライブラリを作成しておくと、異なる製品のためのＯＰＣ補正処理に共通して使用できる。
【００３７】
図９は、上層メタルを下層メタルに接続するためのＶＩＡ層サブセルの補正処理例を示す。図９（ａ）の例では、着目セルのＶＩＡ層サブセルを取り巻く８つのセグメントの配線格子点のうち、右側と上側に他の図形が存在する。したがって、この環境プロファイルは（１,０,１,０,０,０,０,０）であり、置換テーブル１０４ｂ上で対応する名前はＶｉａ＿ｖｍである。Ｖｉａ＿ｖｍに対応する図形は、図９（ｃ）に示すように、正方形の左下コーナーにセリフを付加した形状である。この図形を置換テーブル１０４ｂから得た名前に基づいてセルライブラリから読み取り、マスクパターンに展開すると図９（ｂ）のようになる。
【００３８】
図１０は、さらに複雑な形状のＶＩＡ層サブセルの補正例を示す。この例では、対象ＶＩＡの環境に応じて、正方形の４つのコーナーに異なるサイズのセルフを付加し、かつ一辺に凹部を形成している。このような複雑な形状のＯＰＣ補正を行う場合にも、本発明では、あらかじめシミュレータ等を利用して、環境プロファイルに応じた図形を作成してライブラリに格納しておくので、補正処理が簡単である。
【００３９】
すなわち、着目セルの周辺の配置環境がどのようなものであっても、ただちに環境プロファイルを決定し、置換テーブルから、決定された環境プロファイルに最適な補正後の図形の名前を検索し、ライブラリからその名前に対応する実際の図形データを取り出すことができる。これは、各着目ＶＩＡごとに、近接図形との距離を算出し、算出した距離に応じて拡張補正を行う従来の方法に比べ、各段に処理時間を短縮することができる。
【００４０】
また、環境プロファイルは、着目ＶＩＡの全周囲について、別の図形が存在するかどうかを調べるので、２次元的な環境を考慮にいれた、より高精度の補正をすることが可能になる。従来の方法が、一方向だけで他図形の近接状況を考慮してしていたことを考えると、補正処理時間の短縮に加え、補正精度が各段に向上し、出来上がりの配線パターンの信頼性が向上する。
【００４１】
置換テーブルやセルライブラリは、あらかじめＯＰＣ補正装置内部の、或いは外部のメモリに格納しておくことができる。
【００４２】
セルライブラリにより、実際の図形データに展開されたマスクデータは、フロッピーディスケット、ＣＤＲＯＭなどの光磁気ディスクに格納され、マスク描画装置に入力される。あるいは、ＬＡＮ等のネットワークを介してＯＰＣ補正装置から直接マスク描画装置に転送される。
【００４３】
この補正方法は、パターン補正処理プログラムとして記録媒体に格納することができる。この場合、ＯＰＣ補正装置にＣＡＤ等による設計レイアウトデータが入力されると、ＯＰＣ補正処理が自動的に行われる。パターン補正プログラムを格納する記録媒体としては、ＯＰＣ補正装置の内部メモリのほか、プロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスクなどを含む半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクなどがある。
【００４４】
＜第２実施形態＞
第１実施形態では、直交座標系における多層配線ＶＩＡの補正について説明した。第２実施形態では、斜め配線を接続するＶＩＡの補正について、図１１〜１３を参照して説明する。
【００４５】
下層のメタル配線が、直交座標系の所定方向（たとえば水平方向）に延び、その上層では、上層メタル配線が下層の水平配線と所定の角度を成して斜め方向に延びる場合を考える。
【００４６】
図１１は、ＶＩＡセルを構成する上層メタル配線１２１の環境プロファイルを決定する際のセグメントを、図１２は下層のメタル配線１２３の環境プロファイルを決定する際のセグメントを示す図である。上層の斜め配線１２１を下層の水平配線１２３と接続するためのＶＩＡコンタクト１２２の形状は、第２実施形態では点線で示すように長方形とする。上層の斜め配線の線幅は下層の水平メタル配線の線幅よりも広い。図１１の例では、上層の斜め配線１２１の線幅は、下層のメタル配線１２３の√２倍の線幅を有する。
【００４７】
通常、同じ層内の斜め配線は、同じ方向に沿って形成される。したがって、図１１では、着目している斜め配線１２１を取り巻く斜めグリッドを、反時計回りに▲１▼〜▲７▼の７つのセグメントに分割し、これらのセグメントの各々に他の図形が存在するかどうかを調べる。第１実施形態と同様に、他図形の有無によって、０と１の２値で環境プロファイルを決定する。決定した環境プロファイルに応じて、斜め配線用の置換テーブル（不図示）から置換されるべき図形の名前（サブセル名）を検索する。検索された名前から、斜め配線用のセルライブラリ（不図示）で実際の補正後の図形データを取り込む。この結果、斜め配線１２１の端部は、環境プロファイルに応じて、特定方向に太らせる等のなどの処理を受けることになる。
【００４８】
第１実施形態と同様に、上層の斜め配線の端部が上端である場合は、セグメント分割を逆方向（時計方向）とすることによって、斜め配線用のサブセル置換テーブルを共用することができる。この場合、置換後のセルを左右上下にミラー反転して使用する。
【００４９】
図１２では、下層の水平配線１２３の環境プロファイルを決定するためのセグメント▲１▼〜▲７▼を示す。この場合も、同層での水平配線は同じ方向に延びるので、分割された水平方向のセグメントに、他の図形が存在するかどうかによって環境プロファイルを決定する。水平配線用のサブセル置換テーブル（不図示）は、可能な組み合わせの環境プロファイルと、それぞれに応じた置換図形の名前とを関連付けて格納する。サブセル置換テーブルで特定された置換サブセル名に応じて、水平配線用のセルライブラリから実際の図形データを取りこみ、水平配線１２３の端部について補正が行われる。
【００５０】
図１３は、着目ＶＩＡのＶＩＡ層サブセルのための配線格子点を示す。斜めグリッドの場合、第１実施形態での直交系グリッドと異なり、着目ＶＩＡに近接する図形の有無を調べる配線格子点は、▲１▼〜▲６▼までの６つの格子点とする。これらの各セグメントについて、他図形が存在するかどうかを調べて環境プロファイルを決定し、置換テーブルを参照して、置換すべきセル名を特定する。長方形ＶＩＡ用のセルライブラリから、特定されたセル名に対応する図形の実データを取りこみ、補正処理が完了する。
【００５１】
本発明の方法は、斜め配線の補正に特に有用である。斜め配線のレイアウトデータは直交系にくらべもともとデータ量が多く、各ＶＩＡごとに、その都度近接図形までの距離を算出し、設計レイアウトデータを補正した図形を生成するのは、直交系以上に、時間も処理量も増大するからである。本発明によれば、起こり得る可能な環境プロファイルと、それに応じた図形とを、シミュレータ等を利用して生成し、ライブラリに格納しておくだけで、その後、多種多様な製品に対して適用することができる。すなわち、製品が異なっても、置換テーブルを参照して名前を特定し、ライブラリから実データを読み込むだけで、設計レイアウトデータの補正が可能になる。したがって、マスクデータ生成までの処理時間が、大幅に短縮される。
【００５２】
＜第３実施形態＞
図１４は、本発明にかかるパターン補正装置の図である。パターン補正装置１００は、ＣＰＵ１５１と、メモリ１５２と、入出力部１５３とを含む。ＣＡＤ等の自動レイアウト装置によって設計された設計パターンは、入出力部１５３を介して、パターン補正装置に入力される。
【００５３】
ＣＰＵ１５１は、各ＶＩＡセルを構成するサブセルごとに周囲の環境プロファイルを決定する環境プロファイル決定部１５４と、環境プロファイルに基づいて置換すべき図形の名前に置き換えたレイアウトデータを生成する補正後レイアウトデータ生成部１５５と、補正後レイアウトデータに含まれる名前に基づいて実際の図形データに展開する補正パターン生成部１５６とを有する。
【００５４】
メモリ１５２は、セル置換テーブル１５７と、ＯＰＣ補正用のセルライブラリ１５８とを有する。セル置換テーブル１５７は、補正すべきＶＩＡセルを構成するそれぞれのサブセルについて、周囲の環境プロファイルと、各環境プロファイルに対応して置換されるべき置換後の図形の名前（置換サブセル名と称する）とを対応付けて格納する。ＯＰＣ補正用セルライブラリ１５８は、セル置換テーブル１５７で特定される置換サブセル名が示す図形の実際の図形データを格納する。
【００５５】
環境プロファイル決定部１５４は、各ＶＩＡセルについて環境プロファイルを決定したならば、セル置換テーブル１５７を参照して、対応する補正後の図形のサブセル名を特定する。補正後レイアウトデータ生成部１５５は、セル置換テーブル１５７で検索した対応する補正後図形のサブセル名を取り込み、補正すべきサブセルをこのサブセル名に置き換えて補正後レイアウトデータと生成する。補正パターン生成部１５６は、サブセル名を含む補正後レイアウトデータを受け取り、ＯＰＣ補正用のセルライブラリ１５８を検索して、サブセル名を実際の図形データに展開する。補正パターン生成部１５６で生成された補正済みのマスクデータは、入出力部１５３からマスク描画装置（不図示）に出力される。または、メモリ１５２のその他の記憶領域あるいは、外部の記憶媒体に格納される。
【００５６】
このようなパターン補正装置を用いることにより、各ＶＩＡごとに近接図形までの距離を算出し、算出結果に基づいて補正後の図形を生成していた従来のパターン補正装置に比べ、処理時間を大幅に短縮することができる。
【００５７】
【発明の効果】
以上述べたように、本発明によれば、起こり得る周囲の環境に応じた最適な補正パターンをあらかじめライブラリに登録しておき、ライブラリの各図形に名前を付けて、名前と環境を関連付けてテーブルに格納しておく。したがって、製品が異なっても、個々のセルについて、レイアウト段階で周囲の環境に応じて最適な補正後の図形をレイアウトデータ中に取り込むことができ、パターン補正に要する時間およびデータ量を大幅に低減することが可能になる。
【００５８】
また、従来の補正方法と異なり、着目セルの一方向だけではなく、３６０度の周囲すべてについて、他図形の有無を調べるので、２次元平面での高精度なパターン補正が可能になる。結果として、露光後の半導体集積回路の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明のＯＰＣパターン補正方法の全体処理フローを示す図である。
【図２】パターン補正前の設計レイアウトデータによるＶＩＡセルの構成を示す図である。
【図３】本発明のＯＰＣパターン補正方法により補正を行った後のレイアウトデータのＶＩＡセルの構成を示す図である。
【図４】図１の処理フローの中のＯＰＣパターン補正工程を詳細に示す図である。
【図５】本発明の上層メタルサブセルの環境プロファイルと置換テーブルの例を示す図である。
【図６】本発明のＶＩＡ層サブセルの環境プロファイルと置換テーブルの例を示す図である。
【図７】図５の置換テーブルに基づいて、上層メタルサブセルを適切な図形に置換したＯＰＣパターン補正処理の例を示す図である。
【図８】図５の置換テーブルに基づいて、上層メタルサブセルを適切な図形に置換したＯＰＣパターン補正処理の、別の例を示す図である。
【図９】図６の置換テーブルに基づいて、ＶＩＡ層サブセルを適切な図形に置換したＯＰＣパターン補正処理の一例を示す図である。
【図１０】複雑な形状のＯＰＣパターン補正によるＶＩＡ層サブセルの例を示す図である。
【図１１】本発明の第２実施形態に係るＯＰＣパターン補正方法を示す図であり、上層の斜めのメタル配線の環境プロファイルの決定方法を示す図である。
【図１２】本発明の第２実施形態に係るＯＰＣパターン補正方法を示す図であり、下層の水平メタル配線の環境プロファイルの決定方法を示す図である。
【図１３】本発明の第２実施形態に係るＯＰＣパターン補正方法を示す図であり、図１２および図１３の上下メタル配線を接続するＶＩＡ層サブセルの環境プロファイルの決定方法を示す図である。
【図１４】本発明の第３実施形態に係るＯＰＣパターン補正装置の概略ブロック図である。
【符号の説明】
２１、１２３ 下層メタル配線
２２ 上層メタル配線
２３、１２３ ＶＩＡコンタクト
１０４、１５７ セル置換テーブル
１０８、１５８ ＯＰＣ補正用のセルライブラリ
１２１ 上層斜め配線
１５１ ＣＰＵ
１５２ メモリ
１５３ 入出力部
１５４ 環境プロファイル決定部
１５５ 補正後レイアウトデータ生成部
１５６ マスクデータ生成部
【発明の属する技術分野】
本発明は、半導体集積回路の回路パターンを形成する際のパターン補正方法およびパターン補正装置に関し、特に、光近接効果を補正するためのＯＰＣ（Optical Proximity Correction）補正方法および装置に関する。
【０００２】
【従来の技術】
近年の半導体集積回路の微細化、高集積化に伴い、フォトリソグラフィ工程における光近接効果による歩留まりの低下を防止することが重要な課題になってきている。すなわち、フォトリソグラフィ工程により回路パターンを形成する場合、ＣＡＤ等で設計したレイアウトパターンに比べ、実際に露光して出来上がった配線パターンの端部が、光近接効果により縮小する。この現象をショートニングと称する。露光パターンのショートニングは、回路が微細化され、線幅が小さくなるほど顕著になる。ショートニングが起こると、異なる層の配線を接続するＶＩＡコンタクトホールに対して、上層または下層のメタル配線の被覆が不完全になり、歩留まり低下の原因となる。また、光近接効果によるショートニングは、メタル配線パターンだけではなく、このような配線パターンを接続するＶＩＡパターンにも発生する。ＶＩＡパターンにショートニングが生じた場合は、ＶＩＡ抵抗が著しく上昇し、最悪の場合、断線してしまう。
【０００３】
そこで、露光後のショートニングをあらかじめ補償するために、設計の段階で、メタル配線パターンおよびＶＩＡパターンにＯＰＣ（Optical Proximity Correctiont）と呼ぶ光学的補正処理を施している。
【０００４】
ＯＰＣ処理方法としては、設計されたレイアウトデータに基づいて、ＶＩＡにより接続されるべきメタル配線の補正対象エッジを抽出し、抽出した補正対象エッジと近接図形との距離を算出し、ルールテーブルを使用して、算出した距離に応じた補正量だけ補正するという手法が従来採用されている。このようなＯＰＣ処理は、一般的なデザインルール検査（ＤＲＣ：Design Rule Checker）ツールに備わっている図形処理機能や、ＤＲＣ機能を組み合わせることによって実現されるが、専用機能を開発して使用している場合もある。
【０００５】
【発明が解決しようとする課題】
このような従来のＯＰＣ処理では、ひとつひとつ補正対象を抽出するたびに、近接図形を検索し、その図形との距離を計算しなければならない。このため、大規模集積回路では、メタル配線やＶＩＡの図形数が膨大となり、ＯＰＣ処理のための図形処理や距離算出に長時間を要していた。
【０００６】
また、現実的に、配線終端部の光近接効果は、周囲の２次元的な環境により影響を受けるが、従来のＯＰＣ処理方法では、一方向にだけ（たとえば、ＸＹ平面内のＸ方向についてのみ、あるいはＹ方向についてのみ）、図形の近接状況を判断しているため、補正精度が低いという問題があった。したがって、露光後の出来上がりパターンも、結果的に満足のゆく精度を達成できなかった。
【０００７】
そこで、本発明の第１の目的は、計算処理時間を大幅に短縮するとともに、パターンの２次元方向への補正を高精度に行うことのできるパターン補正方法を提供することにある。
【０００８】
本発明の第２の目的は、高精度のパターン補正を可能にするパターン補正プログラムを格納した記録媒体を提供することにある。
【０００９】
本発明の第３の目的は、半導体集積回路等の設計レイアウトデータを短時間に補正処理することのできるパターン補正装置を提供することにある。
【００１０】
【課題を解決するための手段】
第１の目的を達成するために、本発明によるパターン補正方法は、まず、ＣＡＤ等の自動レイアウト装置から、設計レイアウトデータを受け取る。受け取った設計レイアウトデータ中に含まれる補正対象セルの各々について、その対象セルの周囲に他図形が存在するかどうかに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後レイアウトデータを生成する。さらに、読み出した置換セル名に対応する補正パターンをセルライブラリから取り込んで、補正完了済みの、たとえばマスクデータを生成する。
【００１１】
環境プロファイルを決定するためには、補正対象セルの周囲を複数のセグメントに分割し、各セグメントにおける他図形の有無に基づいて２値で表現する。たとえば、各セグメントについて、そのセグメントに他図形が存在しない場合は０を、存在する場合には１を設定して環境プロファイルを決定する。
【００１２】
補正対象セルについて、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、あらかじめセルライブラリに格納しておく。また、補正対象セルについて、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納しておく。
【００１３】
このようなパターン補正方法は、半導体集積回路の配線パターンの光学補正に適用される。この場合、補正対象セルは、たとえば半導体集積回路のＶＩＡセルである。ＶＩＡセルは、上層メタルサブセル、下層メタルサブセル、およびＶＩＡ層サブセルから成り、これらの各々について、個別のセル置換テーブルが設けられる。したがって、上層メタルサブセル、下層メタルサブセル、ＶＩＡ層サブセルは、それぞれ独立して置換処理が行われる。セルライブラリから取り込んだ補正パターンに基づきて、たとえばマスク描画用のマスクデータを生成する。このマスクデータは、直接マスク描画装置に出力してもよいし、記録媒体に格納して、マスク描画装置に入力されてもよい。
【００１４】
本発明の第２の目的を達成するために、パターン補正装置で実行されるパターン補正プログラムを記録した記録媒体を提供する。このような補正プログラムは、入力された設計レイアウトデータ中の、補正対象セルの各々について、その環境プロファイルを決定するステップと、あらかじめパターン補正装置のメモリ領域に格納されたセル置換テーブルを参照して、決定した環境プロファイルに対応する補正パターンの名前である置換セル名を読み取るステップと、あらかじめパターン補正装置のメモリ領域に格納されたセルライブラリを検索して、読み取られた置換セル名に対応する補正パターンを取り込むステップとを含む。また、補正対象セルの周囲を複数のセグメントに分割し、各セグメントについて、他図形が存在するかどうかを調べ、他図形の有無に応じて２値で表現する環境プロファイルを決定するステップをさらに含む。
【００１５】
ここで「記録媒体」とは、例えばコンピュータの外部のメモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録可能な媒体を意味する。具体的には、プロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセットテープ、オープンリールテープなどが「記録媒体」に含まれる。上述したプログラムを記録媒体に格納したものを用いることによって、自動レイアウト装置や光学補正装置は、より少ないデータ量で、精密な配線パターンを生成するためのマスク描画データを作成することが可能になる。
【００１６】
本発明の第３の目的を達成するために、パターン補正装置は、入出力部と、ＣＰＵと、メモリを含む。ＣＰＵは、入出力部から入力された設計レイアウトデータに含まれる補正対象セルの各々について、その周囲の図形環境を決定する環境プロファイル決定部を有する。メモリは、想定し得るすべての環境プロファイルを、その各々について最適な補正パターンの名前である置換セル名と関連付けて格納するセル置換テーブルと、前記最適な補正パターンを、前記名前と関連付けて格納するセルライブラリとを含む。ＣＰＵはまた、補正後レイアウトデータ生成部と補正パターン生成部を備える。補正後レイアウトデータ生成部は、セル置換テーブルを参照して、決定された環境プロファイルに対応する置換セル名を読み込んで補正後レイアウトデータを作成する。補正パターン生成部は、補正後レイアウトデータに基づいて、前記セルライブラリから置換セル名に対応する補正パターンを取り込んで、たとえば半導体集積回路のマスク描画用のマスクデータを生成する。
【００１７】
本発明のその他の特徴、効果は、以下に述べる実施の形態によって、より明確になるものである。
【００１８】
【発明の実施の形態】
＜第１実施形態＞
図１は、本発明の第１実施形態に係るＯＰＣ処理を含む全体の処理フローを示す図である。ＯＰＣ処理は、自動配置配線結果のレイアウトデータ１０３を入力として実施される。すなわち、１０１で、ＣＡＤなどの自動レイアウト装置により、実際に製造すべき配線パターンを生成する。ここで生成された配線レイアウトデータ１０３に対して、ＶＩＡセル置換テーブル１０４を参照して、ＯＰＣ処理を施す（１０５）。
【００１９】
たとえば、光学補正の対象となる部分（「着目セル」と称する）が、直交座標系における下層メタル配線と上層のメタル配線とを接続するＶＩＡセルだとする。この場合、図２に示すように、着目ＶＩＡセルは、下層メタル配線２１の終端部から成るサブセル（ＶＩＡ下層メタルサブセル）と、上層メタル配線２２の終端部から成るサブセル（ＶＩＡ上層メタルサブセル）と、これらを接続するＶＩＡ層サブセルとから構成される。
【００２０】
一方、ＶＩＡセル置換テーブル１０４は、着目セルの周囲の図形配置状況に応じて、置換後の可能な組み合わせの各々について名前を付けた、名前のリストを保持するテーブルである（図５参照）。そこで、ステップ１０５のＯＰＣ補正処理では、着目セルの周囲の図形配置を２次元的に調べ、ＶＩＡセル置換テーブル１０４の中から、検出した図形配置に対応する補正後のパターン名を選び出し、着目セルをそのパターン名に置きかえる。図３は、ＯＰＣ処理による置換後のＶＩＡセルの構成例を示す。
【００２１】
この例では、ＯＰＣ補正前のＶＩＡセルのうち、ＶＩＡ層サブセルを、周囲の図形配置状況に応じて、Ｖｉａ＿ｖｍという名前に置き換え、一方、上層メタルサブセルと下層メタルサブセルについても、対応の置換テーブルを参照して、それぞれＶｉａ＿ｕｍｍ、Ｖｉａ＿ｌｍｂという名前に置き換える。
【００２２】
このようにしてＯＰＣ補正処理を受けた後のレイアウトデータ１０７は、置換セルの名前を含むデータであり、実態的な図形データではない。そこで、ＯＰＣ補正用のＶＩＡセルライブラリ１０８を用いて、補正後レイアウトデータ１０７を実際のマスクデータに展開する（１０９）。ＶＩＡセルライブラリ１０８は、ＶＩＡセル置換テーブル１０４にリストされた名前の各々について、実際の図形パターンのデータを名前と対応付けて格納している。ステップ１０９で実際の図形データに展開されたマスクデータに基づいて、実際にマスクが生成されることになる。
【００２３】
図４は、図１のステップ１０５のＯＰＣ補正の詳細な処理フローを示す図であり、半導体集積回路の多層配線におけるＶＩＡセルについてＯＰＣ補正を施す場合を例にとって説明する。このＯＰＣ補正処理は、たとえば半導体ウエハのチップ単位で行い、入力データに含まれるＶＩＡセルをひとつづつ処理対象として、すべてのＶＩＡについて処理が終了するまで繰り返す。
【００２４】
まず、ステップＳ４０１で、入力データ内の未処理のＶＩＡがあるかどうかを検索する。未処理のＶＩＡがあれば、ステップＳ４０３で、このＶＩＡを構成する上層メタルサブセルについて、この上層メタルサブセルが配置されている周囲の環境を調べ、環境プロファイルを作成する。
【００２５】
図５（ｂ）および（ｃ）は、環境プロファイルの決定方法を示す図である。この例では、上層メタル配線は、Ｘ方向に伸びて形成されている。通常、多層配線構造では、同一の層内に形成される配線は、すべて同一方向（たとえばＸ方向）に形成される。したがって、直交系の配線では、下層メタル配線は、Ｙ方向に向けて形成されることになる。
【００２６】
図５（ｂ）は、処理すべき着目ＶＩＡが、上層メタル配線の右端にある場合の環境プロファイルの決定方法を示す。着目ＶＩＡの上層メタル配線の周囲のグリッドを▲１▼〜▲７▼の７つのセグメントに分割する。各セグメント内に、他の配線等の図形が存在する場合は１を、存在しない場合は０を割り当てる。図５（ｂ）の例では、いずれのセグメントにも他の図形が存在しないので、その環境プロファイルは（０,０,０,０,０,０,０）になる。この方式で、起こり得るすべての組み合わせ（この例では２の７乗（２７）通り）の環境プロファイルが決定される。
【００２７】
環境プロファイルが決定されたなら、ステップＳ４０５で、このような環境プロファイルである場合に補正後の図形として置き換えるべきサブセルの名前を、サブセル置換テーブル１０４で検索し、レイアウトデータをその名前に置換する。
【００２８】
ＶＩＡセル置換テーブル１０４は、ある環境プロファイルの場合に、どのような図形に補正されるべきかを特定するためのテーブルである。各環境プロファイルに応じた補正後の図形には、それぞれ名前が付けられている。置換テーブル１０４は、各環境プロファイルと、それに対応する図形の名前とを関連付けて格納する。図５（ａ）に示すテーブルは、上層メタルサブセル置換用のテーブル１０４ａである。たとえば、環境プロファイルが（０,０,０,０,０,０,０）である場合に、置換すべき上層メタルのサブセル名はＶｉａ＿ｕｍａである。周囲に別の配線が存在し、環境プロファイルが（１,１,０,０,０,１,１）である場合には、Ｖｉａ＿ｕｍｍという名前の図形に置き換えられることになる。
【００２９】
図５（ｃ）のように、着目ＶＩＡがメタル配線の左端にある場合は、セグメント番号を図５（ｂ）とは逆方向に割り当てることにより、ＶＩＡセルが右端にある場合とサブセル置換テーブル１０４ａを共有することができる。この場合、置換後のセルを、左右ミラー反転して使用する。
【００３０】
着目ＶＩＡの環境に応じて上層メタルサブセルの名前の置換が完了したら、ステップＳ４０７で、同じ着目ＶＩＡのＶＩＡ層サブセルについて処理を行う。ステップＳ４０３と同様に、まずＶＩＡ層サブセルの環境プロファイルを求める。
【００３１】
図６（ａ）は、ＶＩＡ層サブセル用の置換テーブル１０４ｂを示す。図６（ｂ）に示すように、着目ＶＩＡの周囲を▲１▼〜▲８▼の８つのセグメントに分割し、各セグメントの配線格子点に着目し、配線格子点に別のＶＩＡ図形が存在するかどうかによって、その環境プロファイルを決定する。図６（ｂ）に示す例では、周囲に他の図形が存在しないので、環境プロファイルは（０,０,０,０,０,０,０,０）になる。この環境プロファイルが得られた場合に置換すべき図形の名前は、図６（ａ）の置換テーブルに示されるように、Ｖｉａ＿ｖａである。そこで、ステップＳ４０９で、入力されたレイアウトデータのうち、このＶＩＡ層サブセルについて、名前Ｖｉａ＿ｖａに置き換える。
【００３２】
置換処理が完了したら、この着目ＶＩＡの下層メタルサブセルについて、上層メタルサブセルと同様の処理を行う。すなわち、ステップＳ４１１で、下層メタルサブセルについて環境プロファイルを決定し、ステップＳ４１３で、下層メタルサブセル用の置換テーブル１０４ｃを参照して、決定した環境プロファイルに対応する名前に置換する。
【００３３】
このようにして、チップ中のすべてのＶＩＡについて、置換処理が完了したら、補正後レイアウトデータ１０７が完成する。上述したように、この補正後レイアウトデータは、置換すべき図形の名前に置き換えられただけであり、図形の実データを含んでいない。そこで、ステップＳ１０９で、ＯＰＣ補正用のＶＩＡセルライブラリ１０８を用いて、実際の図形データに展開して、マスク用のデータを作成する。
【００３４】
図７〜１１は、実データに展開するＯＰＣ処理の例を示す図である。図７の例では、図７（ａ）に示すように上層メタルサブセルの環境プロファイルが（０,０,０,０,０,０,０）であり、補正後レイアウトデータは、対応する名前Ｖｉａ＿ｕｍａを含む。ＶＩＡセルライブラリ１０８は、各名前に対応する実際の図形データを格納している。名前Ｖｉａ＿ｕｍａに対応する上層メタルサブセルの図形は、図７（ｃ）に実線で示すように、上部配線メタル２２の終端部を全体的に拡張した正方形である。中央部の点線で示す正方形は、ＶＩＡカットパターンである。この環境プロファイルでは、周囲に余計な図形が存在しないので、上部配線メタル２２の終端部（上層メタルサブセル）を４方向に均等に拡張する補正を行うことになる。すなわち、図７（ｂ）に示すように、終端部だけをＶＩＡカットの回りに太らせたパターンになる。このように、あらかじめ端部を補正してあるので、特に微細な配線パターンを露光する場合でも、端部のショートニングを防止することができる。
【００３５】
図８は、着目ＶＩＡの上層メタル配線の周囲に、別の配線がある場合のＯＰＣ補正例を示す。この場合、着目ＶＩＡを取り巻くセグメントでの図形存在状態から、環境プロファイルが（１,１,０,０,０,１,１）と決定されている。この場合に置き換えられるべき図形の名前は、Ｖｉａ＿ｕｍｍである。この名前に対応する図形は、図８（ｃ）に示すように、ＶＩＡカットの右側に大きく、下側にやや広く拡張した長方形である。この図形をＶＩＡセルライブラリから読み出して置換すると、上層メタル配線は図８（ｂ）に示すように、端部の右側と左側に張り出した図形になる。このような補正後の形状にすることにより、近隣の配線と抵触することなく、かつ、露光後のショートニングをあらかじめ防止することができる。
【００３６】
各環境プロファイルに応じた最適なＯＰＣ補正後のサブセルのパターンは、リソグラフィシミュレータ等を使用してあらかじめ作成し、ＯＰＣ補正用のＶＩＡセルライブラリ１０８にあらかじめ登録しておく。この作業自体は時間を要するが、個々の製品処理とは独立して、事前に作業することができるので、個々の製品のＯＰＣ処理時間には影響を与えない。また、いったんライブラリを作成しておくと、異なる製品のためのＯＰＣ補正処理に共通して使用できる。
【００３７】
図９は、上層メタルを下層メタルに接続するためのＶＩＡ層サブセルの補正処理例を示す。図９（ａ）の例では、着目セルのＶＩＡ層サブセルを取り巻く８つのセグメントの配線格子点のうち、右側と上側に他の図形が存在する。したがって、この環境プロファイルは（１,０,１,０,０,０,０,０）であり、置換テーブル１０４ｂ上で対応する名前はＶｉａ＿ｖｍである。Ｖｉａ＿ｖｍに対応する図形は、図９（ｃ）に示すように、正方形の左下コーナーにセリフを付加した形状である。この図形を置換テーブル１０４ｂから得た名前に基づいてセルライブラリから読み取り、マスクパターンに展開すると図９（ｂ）のようになる。
【００３８】
図１０は、さらに複雑な形状のＶＩＡ層サブセルの補正例を示す。この例では、対象ＶＩＡの環境に応じて、正方形の４つのコーナーに異なるサイズのセルフを付加し、かつ一辺に凹部を形成している。このような複雑な形状のＯＰＣ補正を行う場合にも、本発明では、あらかじめシミュレータ等を利用して、環境プロファイルに応じた図形を作成してライブラリに格納しておくので、補正処理が簡単である。
【００３９】
すなわち、着目セルの周辺の配置環境がどのようなものであっても、ただちに環境プロファイルを決定し、置換テーブルから、決定された環境プロファイルに最適な補正後の図形の名前を検索し、ライブラリからその名前に対応する実際の図形データを取り出すことができる。これは、各着目ＶＩＡごとに、近接図形との距離を算出し、算出した距離に応じて拡張補正を行う従来の方法に比べ、各段に処理時間を短縮することができる。
【００４０】
また、環境プロファイルは、着目ＶＩＡの全周囲について、別の図形が存在するかどうかを調べるので、２次元的な環境を考慮にいれた、より高精度の補正をすることが可能になる。従来の方法が、一方向だけで他図形の近接状況を考慮してしていたことを考えると、補正処理時間の短縮に加え、補正精度が各段に向上し、出来上がりの配線パターンの信頼性が向上する。
【００４１】
置換テーブルやセルライブラリは、あらかじめＯＰＣ補正装置内部の、或いは外部のメモリに格納しておくことができる。
【００４２】
セルライブラリにより、実際の図形データに展開されたマスクデータは、フロッピーディスケット、ＣＤＲＯＭなどの光磁気ディスクに格納され、マスク描画装置に入力される。あるいは、ＬＡＮ等のネットワークを介してＯＰＣ補正装置から直接マスク描画装置に転送される。
【００４３】
この補正方法は、パターン補正処理プログラムとして記録媒体に格納することができる。この場合、ＯＰＣ補正装置にＣＡＤ等による設計レイアウトデータが入力されると、ＯＰＣ補正処理が自動的に行われる。パターン補正プログラムを格納する記録媒体としては、ＯＰＣ補正装置の内部メモリのほか、プロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスクなどを含む半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクなどがある。
【００４４】
＜第２実施形態＞
第１実施形態では、直交座標系における多層配線ＶＩＡの補正について説明した。第２実施形態では、斜め配線を接続するＶＩＡの補正について、図１１〜１３を参照して説明する。
【００４５】
下層のメタル配線が、直交座標系の所定方向（たとえば水平方向）に延び、その上層では、上層メタル配線が下層の水平配線と所定の角度を成して斜め方向に延びる場合を考える。
【００４６】
図１１は、ＶＩＡセルを構成する上層メタル配線１２１の環境プロファイルを決定する際のセグメントを、図１２は下層のメタル配線１２３の環境プロファイルを決定する際のセグメントを示す図である。上層の斜め配線１２１を下層の水平配線１２３と接続するためのＶＩＡコンタクト１２２の形状は、第２実施形態では点線で示すように長方形とする。上層の斜め配線の線幅は下層の水平メタル配線の線幅よりも広い。図１１の例では、上層の斜め配線１２１の線幅は、下層のメタル配線１２３の√２倍の線幅を有する。
【００４７】
通常、同じ層内の斜め配線は、同じ方向に沿って形成される。したがって、図１１では、着目している斜め配線１２１を取り巻く斜めグリッドを、反時計回りに▲１▼〜▲７▼の７つのセグメントに分割し、これらのセグメントの各々に他の図形が存在するかどうかを調べる。第１実施形態と同様に、他図形の有無によって、０と１の２値で環境プロファイルを決定する。決定した環境プロファイルに応じて、斜め配線用の置換テーブル（不図示）から置換されるべき図形の名前（サブセル名）を検索する。検索された名前から、斜め配線用のセルライブラリ（不図示）で実際の補正後の図形データを取り込む。この結果、斜め配線１２１の端部は、環境プロファイルに応じて、特定方向に太らせる等のなどの処理を受けることになる。
【００４８】
第１実施形態と同様に、上層の斜め配線の端部が上端である場合は、セグメント分割を逆方向（時計方向）とすることによって、斜め配線用のサブセル置換テーブルを共用することができる。この場合、置換後のセルを左右上下にミラー反転して使用する。
【００４９】
図１２では、下層の水平配線１２３の環境プロファイルを決定するためのセグメント▲１▼〜▲７▼を示す。この場合も、同層での水平配線は同じ方向に延びるので、分割された水平方向のセグメントに、他の図形が存在するかどうかによって環境プロファイルを決定する。水平配線用のサブセル置換テーブル（不図示）は、可能な組み合わせの環境プロファイルと、それぞれに応じた置換図形の名前とを関連付けて格納する。サブセル置換テーブルで特定された置換サブセル名に応じて、水平配線用のセルライブラリから実際の図形データを取りこみ、水平配線１２３の端部について補正が行われる。
【００５０】
図１３は、着目ＶＩＡのＶＩＡ層サブセルのための配線格子点を示す。斜めグリッドの場合、第１実施形態での直交系グリッドと異なり、着目ＶＩＡに近接する図形の有無を調べる配線格子点は、▲１▼〜▲６▼までの６つの格子点とする。これらの各セグメントについて、他図形が存在するかどうかを調べて環境プロファイルを決定し、置換テーブルを参照して、置換すべきセル名を特定する。長方形ＶＩＡ用のセルライブラリから、特定されたセル名に対応する図形の実データを取りこみ、補正処理が完了する。
【００５１】
本発明の方法は、斜め配線の補正に特に有用である。斜め配線のレイアウトデータは直交系にくらべもともとデータ量が多く、各ＶＩＡごとに、その都度近接図形までの距離を算出し、設計レイアウトデータを補正した図形を生成するのは、直交系以上に、時間も処理量も増大するからである。本発明によれば、起こり得る可能な環境プロファイルと、それに応じた図形とを、シミュレータ等を利用して生成し、ライブラリに格納しておくだけで、その後、多種多様な製品に対して適用することができる。すなわち、製品が異なっても、置換テーブルを参照して名前を特定し、ライブラリから実データを読み込むだけで、設計レイアウトデータの補正が可能になる。したがって、マスクデータ生成までの処理時間が、大幅に短縮される。
【００５２】
＜第３実施形態＞
図１４は、本発明にかかるパターン補正装置の図である。パターン補正装置１００は、ＣＰＵ１５１と、メモリ１５２と、入出力部１５３とを含む。ＣＡＤ等の自動レイアウト装置によって設計された設計パターンは、入出力部１５３を介して、パターン補正装置に入力される。
【００５３】
ＣＰＵ１５１は、各ＶＩＡセルを構成するサブセルごとに周囲の環境プロファイルを決定する環境プロファイル決定部１５４と、環境プロファイルに基づいて置換すべき図形の名前に置き換えたレイアウトデータを生成する補正後レイアウトデータ生成部１５５と、補正後レイアウトデータに含まれる名前に基づいて実際の図形データに展開する補正パターン生成部１５６とを有する。
【００５４】
メモリ１５２は、セル置換テーブル１５７と、ＯＰＣ補正用のセルライブラリ１５８とを有する。セル置換テーブル１５７は、補正すべきＶＩＡセルを構成するそれぞれのサブセルについて、周囲の環境プロファイルと、各環境プロファイルに対応して置換されるべき置換後の図形の名前（置換サブセル名と称する）とを対応付けて格納する。ＯＰＣ補正用セルライブラリ１５８は、セル置換テーブル１５７で特定される置換サブセル名が示す図形の実際の図形データを格納する。
【００５５】
環境プロファイル決定部１５４は、各ＶＩＡセルについて環境プロファイルを決定したならば、セル置換テーブル１５７を参照して、対応する補正後の図形のサブセル名を特定する。補正後レイアウトデータ生成部１５５は、セル置換テーブル１５７で検索した対応する補正後図形のサブセル名を取り込み、補正すべきサブセルをこのサブセル名に置き換えて補正後レイアウトデータと生成する。補正パターン生成部１５６は、サブセル名を含む補正後レイアウトデータを受け取り、ＯＰＣ補正用のセルライブラリ１５８を検索して、サブセル名を実際の図形データに展開する。補正パターン生成部１５６で生成された補正済みのマスクデータは、入出力部１５３からマスク描画装置（不図示）に出力される。または、メモリ１５２のその他の記憶領域あるいは、外部の記憶媒体に格納される。
【００５６】
このようなパターン補正装置を用いることにより、各ＶＩＡごとに近接図形までの距離を算出し、算出結果に基づいて補正後の図形を生成していた従来のパターン補正装置に比べ、処理時間を大幅に短縮することができる。
【００５７】
【発明の効果】
以上述べたように、本発明によれば、起こり得る周囲の環境に応じた最適な補正パターンをあらかじめライブラリに登録しておき、ライブラリの各図形に名前を付けて、名前と環境を関連付けてテーブルに格納しておく。したがって、製品が異なっても、個々のセルについて、レイアウト段階で周囲の環境に応じて最適な補正後の図形をレイアウトデータ中に取り込むことができ、パターン補正に要する時間およびデータ量を大幅に低減することが可能になる。
【００５８】
また、従来の補正方法と異なり、着目セルの一方向だけではなく、３６０度の周囲すべてについて、他図形の有無を調べるので、２次元平面での高精度なパターン補正が可能になる。結果として、露光後の半導体集積回路の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明のＯＰＣパターン補正方法の全体処理フローを示す図である。
【図２】パターン補正前の設計レイアウトデータによるＶＩＡセルの構成を示す図である。
【図３】本発明のＯＰＣパターン補正方法により補正を行った後のレイアウトデータのＶＩＡセルの構成を示す図である。
【図４】図１の処理フローの中のＯＰＣパターン補正工程を詳細に示す図である。
【図５】本発明の上層メタルサブセルの環境プロファイルと置換テーブルの例を示す図である。
【図６】本発明のＶＩＡ層サブセルの環境プロファイルと置換テーブルの例を示す図である。
【図７】図５の置換テーブルに基づいて、上層メタルサブセルを適切な図形に置換したＯＰＣパターン補正処理の例を示す図である。
【図８】図５の置換テーブルに基づいて、上層メタルサブセルを適切な図形に置換したＯＰＣパターン補正処理の、別の例を示す図である。
【図９】図６の置換テーブルに基づいて、ＶＩＡ層サブセルを適切な図形に置換したＯＰＣパターン補正処理の一例を示す図である。
【図１０】複雑な形状のＯＰＣパターン補正によるＶＩＡ層サブセルの例を示す図である。
【図１１】本発明の第２実施形態に係るＯＰＣパターン補正方法を示す図であり、上層の斜めのメタル配線の環境プロファイルの決定方法を示す図である。
【図１２】本発明の第２実施形態に係るＯＰＣパターン補正方法を示す図であり、下層の水平メタル配線の環境プロファイルの決定方法を示す図である。
【図１３】本発明の第２実施形態に係るＯＰＣパターン補正方法を示す図であり、図１２および図１３の上下メタル配線を接続するＶＩＡ層サブセルの環境プロファイルの決定方法を示す図である。
【図１４】本発明の第３実施形態に係るＯＰＣパターン補正装置の概略ブロック図である。
【符号の説明】
２１、１２３ 下層メタル配線
２２ 上層メタル配線
２３、１２３ ＶＩＡコンタクト
１０４、１５７ セル置換テーブル
１０８、１５８ ＯＰＣ補正用のセルライブラリ
１２１ 上層斜め配線
１５１ ＣＰＵ
１５２ メモリ
１５３ 入出力部
１５４ 環境プロファイル決定部
１５５ 補正後レイアウトデータ生成部
１５６ マスクデータ生成部
Claims (13)
- 自動レイアウト装置により設計されたパターンの設計レイアウトデータを受け取るステップと、
受け取った前記設計レイアウトデータ中に含まれる補正対象セルの各々について、周囲に他図形が存在するかどうかに基づき、特定の形式で表現する環境プロファイルを決定するステップと、
セル置換テーブルを参照して、決定された前記環境プロファイルに対応して、前記補正対象セルから置き換えられるべき補正パターンの名前である置換セル名を読み出し、前記補正対象セルを前記置換セル名に置換し、補正後レイアウトデータを生成するステップと、
前記補正後レイアウトデータに含まれる前記置換セル名に対応する補正パターンをセルライブラリから取り込み、マスクパターンを生成するステップ
とを含むパターン補正方法。 - 前記環境プロファイルの決定ステップは、補正対象セルの周囲を複数のセグメントに分割し、各セグメントにおける他図形の有無に基づいて２値で表現することを特徴とする請求項１に記載のパターン補正方法。
- 前記環境プロファイルの決定ステップは、補正対象セルの周囲を複数のセグメントに分割し、各セグメントの格子点に他の図形が存在するか否かに基づき、２値で表現することを特徴とする請求項２に記載のパターン補正方法。
- 補正対象セルについて、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、あらかじめセルライブラリに格納するステップをさらに含むことを特徴とする請求項１に記載のパターン補正方法。
- 補正対象セルについて、想定し得るすべての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納するステップをさらに含むことを特徴とする請求項１に記載のパターン補正方法。
- 前記補正対象セルは、半導体集積回路のＶＩＡセルであり、前記ＶＩＡセルは、上層メタルサブセル、下層メタルサブセル、およびＶＩＡ層サブセルから成ることを特徴とする請求項１に記載のパターン補正方法。
- 前記上層メタルサブセル、下層メタルサブセル、およびＶＩＡ層サブセルの各々について、個別のセル置換テーブルが設けられ、それぞれ独立して置換処理が行われることを特徴とする請求項５に記載のパターン補正方法。
- 前記上層メタルサブセルは、直交座標系で所定方向に延びる上層メタル配線の端部から成ることを特徴とする請求項６に記載のパターン補正方法。
- 前記上層メタルサブセルは、直交座標系の座標軸と所定の角度を成して斜め方向に延びる斜めメタル配線の端部であることを特徴とする請求項６に記載のパターン補正方法。
- 生成した前記マスクデータをマスク描画装置に出力するステップをさらに含むことを特徴とする請求項１に記載のパターン補正方法。
- パターン補正装置で実行されるパターン補正プログラムを記録した記録媒体であって、前記パターン補正プログラムは、
入力された設計レイアウトデータ中の、補正対象セルの各々について、その環境プロファイルを決定するステップと、
あらかじめ前記パターン補正装置のメモリ領域に格納されたセル置換テーブルを参照して、決定した前記環境プロファイルに対応して、前記補正対象セルから置き換えられるべき補正パターンの名前である置換セル名を読み取り、前記補正対象セルを前記置換セル名に置換し、補正後レイアウトデータを生成するステップと、
あらかじめ前記パターン補正装置のメモリ領域に格納されたセルライブラリを検索して、前記補正後レイアウトデータに含まれる置換セル名に対応する補正パターンを取り込み、マスクパターンを生成するステップ
とを含むことを特徴とする、コンピュータ読み取り可能な記録媒体。 - 前記パターン補正プログラムは、前記補正対象セルの周囲を複数のセグメントに分割し、各セグメントについて、他図形が存在するかどうかを調べ、他図形の有無に応じて２値で表現する環境プロファイルを決定するステップをさらに含むことを特徴とする請求項１１に記載のコンピュータ読み取り可能な記録媒体。
- 入出力部と、
前記入出力部から入力された設計レイアウトデータに含まれる補正対象セルの各々について、その周囲の図形環境を決定する環境プロファイル決定部と、
想定し得るすべての環境プロファイルを、その各々について最適な補正パターンの名前である置換セル名と関連付けて格納するセル置換テーブルと、
前記最適な補正パターンを、前記置換セル名と関連付けて格納するセルライブラリと、
前記セル置換テーブルを参照し、前記決定された環境プロファイルに対応する置換セル名を読み込んで、前記補正対象セルを前記置換セル名に置換し、補正後レイアウトデータを作成する補正後レイアウトデータ生成部と、
前記補正後レイアウトデータに含まれる前記置換セル名に対応する補正パターンを前記セルライブラリから取り込み、マスクパターンを生成する補正パターン生成部
とを備えるパターン補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001129331A JP4187947B2 (ja) | 2001-04-26 | 2001-04-26 | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
| US10/133,683 US6792593B2 (en) | 2001-04-26 | 2002-04-25 | Pattern correction method, apparatus, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001129331A JP4187947B2 (ja) | 2001-04-26 | 2001-04-26 | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002328457A JP2002328457A (ja) | 2002-11-15 |
| JP4187947B2 true JP4187947B2 (ja) | 2008-11-26 |
Family
ID=18977871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001129331A Expired - Fee Related JP4187947B2 (ja) | 2001-04-26 | 2001-04-26 | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6792593B2 (ja) |
| JP (1) | JP4187947B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886103B2 (en) | 2018-06-08 | 2021-01-05 | Nuflare Technology, Inc. | Data processing method, data processing apparatus, and multiple charged-particle beam writing apparatus |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6854104B2 (en) * | 2002-11-27 | 2005-02-08 | Lsi Logic Corporation | First approximation for OPC significant speed-up |
| US20050003617A1 (en) * | 2003-07-01 | 2005-01-06 | Macronix International Co., Ltd. | Template padding method for padding edges of holes on semiconductor masks |
| JP2005208473A (ja) * | 2004-01-26 | 2005-08-04 | Toshiba Corp | 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路 |
| US7353492B2 (en) * | 2004-02-26 | 2008-04-01 | International Business Machines Corporation | Method of IC fabrication, IC mask fabrication and program product therefor |
| EP1759322A4 (en) * | 2004-05-01 | 2008-03-12 | Cadence Design Systems Inc | METHODS AND APPARATUS FOR DESIGNING TOPOLOGIES OF INTEGRATED CIRCUITS |
| US7536664B2 (en) * | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
| US7263684B2 (en) * | 2004-12-06 | 2007-08-28 | Texas Instruments Incorporated | Correcting a mask pattern by selectively updating the positions of specific segments |
| US7743349B2 (en) * | 2004-12-31 | 2010-06-22 | Tela Innovations, Inc. | Method and system for finding an equivalent circuit representation for one or more elements in an integrated circuit |
| WO2006118098A1 (ja) | 2005-04-26 | 2006-11-09 | Renesas Technology Corp. | 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法 |
| US7343581B2 (en) * | 2005-06-27 | 2008-03-11 | Tela Innovations, Inc. | Methods for creating primitive constructed standard cells |
| JP2007079517A (ja) * | 2005-09-16 | 2007-03-29 | Toshiba Corp | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 |
| JP2007086587A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| JP2007086586A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| CN1940714B (zh) * | 2005-09-28 | 2010-12-15 | 中芯国际集成电路制造(上海)有限公司 | 用于选择性光学图形补偿的方法与系统 |
| US7546574B2 (en) * | 2005-12-02 | 2009-06-09 | Gauda, Inc. | Optical proximity correction on hardware or software platforms with graphical processing units |
| US7590968B1 (en) | 2006-03-01 | 2009-09-15 | Tela Innovations, Inc. | Methods for risk-informed chip layout generation |
| US7917879B2 (en) | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US7943967B2 (en) | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| JP2008021001A (ja) * | 2006-07-11 | 2008-01-31 | Matsushita Electric Ind Co Ltd | パターン修正装置、パターン最適化装置及び集積回路設計装置 |
| US7586800B1 (en) | 2006-08-08 | 2009-09-08 | Tela Innovations, Inc. | Memory timing apparatus and associated methods |
| JP2008076505A (ja) * | 2006-09-19 | 2008-04-03 | Nec Electronics Corp | マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム |
| JP2008139688A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 |
| US8286107B2 (en) * | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US7979829B2 (en) * | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| JP4996972B2 (ja) * | 2007-05-21 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | マスクデータ生成方法およびマスクデータ生成システム |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US9324168B2 (en) * | 2008-01-31 | 2016-04-26 | Microsoft Technology Licensing, Llc | Constraint-based correction of shape positions in a diagram |
| US8489986B2 (en) * | 2008-01-31 | 2013-07-16 | Microsoft Corporation | Correcting positions of shapes in a diagram |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| SG10201608214SA (en) | 2008-07-16 | 2016-11-29 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| JP6123398B2 (ja) * | 2013-03-18 | 2017-05-10 | 富士通株式会社 | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| JP2014182219A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 |
| US10062012B1 (en) * | 2014-10-22 | 2018-08-28 | Kla-Tencor Corp. | Finding patterns in a design based on the patterns and their surroundings |
| US10915690B2 (en) * | 2019-04-12 | 2021-02-09 | International Business Machines Corporation | Via design optimization to improve via resistance |
| CN113076607B (zh) * | 2021-03-30 | 2024-05-03 | 上海华力微电子有限公司 | 化学机械研磨工艺模型的预测方法 |
| TWI782707B (zh) * | 2021-09-15 | 2022-11-01 | 英業達股份有限公司 | 訊號路徑搜尋方法、電子裝置和非暫態計算機可讀取媒體 |
| KR20230092243A (ko) | 2021-12-17 | 2023-06-26 | 삼성전자주식회사 | 광 근접 보상 시스템 및 동작 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008553A (en) * | 1988-04-22 | 1991-04-16 | Kabushiki Kaisha Toshiba | Electron beam lithography method and apparatus |
| EP0608657A1 (en) * | 1993-01-29 | 1994-08-03 | International Business Machines Corporation | Apparatus and method for preparing shape data for proximity correction |
| JP3432639B2 (ja) * | 1995-06-23 | 2003-08-04 | 三菱電機株式会社 | マスクパターンの作成方法 |
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JP3512954B2 (ja) * | 1996-03-06 | 2004-03-31 | 富士通株式会社 | パターン近接効果補正方法、プログラム、及び装置 |
| US6243855B1 (en) * | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
| US6081658A (en) * | 1997-12-31 | 2000-06-27 | Avant! Corporation | Proximity correction system for wafer lithography |
| US6174630B1 (en) * | 1998-03-03 | 2001-01-16 | Lsi Logic Corporation | Method of proximity correction with relative segmentation |
| US6397377B1 (en) * | 1999-10-08 | 2002-05-28 | Macronix International Co. Ltd. | Method of performing optical proximity corrections of a photo mask pattern by using a computer |
| US6523162B1 (en) * | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6453457B1 (en) * | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
-
2001
- 2001-04-26 JP JP2001129331A patent/JP4187947B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-25 US US10/133,683 patent/US6792593B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10886103B2 (en) | 2018-06-08 | 2021-01-05 | Nuflare Technology, Inc. | Data processing method, data processing apparatus, and multiple charged-particle beam writing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US6792593B2 (en) | 2004-09-14 |
| US20030005390A1 (en) | 2003-01-02 |
| JP2002328457A (ja) | 2002-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187947B2 (ja) | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 | |
| US8245174B2 (en) | Double patterning friendly lithography method and system | |
| JP4511598B2 (ja) | 集積回路設計の層、領域またはセルであるオブジェクトを選択的にスケーリングするための方法、システム、およびプログラム | |
| JP5619210B2 (ja) | レイアウト設計データの増分分析 | |
| JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
| JP3529563B2 (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| US6467070B2 (en) | Design support apparatus for semiconductor devices | |
| US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
| CN116050340B (zh) | 版图设计中引脚的自动布局方法、装置及相关产品 | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| US6484297B1 (en) | 4K derating scheme for propagation delay and setup/hold time computation | |
| US6907594B2 (en) | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JPH06333796A (ja) | 露光データ処理方法及び装置 | |
| KR100491773B1 (ko) | 그래픽처리시스템 | |
| JPH07503340A (ja) | 電子ビーム露光方法 | |
| US9454632B1 (en) | Context specific spare cell determination during physical design | |
| US6598185B1 (en) | Pattern data inspection method and storage medium | |
| US20210012053A1 (en) | System for designing semiconductor circuit and operating method of the same | |
| US7107556B1 (en) | Method and system for implementing an analytical wirelength formulation for unavailability of routing directions | |
| JP3064997B2 (ja) | 図形一括露光データ用検証方法 | |
| JPH11312185A (ja) | レイアウトデータの作成方法 | |
| KR20210028798A (ko) | 반도체 장치의 제조 방법 | |
| US20050086622A1 (en) | Hybrid quadratic placement with multiple linear system solvers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |