JP4183070B2 - マルチチップモジュール - Google Patents
マルチチップモジュール Download PDFInfo
- Publication number
- JP4183070B2 JP4183070B2 JP2003011214A JP2003011214A JP4183070B2 JP 4183070 B2 JP4183070 B2 JP 4183070B2 JP 2003011214 A JP2003011214 A JP 2003011214A JP 2003011214 A JP2003011214 A JP 2003011214A JP 4183070 B2 JP4183070 B2 JP 4183070B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection terminal
- semiconductor
- semiconductor elements
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
複数の半導体素子を接続して構成するマルチチップパッケージに係わり、特に半導体素子およびマルチチップパッケージの構造に関する。
【０００２】
【従来の技術】
電子機器の高性能化、小型化に伴い一つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高性能化と小型化とが図れている。そして、マルチチップパッケージには、複数の半導体素子を実装基板上に平面に並べたタイプ（例えば、特許文献１参照。）、複数の半導体素子を厚み方向（実装基板に対して垂直方向）に積層するタイプがある。
【０００３】
平面に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与には限界がある。
垂直方向に積層したマルチチップパッケージには、複数の半導体素子の外形寸法の大きさにしたがってピラミッド状に積層し、各半導体チップの端子電極をワイヤボンディングによつて接続する構造や、同一形状の半導体素子の表裏を配線して素子間をバンプ接続する構造のものがある。
【０００４】
【特許文献１】
特開平８−８３９２号公報
【０００５】
【発明が解決しようとする課題】
ところが、従来構造のマルチチップパッケージでは、積層する順位がチップサイズにより規制されてしまい、積層の自由度が少なく、また、チップ間の端子電極の接合にワイヤボンディングを利用して行うため端子間の距離が一定せず、ボンディング長さに起因する電気特性の劣化が生じる問題がある（図１１参照。図中、１は半導体素子、１３は実装基板、１４はボンディングワイヤを示す。）。
【０００６】
また、積層型のマルチチップパッケージでは、横方向（水平方向）への展開が困難であった（図１２参照。図中、１は半導体素子、１１はハンダバンプ、１３は実装基板、１５はコンタクト用のスルーホールを示す。）。
【０００７】
【課題を解決するための手段】
第一の発明は、半導体素子の周縁部を素子部の基板厚さよりも薄く加工し、前記周縁部上に接続端子を形成し、素子部と配線する。
異なる半導体素子の前記接続端子同士を対面接続すると、接続端子は素子部の基板厚さよりも薄く形成されているので、貼り合わせ後の厚さは素子部の基板厚さの2倍より薄くなる。例えば、周縁部の基板厚さを素子部の基板の略半分に形成した場合、貼り合わせ後の厚さは略素子部の基板厚さと同じになる。
【０００８】
第二の発明は、前記半導体素子を複数用い、実装基板上で互いに対面するように接続する。
複数の半導体素子を前記接続端子で次々と貼り合わせて、水平方向に１列で半導体素子が貼り合わされて行き、貼り合わせ後のマルチチップパッケージの厚みは半導体素子の厚さである。
【０００９】
第三の発明は、半導体素子が、素子部と同一平面上に設けられた第１の接続端子と、周縁部の表面に設けられた第２の接続端子と、周縁部の裏面に設けられた第３の接続端子からなり、第２の接続端子と第３の接続端子が半導体基板の側面を経由して配線されたものである。
接続端子を３箇所有することにより、横隣、上、下の各半導体素子と接続が可能となる。
【００１０】
第四の発明は、半導体素子が、素子部と同一平面上に設けられた第１の接続端子と、周縁部の表面に設けられた第２の接続端子と、周縁部の裏面に設けられた第３の接続端子からなり、第２の接続端子と第３の接続端子が周縁部の半導体基板を貫通するスルーホールで配線されたものである。
接続端子を３箇所有することにより、横隣、上、下の各半導体素子と接続が可能となる。
【００１１】
第五の発明は、前記第２の接続端子同士を対面接続して、横隣の半導体素子と貼り合わせ、上下の半導体素子との貼り合わせには、第１の接続端子あるいは第３の接続端子同士を対面接続あるいは背面接続する。
前記第２の接続端子同士を対面接続すると、第二の発明の様に、水平方向１列に半導体素子を並べられる。水平方向に並んだ１つの半導体素子の列と、上下を逆にして貼り合わせた別の一つの半導体の列を作り、これを先に作った一つの半導体素子の列の上に重ねて貼り合わせる。この時、第３の接続端子同士、あるいは第１の接続端子同士が背面あるいは対面で接続することになる。同様にして水平方向に並んだ一つの半導体素子の列を積み上げて行くと、水平方向の列と垂直方向の列からなる、半導体素子の垂直二次元配列からなるマルチチップパッケージが得られる。
【００１２】
【発明の実施の形態】
（実施例１）
本発明の第一の実施形態を示す。図１は、半導体素子の構造を示す図である。上図は半導体素子の斜視図、下図は断面図である。図中、１は半導体素子、２は素子部、３は周縁部、４は接続端子、５は絶縁膜、６は配線、７はコンタクトホール、８は内部配線パッドである。
【００１３】
以下に、本発明の半導体素子の作製方法について述べる。半導体素子１の内部配線パッド８および素子部２に回路機能を作り込んだ厚さ約７００μmのウェハを用い、
１−１）厚さ４００μmまで裏面研削する。（必要に応じて、バックコンタクトを形成する。）
１−２）先端断面が台形形状のブレードを有するダイサで、半導体素子の周縁部３を深さ２００μm切削する。
１−３）ウェハ全面にポリイミド樹脂を塗布し、キュアする。
１−４）内部配線パッド部８のポリイミド（絶縁膜５）にコンタクトホール７を形成する。
１−５）Ａｌを蒸着して、周縁部３の接続端子４−２と配線６を形成する。
１−６）周縁部３の接続端子４−２に（必要に応じ、コンタクトホール上の接続端子にも）ハンダ層９を形成する。（ボンディング用の端子とする場合は、ハンダ層を形成しない。）
１−７）ダイサでチップ切断する。
【００１４】
図２は、図１に示す半導体素子Ａ，Ｂ，Ｃの３つを平面的に配置したものである。図中、１１はハンダバンプ、１２はメタルパターン、１３は実装基板、１４はボンディングワイヤである。上図は実装基板にボンディングする場合を示している。半導体素子Ａ，Ｃの素子部面を上向きに、半導体素子Ｂの素子部面を下向きにし、各半導体素子の周縁部の接続端子４−２同士をその上に設けたハンダ層９で接続して実装基板上に接着剤で固定する。そして、半導体素子Ａ，Ｃの接続端子４−２と実装基板のメタルパターンをボンディングする。
【００１５】
下図は、上述したと同様に半導体素子Ａ，Ｂ，Ｃを各々その周縁部の接続端子４−２で互いに接続する。半導体素子Ａの左側、Ｃの右側のコンタクトホール７の上に設けた接続端子４−１に周縁部３の接続端子４−２に設けたハンダ層より融点の低いハンダ層を設ける。接続を完了した半導体素子Ａ，Ｂ，Ｃが一体化したものを上下逆にして、接続端子４−１を実装基板上１３に設けた融点の低いハンダバンプ上に合わせて載せ、融着してマルチチップパッケージとする。
（実施例２）
次に、本発明の第二の実施形態を示す。図３は半導体素子の構造を示す。周縁部が略２００μm素子部よりも低く形成された一つの半導体素子１に対し、
２−１）素子全面にポリイミド樹脂５を塗布し、キュアする。
２−２）内部配線パッド部のポリイミドにコンタクトホール７を形成する。
２−３）全面にＡｌを蒸着する。
２−４）内部配線パッド部の上の接続端子４−１、周縁部の表面の接続端子４−２、その裏面の接続端子４−３と配線をエッチングで形成する。
２−５）各接続端子上にハンダ層９を形成する。
２−６）ダイサでチップ切断する。
【００１６】
本半導体素子を用いて、立体的に複数の半導体素子を実装する例を図４に示す。図中、番号および名称は図２で用いたものと同じである。第一の実施形態で示したように、平面的に複数の半導体素子Ａ，Ｂ，Ｃを接続する。そして、この平面的に配列されたものを、上下反転して積み上げ、さらに、もう一度上下反転したものを積み上げるようにして、多段に積層することが可能である。図４から判るように、水平方向にはＡ，Ｂ，Ｃの半導体素子が、垂直方向には４段半導体素子を積み重ねた立体的に配置されたマルチチップパッケージを作製できる。
（実施例３）
次に、本発明の第三の実施形態を示す。図５は半導体素子の構造を示す。第一の実施形態で述べたのと同様に、１−２）の工程まで進め、次に、
３−３）周縁部の接続端子４−２を形成する位置に異方性のドライエッチングによりシリコン基板に約８０μmのスルーホール１５を形成する。
３−４）ウェハの表裏の全面にポリイミド樹脂５を塗布する。（スルーホールはポリイミド樹脂で埋め込まれる。）
３−５）埋め込まれたポリイミド樹脂をレーザで焼き切り、側壁にポリイミドを残し、中央に再びスルーホールを形成する。
３−６）スルーホールを埋め込み、スルーホールの周囲を銅メッキする。
３−７）表裏面にＡｌを蒸着する。
３−８）コンタクトホール上の接続端子４−１、周縁部の接続端子４−２、配線パターンのエッチングを行なう。また、裏面の接続端子４−３のパターンをエッチング形成する。
３−９）各接続端子上にハンダ層９を形成する。
３−１０）ダイサでチップ切断する。
【００１７】
本半導体素子を用いて、立体的に複数の半導体素子を実装する例を図６に示す。図中の番号および名称は図２で用いたものと同じである。組み上げ方法は実施例２と同様である。
（変形例１）
本発明の請求項３に記載する半導体素子は、素子部に隣接した周縁部を掘り下げた構造となっているが、逆に裏面側から掘り下げる構造としても良い。図７にその構造を示す。この構造により、半導体素子面積に対する素子部の面積比率を大きくできる。
（変形例２）
半導体素子の周辺部の４辺に段差を設け、更に、半導体素子の４隅を切断する。具体的には、図８に示す様な形状となる。
（変形例３）
図８に示す半導体素子を用いて、平面上に複数の半導体素子を配置する。その実装例を図９に示す。
（変形例４）
図９に示す平面的に配列した複数の半導体素子と、前記複数の半導体素子を上下反転して配置した複数の半導体素子とを上下に重ね合わせる。更に、同様の上下反転して配置した複数の半導体素子を重ね合わせることによって三次元的に配列のマルチチップパッケージが得られる。その構造を図１０に示す。
【００１８】
以上、本発明の内容をまとめると、
（付記１）回路機能を形成した素子部と外部接続のための接続端子を形成した周縁部を有する半導体素子において、周縁部が素子部の基板厚さよりも薄く形成され、かつ素子部と接続端子を配線したことを特徴とする半導体素子。
（付記２）実装基板上に、付記１記載の半導体素子を対面接続して水平方向に一列に配置したことを特徴とするマルチチップパッケージ。
【００１９】
（付記３）半導体素子の素子部と同一平面上に第１の接続端子を設け、周縁部に第２の接続端子を設け、前記第１および第２の接続端子を経由して前記半導体素子の側面から裏面に設けた第３の接続端子へ配線されていることを特徴とする付記１記載の半導体素子。
（付記４）半導体素子の素子部と同一平面上に第１の接続端子を設け、周縁部に第２の接続端子を設け、前記第１および第２の接続端子を経由して前記半導体素子の基板に設けたスルーホールから裏面に設けた第３の接続端子へ配線されていることを特徴とする付記１記載の半導体素子。
【００２０】
（付記５）付記３または４記載の複数の半導体素子を表面に設けた第２の接続端子同士で対面接続して平面的に配置し、さらに裏面に設けた第３および表面の第１の接続端子同士で背面および対面接続して、前記半導体素子を水平方向の列と垂直方向の列からなる垂直二次元配置したことを特徴とするマルチチップパッケージ。
【００２１】
（付記６）半導体素子の周辺部の４辺の基板厚さを素子部の基板厚さよりも薄く形成し、かつ、半導体素子の４隅を素子部の外側でかつ段差部より内側で切断したことを特徴とする付記３または４記載の半導体素子。
（付記７）付記６記載の半導体素子を複数用い、交互に上下逆転して前記第２の接続端子で貼り合わせ、二次元平面に配列したことを特徴とするマルチチップパッケージ。
【００２２】
（付記８）付記６記載の二次元平面に配列された半導体素子と、上下が逆転して二次元平面に配列された半導体素子を積み重ね、前記第１の接続端子または第３の接続端子で貼り合わせて三次元に配列したことを特徴とするマルチチップパッケージ。
（付記９）半導体素子の接続端子にはハンダ層が設けられ、前記第２の接続端子のハンダの融点が、前記第１および３の接続端子のハンダ融点よりも高いことを特徴とする付記３、４、６記載の半導体素子。
【００２３】
【発明の効果】
本発明の半導体素子を平面的に配列したマルチチップパッケージは、半導体素子の基板厚さよりも薄く形成した段差部の接続端子同士で貼り合わせるため、半導体素子２つ分のより薄く実装できる。
半導体素子の４辺に段差を設け、４隅を切断したことによって、二次元平面に半導体素子を配置でき、さらに、それを積み重ねることで、三次元的な配置も可能である。
【００２４】
この結果、従来には無い実装密度の高いマルチチップパッケージを作製できる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の構造を示す図
【図２】 半導体素子を水平一列に配列したマルチチップパッケージを示す図
【図３】 ３つの接続端子を有し、半導体素子の側面を配線した本発明の半導体素子の構造を示す図
【図４】 半導体素子を水平方向と垂直方向の垂直二次元に配置したマルチチップパッケージの構造を示す図
【図５】 ３つの接続端子を有し、半導体素子の基板に設けたスルーホールを経由して配線した本発明の半導体素子の構造を示す図
【図６】 半導体素子を水平方向と垂直方向の垂直二次元に配置したマルチチップパッケージの構造を示す図
【図７】 半導体素子の裏面側に段差を設けた本発明の半導体素子の変形例を示す図
【図８】 四辺に段差を設け、４隅を切り取った半導体素子の構造を示す図
【図９】 半導体素子を二次元平面に配列したマルチチップパッケージの構造を示す図
【図１０】 半導体素子を三次元配列したマルチチップパッケージの構造を示す図
【図１１】 異種半導体素子を積み上げ実装した従来例
【図１２】 同種半導体素子を積み上げ実装した従来例
【符号の説明】
１ 半導体素子
２ 素子部
３ 周縁部
４ 接続端子
５ 絶縁膜
６ 配線
７ コンタクトホール
８ 内部配線パッド
９ ハンダ層
１１ ハンダバンプ
１２ メタルパターン
１３ 実装基板
１４ ボンディングワイヤ
１５ コンタクト用のスルーホール
【発明の属する技術分野】
複数の半導体素子を接続して構成するマルチチップパッケージに係わり、特に半導体素子およびマルチチップパッケージの構造に関する。
【０００２】
【従来の技術】
電子機器の高性能化、小型化に伴い一つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージとすることにより、半導体装置の高性能化と小型化とが図れている。そして、マルチチップパッケージには、複数の半導体素子を実装基板上に平面に並べたタイプ（例えば、特許文献１参照。）、複数の半導体素子を厚み方向（実装基板に対して垂直方向）に積層するタイプがある。
【０００３】
平面に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与には限界がある。
垂直方向に積層したマルチチップパッケージには、複数の半導体素子の外形寸法の大きさにしたがってピラミッド状に積層し、各半導体チップの端子電極をワイヤボンディングによつて接続する構造や、同一形状の半導体素子の表裏を配線して素子間をバンプ接続する構造のものがある。
【０００４】
【特許文献１】
特開平８−８３９２号公報
【０００５】
【発明が解決しようとする課題】
ところが、従来構造のマルチチップパッケージでは、積層する順位がチップサイズにより規制されてしまい、積層の自由度が少なく、また、チップ間の端子電極の接合にワイヤボンディングを利用して行うため端子間の距離が一定せず、ボンディング長さに起因する電気特性の劣化が生じる問題がある（図１１参照。図中、１は半導体素子、１３は実装基板、１４はボンディングワイヤを示す。）。
【０００６】
また、積層型のマルチチップパッケージでは、横方向（水平方向）への展開が困難であった（図１２参照。図中、１は半導体素子、１１はハンダバンプ、１３は実装基板、１５はコンタクト用のスルーホールを示す。）。
【０００７】
【課題を解決するための手段】
第一の発明は、半導体素子の周縁部を素子部の基板厚さよりも薄く加工し、前記周縁部上に接続端子を形成し、素子部と配線する。
異なる半導体素子の前記接続端子同士を対面接続すると、接続端子は素子部の基板厚さよりも薄く形成されているので、貼り合わせ後の厚さは素子部の基板厚さの2倍より薄くなる。例えば、周縁部の基板厚さを素子部の基板の略半分に形成した場合、貼り合わせ後の厚さは略素子部の基板厚さと同じになる。
【０００８】
第二の発明は、前記半導体素子を複数用い、実装基板上で互いに対面するように接続する。
複数の半導体素子を前記接続端子で次々と貼り合わせて、水平方向に１列で半導体素子が貼り合わされて行き、貼り合わせ後のマルチチップパッケージの厚みは半導体素子の厚さである。
【０００９】
第三の発明は、半導体素子が、素子部と同一平面上に設けられた第１の接続端子と、周縁部の表面に設けられた第２の接続端子と、周縁部の裏面に設けられた第３の接続端子からなり、第２の接続端子と第３の接続端子が半導体基板の側面を経由して配線されたものである。
接続端子を３箇所有することにより、横隣、上、下の各半導体素子と接続が可能となる。
【００１０】
第四の発明は、半導体素子が、素子部と同一平面上に設けられた第１の接続端子と、周縁部の表面に設けられた第２の接続端子と、周縁部の裏面に設けられた第３の接続端子からなり、第２の接続端子と第３の接続端子が周縁部の半導体基板を貫通するスルーホールで配線されたものである。
接続端子を３箇所有することにより、横隣、上、下の各半導体素子と接続が可能となる。
【００１１】
第五の発明は、前記第２の接続端子同士を対面接続して、横隣の半導体素子と貼り合わせ、上下の半導体素子との貼り合わせには、第１の接続端子あるいは第３の接続端子同士を対面接続あるいは背面接続する。
前記第２の接続端子同士を対面接続すると、第二の発明の様に、水平方向１列に半導体素子を並べられる。水平方向に並んだ１つの半導体素子の列と、上下を逆にして貼り合わせた別の一つの半導体の列を作り、これを先に作った一つの半導体素子の列の上に重ねて貼り合わせる。この時、第３の接続端子同士、あるいは第１の接続端子同士が背面あるいは対面で接続することになる。同様にして水平方向に並んだ一つの半導体素子の列を積み上げて行くと、水平方向の列と垂直方向の列からなる、半導体素子の垂直二次元配列からなるマルチチップパッケージが得られる。
【００１２】
【発明の実施の形態】
（実施例１）
本発明の第一の実施形態を示す。図１は、半導体素子の構造を示す図である。上図は半導体素子の斜視図、下図は断面図である。図中、１は半導体素子、２は素子部、３は周縁部、４は接続端子、５は絶縁膜、６は配線、７はコンタクトホール、８は内部配線パッドである。
【００１３】
以下に、本発明の半導体素子の作製方法について述べる。半導体素子１の内部配線パッド８および素子部２に回路機能を作り込んだ厚さ約７００μmのウェハを用い、
１−１）厚さ４００μmまで裏面研削する。（必要に応じて、バックコンタクトを形成する。）
１−２）先端断面が台形形状のブレードを有するダイサで、半導体素子の周縁部３を深さ２００μm切削する。
１−３）ウェハ全面にポリイミド樹脂を塗布し、キュアする。
１−４）内部配線パッド部８のポリイミド（絶縁膜５）にコンタクトホール７を形成する。
１−５）Ａｌを蒸着して、周縁部３の接続端子４−２と配線６を形成する。
１−６）周縁部３の接続端子４−２に（必要に応じ、コンタクトホール上の接続端子にも）ハンダ層９を形成する。（ボンディング用の端子とする場合は、ハンダ層を形成しない。）
１−７）ダイサでチップ切断する。
【００１４】
図２は、図１に示す半導体素子Ａ，Ｂ，Ｃの３つを平面的に配置したものである。図中、１１はハンダバンプ、１２はメタルパターン、１３は実装基板、１４はボンディングワイヤである。上図は実装基板にボンディングする場合を示している。半導体素子Ａ，Ｃの素子部面を上向きに、半導体素子Ｂの素子部面を下向きにし、各半導体素子の周縁部の接続端子４−２同士をその上に設けたハンダ層９で接続して実装基板上に接着剤で固定する。そして、半導体素子Ａ，Ｃの接続端子４−２と実装基板のメタルパターンをボンディングする。
【００１５】
下図は、上述したと同様に半導体素子Ａ，Ｂ，Ｃを各々その周縁部の接続端子４−２で互いに接続する。半導体素子Ａの左側、Ｃの右側のコンタクトホール７の上に設けた接続端子４−１に周縁部３の接続端子４−２に設けたハンダ層より融点の低いハンダ層を設ける。接続を完了した半導体素子Ａ，Ｂ，Ｃが一体化したものを上下逆にして、接続端子４−１を実装基板上１３に設けた融点の低いハンダバンプ上に合わせて載せ、融着してマルチチップパッケージとする。
（実施例２）
次に、本発明の第二の実施形態を示す。図３は半導体素子の構造を示す。周縁部が略２００μm素子部よりも低く形成された一つの半導体素子１に対し、
２−１）素子全面にポリイミド樹脂５を塗布し、キュアする。
２−２）内部配線パッド部のポリイミドにコンタクトホール７を形成する。
２−３）全面にＡｌを蒸着する。
２−４）内部配線パッド部の上の接続端子４−１、周縁部の表面の接続端子４−２、その裏面の接続端子４−３と配線をエッチングで形成する。
２−５）各接続端子上にハンダ層９を形成する。
２−６）ダイサでチップ切断する。
【００１６】
本半導体素子を用いて、立体的に複数の半導体素子を実装する例を図４に示す。図中、番号および名称は図２で用いたものと同じである。第一の実施形態で示したように、平面的に複数の半導体素子Ａ，Ｂ，Ｃを接続する。そして、この平面的に配列されたものを、上下反転して積み上げ、さらに、もう一度上下反転したものを積み上げるようにして、多段に積層することが可能である。図４から判るように、水平方向にはＡ，Ｂ，Ｃの半導体素子が、垂直方向には４段半導体素子を積み重ねた立体的に配置されたマルチチップパッケージを作製できる。
（実施例３）
次に、本発明の第三の実施形態を示す。図５は半導体素子の構造を示す。第一の実施形態で述べたのと同様に、１−２）の工程まで進め、次に、
３−３）周縁部の接続端子４−２を形成する位置に異方性のドライエッチングによりシリコン基板に約８０μmのスルーホール１５を形成する。
３−４）ウェハの表裏の全面にポリイミド樹脂５を塗布する。（スルーホールはポリイミド樹脂で埋め込まれる。）
３−５）埋め込まれたポリイミド樹脂をレーザで焼き切り、側壁にポリイミドを残し、中央に再びスルーホールを形成する。
３−６）スルーホールを埋め込み、スルーホールの周囲を銅メッキする。
３−７）表裏面にＡｌを蒸着する。
３−８）コンタクトホール上の接続端子４−１、周縁部の接続端子４−２、配線パターンのエッチングを行なう。また、裏面の接続端子４−３のパターンをエッチング形成する。
３−９）各接続端子上にハンダ層９を形成する。
３−１０）ダイサでチップ切断する。
【００１７】
本半導体素子を用いて、立体的に複数の半導体素子を実装する例を図６に示す。図中の番号および名称は図２で用いたものと同じである。組み上げ方法は実施例２と同様である。
（変形例１）
本発明の請求項３に記載する半導体素子は、素子部に隣接した周縁部を掘り下げた構造となっているが、逆に裏面側から掘り下げる構造としても良い。図７にその構造を示す。この構造により、半導体素子面積に対する素子部の面積比率を大きくできる。
（変形例２）
半導体素子の周辺部の４辺に段差を設け、更に、半導体素子の４隅を切断する。具体的には、図８に示す様な形状となる。
（変形例３）
図８に示す半導体素子を用いて、平面上に複数の半導体素子を配置する。その実装例を図９に示す。
（変形例４）
図９に示す平面的に配列した複数の半導体素子と、前記複数の半導体素子を上下反転して配置した複数の半導体素子とを上下に重ね合わせる。更に、同様の上下反転して配置した複数の半導体素子を重ね合わせることによって三次元的に配列のマルチチップパッケージが得られる。その構造を図１０に示す。
【００１８】
以上、本発明の内容をまとめると、
（付記１）回路機能を形成した素子部と外部接続のための接続端子を形成した周縁部を有する半導体素子において、周縁部が素子部の基板厚さよりも薄く形成され、かつ素子部と接続端子を配線したことを特徴とする半導体素子。
（付記２）実装基板上に、付記１記載の半導体素子を対面接続して水平方向に一列に配置したことを特徴とするマルチチップパッケージ。
【００１９】
（付記３）半導体素子の素子部と同一平面上に第１の接続端子を設け、周縁部に第２の接続端子を設け、前記第１および第２の接続端子を経由して前記半導体素子の側面から裏面に設けた第３の接続端子へ配線されていることを特徴とする付記１記載の半導体素子。
（付記４）半導体素子の素子部と同一平面上に第１の接続端子を設け、周縁部に第２の接続端子を設け、前記第１および第２の接続端子を経由して前記半導体素子の基板に設けたスルーホールから裏面に設けた第３の接続端子へ配線されていることを特徴とする付記１記載の半導体素子。
【００２０】
（付記５）付記３または４記載の複数の半導体素子を表面に設けた第２の接続端子同士で対面接続して平面的に配置し、さらに裏面に設けた第３および表面の第１の接続端子同士で背面および対面接続して、前記半導体素子を水平方向の列と垂直方向の列からなる垂直二次元配置したことを特徴とするマルチチップパッケージ。
【００２１】
（付記６）半導体素子の周辺部の４辺の基板厚さを素子部の基板厚さよりも薄く形成し、かつ、半導体素子の４隅を素子部の外側でかつ段差部より内側で切断したことを特徴とする付記３または４記載の半導体素子。
（付記７）付記６記載の半導体素子を複数用い、交互に上下逆転して前記第２の接続端子で貼り合わせ、二次元平面に配列したことを特徴とするマルチチップパッケージ。
【００２２】
（付記８）付記６記載の二次元平面に配列された半導体素子と、上下が逆転して二次元平面に配列された半導体素子を積み重ね、前記第１の接続端子または第３の接続端子で貼り合わせて三次元に配列したことを特徴とするマルチチップパッケージ。
（付記９）半導体素子の接続端子にはハンダ層が設けられ、前記第２の接続端子のハンダの融点が、前記第１および３の接続端子のハンダ融点よりも高いことを特徴とする付記３、４、６記載の半導体素子。
【００２３】
【発明の効果】
本発明の半導体素子を平面的に配列したマルチチップパッケージは、半導体素子の基板厚さよりも薄く形成した段差部の接続端子同士で貼り合わせるため、半導体素子２つ分のより薄く実装できる。
半導体素子の４辺に段差を設け、４隅を切断したことによって、二次元平面に半導体素子を配置でき、さらに、それを積み重ねることで、三次元的な配置も可能である。
【００２４】
この結果、従来には無い実装密度の高いマルチチップパッケージを作製できる。
【図面の簡単な説明】
【図１】 本発明の半導体素子の構造を示す図
【図２】 半導体素子を水平一列に配列したマルチチップパッケージを示す図
【図３】 ３つの接続端子を有し、半導体素子の側面を配線した本発明の半導体素子の構造を示す図
【図４】 半導体素子を水平方向と垂直方向の垂直二次元に配置したマルチチップパッケージの構造を示す図
【図５】 ３つの接続端子を有し、半導体素子の基板に設けたスルーホールを経由して配線した本発明の半導体素子の構造を示す図
【図６】 半導体素子を水平方向と垂直方向の垂直二次元に配置したマルチチップパッケージの構造を示す図
【図７】 半導体素子の裏面側に段差を設けた本発明の半導体素子の変形例を示す図
【図８】 四辺に段差を設け、４隅を切り取った半導体素子の構造を示す図
【図９】 半導体素子を二次元平面に配列したマルチチップパッケージの構造を示す図
【図１０】 半導体素子を三次元配列したマルチチップパッケージの構造を示す図
【図１１】 異種半導体素子を積み上げ実装した従来例
【図１２】 同種半導体素子を積み上げ実装した従来例
【符号の説明】
１ 半導体素子
２ 素子部
３ 周縁部
４ 接続端子
５ 絶縁膜
６ 配線
７ コンタクトホール
８ 内部配線パッド
９ ハンダ層
１１ ハンダバンプ
１２ メタルパターン
１３ 実装基板
１４ ボンディングワイヤ
１５ コンタクト用のスルーホール
Claims (4)
- 実装基板上に、複数の半導体素子が搭載されたマルチチップモジュールにおいて、
前記半導体素子を構成する基板は、中央部に平坦な平坦部及び前記平坦部より低く形成された平坦面からなる周縁部を有する主面と、平坦な基板裏面とを有し、
前記半導体素子は、前記平坦部に形成された外部接続用の第１の接続端子と、前記第１の接続端子と導通する前記周縁部に形成された外部接続用の第２の接続端子とを有し、
前記実装基板上に、前記主面を上向きに間隔を設けて一列に搭載された複数の第１の前記半導体素子と、
隣接する第１の前記半導体素子の前記第２の接続端子間を架橋するように第１の前記半導体素子間に配置され、前記第２の接続端子を介して前記隣接する第１の前記半導体素子と互いに前記周縁部を対向させて接続された第２の前記半導体素子とを有することを特徴とするマルチチップモジュール。 - 実装基板上に、複数の半導体素子が搭載されたマルチチップモジュールにおいて、
前記半導体素子を構成する基板は、中央部に平坦な平坦部及び前記平坦部より低く形成された平坦面からなる周縁部を有する主面と、平坦な基板裏面とを有し、
前記半導体素子は、前記平坦部に形成された外部接続用の第１の接続端子と、前記第１の接続端子と導通する前記周縁部に形成された外部接続用の第２の接続端子と、前記第２の接続端子と導通する前記基板裏面に形成された外部接続用の第３の接続端子とを有し、
前記実装基板上に、前記主面を上向きに間隔を設けて一列に搭載された複数の第１の前記半導体素子と、
隣接する第１の前記半導体素子の前記第２の接続端子間を架橋するように第１の前記半導体素子間に配置され、前記第２の接続端子を介して前記隣接する第１の前記半導体素子と互いに前記周縁部を対向させて接続された第２の前記半導体素子と、
第２の前記半導体素子上に互いに裏面を対向させて搭載され、前記第３の接続端子を介して接続された第３の前記半導体素子と、
第１の前記半導体素子上に互いに前記平坦部を対向させ、かつ、第３の前記半導体素子と前記周縁部を対向させて搭載された第４の前記半導体素子とを有し、
第４の前記半導体素子は、前記第１の接続端子を介して第１の前記半導体素子に接続され、かつ、前記第２の接続端子を介して第３の前記半導体素子に接続されていることを特徴とするマルチチップモジュール。 - 前記平坦部に、前記第１の接続端子に導通する回路機能が形成されていることを特徴とする請求項１又は２記載のマルチチップモジュール。
- 前記平坦部に、前記第３の接続端子に導通する回路機能が形成されていることを特徴とする請求項１又は２記載のマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011214A JP4183070B2 (ja) | 2003-01-20 | 2003-01-20 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011214A JP4183070B2 (ja) | 2003-01-20 | 2003-01-20 | マルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228142A JP2004228142A (ja) | 2004-08-12 |
| JP4183070B2 true JP4183070B2 (ja) | 2008-11-19 |
Family
ID=32900185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011214A Expired - Fee Related JP4183070B2 (ja) | 2003-01-20 | 2003-01-20 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4183070B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849210B1 (ko) | 2006-12-22 | 2008-07-31 | 삼성전자주식회사 | 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지 |
| JP5087995B2 (ja) * | 2007-05-30 | 2012-12-05 | ソニー株式会社 | 半導体装置とその製造方法 |
| KR100945504B1 (ko) * | 2007-06-26 | 2010-03-09 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
| JP2009026884A (ja) * | 2007-07-18 | 2009-02-05 | Elpida Memory Inc | 回路モジュール及び電気部品 |
| KR102131318B1 (ko) * | 2015-10-12 | 2020-08-05 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 프린트헤드 |
-
2003
- 2003-01-20 JP JP2003011214A patent/JP4183070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004228142A (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4441328B2 (ja) | 半導体装置及びその製造方法 | |
| TWI408795B (zh) | Semiconductor device and manufacturing method thereof | |
| US7915084B2 (en) | Method for making a stacked package semiconductor module having packages stacked in a cavity in the module substrate | |
| US8786070B2 (en) | Microelectronic package with stacked microelectronic elements and method for manufacture thereof | |
| KR101412718B1 (ko) | 반도체 패키지 및 적층형 반도체 패키지 | |
| US9875955B2 (en) | Low cost hybrid high density package | |
| KR102517464B1 (ko) | 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지 | |
| JP2002050737A (ja) | 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置 | |
| KR20110078399A (ko) | 스택 패키지 및 그의 제조방법 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| KR101245454B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
| US20070267738A1 (en) | Stack-type semiconductor device having cooling path on its bottom surface | |
| TWI538118B (zh) | 重組式晶圓級封裝動態隨機存取記憶體 | |
| US11367709B2 (en) | Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement | |
| JP4183070B2 (ja) | マルチチップモジュール | |
| CN111354647B (zh) | 一种多芯片堆叠封装结构及其制造方法 | |
| WO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
| TWI797701B (zh) | 半導體裝置及其製造方法 | |
| JP3685185B2 (ja) | 半導体装置の製造方法 | |
| US8569878B2 (en) | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same | |
| KR100988403B1 (ko) | 반도체 패키지 및 웨이퍼 레벨 반도체 패키지 제조 방법 | |
| CN112397497A (zh) | 半导体封装件 | |
| KR20100109040A (ko) | 적층 반도체 패키지 및 이의 제조 방법 | |
| JP2005175260A (ja) | 半導体装置およびその製造方法 | |
| KR20030008450A (ko) | 볼 그리드 어레이형 적층 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |