[go: up one dir, main page]

JP4182766B2 - Active matrix substrate, electro-optical device, electronic equipment - Google Patents

Active matrix substrate, electro-optical device, electronic equipment Download PDF

Info

Publication number
JP4182766B2
JP4182766B2 JP2003032556A JP2003032556A JP4182766B2 JP 4182766 B2 JP4182766 B2 JP 4182766B2 JP 2003032556 A JP2003032556 A JP 2003032556A JP 2003032556 A JP2003032556 A JP 2003032556A JP 4182766 B2 JP4182766 B2 JP 4182766B2
Authority
JP
Japan
Prior art keywords
electrode
signal line
active matrix
electrostatic shielding
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003032556A
Other languages
Japanese (ja)
Other versions
JP2004245872A (en
Inventor
浩孝 川田
幸哉 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003032556A priority Critical patent/JP4182766B2/en
Publication of JP2004245872A publication Critical patent/JP2004245872A/en
Application granted granted Critical
Publication of JP4182766B2 publication Critical patent/JP4182766B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板及びこのアクティブマトリクス基板を備えた電気光学装置並びに電子機器に関する。
【0002】
【従来の技術】
表示装置の分野では、高輝度化や高精細化に対するニーズが高く、このようなニーズに応えるものとして、アクティブマトリクス型の表示装置の研究開発が盛んに行なわれている。
【0003】
ところで、上述の表示装置では、画素電極をマトリクス駆動するために、画素電極の形成されたアクティブマトリクス基板上に走査線や信号線等の各種配線やこれらの配線に接続される薄膜トランジスタ(Thin Film Transistor;TFT)を形成する必要がある。また、画素電極に対して十分な駆動電圧を供給するために、TFTに対して蓄積容量を画素電極と並列に設けたものが広く用いられている。しかし、このように画素内に様々な配線や素子を形成した結果、画素の開口率が低下し、表示の輝度の低下や消費電力の増大等の課題が生じていた。
【0004】
このため、上記配線やTFTの上に絶縁膜を設け、この絶縁膜の上に画素電極を上置きする構造が提案されている。
図13は、画素電極を絶縁膜上に上置きした従来の液晶装置の画素構造の一例を示す平面図である。図13に示す液晶装置では、縦横に配された走査線SLと信号線DLとの交点に対応して薄膜トランジスタ(Thin Film Transistor;以下、TFTと略記する)が設けられ、このTFTに対して蓄積容量Sが導電接続されている。
【0005】
蓄積容量Sは、絶縁膜を介して対向する容量電極S1,共通容量電極S2からなる。容量電極はTFTに導電接続されており、更に、コンタクトホールH1を介して画素電極Pに導電接続されている。一方、共通容量電極S2は外部端子を介して定電位(例えば、接地電位,電源電位或いは対向基板側の共通電極電位と同電位)に設定されている。これらの電極S1,S2は、開口率を稼ぐために、走査線SLと平面的に重なるように設けられた本線部を有し、更に、容量を稼ぐために、この本線部から信号線DLに沿って分岐した分岐部を有している。画素電極Pは、層間絶縁膜を介してこれらの配線Sl,DL及び蓄積容量Sの上層側に設けられており、開口率を稼ぐために、画素電極Pの端部は配線SL,DLと一部平面的に重なるように配置されている。なお、図13では、画素電極Pの輪郭を2点鎖線Paで示している。このように画素電極Pを上置きした構造では、配線Sl,DLと画素電極Pとの間のマージンが不要となるため、画素電極の面積を広く取ることができる。
【0006】
しかし、配線SL,DLと画素電極Pとを平面的に重ねた場合、これらの間に容量結合が生じ、クロストークが発生するという新たな課題が生じる。特に、信号線DLに供給される画像信号の変動量は走査信号SLのそれに比べて大きいため、信号線DLと画素電極P或いは信号線DLと蓄積容量Sとの間の容量結合により、大きなクロストークが発生する。
従来、クロストークを防止する方法としては、例えば特許文献1,2に開示されるように、画素電極Pと信号線DLとの間に静電遮蔽用のシールド電極を設ける方法が提案されている。
【0007】
【特許文献1】
特開平5−203994号公報
【特許文献2】
特開平11−316391号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上述の方法を採用して信号線と画素電極との間の容量結合を防止した場合、信号線に沿う方向のクロストークは低減できるものの、これと略直交する方向(即ち走査線に沿う方)のクロストークが残存していた。
本発明は、上述の課題に鑑み創案されたもので、クロストークを防止できるようにしたアクティブマトリクス基板及びこのアクティブマトリクス基板を備えた電気光学装置並びに電子機器を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明者らは、上述した信号線に直交する方向のクロストークの発生原因について鋭意研究を重ねた結果、このクロストークは画素電極と蓄積容量との間の容量結合に起因することを見出した。すなわち、図13に示した従来の構成において、走査線SLに平行に延在する蓄積容量Sの定電位側の電極(即ち、共通容量電極)S2と信号線DLとが容量結合し、信号線DLを通る画像信号によってこの電極S2の電位が変動されることで、電極S2に平行な方向のクロストーク(以下、このクロストークを横クロストークといい、画素電極Pと信号線DLとの容量結合に起因するクロストーク(以下、縦クロストークという)と区別する)が生じることを解明した。
【0010】
上述したように、定電位側の電極S2は、蓄積容量を稼ぐために、走査線SLに平行に延びる本線部と、この本線部から屈曲して信号線DLに平行に延びる分岐部とを有しており、この分岐部において信号線DLと大きな容量結合を生じる。そして、信号線DLを通る画像信号により電極S2の電位が変動された場合、この変動電位は一定時間で減衰するが、電極S2の電気抵抗が高いと変動電位が解消されない内に次の画像信号が蓄積容量Sに書き込まれてしまい、表示が大きく乱れる。
【0011】
以上のことから、本発明者らは、横クロストークと上記定電位側電極の電気抵抗との関係に着目して本発明を創案するに至った。
すなわち、上記目的を達成するために、本発明のアクティブマトリクス基板は、複数の走査線と、上記走査線に交差して設けられた複数の信号線と、上記走査線と上記信号線との交差部に対応して設けられた薄膜トランジスタと、上記薄膜トランジスタに対応して設けられた画素電極と、上記薄膜トランジスタに対応して設けられた蓄積容量と、上記画素電極を形成する層と上記信号線を形成する層との間に設けられ、且つ平面視で上記信号線に重なるように設けられるとともに、上記蓄積容量の定電位側の電極に導電接続された静電遮蔽電極とを備えたことを特徴とする。
【0012】
図14に、本発明のアクティブマトリクス基板の平面構造の一例を示す。なお、図14では、図13に示す従来の構造と比較するために、本発明の要部構造のみ図13と異ならせ、他の部分を図13と同様の構成としているが、各種配線や電極の形状及び蓄積容量の配置等については図14に示したものに限定されない。また、図14では配線構造のみ取り出して示し、薄膜トランジスタや他の具体的な層構造を省略している。
本アクティブマトリクス基板は、図13に示した従来の構成において、画素電極P(輪郭部分を2点鎖線Paで示す)と信号線DLとの間に静電遮蔽電極SEが設けられるとともに、この静電遮蔽電極SEと蓄積容量Sの定電位側電極S2とが導電接続された構造を有する。ここで、図14では、定電位側電極S2と静電遮蔽電極SEとは、例えばコンタクトホールH2を介して導電接続されている。
【0013】
本構成によれば、定電位に設定された静電遮蔽電極SEにより信号線DLがシールドされるため、信号線DLを通る画像信号による画素電極電位への影響(即ち、縦クロストーク)を抑えることができる。一方、この静電遮蔽電極SEは蓄積容量Sの定電位側の電極S2に接続されてこの電極S2の電気抵抗を低減しているため、信号線DLと蓄積容量Sとの間の容量結合に起因した横クロストークも抑えることができる。つまり、本構成では、蓄積容量Sの定電位側電極S2の電気抵抗が小さいため、仮に、この定電位側電極S2の電位が、信号線DLを通る画像信号によって変動されても、この電位変動は速やかに解消される。このように本発明によれば、縦クロストークと横クロストークとの双方を効果的に防止することができる。
【0014】
なお、上記画素電極を形成する層と上記信号線を形成する層とが平面視で一部重なるように配置することが好ましく、これにより、画素の開口率を大きく取ることができる。
また、静電遮蔽電極を湾曲した形状とし、この静電遮蔽電極により、信号線の上記画素電極に対向する上部端面のみならず、この上部端面に隣接する側部端面の少なくとも一部が覆われるような構成とすることが好ましい。このように信号線の周囲が静電遮蔽電極により包み込まれるようにすることで、一層高い静電遮蔽効果を得ることができる。
【0015】
また、蓄積容量の定電位側電極の電気抵抗をより低減すべく、上記定電位側電極に導電接続される上記静電遮蔽電極には金属材料を用いることが好ましい。一方、画像の明るさを優先する場合には、上記静電遮蔽電極に透光性を有する導電部材を用いることが好ましい。この場合、開口率を損なうことなく信号線の周囲を静電遮蔽電極により十分カバーできる。
【0016】
また、本発明の電気光学装置は、上述のアクティブマトリクス基板と、このアクティブマトリクス基板上に積層された電気光学層とを備えたことを特徴とする。本構成によれば、クロストークの少ない高品質な表示が可能となる。
なお、電気光学層としては、液晶や電気泳動物質等の電気光学材料や、エレクトロルミネッセンス素子等の電気光学素子を例示することができる。
また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。本構成によれば、クロストークの少ない高品質な表示が可能な表示部を備えた電子機器を提供できる。
【0017】
【発明の実施の形態】
[第1実施形態]
以下、図1〜図7を参照しながら、本発明の第1実施形態に係る電気光学装置の一例について説明する。本実施形態の電気光学装置は、投射型液晶表示装置に用いられる透過型の液晶装置である。図1は本実施形態の液晶装置の全体構成を説明するための図であり、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図、図2は本液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子や信号線等の等価回路図、図3は信号線、走査線、画素電極等が形成されたアクティブマトリクス基板の一つの画素の構造を示す要部平面図、図4〜図6はいずれも図3の断面構造を示す図であり、図5は図3のA−A′線断面図図6は図3のB−B′線断面図、図7は表示領域端部の配線構造を示す要部平面図である。なお、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。従って、例えば配線等の幅を有する部材の場合、図では相互に幅が異なって示されているが、実際には同一の幅で形成されたり、またこの逆で、実際にも図と同様に幅が異なって形成されることもあり得る。また、本明細書では、本液晶素子を構成する各部材の液晶層側の面を「内面」、それと反対側の面を「外面」という。
【0018】
図1に示すように、本実施形態の液晶装置は、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ(Thin Film Transistor、以下、TFTと略記する)アレイ基板(アクティブマトリクス基板)100と、これに対向配置された他方の基板をなす対向基板200とを備えている。
【0019】
TFTアレイ基板100の上には、シール材51がその縁に沿って設けられており、このシール材51を介して基板100,200が貼り合わされている。図1において、符号51は表示領域であり、符号53は、表示領域52の外側の領域である非表示領域を示している。非表示領域53には、データ線駆動回路11および外部回路接続端子12がTFTアレイ基板100の一辺に沿って設けられており、この1辺に隣接する2辺に沿って走査線駆動回路14が設けられ、残る一辺に沿ってプリチャージ回路13が設けられている。また、基板端部には、データ線駆動回路11、プリチャージ回路13、走査線駆動回路14と外部回路接続端子12との間をつなぐための複数の配線15が設けられている。さらに、対向基板200のコーナー部に対応する位置には、TFTアレイ基板100と対向基板200との間で電気的導通をとるための導通材16が設けられている。
【0020】
図2に示すように、表示領域52には、複数の走査線120と、走査線120に対して交差する方向に延在する複数の信号線110と、信号線120に並列に延在する複数の共通容量電極131(定電位側電極)とが形成され、走査線120と信号線110との各交点付近に画素Pが設けられている。
信号線110には、シフトレジスタ,レベルシフタ,ビデオライン及びアナログスイッチを備えるデータ線駆動回路11やプリチャージ回路13が接続されている。また、走査線120には、シフトレジスタ及びレベルシフタを備える走査線駆動回路14が接続されている。
【0021】
また、各画素Pには、走査線120を介して走査信号G1,G2,・・・,Gmを供給されるスイッチング用の薄膜トランジスタ(TFT)140と、このTFT140を介して信号線110から画像信号S1,S2,・・・,Snを供給される画素電極150と、この画素電極150に並列に接続され画像信号を一定期間保持する蓄積容量130とが設けられている。なお、画素電極150には後述の共通電極250が対向して設けられており、この画素電極150と共通電極250との間に電圧を印加することで、電極150,250間に挟持された液晶層(電気光学層)300を駆動するようになっている。
【0022】
このような構成において、走査線120に所定のタイミングでパルス状の走査信号G1,G2,・・・,Gmが線順次で印加されてTFT140が一定期間だけオン状態になると、このTFT140を介して信号線110から画素電極150に所定のタイミングで画像信号S1,S2,・・・,Snが書き込まれる。書き込まれた画像信号は、画素電極150を介して液晶層300に印加され、共通電極250との間で一定期間保持される。また、供給された画像信号は、電極150,250間の容量(液晶容量)と並列に接続された蓄積容量130により一定期間保持され、画像信号のリークが防止される。
【0023】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化し、入力光を変調して出力する。そして、画素毎に液晶の光変調量が独立に制御されることで、所望の画像表示が行なわれる。
【0024】
次に、図3に基づいて、本アクティブマトリクス基板の要部平面構造について説明する。
図3に示すように、アクティブマトリクス基板100上には、インジウム錫酸化物(ITO)等の透光性導電材料からなる矩形状の画素電極150(輪郭150Aを二点鎖線で示す)がマトリクス状に複数設けられており、画素電極150の縦横の境界に各々沿って信号線110,走査線120及び共通容量電極131が設けられている。本実施形態では、各画素電極150および各画素電極150を囲むように配設された信号線110,走査線120,共通容量電極131,容量電極132,静電遮蔽電極160等が形成された領域が画素であり、マトリクス状に配置された各画素毎に独立に表示可能な構造になっている。
【0025】
走査線120は、半導体層141のうち、後述のチャネル領域(図中左上がりの斜線の領域)に対向するように配置されており、走査線120はチャネル領域に対向する部分でゲート電極として機能する。
信号線110は、TFT140を構成する例えばポリシリコン膜からなる半導体層141のうち、後述のソース領域にコンタクトホール450を介して導電接続されている。
【0026】
共通容量電極131は、走査線120に沿って略直線状に伸びる本線部(即ち、平面的に見て走査線120に沿って形成された第1領域)と、信号線110と交差する箇所から信号線110に沿って図中上向きに突出した突出部(即ち、平面的に見て信号線110に沿って延設された第2領域)とを有する。
【0027】
容量電極132は、走査線120に沿って略直線状に延びる第1領域と、信号線110と交差する箇所から信号線110に沿って前段側(図中上向き)に突出した第2領域とを有し、信号線110と走査線120との各交差部に略L字状に設けられている。また、容量電極132は共通容量電極131に後述の容量用絶縁膜104を介して対向配置されており、電極131,132が対向する領域において蓄積容量130が形成されている。この容量電極132は、コンタクトホール460を介して半導体層141の内、後述のドレイン領域に導電接続されている。そして、ゲート電極に走査信号が印加されてTFT140がオンになると、TFT140のドレイン領域を介して信号線110から容量電極132に画像信号が供給され、蓄積容量130に保持されるようになっている。
【0028】
画素電極150は、信号線110と走査線120とに囲まれた略矩形の領域内に、周縁部がこれらの配線110,120に一部平面的に重なるように設けられている。そして、この画素電極150は、コンタクトホール440を介して中間層600に導電接続されるとともに、コンタクトホール430を介して容量電極132に導電接続されている。この容量電極132は、前述のように、コンタクトホール460を介して半導体層141のドレイン領域に導電接続されており、画素電極150には、半導体層141のドレイン領域からこの容量電極132,中間層600を介して画像信号が供給されるようになっている。
【0029】
この画素電極150と信号線110との間には静電遮蔽用の電極160が設けられている。この静電遮蔽電極160(輪郭を一点鎖線で示す)は、信号線110に沿って略直線状に延びる本線部(即ち、平面的に見て信号線110に重なるように形成された第1領域)と、走査線120と交差する箇所から走査線120に沿って図中右向きに突出した突出部(即ち、平面的に見て走査線120と重なるように延設された第2領域)とを有する。そして、この静電遮蔽電極160は、コンタクトホール410を介して中間層500に導電接続されるとともに、コンタクトホール420を介して共通容量電極131に導電接続されている。また、静電遮蔽電極160の線幅(即ち、第1領域においては信号線110の延在方向に垂直な方向の長さであり、第2領域においては走査線120の延在方向に垂直な方向の長さ)は、各配線110,120の線幅よりも広くなっており、十分な静電遮蔽効果が得られるようになっている。
【0030】
半導体層141の下層側(即ち、表示側)には、遮光層101が設けられている。この遮光層101は、信号線110,走査線120に沿って縦横に設けられており、戻り光が半導体層141(特に、チャネル領域)に入射して光リーク電流を生じることを防止するようになっている。また、遮光層101は、図示しないコンタクトホールを介して接地電位や電源電位に固定されている。
【0031】
次に、図4〜図6に基づいて、本アクティブマトリクス基板の断面構造について説明する。図4,図5はいずれも図3のA−A′線断面図であり、図5は図4におけるアクティブマトリクス基板を拡大して示す図である。また、図6は図3のB−B′線断面図であり、アクティブマトリクス基板のみを拡大して示している。
【0032】
図4に示すように、本実施の形態の液晶装置は、アクティブマトリクス基板100上に電気光学層としての液晶層300と対向基板200とが順に積層された構造を有する。
アクティブマトリクス基板100は、ガラスや石英等の透光性材料からなる基板本体100Aと、遮光層101と、この遮光層101の内面側(液晶層側)に設けられたTFTや各種配線等と、このTFTにより駆動される画素電極150と、この画素電極150を覆うように表示領域全面に形成された配向膜170とを備えて構成されている。なお、図4では、TFTや、走査線,信号線等の各種配線類の図示を省略している。
【0033】
遮光層101には、例えばクロム(Cr)等の金属膜が用いられており、十分な遮光性を得るために、基板本体100A上に200nm程度積層されている。また、遮光層101と、この上に形成されるTFTや配線等とを絶縁するために、遮光層101の上には酸化シリコン等からなる第1層間絶縁膜102が800nm程度積層されている。
【0034】
この遮光層101の上には、図5に示すように、TFT140,蓄積容量130,信号線110が順に積層されている。
TFT140は、単結晶シリコン又はポリシリコンからなる半導体層141と、酸化シリコン等からなるゲート絶縁膜142と、多結晶シリコン又は金属シリサイドからなる走査線120とが下層側から順に積層されてなり、第1層間絶縁膜102を介して遮光層101に対向する位置に設けられている。この際、半導体層141に対向する走査線120の領域がゲート電極として機能する。
【0035】
走査線120の上には第2層間絶縁膜103が800nm程度積層されており、この第2層間絶縁膜103上の、半導体層141に対向する位置には、ポリシリコンからなる容量電極132が150nm程度形成されている。この容量電極132は、前述したように、コンタクトホール460を介して半導体層141のドレイン領域141c導電接続されており、このドレイン領域141cを介して信号線110から画像信号を供給されるようになっている。
【0036】
この容量電極132の上には、シリコン酸化膜等からなる容量用の絶縁膜104を介して共通容量電極131が積層されており、これらの容量電極132,絶縁膜104,共通容量電極131により蓄積容量130が構成されている。なお、共通容量電極131は、ポリシリコンからなる層131aと金属シリサイドからなる層131bとがそれぞれ150nm程度ずつ積層された構造を有する。また、共通容量電極131は対向基板200上の共通電極250と同じ電位、または、接地電位や電源電位と同電位にされ得るが、本実施形態では対向基板200上の共通電極250と同じ電位としている。具体的には、共通容量電極131は、図7に示すように、表示領域52の端辺に沿って配された共通電位線17に導電接続されている。この共通電位線17は、対向基板200のコーナー部付近まで延設され、導電材16を介して対向基板200の共通電極250に導電接続されている。なお、共通電位線17は信号線110と同層に形成されており、共通容量電極131はコンタクトホール420を介して接地線17に導電接続されている。
【0037】
また、共通容量電極131及び容量用絶縁膜104の上には、第3層間絶縁膜105が800nm程度積層されており、この第3層間絶縁膜105上の、半導体層141に対向する位置には信号線110が形成されている。この信号線110は、前述したように、コンタクトホール450を介して半導体層141のソール領域141bに導電接続されており、このソース領域141bに画像信号を供給するようになっている。なお、信号線110は、アルミニウム(Al)層110aと窒化チタン(TiN)層110bとがそれぞれ250nm,150nm程度積層された構造を有する。
【0038】
信号線110及び第3層間絶縁膜105の上には第4層間絶縁膜106が400nm程度積層され、更に、この第4層間絶縁膜106上の、信号線110に対向する位置には静電遮蔽電極160が形成されている。この静電遮蔽電極160は、前述したように、その線幅が信号線110の線幅よりも広くなっている。半導体層141に対向する位置に蓄積容量130や信号線110を順にパターン形成した場合、信号線110上に積層された第4層間絶縁膜106中央部の、半導体層141に対向する領域(即ち、信号線110に対向する領域)は、その周縁部の領域よりも盛り上がった状態となる。このため、第4層間絶縁膜106上に形成される静電遮蔽電極160は、中央部160Tが周縁部160Sに対して凸状に湾曲した形状となり、信号線110の画素電極150に対向する端面111及びこれに隣接する側部端面112が静電遮蔽電極160によって包み込まれる(覆われる)ような状態となる。すなわち、本実施形態では、図5に示すように、信号線110の液晶層側の端面111が第4層間絶縁膜106を介して静電遮蔽電極160の凸状に形成された中央部160Tと対向しているとともに、信号線110の側部端面112の両方が第4層間絶縁膜106を介して静電遮蔽電極160の周縁部160Sと対向している。このように信号線110の側部端面112に回り込む位置にまで静電遮蔽電極160を設けることで、信号線110と画素電極150との容量結合に起因したクロストーク(縦クロストーク)をより効果的に防止することができる。
【0039】
また、静電遮蔽電極160は、図6に示すように、コンタクトホール410を介して、第4層間絶縁膜105上に形成された中間層500に導電接続されており、更に、この中間層500はコンタクトホール420を介して共通容量電極131に導電接続されている。また同時に、静電遮蔽電極160は、表示領域52端部において、コンタクトホール410を介して共通電位線17に導電接続されている(図7参照)。これにより、静電遮蔽電極160は、共通容量電極131と共に対向基板200上の共通電極250と同じ電位とされる。また、静電遮蔽電極160は、共通容量電極131に対して並列に接続されているため、共通容量電極131の電気抵抗を低減する役割を果たす。これにより、仮に、共通容量電極131の電位が信号線110を通る画像信号により変動されたとしても、その電位変動を速やかに緩和できるようになっている。なお、静電遮蔽電極160は、Al層160aとTiN層160bとがそれぞれ250nm,150nm程度積層された構造を有する。このように静電遮蔽電極160に、共通容量電極131よりも電気抵抗の低い金属材料を用いることで、蓄積容量130の共通容量電極131の電気抵抗をより低減することができる。
【0040】
静電遮蔽電極160及び第4層間絶縁膜106の上には第5層間絶縁膜107が600nm程度積層され、更に、この第5層間絶縁膜107の上には、略矩形の画素電極150がマトリクス状に複数形成されている。この画素電極150は、前述したように、コンタクトホール440を介して中間層600に導電接続されるとともにコンタクトホール430を介して容量電極132に導電接続されている。そして、更に、コンタクトホール460を介して半導体層141のドレイン領域141cに導電接続されている。なお、中間層500及び中間層600は、信号線110と同層に(即ち、第4層間絶縁膜106上に)設けられており、信号線110を形成する際に、同時にパターン形成される。
この画素電極150及び第5層間絶縁膜107の上には、電圧無印加時における液晶分子の配向状態を規定するための配向膜170が形成されている。
【0041】
一方、対向基板200は、図4に示すように、ガラスや石英,樹脂等の透光性材料からなる基板本体200Aと、非画素領域に形成された遮光層201と、この遮光層201を覆って表示領域全面に形成された透明な共通電極250と、この共通電極250を覆うように表示領域全面に形成された配向膜270とを備えて構成されている。
【0042】
上述の基板100,200は、図示しないスペーサにより所定の基板間隔(ギャップ)だけ離間された状態で保持され、基板周縁部に設けられたシール材51により接着されている。そして、基板100,200と封止材とによって密閉された空間に液晶が密封されて液晶装置が構成されている。なお、液晶層300に高分子分散型液晶を用いる場合には、配向膜170,270は省略することができる。
【0043】
したがって、本実施形態の電気光学装置によれば、静電遮蔽電極160が画素電極150と信号線110との間に配置されているため、信号線110を通る画像信号の変動が画素電極電位に対して影響することを防止することができる。また、この静電遮蔽電極160は蓄積容量130の共通容量電極131に導電接続されてこの共通容量電極131の電気抵抗を低減しているため、仮に共通容量電極131の電位が信号線110を通る画像信号により変動された場合でも、この変動電位を速やかに解消できる。これにより、簡素な構成で縦クロストークと横クロストークとを共に防止でき、高品質な画像表示が可能となる。
また、本液晶装置では、湾曲した静電遮蔽電極160を信号線110に被せるように配置し、静電遮蔽電極160が信号線110の側部端面112まで包み込むような構成となっているため、一層高い静電遮蔽効果を得ることができる。
【0044】
[第1変形例]
次に、図8を参照しながら、本発明の第1変形例に係る液晶装置について説明する。
本変形例では、上記第1実施形態のものよりも静電遮蔽電極の形成領域を広げ、静電遮蔽電極160′を中間層600の上部領域まで延設している。このように静電遮蔽電極160′を右側の中間層600と重なる位置まで積極的に延長形成することで、上記第1実施形態において隙間となっている中間層500と中間層600との間から侵入する光によって共通容量電極131の特性が劣化されることを防止できる。
【0045】
[第2変形例]
次に、図9を参照しながら、本発明の第2変形例に係る液晶装置について説明する。
本変形例では、静電遮蔽電極161は、信号線110と平面的に重なるように形成された本線部(第1領域)と、走査線(図示略)と交差する箇所から走査線に沿って左右に突出した突出部(即ち、走査線と平面的に重なるように分岐した第2領域)とを有する。このように静電遮蔽電極161を十字状に形成することで、下層側に配された共通容量電極131や半導体層141に対する遮光性を一層高めることができる。
【0046】
[第3変形例]
次に、図10を参照しながら、本発明の第3変形例に係る液晶装置について説明する。
本変形例は、上記第2変形例の構成において、隣接する静電遮蔽電極の突出部同士を接続したものである。すなわち、本変形例では、静電遮蔽電極162は、信号線110と平面的に重なるように形成された第1の本線部1621と、走査線(図示略)と平面的に重なるように形成された第2の本線部1622とを有する。そして、第2の本線部1622は、表示領域52の端部において、コンタクトホール410を介して共通電位線17に導電接続されている。
このように本変形例では、走査線,信号線110の双方に対応して静電遮蔽電極162を設けているため、静電遮蔽能力及び遮光能力を最大限高めることができる。また、静電遮蔽電極162は、第1の本線部1621だけでなく第2の本線部1622も共通電位線17に導電接続されているため、共通容量電極131の電気抵抗を一層低減することができる。
【0047】
[電子機器]
次に、上述の電気光学装置を備えた電子機器の例について説明する。
図11は、上述の電気光学装置をライトバルブとして備えた投射型表示装置の構成を示す平面図である。本投射型表示装置1110は、上述のアクティブマトリクス基板を備えた液晶装置(電気光学装置)100を含むモジュールを3個準備し、各々RGB用のライトバルブ100R、100G、100Bとして用いたプロジェクタとして構成されている。この液晶プロジェクタ1110では、メタルハライドランプなどの白色光源のランプユニット1112から光が出射されると、3枚のミラー1116および2枚のダイクロイックミラー1118によって、R、G、Bの3原色に対応する光成分R、G、Bに分離され(光分離手段)、対応するライトバルブ100R、100G、100B(液晶装置100/液晶ライトバルブ)に各々導かれる。この際に、光成分Bは、光路が長いので、光損失を防ぐために入射レンズ1132、リレーレンズ1123、および出射レンズ1134からなるリレーレンズ系1131を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1122(光合成手段)に3方向から入射され、再度合成された後、投射レンズ1124を介してスクリーン1130などにカラー画像として投射される。
上述の電子機器では、画像光を出力する電気光学装置に上述のアクティブマトリクス基板を用いているため、クロストークが防止された高品質な画像表示が可能となる。
【0048】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述の実施形態中には、各層(或いは各膜)の材料や厚みを具体的に示したが、本発明はこれに限定されるものではなく、用途に応じて変更することができる。
【0049】
また、上記実施形態では、静電遮蔽電極160に、共通容量電極131と同等以上の導電性を有する金属材料を用いたが、共通容量電極よりも導電性の低い材料を用いることも可能である。この場合でも、共通容量電極の電気抵抗は低減されるため、本発明の効果を得ることができる。具体的には、静電遮蔽電極としてITO等の透光性導電材料を用いることができる。このように静電遮蔽電極に透明な部材を用いた場合、静電遮蔽電極を設けたことによる開口率の低下は生じない。このため、信号線110よりも十分に広い線幅の静電遮蔽電極を設けることで、一層高い静電遮蔽効果を得ることができる。
【0050】
また、上記実施形態では電気光学装置を液晶装置として説明したが、本発明はこれに限定されず、電気泳動装置、エレクトロルミネッセンス(EL)、デジタルマイクロミラーデバイス(DMD)、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な装置に対しても適用可能であるということは言うまでもない。この際、電気光学装置は反射型或いは透過型のいずれの表示装置であってもよい。
【0051】
【実施例】
本発明者らは、本発明の効果を実証するために、本発明に係るアクティブマトリクス基板の電気的特性をデバイスシミュレーションにより確認した。その結果について、以下に報告する。
【0052】
本実施例では、アクティブマトリクス基板として、上述の実施形態の構造を採用し、各層の材料や厚みも上記実施形態の記載に準じた構成としている。そして、静電遮蔽電極の線幅ALBを3μmに固定し、信号線の線幅ALAを変化させたときの画素電極と信号線との結合容量の大きさをシミュレーションした(図12参照)。なお、図12では、信号線幅ALAが3μmで且つ静電遮蔽電極を設けない構成における結合容量の大きさを基準として結合容量を規格化し、その大きさをパーセントで示している。
【0053】
図12のシミュレーション結果から、画素電極と信号線との結合容量は、静電遮蔽電極と信号線との相対的な大きさ(線幅の差)に大きく依存することがわかる。例えば、信号線の線幅を3.8μm程度(即ち、平面視したときに、信号線の両側部が静電遮蔽電極の側部から0.4μmずつはみ出した状態)とした場合の結合容量は、静電遮蔽電極を設けない場合と同じ大きさとなり、静電遮蔽効果は全く得られないことがわかる。また、信号線の線幅を静電遮蔽電極の線幅と同じく3μm(即ち、平面視したときに、静電遮蔽電極が信号線に対して完全に重なる状態)としたとき、静電遮蔽電極を設けない構成に比べて結合容量が3分の1程度にまで低減される。さらに、信号線の線幅を2μm程度(即ち、平面視したときに、静電遮蔽電極の両側部が信号線の側部から0.5μmずつはみ出し、このはみ出した部分によって信号線の側部端面が包み込まれるように覆われた状態)とした場合の結合容量は、静電遮蔽電極を設けない場合に比べて10分の1以下に低減される。
このように、凸状に湾曲して形成された静電遮蔽電極を信号線に被せるように配置することで、大きな遮蔽効果が得られることがわかる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る電気光学装置の平面図である。
【図2】 同、電気光学装置の等価回路図である。
【図3】 同、電気光学装置のアクティブマトリクス基板の平面図である。
【図4】 図3のA−A′断面図である。
【図5】 図4の要部拡大図である。
【図6】 図3のB−B′断面を示す要部拡大図である。
【図7】 同、アクティブマトリクス基板の要部平面図である。
【図8】 本発明の第1変形例に係る電気光学装置の断面図である。
【図9】 本発明の第2変形例に係る電気光学装置の断面図である。
【図10】 本発明の第3変形例に係る電気光学装置の断面図である。
【図11】 本発明の電子機器の一例を示す図である。
【図12】 画素電極と信号線との間の結合容量のシミュレーション結果である。
【図13】 従来のアクティブマトリクス基板の画素構造を示す平面図である。
【図14】 図13との比較において、本発明の特徴部分を示す平面図である。
【符号の説明】
100…アクティブマトリクス基板、110…信号線、120…走査線、130…蓄積容量、131…共通容量電極(定電位側電極)、140…薄膜トランジスタ、150…画素電極、160…静電遮蔽電極、111…上部端面、112…側部端面、300…液晶層(電気光学層)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix substrate, an electro-optical device including the active matrix substrate, and an electronic apparatus.
[0002]
[Prior art]
In the field of display devices, there is a high need for higher brightness and higher definition, and active matrix display devices are actively researched and developed to meet such needs.
[0003]
By the way, in the above display device, in order to drive the pixel electrodes in a matrix, various wirings such as scanning lines and signal lines on the active matrix substrate on which the pixel electrodes are formed, and thin film transistors (Thin Film Transistors) connected to these wirings. ; TFT) must be formed. In order to supply a sufficient driving voltage to the pixel electrode, a TFT in which a storage capacitor is provided in parallel with the pixel electrode is widely used. However, as a result of forming various wirings and elements in the pixel as described above, the aperture ratio of the pixel is lowered, and problems such as a reduction in display luminance and an increase in power consumption have occurred.
[0004]
For this reason, there has been proposed a structure in which an insulating film is provided on the wiring and TFT, and a pixel electrode is placed on the insulating film.
FIG. 13 is a plan view showing an example of a pixel structure of a conventional liquid crystal device in which a pixel electrode is placed on an insulating film. In the liquid crystal device shown in FIG. 13, thin film transistors (hereinafter abbreviated as TFTs) are provided corresponding to the intersections of the scanning lines SL and the signal lines DL arranged in the vertical and horizontal directions. The capacitor S is conductively connected.
[0005]
The storage capacitor S includes a capacitor electrode S1 and a common capacitor electrode S2 that are opposed to each other with an insulating film interposed therebetween. The capacitor electrode is conductively connected to the TFT, and is further conductively connected to the pixel electrode P through the contact hole H1. On the other hand, the common capacitor electrode S2 is set to a constant potential (for example, a ground potential, a power supply potential, or the same potential as the common electrode potential on the counter substrate side) via an external terminal. These electrodes S1 and S2 have a main line portion provided so as to overlap the scanning line SL in order to increase the aperture ratio, and further, from this main line portion to the signal line DL in order to increase the capacity. It has a branched portion that branches along. The pixel electrode P is provided on the upper layer side of the wirings S1 and DL and the storage capacitor S through an interlayer insulating film. In order to increase the aperture ratio, the end of the pixel electrode P is aligned with the wirings SL and DL. It arrange | positions so that a partial plane may overlap. In FIG. 13, the outline of the pixel electrode P is indicated by a two-dot chain line Pa. In such a structure in which the pixel electrode P is placed on top, a margin between the wirings S1 and DL and the pixel electrode P becomes unnecessary, so that the area of the pixel electrode can be increased.
[0006]
However, when the wirings SL and DL and the pixel electrode P are overlapped in a plane, a new problem arises in that capacitive coupling occurs between them and crosstalk occurs. In particular, since the fluctuation amount of the image signal supplied to the signal line DL is larger than that of the scanning signal SL, a large crossing is caused by capacitive coupling between the signal line DL and the pixel electrode P or the signal line DL and the storage capacitor S. Talk occurs.
Conventionally, as a method for preventing crosstalk, for example, as disclosed in Patent Documents 1 and 2, a method of providing a shield electrode for electrostatic shielding between the pixel electrode P and the signal line DL has been proposed. .
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 5-203994
[Patent Document 2]
JP-A-11-316391
[0008]
[Problems to be solved by the invention]
However, when capacitive coupling between the signal line and the pixel electrode is prevented by adopting the above-described method, the crosstalk in the direction along the signal line can be reduced, but the direction substantially orthogonal to this (that is, along the scanning line). ) Crosstalk.
SUMMARY An advantage of some aspects of the invention is that it provides an active matrix substrate capable of preventing crosstalk, an electro-optical device including the active matrix substrate, and an electronic apparatus.
[0009]
[Means for Solving the Problems]
As a result of intensive studies on the cause of occurrence of crosstalk in the direction orthogonal to the signal line, the present inventors have found that this crosstalk is caused by capacitive coupling between the pixel electrode and the storage capacitor. . That is, in the conventional configuration shown in FIG. 13, the constant-potential-side electrode (that is, the common capacitor electrode) S2 of the storage capacitor S extending in parallel with the scanning line SL and the signal line DL are capacitively coupled, and the signal line The potential of the electrode S2 is fluctuated by an image signal passing through the DL, thereby causing crosstalk in a direction parallel to the electrode S2 (hereinafter, this crosstalk is referred to as lateral crosstalk, and the capacitance between the pixel electrode P and the signal line DL). It was clarified that crosstalk caused by coupling (hereinafter referred to as vertical crosstalk) occurs.
[0010]
As described above, the electrode S2 on the constant potential side has a main line portion extending in parallel with the scanning line SL and a branch portion bent from the main line portion and extending in parallel with the signal line DL in order to increase the storage capacity. In this branch portion, a large capacitive coupling with the signal line DL occurs. When the potential of the electrode S2 is fluctuated by the image signal passing through the signal line DL, the fluctuating potential is attenuated in a certain time. Is written in the storage capacitor S, and the display is greatly disturbed.
[0011]
From the above, the present inventors have come up with the present invention by paying attention to the relationship between the transverse crosstalk and the electric resistance of the constant potential side electrode.
In other words, in order to achieve the above object, an active matrix substrate of the present invention includes a plurality of scanning lines, a plurality of signal lines provided so as to intersect the scanning lines, and the intersection of the scanning lines and the signal lines. A thin film transistor provided corresponding to the portion, a pixel electrode provided corresponding to the thin film transistor, a storage capacitor provided corresponding to the thin film transistor, a layer forming the pixel electrode, and the signal line are formed And an electrostatic shielding electrode conductively connected to an electrode on the constant potential side of the storage capacitor. To do.
[0012]
FIG. 14 shows an example of a planar structure of the active matrix substrate of the present invention. In FIG. 14, for comparison with the conventional structure shown in FIG. 13, only the main part structure of the present invention is different from that in FIG. 13, and the other parts are configured in the same manner as in FIG. 13. The shape and the arrangement of the storage capacitors are not limited to those shown in FIG. Further, in FIG. 14, only the wiring structure is shown and the thin film transistor and other specific layer structures are omitted.
This active matrix substrate is provided with an electrostatic shielding electrode SE between the pixel electrode P (the contour portion is indicated by a two-dot chain line Pa) and the signal line DL in the conventional configuration shown in FIG. The electric shielding electrode SE and the constant potential side electrode S2 of the storage capacitor S are conductively connected. Here, in FIG. 14, the constant potential side electrode S2 and the electrostatic shielding electrode SE are conductively connected through, for example, a contact hole H2.
[0013]
According to this configuration, since the signal line DL is shielded by the electrostatic shielding electrode SE set to a constant potential, the influence (that is, vertical crosstalk) on the pixel electrode potential due to the image signal passing through the signal line DL is suppressed. be able to. On the other hand, since the electrostatic shielding electrode SE is connected to the electrode S2 on the constant potential side of the storage capacitor S to reduce the electrical resistance of the electrode S2, capacitive coupling between the signal line DL and the storage capacitor S is achieved. The resulting lateral crosstalk can also be suppressed. That is, in this configuration, since the electric resistance of the constant potential side electrode S2 of the storage capacitor S is small, even if the potential of the constant potential side electrode S2 is fluctuated by an image signal passing through the signal line DL, this potential fluctuation Will be resolved promptly. Thus, according to the present invention, both vertical crosstalk and horizontal crosstalk can be effectively prevented.
[0014]
Note that it is preferable that the layer for forming the pixel electrode and the layer for forming the signal line overlap with each other in a plan view, whereby the aperture ratio of the pixel can be increased.
Further, the electrostatic shielding electrode has a curved shape, and the electrostatic shielding electrode covers not only the upper end face of the signal line facing the pixel electrode but also at least a part of the side end face adjacent to the upper end face. Such a configuration is preferable. As described above, by surrounding the signal line with the electrostatic shielding electrode, a higher electrostatic shielding effect can be obtained.
[0015]
In order to further reduce the electrical resistance of the constant potential side electrode of the storage capacitor, it is preferable to use a metal material for the electrostatic shielding electrode that is conductively connected to the constant potential side electrode. On the other hand, when priority is given to the brightness of the image, it is preferable to use a conductive member having translucency for the electrostatic shielding electrode. In this case, the periphery of the signal line can be sufficiently covered with the electrostatic shielding electrode without impairing the aperture ratio.
[0016]
In addition, an electro-optical device according to the present invention includes the above-described active matrix substrate and an electro-optical layer stacked on the active matrix substrate. According to this configuration, high-quality display with less crosstalk is possible.
Examples of the electro-optic layer include electro-optic materials such as liquid crystals and electrophoretic substances, and electro-optic elements such as electroluminescence elements.
According to another aspect of the present invention, there is provided an electronic apparatus including the above-described electro-optical device. According to this configuration, it is possible to provide an electronic apparatus including a display unit capable of high-quality display with little crosstalk.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
Hereinafter, an example of the electro-optical device according to the first embodiment of the invention will be described with reference to FIGS. The electro-optical device according to this embodiment is a transmissive liquid crystal device used in a projection liquid crystal display device. FIG. 1 is a diagram for explaining the overall configuration of the liquid crystal device according to the present embodiment. FIG. 2 is a plan view of the TFT array substrate as viewed from the counter substrate side together with the components formed thereon, and FIG. FIG. 3 shows the structure of one pixel of an active matrix substrate on which signal lines, scanning lines, pixel electrodes and the like are formed. FIG. 3 is an equivalent circuit diagram of switching elements and signal lines in a plurality of pixels arranged in a matrix of the device. 4 to 6 are diagrams showing the cross-sectional structure of FIG. 3, FIG. 5 is a cross-sectional view taken along line AA 'in FIG. 3, and FIG. 6 is a cross-sectional view taken along line BB' in FIG. FIG. 7 is a plan view of the main part showing the wiring structure at the end of the display area. In all the drawings below, the scales of the respective layers and members are different in order to make each layer and each member recognizable on the drawings. Therefore, for example, in the case of a member having a width such as a wiring, the widths are shown to be different from each other in the figure, but in actuality, they are formed with the same width, and vice versa. It may be formed with different widths. In the present specification, the surface on the liquid crystal layer side of each member constituting the liquid crystal element is referred to as an “inner surface”, and the opposite surface is referred to as an “outer surface”.
[0018]
As shown in FIG. 1, the liquid crystal device of the present embodiment has a liquid crystal sealed between a pair of substrates, and is a thin film transistor (hereinafter abbreviated as TFT) array substrate (one of which is abbreviated as TFT). An active matrix substrate) 100 and a counter substrate 200 which is the other substrate disposed opposite thereto.
[0019]
A sealing material 51 is provided on the TFT array substrate 100 along the edge thereof, and the substrates 100 and 200 are bonded together via the sealing material 51. In FIG. 1, reference numeral 51 denotes a display area, and reference numeral 53 denotes a non-display area that is an area outside the display area 52. In the non-display area 53, the data line driving circuit 11 and the external circuit connection terminal 12 are provided along one side of the TFT array substrate 100, and the scanning line driving circuit 14 is provided along two sides adjacent to the one side. A precharge circuit 13 is provided along the remaining side. A plurality of wirings 15 for connecting the data line driving circuit 11, the precharge circuit 13, the scanning line driving circuit 14 and the external circuit connection terminal 12 are provided at the end of the substrate. Furthermore, a conductive material 16 for providing electrical continuity between the TFT array substrate 100 and the counter substrate 200 is provided at a position corresponding to the corner portion of the counter substrate 200.
[0020]
As shown in FIG. 2, the display region 52 includes a plurality of scanning lines 120, a plurality of signal lines 110 extending in a direction intersecting the scanning lines 120, and a plurality of signal lines 120 extending in parallel with the signal lines 120. Common capacitance electrode 131 (constant potential side electrode), and a pixel P is provided near each intersection of the scanning line 120 and the signal line 110.
Connected to the signal line 110 is a data line driving circuit 11 and a precharge circuit 13 including a shift register, a level shifter, a video line, and an analog switch. In addition, a scanning line driving circuit 14 including a shift register and a level shifter is connected to the scanning line 120.
[0021]
Each pixel P is supplied with scanning signals G1, G2,..., Gm via a scanning line 120, and a switching thin film transistor (TFT) 140, and an image signal from the signal line 110 via the TFT 140. A pixel electrode 150 supplied with S1, S2,..., Sn, and a storage capacitor 130 connected in parallel to the pixel electrode 150 and holding an image signal for a certain period are provided. The pixel electrode 150 is provided with a common electrode 250 which will be described later, and a liquid crystal sandwiched between the electrodes 150 and 250 by applying a voltage between the pixel electrode 150 and the common electrode 250. The layer (electro-optic layer) 300 is driven.
[0022]
In such a configuration, when pulsed scanning signals G1, G2,..., Gm are applied to the scanning line 120 at a predetermined timing in a line-sequential manner and the TFT 140 is turned on for a certain period, the TFT 140 passes through the TFT 140. Image signals S1, S2,..., Sn are written from the signal line 110 to the pixel electrode 150 at a predetermined timing. The written image signal is applied to the liquid crystal layer 300 through the pixel electrode 150 and held between the common electrode 250 for a certain period. Further, the supplied image signal is held for a certain period by the storage capacitor 130 connected in parallel with the capacitor (liquid crystal capacitor) between the electrodes 150 and 250, thereby preventing leakage of the image signal.
[0023]
The liquid crystal changes the orientation and order of the molecular assembly depending on the applied voltage level, and modulates and outputs the input light. A desired image display is performed by independently controlling the light modulation amount of the liquid crystal for each pixel.
[0024]
Next, based on FIG. 3, the main part planar structure of the present active matrix substrate will be described.
As shown in FIG. 3, on the active matrix substrate 100, rectangular pixel electrodes 150 (outline 150A is indicated by a two-dot chain line) made of a light-transmitting conductive material such as indium tin oxide (ITO) are arranged in a matrix. The signal lines 110, the scanning lines 120, and the common capacitor electrodes 131 are provided along the vertical and horizontal boundaries of the pixel electrode 150. In the present embodiment, each pixel electrode 150 and a region in which the signal line 110, the scanning line 120, the common capacitance electrode 131, the capacitance electrode 132, the electrostatic shielding electrode 160, and the like disposed so as to surround each pixel electrode 150 are formed. Are pixels, and each pixel arranged in a matrix can be displayed independently.
[0025]
The scanning line 120 is disposed so as to face a channel region (an obliquely rising region in the drawing) described later in the semiconductor layer 141, and the scanning line 120 functions as a gate electrode in a portion facing the channel region. To do.
The signal line 110 is conductively connected via a contact hole 450 to a source region described later in the semiconductor layer 141 made of, for example, a polysilicon film constituting the TFT 140.
[0026]
The common capacitor electrode 131 is formed from a main line portion extending in a substantially straight line along the scanning line 120 (that is, a first region formed along the scanning line 120 in a plan view) and a portion intersecting the signal line 110. And a projecting portion projecting upward in the drawing along the signal line 110 (that is, a second region extending along the signal line 110 in a plan view).
[0027]
The capacitor electrode 132 includes a first region that extends substantially linearly along the scanning line 120 and a second region that protrudes forward (upward in the figure) along the signal line 110 from a location that intersects the signal line 110. And is provided in a substantially L shape at each intersection of the signal line 110 and the scanning line 120. In addition, the capacitor electrode 132 is disposed so as to face the common capacitor electrode 131 with a later-described capacitor insulating film 104 interposed therebetween, and a storage capacitor 130 is formed in a region where the electrodes 131 and 132 are opposed to each other. The capacitor electrode 132 is conductively connected to a drain region described later in the semiconductor layer 141 through the contact hole 460. When a scanning signal is applied to the gate electrode and the TFT 140 is turned on, an image signal is supplied from the signal line 110 to the capacitor electrode 132 via the drain region of the TFT 140 and is held in the storage capacitor 130. .
[0028]
The pixel electrode 150 is provided in a substantially rectangular region surrounded by the signal line 110 and the scanning line 120 so that the peripheral portion partially overlaps the wirings 110 and 120 in a plane. The pixel electrode 150 is conductively connected to the intermediate layer 600 through the contact hole 440 and conductively connected to the capacitor electrode 132 through the contact hole 430. As described above, the capacitor electrode 132 is conductively connected to the drain region of the semiconductor layer 141 through the contact hole 460, and the capacitor electrode 132 and the intermediate layer are connected to the pixel electrode 150 from the drain region of the semiconductor layer 141. An image signal is supplied via 600.
[0029]
An electrostatic shielding electrode 160 is provided between the pixel electrode 150 and the signal line 110. The electrostatic shielding electrode 160 (the outline is indicated by a one-dot chain line) is a main line portion extending substantially linearly along the signal line 110 (that is, a first region formed so as to overlap the signal line 110 when seen in a plan view). ) And a protruding portion that protrudes rightward in the drawing along the scanning line 120 from a location that intersects the scanning line 120 (that is, a second region that extends so as to overlap the scanning line 120 in plan view). Have. The electrostatic shielding electrode 160 is conductively connected to the intermediate layer 500 through the contact hole 410 and conductively connected to the common capacitor electrode 131 through the contact hole 420. Further, the line width of the electrostatic shielding electrode 160 (that is, the length in the direction perpendicular to the extending direction of the signal line 110 in the first region and the direction perpendicular to the extending direction of the scanning line 120 in the second region). The length in the direction) is wider than the line width of each of the wirings 110 and 120, so that a sufficient electrostatic shielding effect can be obtained.
[0030]
The light shielding layer 101 is provided on the lower layer side (that is, the display side) of the semiconductor layer 141. The light shielding layer 101 is provided vertically and horizontally along the signal line 110 and the scanning line 120 so as to prevent the return light from entering the semiconductor layer 141 (particularly the channel region) and generating a light leakage current. It has become. The light shielding layer 101 is fixed to a ground potential or a power supply potential through a contact hole (not shown).
[0031]
Next, a cross-sectional structure of the active matrix substrate will be described with reference to FIGS. 4 and 5 are cross-sectional views taken along line AA ′ of FIG. 3, and FIG. 5 is an enlarged view of the active matrix substrate in FIG. FIG. 6 is a cross-sectional view taken along the line BB ′ of FIG. 3 and shows only the active matrix substrate in an enlarged manner.
[0032]
As shown in FIG. 4, the liquid crystal device of this embodiment has a structure in which a liquid crystal layer 300 as an electro-optic layer and a counter substrate 200 are sequentially stacked on an active matrix substrate 100.
The active matrix substrate 100 includes a substrate body 100A made of a translucent material such as glass and quartz, a light shielding layer 101, TFTs and various wirings provided on the inner surface side (liquid crystal layer side) of the light shielding layer 101, The pixel electrode 150 is driven by the TFT, and the alignment film 170 is formed on the entire display area so as to cover the pixel electrode 150. In FIG. 4, illustration of various wirings such as TFTs, scanning lines, and signal lines is omitted.
[0033]
For example, a metal film such as chromium (Cr) is used for the light shielding layer 101, and is laminated on the substrate body 100A by about 200 nm in order to obtain sufficient light shielding properties. Further, in order to insulate the light shielding layer 101 from TFTs and wirings formed thereon, a first interlayer insulating film 102 made of silicon oxide or the like is laminated on the light shielding layer 101 to a thickness of about 800 nm.
[0034]
On the light shielding layer 101, as shown in FIG. 5, a TFT 140, a storage capacitor 130, and a signal line 110 are sequentially laminated.
The TFT 140 is formed by laminating a semiconductor layer 141 made of single crystal silicon or polysilicon, a gate insulating film 142 made of silicon oxide or the like, and a scanning line 120 made of polycrystalline silicon or metal silicide in order from the lower layer side. It is provided at a position facing the light shielding layer 101 through the one interlayer insulating film 102. At this time, the region of the scanning line 120 facing the semiconductor layer 141 functions as a gate electrode.
[0035]
A second interlayer insulating film 103 is stacked on the scanning line 120 to a thickness of about 800 nm, and a capacitor electrode 132 made of polysilicon is 150 nm on the second interlayer insulating film 103 at a position facing the semiconductor layer 141. It is formed to the extent. As described above, the capacitor electrode 132 is conductively connected to the drain region 141c of the semiconductor layer 141 through the contact hole 460, and an image signal is supplied from the signal line 110 through the drain region 141c. ing.
[0036]
A common capacitor electrode 131 is laminated on the capacitor electrode 132 via a capacitor insulating film 104 made of a silicon oxide film or the like. The capacitor electrode 132, the insulating film 104, and the common capacitor electrode 131 store the common capacitor electrode 131. A capacity 130 is configured. Note that the common capacitor electrode 131 has a structure in which a layer 131a made of polysilicon and a layer 131b made of metal silicide are each laminated by about 150 nm. The common capacitor electrode 131 can be set to the same potential as the common electrode 250 on the counter substrate 200 or the same potential as the ground potential or the power supply potential. Yes. Specifically, the common capacitor electrode 131 is conductively connected to the common potential line 17 arranged along the edge of the display region 52 as shown in FIG. The common potential line 17 extends to the vicinity of the corner portion of the counter substrate 200 and is conductively connected to the common electrode 250 of the counter substrate 200 through the conductive material 16. The common potential line 17 is formed in the same layer as the signal line 110, and the common capacitor electrode 131 is conductively connected to the ground line 17 through the contact hole 420.
[0037]
In addition, a third interlayer insulating film 105 is stacked on the common capacitor electrode 131 and the capacitor insulating film 104 to a thickness of about 800 nm, and the third interlayer insulating film 105 is located at a position facing the semiconductor layer 141. A signal line 110 is formed. As described above, the signal line 110 is conductively connected to the sole region 141b of the semiconductor layer 141 through the contact hole 450, and supplies an image signal to the source region 141b. Note that the signal line 110 has a structure in which an aluminum (Al) layer 110a and a titanium nitride (TiN) layer 110b are stacked by about 250 nm and 150 nm, respectively.
[0038]
A fourth interlayer insulating film 106 is stacked on the signal line 110 and the third interlayer insulating film 105 to a thickness of about 400 nm. Further, a position on the fourth interlayer insulating film 106 facing the signal line 110 is electrostatically shielded. An electrode 160 is formed. As described above, the electrostatic shielding electrode 160 has a line width wider than that of the signal line 110. When the storage capacitor 130 and the signal line 110 are sequentially patterned at a position facing the semiconductor layer 141, a region facing the semiconductor layer 141 in the central portion of the fourth interlayer insulating film 106 stacked on the signal line 110 (that is, The region facing the signal line 110 is raised more than the peripheral region. Therefore, the electrostatic shielding electrode 160 formed on the fourth interlayer insulating film 106 has a shape in which the central portion 160T is curved in a convex shape with respect to the peripheral portion 160S, and the end surface of the signal line 110 facing the pixel electrode 150. 111 and the side end face 112 adjacent thereto are encased (covered) by the electrostatic shielding electrode 160. In other words, in the present embodiment, as shown in FIG. 5, the end surface 111 of the signal line 110 on the liquid crystal layer side is formed with a central portion 160 </ b> T formed in a convex shape of the electrostatic shielding electrode 160 via the fourth interlayer insulating film 106. In addition, both side end surfaces 112 of the signal line 110 are opposed to the peripheral portion 160 </ b> S of the electrostatic shielding electrode 160 through the fourth interlayer insulating film 106. In this way, by providing the electrostatic shielding electrode 160 to a position that wraps around the side end face 112 of the signal line 110, crosstalk (vertical crosstalk) caused by capacitive coupling between the signal line 110 and the pixel electrode 150 is more effective. Can be prevented.
[0039]
Further, as shown in FIG. 6, the electrostatic shielding electrode 160 is conductively connected to the intermediate layer 500 formed on the fourth interlayer insulating film 105 through the contact hole 410, and this intermediate layer 500 is further connected. Is conductively connected to the common capacitor electrode 131 through the contact hole 420. At the same time, the electrostatic shielding electrode 160 is conductively connected to the common potential line 17 through the contact hole 410 at the end of the display area 52 (see FIG. 7). Thereby, the electrostatic shielding electrode 160 is set to the same potential as the common electrode 250 on the counter substrate 200 together with the common capacitance electrode 131. Further, since the electrostatic shielding electrode 160 is connected in parallel to the common capacitance electrode 131, it plays a role of reducing the electric resistance of the common capacitance electrode 131. As a result, even if the potential of the common capacitor electrode 131 is changed by an image signal passing through the signal line 110, the potential change can be quickly reduced. The electrostatic shielding electrode 160 has a structure in which an Al layer 160a and a TiN layer 160b are stacked by about 250 nm and 150 nm, respectively. Thus, by using a metal material having a lower electric resistance than the common capacitor electrode 131 for the electrostatic shielding electrode 160, the electric resistance of the common capacitor electrode 131 of the storage capacitor 130 can be further reduced.
[0040]
A fifth interlayer insulating film 107 is stacked on the electrostatic shielding electrode 160 and the fourth interlayer insulating film 106 to a thickness of about 600 nm. Further, a substantially rectangular pixel electrode 150 is formed on the fifth interlayer insulating film 107 in a matrix. A plurality are formed. As described above, the pixel electrode 150 is conductively connected to the intermediate layer 600 through the contact hole 440 and conductively connected to the capacitor electrode 132 through the contact hole 430. Further, it is conductively connected to the drain region 141 c of the semiconductor layer 141 through the contact hole 460. Note that the intermediate layer 500 and the intermediate layer 600 are provided in the same layer as the signal line 110 (that is, on the fourth interlayer insulating film 106), and are simultaneously patterned when the signal line 110 is formed.
On the pixel electrode 150 and the fifth interlayer insulating film 107, an alignment film 170 for defining the alignment state of liquid crystal molecules when no voltage is applied is formed.
[0041]
On the other hand, as shown in FIG. 4, the counter substrate 200 covers a substrate body 200A made of a light-transmitting material such as glass, quartz, or resin, a light shielding layer 201 formed in a non-pixel region, and the light shielding layer 201. The transparent common electrode 250 is formed on the entire display area, and the alignment film 270 is formed on the entire display area so as to cover the common electrode 250.
[0042]
The above-described substrates 100 and 200 are held in a state of being separated by a predetermined substrate interval (gap) by a spacer (not shown), and are bonded by a sealing material 51 provided on the peripheral edge of the substrate. The liquid crystal is sealed in a space sealed by the substrates 100 and 200 and the sealing material, thereby forming a liquid crystal device. Note that in the case where a polymer dispersed liquid crystal is used for the liquid crystal layer 300, the alignment films 170 and 270 can be omitted.
[0043]
Therefore, according to the electro-optical device of this embodiment, since the electrostatic shielding electrode 160 is disposed between the pixel electrode 150 and the signal line 110, the fluctuation of the image signal passing through the signal line 110 becomes the pixel electrode potential. It is possible to prevent the influence from being exerted. Further, since the electrostatic shielding electrode 160 is conductively connected to the common capacitance electrode 131 of the storage capacitor 130 to reduce the electric resistance of the common capacitance electrode 131, the potential of the common capacitance electrode 131 passes through the signal line 110 temporarily. Even when the fluctuation is caused by the image signal, the fluctuation potential can be quickly eliminated. Accordingly, both vertical crosstalk and horizontal crosstalk can be prevented with a simple configuration, and high-quality image display is possible.
Further, in the present liquid crystal device, the curved electrostatic shielding electrode 160 is disposed so as to cover the signal line 110, and the electrostatic shielding electrode 160 is configured to wrap up to the side end face 112 of the signal line 110. A higher electrostatic shielding effect can be obtained.
[0044]
[First Modification]
Next, a liquid crystal device according to a first modification of the present invention will be described with reference to FIG.
In this modification, the formation area of the electrostatic shielding electrode is expanded more than that of the first embodiment, and the electrostatic shielding electrode 160 ′ is extended to the upper area of the intermediate layer 600. In this way, the electrostatic shielding electrode 160 ′ is positively extended to a position where it overlaps with the right intermediate layer 600, so that the gap is formed between the intermediate layer 500 and the intermediate layer 600 which are the gaps in the first embodiment. It is possible to prevent the characteristics of the common capacitor electrode 131 from being deteriorated by the invading light.
[0045]
[Second Modification]
Next, a liquid crystal device according to a second modification of the present invention will be described with reference to FIG.
In this modification, the electrostatic shielding electrode 161 extends along the scanning line from a position intersecting the main line portion (first region) formed so as to overlap the signal line 110 and the scanning line (not shown). And a projecting portion projecting left and right (that is, a second region branched so as to overlap the scanning line in a planar manner). Thus, by forming the electrostatic shielding electrode 161 in a cross shape, the light shielding property to the common capacitor electrode 131 and the semiconductor layer 141 disposed on the lower layer side can be further enhanced.
[0046]
[Third Modification]
Next, a liquid crystal device according to a third modification of the present invention will be described with reference to FIG.
In this modification, in the configuration of the second modification, protrusions of adjacent electrostatic shielding electrodes are connected to each other. In other words, in this modification, the electrostatic shielding electrode 162 is formed so as to overlap the first main line portion 1621 formed so as to overlap the signal line 110 and the scanning line (not shown). And a second main line portion 1622. The second main line portion 1622 is conductively connected to the common potential line 17 through the contact hole 410 at the end of the display region 52.
Thus, in this modification, since the electrostatic shielding electrode 162 is provided corresponding to both the scanning line and the signal line 110, the electrostatic shielding ability and the light shielding ability can be maximized. Further, since the electrostatic shielding electrode 162 is conductively connected not only to the first main line portion 1621 but also to the second main line portion 1622 to the common potential line 17, the electric resistance of the common capacitor electrode 131 can be further reduced. it can.
[0047]
[Electronics]
Next, an example of an electronic apparatus including the above-described electro-optical device will be described.
FIG. 11 is a plan view illustrating a configuration of a projection display device including the above-described electro-optical device as a light valve. The projection display device 1110 is prepared as a projector using three modules including the liquid crystal device (electro-optical device) 100 including the active matrix substrate described above, and used as the RGB light valves 100R, 100G, and 100B. Has been. In this liquid crystal projector 1110, when light is emitted from a lamp unit 1112 of a white light source such as a metal halide lamp, light corresponding to the three primary colors R, G, and B is emitted by three mirrors 1116 and two dichroic mirrors 1118. The light components are separated into components R, G, and B (light separating means) and led to the corresponding light valves 100R, 100G, and 100B (liquid crystal device 100 / liquid crystal light valve). At this time, since the optical component B has a long optical path, the light component B is guided through a relay lens system 1131 including an incident lens 1132, a relay lens 1123, and an exit lens 1134 in order to prevent light loss. Then, the light components R, G, and B corresponding to the three primary colors respectively modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 1122 (light combining means) from three directions and are combined again, and then the projection lens. A color image is projected onto a screen 1130 or the like via 1124.
In the above-described electronic apparatus, since the above-described active matrix substrate is used for the electro-optical device that outputs image light, high-quality image display in which crosstalk is prevented is possible.
[0048]
In addition, this invention is not limited to the above-mentioned embodiment, It can implement in various deformation | transformation in the range which does not deviate from the meaning of this invention.
For example, in the above-described embodiment, the material and thickness of each layer (or each film) are specifically shown, but the present invention is not limited to this, and can be changed according to the application.
[0049]
In the above embodiment, a metal material having conductivity equal to or higher than that of the common capacitor electrode 131 is used for the electrostatic shielding electrode 160. However, a material having lower conductivity than the common capacitor electrode may be used. . Even in this case, since the electric resistance of the common capacitor electrode is reduced, the effect of the present invention can be obtained. Specifically, a light-transmitting conductive material such as ITO can be used as the electrostatic shielding electrode. Thus, when a transparent member is used for the electrostatic shielding electrode, the aperture ratio does not decrease due to the provision of the electrostatic shielding electrode. For this reason, a higher electrostatic shielding effect can be obtained by providing an electrostatic shielding electrode having a sufficiently wider line width than the signal line 110.
[0050]
In the above embodiment, the electro-optical device is described as a liquid crystal device. However, the present invention is not limited to this, and the electrophoretic device, electroluminescence (EL), digital micromirror device (DMD), plasma emission, and electron Needless to say, the present invention can also be applied to various devices using fluorescence by emission. In this case, the electro-optical device may be either a reflection type or a transmission type display device.
[0051]
【Example】
In order to demonstrate the effect of the present invention, the present inventors confirmed the electrical characteristics of the active matrix substrate according to the present invention by device simulation. The results are reported below.
[0052]
In this example, the structure of the above-described embodiment is employed as the active matrix substrate, and the material and thickness of each layer are configured in accordance with the description of the above-described embodiment. Then, the size of the coupling capacitance between the pixel electrode and the signal line was simulated when the line width ALB of the electrostatic shielding electrode was fixed to 3 μm and the line width ALA of the signal line was changed (see FIG. 12). In FIG. 12, the coupling capacitance is normalized based on the coupling capacitance in a configuration in which the signal line width ALA is 3 μm and no electrostatic shielding electrode is provided, and the size is shown in percentage.
[0053]
From the simulation results of FIG. 12, it can be seen that the coupling capacitance between the pixel electrode and the signal line greatly depends on the relative size (line width difference) between the electrostatic shielding electrode and the signal line. For example, the coupling capacitance when the line width of the signal line is about 3.8 μm (that is, when both sides of the signal line protrude from the side of the electrostatic shielding electrode by 0.4 μm when viewed in plan) is It can be seen that the size is the same as when no electrostatic shielding electrode is provided, and no electrostatic shielding effect is obtained. In addition, when the line width of the signal line is set to 3 μm as the line width of the electrostatic shielding electrode (that is, the electrostatic shielding electrode completely overlaps the signal line when viewed in plan), the electrostatic shielding electrode The coupling capacity is reduced to about one third as compared with the configuration in which no is provided. Furthermore, the line width of the signal line is about 2 μm (that is, when viewed in plan, both sides of the electrostatic shielding electrode protrude by 0.5 μm from the side of the signal line, and the protruding end portion of the side of the signal line In the case of being covered so as to be encased), the coupling capacitance is reduced to 1/10 or less compared to the case where no electrostatic shielding electrode is provided.
Thus, it can be seen that a large shielding effect can be obtained by arranging the electrostatic shielding electrode formed in a convex shape so as to cover the signal line.
[Brief description of the drawings]
FIG. 1 is a plan view of an electro-optical device according to a first embodiment of the invention.
FIG. 2 is an equivalent circuit diagram of the electro-optical device.
FIG. 3 is a plan view of an active matrix substrate of the electro-optical device.
4 is a cross-sectional view taken along the line AA ′ of FIG. 3. FIG.
FIG. 5 is an enlarged view of a main part of FIG. 4;
6 is an enlarged view of a main part showing a BB ′ cross section of FIG. 3. FIG.
FIG. 7 is a plan view of an essential part of the active matrix substrate.
FIG. 8 is a cross-sectional view of an electro-optical device according to a first modified example of the invention.
FIG. 9 is a cross-sectional view of an electro-optical device according to a second modified example of the invention.
FIG. 10 is a cross-sectional view of an electro-optical device according to a third modified example of the invention.
FIG. 11 illustrates an example of an electronic apparatus according to the invention.
FIG. 12 is a simulation result of a coupling capacitance between a pixel electrode and a signal line.
FIG. 13 is a plan view showing a pixel structure of a conventional active matrix substrate.
14 is a plan view showing a characteristic part of the present invention in comparison with FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 ... Active matrix substrate, 110 ... Signal line, 120 ... Scanning line, 130 ... Storage capacitor, 131 ... Common capacity electrode (constant potential side electrode), 140 ... Thin film transistor, 150 ... Pixel electrode, 160 ... Electrostatic shielding electrode, 111 ... Upper end face, 112 ... Side end face, 300 ... Liquid crystal layer (electro-optic layer)

Claims (7)

複数の走査線と、
上記走査線に交差して設けられた複数の信号線と、
上記走査線と上記信号線との交差部に対応して設けられた薄膜トランジスタと、
上記薄膜トランジスタに対応して設けられた画素電極と、
上記薄膜トランジスタに対応して設けられた蓄積容量と、
上記画素電極を形成する層と上記信号線を形成する層との間に設けられ、且つ平面視で上記信号線に重なるように設けられるとともに、上記蓄積容量の定電位側の電極に導電接続された静電遮蔽電極とを備えたことを特徴とする、アクティブマトリクス基板。
A plurality of scan lines;
A plurality of signal lines provided crossing the scanning line;
A thin film transistor provided corresponding to an intersection of the scanning line and the signal line;
A pixel electrode provided corresponding to the thin film transistor;
A storage capacitor provided corresponding to the thin film transistor;
It is provided between the layer for forming the pixel electrode and the layer for forming the signal line, and is provided so as to overlap the signal line in plan view, and is electrically connected to the electrode on the constant potential side of the storage capacitor. An active matrix substrate comprising an electrostatic shielding electrode.
上記画素電極を形成する層と上記信号線を形成する層とは平面視で一部重なるように配置されたことを特徴とする、請求項1記載のアクティブマトリクス基板。2. The active matrix substrate according to claim 1, wherein the layer forming the pixel electrode and the layer forming the signal line are arranged so as to partially overlap in a plan view. 上記静電遮蔽電極は、上記信号線の上記画素電極に対向する上部端面を覆うとともに、上記上部端面に隣接する側部端面の少なくとも一部を覆うように設けられたことを特徴とする、請求項1又は2記載のアクティブマトリクス基板。The electrostatic shielding electrode is provided to cover an upper end face of the signal line facing the pixel electrode and to cover at least a part of a side end face adjacent to the upper end face. Item 3. The active matrix substrate according to Item 1 or 2. 上記静電遮蔽電極は金属材料からなることを特徴とする、請求項1〜3のいずれかの項に記載のアクティブマトリクス基板。The active matrix substrate according to claim 1, wherein the electrostatic shielding electrode is made of a metal material. 上記静電遮蔽電極は透光性を有する導電部材からなることを特徴とする、請求項1〜4のいずれかの項に記載のアクティブマトリクス基板。The active matrix substrate according to any one of claims 1 to 4, wherein the electrostatic shielding electrode is made of a conductive member having translucency. 請求項1〜5のいずれかの項に記載のアクティブマトリクス基板と、
上記アクティブマトリクス基板上に積層された電気光学層とを備えたことを特徴とする、電気光学装置。
An active matrix substrate according to any one of claims 1 to 5,
An electro-optical device comprising: an electro-optical layer laminated on the active matrix substrate.
請求項6記載の電気光学装置を備えたことを特徴とする、電子機器。An electronic apparatus comprising the electro-optical device according to claim 6.
JP2003032556A 2003-02-10 2003-02-10 Active matrix substrate, electro-optical device, electronic equipment Expired - Fee Related JP4182766B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003032556A JP4182766B2 (en) 2003-02-10 2003-02-10 Active matrix substrate, electro-optical device, electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003032556A JP4182766B2 (en) 2003-02-10 2003-02-10 Active matrix substrate, electro-optical device, electronic equipment

Publications (2)

Publication Number Publication Date
JP2004245872A JP2004245872A (en) 2004-09-02
JP4182766B2 true JP4182766B2 (en) 2008-11-19

Family

ID=33018868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003032556A Expired - Fee Related JP4182766B2 (en) 2003-02-10 2003-02-10 Active matrix substrate, electro-optical device, electronic equipment

Country Status (1)

Country Link
JP (1) JP4182766B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652545A (en) * 2016-04-12 2016-06-08 京东方科技集团股份有限公司 Display panel, manufacturing method of display panel and display device
CN115685628B (en) 2021-09-27 2024-10-25 Tcl华星光电技术有限公司 Display panel and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127195A (en) * 1991-11-08 1993-05-25 Toshiba Corp Liquid crystal display device
JPH05249478A (en) * 1991-12-25 1993-09-28 Toshiba Corp Liquid crystal display device
JP3216053B2 (en) * 1999-03-08 2001-10-09 セイコーエプソン株式会社 Liquid crystal display

Also Published As

Publication number Publication date
JP2004245872A (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP5786601B2 (en) Electro-optical device and electronic apparatus
CN103034001B (en) Electro-optical device and electronic equipment
JP5217752B2 (en) Electro-optical device and electronic apparatus
CN102456333B (en) Electro-optical device and electronic equipment
US8988621B2 (en) Array substrate and display panel having the same
JP5628302B2 (en) Semiconductor device, active matrix substrate, and display device
JP2009047967A (en) Electro-optical device and electronic apparatus
US20130088660A1 (en) Thin film transistor substrate and liquid crystal display device
JP5287100B2 (en) Electro-optical device and electronic apparatus
JP2015094880A (en) Electro-optic device and electronic apparatus
KR20040100903A (en) Electro-optical device, electronic apparatus, and projection display apparatus
JP2008216621A (en) Electro-optical device and electronic apparatus
JP5370221B2 (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
US20200312890A1 (en) Electro-optical device and electronic apparatus
JP4182766B2 (en) Active matrix substrate, electro-optical device, electronic equipment
JP2010134395A (en) Electro-optical device and electronic apparatus
US8064323B2 (en) Electro-optical device and electronic apparatus
JP2019219603A (en) Electro-optical device and electronic apparatus
JP2007212819A (en) Electro-optical device, substrate for electro-optical device, manufacturing method of electro-optical device, and electronic equipment
JP2021092680A (en) Electro-optical device and electronic equipment
JP2010186118A (en) Electro-optical device and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP2011075773A (en) Electro-optical apparatus and electric apparatus
JP2011180524A (en) Electro-optical device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4182766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees