JP4170701B2

JP4170701B2 - Solar cell and manufacturing method thereof

Info

Publication number: JP4170701B2
Application number: JP2002224119A
Authority: JP
Inventors: 寛之大塚; 正俊高橋; 武紀渡部; 聡之生島
Original assignee: Shin Etsu Chemical Co Ltd; Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Chemical Co Ltd; Shin Etsu Handotai Co Ltd
Priority date: 2002-07-31
Filing date: 2002-07-31
Publication date: 2008-10-22
Anticipated expiration: 2022-07-31
Also published as: JP2004064028A

Description

【０００１】
【発明の属する技術分野】
本発明は光電変換効率が比較的高く、しかも、低コストで作製できる太陽電池及びその製造方法に関する。
【０００２】
【従来の技術】
太陽電池は、光エネルギーを電力に変換する半導体素子であり、ｐ−ｎ接合型、ｐｉｎ型、ショットキー型などがあるが、ｐ−ｎ接合型が最も広く用いられている。太陽電池をその基板材料をもとに分類すると、シリコン結晶系太陽電池、アモルファス（非晶質）シリコン系太陽電池、化合物半導体系太陽電池の３種類に大きく分けられる。シリコン結晶系太陽電池は、さらに、単結晶系太陽電池と多結晶系太陽電池に分類される。これらのうち最もエネルギー変換効率が高いものは、化合物半導体系太陽電池である。しかし，化合物半導体系太陽電池は、その材料となる化合物半導体を作ることが非常に難しく、太陽電池基板の製造コスト面で一般に普及するには問題があり、その用途は限られたものとなっている。他方、化合物半導体系太陽電池の次に変換効率の高い太陽電池としては、シリコン単結晶系太陽電池が続く。太陽電池用シリコン単結晶基板は比較的容易に製造できることから、シリコン単結晶系太陽電池が最も普及している。
【０００３】
太陽電池の出力特性は、一般に、ソーラーシミュレータを用いて出力電流電圧曲線を測定することにより評価される。この曲線上で、出力電流Ｉｐと出力電圧Ｖｐとの積Ｉｐ・Ｖｐが最大となる点Ｐｍを最大出力Ｐｍと呼び、該Ｐｍを太陽電池に入射する総光エネルギー（Ｓ×Ｉ：Ｓは素子面積、Ｉは照射する光の強度）にて除した値：
η≡｛Ｐｍ／（Ｓ×Ｉ）｝×１００（％） ‥‥（１）
が太陽電池の変換効率ηとして定義される。変換効率ηを高めるには、短絡電流Ｉｓｃ（電流電圧曲線上にてＶ＝０のときの出力電流値）あるいは開放電圧Ｖｏｃ（同じくＩ＝０のときの出力電圧値）を大きくすること、及び、出力電流電圧曲線をなるべく角型に近い形状のものとすることが重要である。なお、出力電流電圧曲線の角型の度合いは、一般に、
ＦＦ≡Ｉｐｍ×Ｖｐｍ／（Ｉｓｃ×Ｖｏｃ） ‥‥（２）
にて定義されるフィルファクタ（曲線因子）により評価でき、該ＦＦの値が１に近いほど出力電流電圧曲線が理想的な角型に近づき、変換効率ηも高められることを意味する。
【０００４】
例えば、シリコン結晶系太陽電池においては、変換効率を向上させるには，いかに表面再結合を実効的に低減させるかが重要な課題となっている。
【０００５】
そのためには，高品質な絶縁膜でなるべくシリコン基板を覆い，該絶縁膜の一部に小さなコンタクトホールを設け、ここに金属電極を形成することで、再結合場所として振る舞う金属電極とシリコン層との直接接触部を微小領域に制限し、光電流収集率を向上させることが行なわれている。この場合、いかにして絶縁保護膜にコンタクトホールを形成するかが問題となる。例えば、特開平６−６１５１５号公報には、以下のような工程よりなる太陽電池の製造方法が開示されている。
（１）半導体基板上にテクスチャ、Ｖ溝もしくはＵ溝といった隆起部を形成する。
（２）パッシベーション膜で隆起部を含め、半導体基板を覆う。
（３）隆起部の頂上部を機械的若しくは化学的に削り、隆起部の頂部に微小なプラトー領域を形成して、半導体を露出させる。
（４）前記プラトー領域に金属を堆積し、フィンガー電極とする。
この方法によると、高価なフォトリソグラフィー技術を利用することなく、各隆起部の頂部に微小コンタクトを形成でき、低コストかつ高効率に太陽電池を製造できる。
【０００６】
【発明が解決しようとする課題】
ところが、上記公報の技術では、隆起部の頂上にプラトー領域を均等な間隔で形成することが、現実的には非常に困難である。すなわち、太陽電池製造に用いられる半導体基板は、インゴットをワイヤーソーで切断したアズスライス基板が多く使用され、面内に±１０μｍから±３０μｍの厚さ分布を含む。このため、テクスチャ等の隆起部の頂上部に、ラッピング等によりプラトー領域を作製しようとすると、隆起部がたとえ同じ高さでも、基板厚さ分布の影響により隆起部頂部の除去代にバラツキが生ずる。その結果、先端の研削が不足してプラトー領域の形成が不完全になった隆起部や、逆に削りすぎてプラトー領域が広がりすぎた隆起部が数多く発生することになる。例えば、ラッピングによりプラトー領域を形成する場合は、プラトー領域の不完全な隆起部が数ミリ程度の範囲で密集して発生すると、太陽電池の内部抵抗が高まり、出力特性が低下する問題を生ずる。また、ラッピングに代えて、平行な粒子ビーム等を浅い角度で斜めから当ててプラトー領域を形成する方法もあるが、プラトー領域の形成が不完全になった隆起部や、逆に削りすぎてプラトー領域が広がりすぎた隆起部が同様に発生し、太陽電池の特性が大きくばらつく不具合を生じやすい。また、フィンガー電極を形成する際には、金属ペーストによる電極パターンを、スクリーン印刷を用いてプラトー領域に位置合わせした形で形成しなければならないが、パターンずれ等の影響によりコンタクト形成の確実性が損なわれやすい問題がある。
【０００７】
本発明の課題は、変換効率が高く均一な出力特性が得られ、かつ低コストにて製造可能な太陽電池と、その製造方法とを提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の太陽電池は、
第一導電型の半導体基板の主表面を絶縁保護膜にて覆い、また、半導体基板の主表面に、絶縁保護膜を貫く形で半導体表層部を除去した除去部を複数形成し、当該除去部の内面表層領域を第二導電型層とすることにより、第一導電型の基板内部との間にｐ−ｎ接合が形成され、さらに、それら複数の除去部の内面領域をなす第二導電型層を、半導体基板の主表面を覆う透明導電層により電気的に接続したことを特徴とする。
【０００９】
また、本発明の太陽電池の製造方法は、
第一導電型を有する半導体基板の主表面を絶縁保護膜で覆う絶縁保護膜形成工程と、
半導体基板の主表面に、絶縁保護膜を貫く形で半導体表層部を除去した除去部を複数形成する除去部形成工程と、
除去部の内面を覆うように第二導電型層を形成する第二導電型層形成工程と、半導体基板の主表面に、除去部の各内面に形成された第二導電型層を電気的に接続する透明導電層を形成する透明導電層形成工程と、
を有することを特徴とする。
【００１０】
本発明においては、基板主表面に形成された除去部を、出力取出用電極と半導体層とのコンタクトホールとして機能させるべき半導体層露出領域として利用する。なお、本明細書において半導体基板の主表面とは、半導体基板の厚さ方向における両面（表面、裏面）の少なくともいずれかを意味している。従って、除去部は、基板の一方の主表面のみに形成されていてもよいし、両面に形成されていてもいずれでもよい。また、除去部の内面には、絶縁膜が全く形成されないようにしてもよいし、トンネル電流が流れる程度の厚さ（３ｎｍ以下程度）の絶縁膜が残存していてもよい。
【００１１】
特開平６−６１５１５号公報に開示されているような、隆起部の頂部にプラトー領域を形成してコンタクトホールとする構成では、前述のように、ラッピング等の機械加工によるプラトー領域の形成精度が、基板厚さ分布等の影響によりバラツキ易く、これが太陽電池の特性バラツキに直結していた。しかし、本発明の太陽電池では、基板主表面に除去部を形成してコンタクトホールとして利用する。このような除去部は、レーザービーム照射等を用いれば、基板厚さ分布等の影響に左右されずに深さの揃ったものを確実に形成できるので、コンタクトホールの形成精度が高く、太陽電池の特性バラツキを生じにくい。また、第一導電型を有する半導体基板に形成された除去部内面に第二導電型層を作りこむことで、太陽電池の要部であるｐ−ｎ接合が各除去部に形成される。本発明では、半導体基板の主表面を覆うように透明導電層を形成して、除去部毎に形成された第二導電型層を電気的に接続するので、スクリーン印刷等を用いたフィンガー電極形成のように、電極パターンをコンタクトホールに位置合わせする必要がなく、また、コンタクト形成の精度も高くできる。すなわち、本発明によれば、面内に厚さ分布を有する半導体基板（例えばワイヤーソーによるアズスライス基板）を用いた場合においても、ｐｎ接合やコンタクトホールを設計通りに造ることが可能となり、均質な太陽電池特性が得られる利点がある。なお、除去部は、半導体基板の主表面上において、予め定められた方向に等間隔に配列形成されていることが、均質な太陽電池特性を得る上で有利である。
【００１２】
半導体基板の主表面に除去部を形成する方法としては、レーザースクライビングを用いることができる。すなわち、レーザービームを基板表面にフォーカシングして、基板材料の一部を蒸発させることにより除去部とする。レーザービームは、基板表面位置に変動があっても周知のフォーカシングサーボ制御により正確かつ高能率に基板表面にフォーカシングでき、かつ、半導体基板の主表面上にてレーザービームを走査することにより、複数の除去部を効率的に形成することができる。
【００１３】
他方、除去部形成工程は、半導体基板の主表面を絶縁保護膜にて覆った後、該絶縁保護膜の除去部形成予定領域をエッチングにより除去してパターニングするパターニング工程と、該パターニング後の絶縁保護膜をマスクとして、半導体基板をエッチングすることにより除去部を形成する除去部形成エッチング工程を有するものとして実施することもできる。絶縁保護膜のパターニングは、マスクを用いたエッチング技術により簡単に実施でき、その後は、絶縁保護膜に形成された除去部パターンにて下地の半導体基板領域をエッチングすれば、除去部を簡単に形成することができる。
【００１４】
透明導電層は、半導体基板の、除去部の互いに隣接するもの同士を隔てる除去部間主表面領域とともに、各除去部の内面を一体的に覆うものとして形成することができる。このような透明導電層は、各除去部の第二導電型層同士を確実に導通させることができる上、形成が容易であり、製造コストを削減することができる。該透明導電層は、除去部内側に空間を残す形態で、該除去部の内面全面に倣うように形成することができる。このようにすると、除去部の内側空間の全てを透明導電材料で充填する必要がなく、透明導電層の成膜時間もしくは成膜回数を少なく済ませることが可能なため、能率的である。
【００１５】
また、半導体基板の、除去部の互いに隣接するもの同士を隔てる除去部間主表面領域には、該除去部の深さよりも小さい最大高さを有する面粗し部を形成することができる。このような面粗し部形によりは、太陽電池の反射損失を軽減することができる。この場合、半導体基板の全面に面粗し部を形成した後で絶縁保護膜を形成し、さらにその絶縁保護膜を貫通するように除去部を形成する。面粗し部は、外面が（１１１）面の多数のピラミッド状突起からなるランダムテクスチャ構造とすることができる。このようなテクスチャ構造は、シリコン単結晶の（１００）面を、ヒドラジン水溶液や水酸化ナトリウムなどのエッチング液を用いて異方性エッチングすることにより形成することができる。
【００１６】
除去部は、具体的には凹部とすることができる。凹部は、例えば、有底孔又は溝として形成することができる。本明細書において「凹部」とは、開口周縁高さ位置よりも高くなる部分が内側に存在しないような除去部のことをいう。例えば、面粗し部を形成した基板の主表面に除去部を形成する場合等においては、除去部の内側に、開口周縁高さ位置よりも高くなる部分が存在する場合があるが、このような除去部は凹部とは称さない。
【００１７】
また、半導体基板は、ｐ型のものとｎ型のものとのいずれを用いてもよいが、ｎ型のものを使用したとき（つまり第一導電型をｎ型とする）、除去部内面にのみ選択的に第二導電型層であるｐ型層を形成した場合でも、変換効率を良好に維持しやすい利点がある。これはｎ型半導体基板と絶縁保護膜界面の表面再結合速度がｐ型半導体基板と絶縁保護膜界面のものと比較して２桁以上低いことによる。特にシリコン酸化膜においてはこの効果は顕著である。この場合、第二導電型層は除去部の内面領域にのみ形成され、各除去部に対応する第二導電型層は第一導電型領域によって個々に隔離される。
【００１８】
通常のｐ型半導体基板を用いた太陽電池では、受光面となる基板主表面の全面に渡って連続な第二導電型層（ｎ型エミッタ層）を形成する必要があるとされてきた。通常、太陽電池、特に高効率型太陽電池では反射率を低減させるために、前述のように受光面に面粗し部を形成する。多くの場合、アルカリ溶液によるテクスチャ形成を行なうため、（１１１）面が露出する。周知のように（１１１）面の界面準位密度が高いため、第二導電型層で覆う箇所が減少して大部分が絶縁保護膜で覆われた形になった場合、ｐ型半導体基板が使用されていると、非常に低い短絡電流しか得られず、変換効率の低下につながる。これは、電子の衝突捕獲断面積が正孔の衝突捕獲断面積に比べ２桁〜３桁高いことに起因しており、実効的な表面再結合速度が高くなるためである。しかし、上記のようにｎ型半導体基板を用いると表面再結合速度が大幅に抑制できるので、たとえ基板主表面に（１１１）面が露出していても、コンタクトホール、つまり除去部の近辺にのみ第二導電型層（ｐ型エミッタ層）が断続的に形成されていれば十分となる。
【００１９】
従って、ｎ型半導体基板利用では、ｐ型半導体基板利用に比べ、第二導電型層（エミッタ領域）面積を制限できるため、短波長感度増大による短絡電流密度の向上、実効的な表面再結合速度の低減による開放電圧の向上がみられ、その結果、光電変換効率が上昇する。また、こうした構造は、絶縁保護層に除去部を形成した後に、第二導電型層形成のためのドーパント拡散を行なうことで極めて簡単に形成できる。
【００２０】
本発明にｐ型半導体基板を適用する場合は、上述の通り短絡電流向上のために、基板主表面の全面に渡って連続な第二導電型層を形成することが望ましい。この場合、絶縁保護膜の形成前に、基板主表面の全面にドーパント拡散を行なって第二導電型層を形成し、引き続き、絶縁保護膜形成後、これを貫通する除去部を形成し、さらに除去部内面を覆う第二導電型層を形成する。よって、合計二度ドーパント拡散工程を行なう必要がある。しかし、ｎ型半導体基板を使用する場合は、最初のドーパント拡散が不要となり、拡散工程を１回に減らすことができるので、製造コスト低減を図ることができる。
【００２１】
また、ｎ型半導体基板を用いる場合は、隣接する除去部の形成間隔が、半導体基板の厚さの２倍以下となっていると、高い短絡電流が得られるので、太陽電池の特性向上の観点においてより望ましい。ただし、隣接する除去部の形成間隔が小さくなりすぎると、第二導電型（エミッタ層）の面積率が増加しすぎ、表面再結合の影響により開放電圧が低下することにつながるので、該形成間隔は、少なくとも半導体基板の厚さの０．１倍以上に設定することことが望ましい。
【００２２】
一方、ｐ型半導体基板利用の場合は、結果的に、次のような利点を備えているともいえる。つまり、２段階にドーパント拡散を行なって第二導電型層を形成するので、１回目のドーパント拡散領域と、２回目のドーパント拡散領域とが重なる除去部の開口周縁領域は、図１２に示すような高濃度ドーピング領域（ｎ^＋＋層）となり、除去部内面の残余の領域（ｎ^＋層）との間で、結果的にロー・ハイ接合が形成される。その結果、第二導電型層（エミッタ層）内の少数キャリアの追い返し効果を高めることができ、開放電圧が向上して光電変換効率が上昇する効果が達成される。
【００２３】
また、半導体基板の主表面の総面積をＳ０とし、該主表面に形成された除去部の開口面積の合計をＳとして、ＳがＳ０の２％以下に調整されてなることが望ましい。除去部は、第二導電型層の形成により、表面再結合速度が非常に高いコンタクト領域をなすから、その開口面積の合計が基板主表面の総面積の２％以下となっていることで、コンタクト領域の面積の影響が軽減され、開放電圧が増加して太陽電池特性が向上する。特に、ｎ型半導体基板使用により、第二導電型層の形成を除去部内面にとどめた構成では、特にその効果が顕著である。しかし、開口面積の合計は、最低でも基板主表面の総面積の０．００１％程度以上は確保されていないと、コンタクト近傍の電流集中により抵抗が増加して十分な変換効率の向上が見込めなくなる。
【００２４】
本発明の太陽電池においては、除去部の内面を金属層にて覆い、該金属層がさらに透明電極にて覆う構成にすると、透明導電層と除去部内面の第二導電型層とのコンタクト抵抗が低減し、太陽電池特性、特にフィルファクタが向上する。特に、第二導電型層を形成後、電解もしくは無電解メッキ法を用いれば、メッキ浴に製造過程の太陽電池を浸すだけで選択的に除去部内面に金属層を形成することが可能である。これにより、作製工程に負荷をかけることなく安定的にコンタクトを得ることができる。
【００２５】
【発明の実施の形態】
以下、本発明に係るいくつかの実施の形態を、図面を用いて説明する。なお、実施の形態を説明するための全図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。図１は、本発明の太陽電池の一実施例を模式的に示す断面図である。該太陽電池１００は、第一導電型のシリコン単結晶基板１（以下、単に基板１と記載する：本実施形態ではｎ型とする）の第一主表面側に第二導電型層５（本実施形態ではｐ型とする）が形成され、第一導電型の基板内部１ａとの間にｐ−ｎ接合部をなしている。シリコン単結晶基板１の第一主表面には、絶縁保護膜（パッシベーション膜）３及び透明導電層６がこの順序にて形成されている。
【００２６】
絶縁保護膜３は酸化物系あるいは窒化物系のものを使用できる。ここでは、基板１がシリコン単結晶基板であり、絶縁保護膜３は、所定の雰囲気下での熱処理にて形成されたシリコンの酸化膜あるいは窒化膜（例えばＣＶＤ法により形成できる）として構成されている。これにより、絶縁保護膜３は表面再結合速度の小さなパッシベーション膜として機能する。
【００２７】
次に、透明導電層６は、例えば、酸化スズ（ＳｎＯ_２）あるいは酸化インジウム（Ｉｎ_２Ｏ_３）などの導電性酸化物被膜として構成することができる。具体的には、アンチモン（Ｓｂ）をドープした酸化スズ膜（いわゆるネサ膜）あるいはスズ（Ｓｎ）をドープした酸化インジウム膜（いわゆるＩＴＯ膜）が高導電率であり、本発明に好適に使用できる。このうちネサ膜は導電率が高く、太陽電池の直列抵抗の減少に特に貢献する。他方、ＩＴＯ膜はネサ膜よりは導電率が多少劣るが安価である。なお、上記ネサ膜やＩＴＯ膜以外にも、例えば、フッ素をドープしたＳｎＯ_２、ＡｌをドープしたＺｎＯ、Ｃｄ_２ＳｎＯ_４、Ｚｎ_２ＳｎＯ_４、ＺｎＳｎ_Ｏ３、ＭｇＩｎ_２Ｏ４、イットリウム（Ｙ）をドープしたＣｄＳｂ_２Ｏ_６、ＳｎをドープしたＧａＩｎＯ_３などを透明導電層６の材質として使用することができる。
【００２８】
太陽電池１００の直列抵抗を減少させる観点において、透明導電層６は、電気比抵抗を５×１０^−５〜３×１０^−４Ω・ｃｍ程度に調整しておくことが望ましい。例えば、スパッタリングにより作製したＩＴＯ膜は電気比抵抗の値を、例えば１×１０^−４〜２．８×１０^−４Ω・ｃｍとすることができる。他方、ネサ膜はＣＶＤ法により、例えば１×１０^−４Ω・ｃｍ以下の低抵抗率の膜を得ることができる。
【００２９】
なお、上記の透明導電層６は、基板１を構成するシリコン単結晶と屈折率の異なるものを採用することで、反射防止膜として機能させることもできる。反射防止膜として機能させる場合、透明導電層６の構成材料の屈折率は１．５〜２．５であるのがよい。例えば、ネサ膜の場合、屈折率は２．０程度であり、その厚みを５０〜１００ｎｍ程度とする場合に、顕著な反射防止効果を得ることができる。なお、透明導電層６とともに、あるいは透明導電層６に代えて、反射防止膜を別途形成するようにしてもよい。例えば透明導電層６上にＭｇＦ２膜など屈折率が透明導電層６より低い膜を形成すれば、反射率がさらに低減し、生成電流密度をさらに高くすることができる。
【００３０】
絶縁保護膜３を貫く形で基板主表面には、除去部としての複数の凹部４が形成され、当該凹部４の内面表層領域が第二導電型層５とされている。第二導電型層５は凹部４の内面領域にのみ形成され、各凹部４に対応する第二導電型層４は、第一導電型領域によって個々に隔離されている。そして、それら複数の凹部４の内面領域をなす第二導電型層５は、透明導電層６により電気的に接続されている。凹部４は、図２に示すような有底孔として形成することができる。また、図３に示すように、溝４’として形成することもできる。
【００３１】
透明導電層６は、基板１の、凹部４の互いに隣接するもの同士を隔てる凹部間主表面領域Ｈとともに、各凹部４の内面を一体的に覆うものとして形成される。また、透明導電層６は、凹部４の内側に空間を残す形態で、該凹部４の内面全面に倣うように形成されている。また、基板１の凹部間主表面領域Ｈには、図４あるいは図５に示すごとく、面粗し部２が、既に説明した異方性エッチングによるランダムテクスチャ構造として形成されている。図５においては、凹部４の深さｄを面粗し部２の最大高さＲmaxよりも大きくしてある。なお、隣接する凹部４の形成間隔（基板主表面を平面視したとき、隣接する凹部の距離を、両凹部の開口縁間の最短距離として定義する）は、基板１の厚さの０．１倍以上２倍以下とされている。さらに、基板１の主表面の総面積をＳ０とし、該主表面に形成された凹部４の開口面積の合計をＳとして、ＳがＳ０に対し０．００１％以上２％以下に調整されている。
【００３２】
図６に示すように、透明導電層６の上には、さらに出力取出用電極１３，１４が形成される。これら出力取出用電極１３，１４は、銀粉末などの金属粉末を含有したペーストを用いて、スクリーン印刷等の公知の厚膜印刷法により所望の電極パターンを透明導電層６上に印刷して焼成することにより形成することができる。また、熱硬化型ペーストを使用することにより、より低温で出力取出電極を形成することも可能である。基板１の第一主表面側は太陽電池の受光面となるので、出力取出用電極１３，１４は、ｐ−ｎ接合部への光の入射効率を高めるために、例えば内部抵抗低減のため適当な間隔で形成された太いバスバー電極１４と、そのバスバー電極１４から所定間隔で櫛型に分岐するフィンガー電極１３とを有するものとして構成できる。ただし、透明導電層６の導電率が十分に高い場合には、フィンガー電極を省略したり、あるいは形成する場合でもその形成間隔を広く設定したりすることが可能である。
【００３３】
図１に戻り、基板１の第二主表面には、[O1]凹凸部が形成され、絶縁保護膜３がそれら凹凸部を覆う形で形成されている。該第二主表面側は受光面とはならないため、その全面がＡｌあるいはＡｇよりなる出力取出用電極８により覆われている。また、絶縁保護膜３を所定の間隔で貫通する形で凹部が形成され、これを充填する形でコンタクト部９が形成されている。なお、太陽電池セルの軽量化のため基板１の厚さを薄くする場合は、第二主表面側の電極８での少数キャリアの再結合・消滅を防止するために、図１２に示すように、該第二主表面側に基板１と同一導電型であってより高濃度の高濃度拡散層（いわゆるＢＳＦ（back surface field）層）を形成することができる。
【００３４】
以下、図１の太陽電池の、製造方法の一例について説明する。図７は、その工程の概略を示すフローチャートである。シリコン単結晶基板は、チョクラルスキー（ＣＺ）法あるいはフローティングゾーンメルティング（ＦＺ）法によって製造されたものが使用できる。また、多結晶シリコン基板を用いることも可能である。基板比抵抗は例えば０．１〜２０Ω・ｃｍが好ましく、特に０．５〜２．０Ω・ｃｍであることが高い性能の太陽電池を作る上で好適である。
【００３５】
例えば厚さ２５０μｍ、比抵抗２Ω・ｃｍ（ドーパント濃度２．４×１０^１５ｃｍ^−３）のリンドープｎ型単結晶シリコン基板１（ワイヤーソー等によるアズスライス）を用意し、ダメージ除去用エッチング液（例えば、４０質量％水酸化ナトリウム水溶液）に浸して、基板表面のダメージ層をエッチング除去する。なお、ダメージ除去用エッチング液は、水酸化カリウム等強アルカリ水溶液を用いても構わない。また、フッ硝酸等の酸水溶液でも同様の目的を達成することが可能である。
【００３６】
次に、ダメージ除去を行った基板は、テクスチャ形成用エッチング液（例えば３重量パーセント水酸化ナトリウムにイソプロピルアルコールを加えた水溶液）に浸し、ウェットエッチングすることにより、両面に面粗し部としてのランダムテクスチャ構造を形成する。なお、ランダムテクスチャ構造以外にも、Ｖ溝、Ｕ溝等の面粗し部を形成することが可能である。これらは、研削機を利用して、形成可能である。また、ランダムな面粗し部の形成は、酸エッチングやリアクティブ・イオン・エッチングにより行なうこともできる。
【００３７】
次に、基板洗浄後、熱酸化を行い、絶縁保護膜３を、厚さ例えば７０ｎｍ程度の酸化膜として、基板の両面に形成する。高光電変換効率を達成するためには、表面再結合速度の小さな膜が好ましく、熱酸化膜はとりわけ安定的で優れているが、ＣＶＤによる酸化膜や窒化膜でも代用可能である。一方、ＣＶＤ法による窒化膜では、特に、プラズマ損傷の少ない、リモートプラズマＣＶＤ法による膜が、表面再結合速度が小さく優れている。また、アモルファスシリコン膜をプラズマＣＶＤで堆積することにより表面を保護することも可能である。
【００３８】
次に、受光面側にレーザー装置（例えばＹＡＧレーザー）を用い、絶縁保護膜３を貫通する複数の凹部４を等間隔にて形成する。ここでは例えば直径３０μｍ、深さ３〜４μｍ程度の有底孔４を、縦横１００μｍ間隔で形成している（レーザースクライビング）。また、ランダムテクスチャの最大高さは２〜３μｍである。引き続き、適当なホウ素源（例えば三臭化ホウ素液体ソース）を用いて、ホウ素熱拡散を行なうことによりシート抵抗２０Ω／□の第二導電型層（ｐ型エミッタ層）５を形成する。第二導電型層５を形成する方法は、三臭化液体ソース若しくは窒化ホウ素固体ソースを利用した熱拡散や、三臭化ホウ素ソースを用いた塗布拡散、あるいはボロン原子を直接注入するイオン打ち込み法など、いずれの方法でも可能であるが、経済的な観点から上記の熱拡散法を採用することが好ましい。前述の通り、本実施形態ではｎ型基板を用いているので、通常のｐ型基板を用いた太陽電池と異なり、受光面全面に渡って連続な第二導電型層５を形成する必要がない。なお、ランダムテクスチャの形成高さが大きい場合は、図１３に示すように、除去部４’の内側に、開口周縁高さ位置よりも高くなる部分が存在する場合がある（このような除去部４’は凹部とは称さない）。
【００３９】
上記ホウ素の熱拡散処理を行なうと、基板表面にはボロンガラス層が形成されるので、これを希フッ酸等の、ボロンガラス層を選択エッチング可能なエッチング液を用いて除去する。そして、基板１を洗浄後、スパッタリング装置を用いてＩＴＯ膜からなる透明導電層６を堆積する（表面ＴＣＯデポ）。透明導電層６の膜厚は、反射防止膜も兼ねさせるため７０ｎｍ以上１００ｎｍ以下に設定することが望ましい。また、低シート抵抗を得るためには、成膜時の基板温度を３００℃以上５００℃以下に昇温することが好ましい。これは、室温でスパッタリング成膜を行なうと、通常は非晶質の膜しか得られず、酸化インジウムに対するスズのドーピング効果が発現しないことによる。こうして得られるＩＴＯ膜の比抵抗は、例えば１×１０^−４Ω・ｃｍ程度である。なお、他の透明導電膜として、ネサ膜、フッ素をドープした酸化スズ膜、アルミをドープした酸化亜鉛膜等があり、代替が可能である。また、形成法も上記以外にＣＶＤ法、コーティング法、真空蒸着法、イオンプレーティング法等があり、それらによっても構わないが、低シート抵抗を得る上では上記スパッタリング法が好適である。
【００４０】
なお、透明導電層６の形成前に、例えば無電解メッキ法等により、図８に示すように、第二導電型層５の表面に金属膜７（例えばニッケルメッキ層）を形成して、その上を透明導電層６で覆うようにすると、コンタクト性能が向上し、太陽電池特性をさらに高める上で役立つ。このメッキ工程は、拡散層と透明導電膜間のコンタクト抵抗を低減する目的で行われるため、最大１μｍもあれば充分であるが、３Å未満では効果が顕著でない。このメッキ工程は、選択的に拡散層表面に金属層を形成できるため、非常に容易である。もちろん、この工程で電解メッキ法を用いることは何ら問題がない。
【００４１】
次に、例えば、Ａｌのスパッタリングにより、第二主表面（裏面）に出力取出用電極８を形成する。そして、レーザー照射により、所定の間隔（例えば縦横２５０μｍ）で絶縁保護層３を破りつつ、直径３０μｍ程度のコンタクト部９を形成する（レーザーファイアリング）。レーザー照射により、基板１には凹部が生じ、ここに溶融した出力取出用電極８の構成金属（例えばＡｌあるいはＡｇ）が充填されてコンタクト部９となる。なお、出力取出用電極８は、真空蒸着法、印刷法等、スパッタリング以外の方法で形成してもよい。なお、レーザー照射等により絶縁保護層３に所定の間隔で有底孔を形成しておき、その後、スパッタリング等により出力取出用電極８を形成することにより、有底孔内に蒸着された金属をコンタクト部９としても、ほぼ同等の性能を得ることが可能である。また、裏面にダイシングソーで幅５０〜１００μｍ、深さ１０〜２０μｍ程度のコンタクト溝を開けておき、その後、出力取出用電極８を形成してもよい。
【００４２】
次に、透明導電層６上に、導電性ペースト（例えばＡｇ粉末を８０質量％含んだもの）をスクリーン印刷することにより、フィンガー電極１３およびバスバー電極１４のパターンを形成する。そして、最後に加熱（例えば２００℃程度）処理によりペーストの硬化を行なうことにより、太陽電池が得られる。
【００４３】
以上のようにして１０ｃｍ角の太陽電池を１００枚作製して、それぞれ太陽電池ユニットに組み立て、ソーラーシミュレータ（光強度：１ｋＷ／ｍ^２、スペクトル：ＡＭ１．５グローバル）を用いて、温度２５℃での電流電圧特性を測定した。図９は、変換効率の測定結果分布を示す。また、表１は、代表的な太陽電池諸特性を示す。さらに、図１０に該太陽電池の外部量子効率の波長依存性を示す。
【００４４】
【表１】

【００４５】
本実施例では、コンタクトホール形成用の凹部と、透明導電層及びスクリーン印刷によるフィンガー電極を組み合わせたことにより、コンタクトホールに対してフィンガー電極等を正確に位置合わせする必要がなくなり、２０％内外の極めて高い光電変換効率を得ながらも、製造コストを圧縮することができた。さらに、図９に示すように、作製した太陽電池の平均変換効率は１９．３％であり、その標準偏差は０．５４％であった。つまり、製造した約７割以上もの太陽電池が１９．３％を中心にプラスマイナス０．５４％の範囲に収まった。通常、太陽電池の製造ではこの変換効率分布の標準偏差は数％にわたるため、非常に均質な特性の太陽電池を得ることができたといえる。特に、本実施例において、開放電圧、短絡電流密度共に高い値が得られたのは、ｎ型基板を利用し、通常は受光面全体を覆う第二導電型層（エミッタ層）領域を、コンタクトホールとなる凹部周辺に小さく制限し、他の箇所を絶縁保護膜で覆って、表面の実効的な表面再結合速度が低減したためであると考えられる。また、エミッタ層領域を小さく制限したことにより、図１０に示すように短波長感度が増大し、短絡電流密度の増加に寄与したと考えられる（図中、ｐ型基板を用いた従来の太陽電池の外部量子効率の測定結果を、破線にて書き入れてある）。
【００４６】
なお、本実施例における太陽電池では、裏面全面に電極を形成しているが、裏面側にも表面同様、透明導電膜と櫛形電極を形成し、裏面側からも光が入射する構造にしても構わない。また、フィンガー電極を形成後、例えば二フッ化マグネシウム膜などの、屈折率が１以上２以下の膜を透明導電層上に形成して、反射率を低減することにより、生成電流密度をさらに高めることが可能である。
【００４７】
図１１は、図１の太陽電池の変形例を示す。以下、その製造方法とともに詳細に説明する。まず、ガリウムドープのＣＺ法によるｐ型結晶シリコン基板１０（例えば厚さ２５０μｍ、比抵抗０．５Ω・ｃｍ）を用意し、図１の太陽電池と同様に、ダメージ層をエッチングした後、両面にランダムテクスチャ構造を形成した。シリコン単結晶基板はＦＺ法で作製されたものでもよく、添加するドーパントも、ホウ素やアルミニウム等の他のｐ型ドーパントを使用してもよい。また、多結晶シリコン基板を用いることも可能であり、ＨＥＭ法、キャスト法、ＥＦＧ法など周知の結晶製造技術によって作られたものを使用できる。ｐ型基板を使用する際も、基板比抵抗は例えば０．１〜２０Ω・ｃｍが好ましく、特に０．５〜２．０Ω・ｃｍであることが高い性能の太陽電池を作る上で好適である。
【００４８】
テクスチャ形成後、塩化オキシリン液体ソースを用い、８３０℃でｎ型ドーパントであるリンの熱拡散を行い、表面にシート抵抗が約２００Ω／□の、ｎ型第二導電型層１１を形成し、ｐ型の基板内部１０ａとの間にｐ−ｎ接合を形成した。ｎ型第二導電型層１１の形成方法は、固体ソースを利用した熱拡散、塩化オキシリンソースを用いた塗布拡散、リン原子を直接注入するイオン打ち込み法など、いずれの方法でも可能である。その後、パイロジェニック酸化（例えば８００℃）により、シリコン酸化層からなる絶縁保護膜３を形成し、図１と同様の方法で凹部４を形成した。そして、該凹部４の内面に、再びｎ型ドーパントの拡散（例えば、塩化オキシリン液体ソースを用いて８７０℃で熱拡散する）を行い、シート抵抗が約２０Ω／□のｎ型高濃度第二導電型層１２を形成した。上記絶縁保護膜は、窒化膜、ＣＶＤによる酸化膜でもよいが、引き続いて行なうｐ型ドーパントの熱拡散に対しては、上記のような熱酸化膜が最も安定である。
【００４９】
なお、図１と同様に、凹部４の形成は、レーザースクライビング法以外にマスクを用いたエッチング法でも形成可能である。例えば、溶媒の蒸発により硬化するソルダーレジストを利用し、スピン塗布を行なう。基本的には、この種のソルダーレジストは撥水性であるので、粘度を適当に調整すれば、テクスチャの凸部頂上部のみを露出させて残部をソルダーレジストで覆った構造を得ることができる。また、テクスチャ上のエッチング領域を容易に制御することが可能である。
【００５０】
本実施形態では、ソルダーレジストの粘度調整により、基板主表面の全面積に対し、凹部の全開口面積が１．５％程度となるようにした。なお、ソルダーレジストに代えてフォトリソグラフィー用のフォトレジストを用いてもよいが、経済的な観点からすると、目的とする構造を作るには、上記のようなソルダーレジストで充分である。次のエッチング工程では、周知のドライエッチングあるいはウェットエッチングが利用可能である。シリコン酸化膜よりなる絶縁保護層をエッチングするガスとしては、例えば、四フッ化炭素、六フッ化硫黄、三フッ化窒素、トリフロロメタン等を使用可能であり、プラズマエッチング方式、反応性イオンエッチング方式あるいはスパッタエッチング方式いずれの方式でもエッチングが可能である。
【００５１】
なお、これらのガスを使用した場合、シリコン単結晶基板がある程度エッチングされ、ｐｎ接合が侵されるが、凹部内面には再度ｎ型ドーパントを拡散するので、ｐｎ接合を形成に対し、問題は生じない。一方、ウェットエッチングを利用する場合は、主にフッ酸が用いられる。しかし、水酸化ナトリウム水溶液や水酸化カリウム水溶液のような強アルカリ水溶液でもよい。もちろん、これら強アルカリ水溶液はシリコン基板を一部エッチングするが、ｎ型ドーパントの再拡散を行なうので、同様に問題はない。ただし、第二主表面に対しては、形成されたテクスチャの頂上部までレジストで覆われるよう、第一主表面側より粘性の高い（例えば１００ｃｐ程度）レジストを用いることが望ましい。なお、レジスト除去工程では、ドライ方式では周知のアッシング装置を用いればよい。また、ウェット方式を用いる場合は、硫酸−過酸化水素溶液等がレジスト除去に適している。
【００５２】
凹部内面へのｎ型ドーパント拡散工程が終了すれば、以降の工程は図１の太陽電池と同様である。もちろん、図８で示したように、凹部内面に金属層を形成してから透明導電層を形成することも可能である。
【００５３】
図１１の太陽電池として、１０ｃｍ角の太陽電池を１００枚作製し、それぞれ太陽電池ユニットに組み立て、ソーラーシミュレータ（光強度：１ｋＷ／ｍ^２、スペクトル：ＡＭ１．５グローバル）を用いて、温度２５℃での電流電圧特性を測定した。表２は、代表的な太陽電池諸特性を示す。
【００５４】
【表２】

【００５５】
従来の太陽電池においては、出力電流は、エミッタ層内を横方向に流れた後、電極から取り出されていたが、本発明のように透明導電層を用いることで、電流は各所にちらばった凹部から取り出され、高導電率の透明導電層内を横方向に流すことができる。透明導電膜の場合、反射防止膜として利用する厚みがあれば、そのシート抵抗は１０Ω／□程度まで下げることも可能である。よって透明導電膜上に設けられるフィンガー電極ピッチは従来のものより大幅に拡大でき、例えば従来の２倍に相当する６ｍｍ以上にしても直列抵抗は高くならない。さらに、本発明では、第二導電型層（エミッタ層）内にて横方向に電流を流す必要がないため、エミッタシート抵抗は１００Ω／□からはるかに高くしても問題はない。つまり、第二導電型層の表面ドーパント濃度をさらに下げることが可能である。これにより、表面再結合速度をさらに下げることが可能となり、変換効率が上昇する。また、第二導電型層の透明導電層とのコンタクト部近傍には、図１２に示すようなロー・ハイ接合が形成されるため、コンタクト部近傍ではエミッタ層内の少数キャリアの追い返し効果が大きくなる。これにより、開放電圧が向上し、光電変換効率の上昇が期待できる。
【図面の簡単な説明】
【図１】本発明の太陽電池の第一実施例を示す断面図。
【図２】凹部を有底孔に形成した例を示す斜視図。
【図３】凹部を溝状に形成した例を示す斜視図。
【図４】面粗し部を形成した場合の、凹部形成形態を示す断面図。
【図５】面粗し部の最大高さと凹部深さの関係を示す断面図。
【図６】図１の太陽電池の要部拡大斜視図。
【図７】図１の太陽電池の製造工程の一例を示すフローチャート。
【図８】図４の凹部において、透明導電層の下に金属層を形成した例を示す断面図。
【図９】本発明の太陽電池の、光電変換効率の測定分布の例を示すヒストグラム。
【図１０】本発明の太陽電池の、内部量子効率の測定例を示すグラフ。
【図１１】本発明の太陽電池の第二実施例を示す断面図。
【図１２】ロー・ハイ接合を示すバンドダイヤグラム。
【図１３】凹部以外の除去部の形成形態を例示する模式断面図。
【符号の説明】
１，１０シリコン単結晶基板（半導体基板）
２ランダムテクスチャ（面粗し部）
３絶縁保護膜
４凹部
５，１１第二導電型層
６透明導電層
７金属層
８裏面電極
９コンタクト
１３，１４出力用電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solar cell that has relatively high photoelectric conversion efficiency and can be manufactured at low cost, and a method for manufacturing the solar cell.
[0002]
[Prior art]
A solar cell is a semiconductor element that converts light energy into electric power, and includes a pn junction type, a pin type, and a Schottky type, and the pn junction type is most widely used. When solar cells are classified based on their substrate materials, they can be broadly divided into three types: silicon crystal solar cells, amorphous (amorphous) silicon solar cells, and compound semiconductor solar cells. Silicon crystal solar cells are further classified into single crystal solar cells and polycrystalline solar cells. Among these, the compound semiconductor solar cell has the highest energy conversion efficiency. However, it is very difficult to make a compound semiconductor as a material for a compound semiconductor solar cell, and there is a problem in general dissemination in terms of manufacturing cost of a solar cell substrate, and its application is limited. Yes. On the other hand, a silicon single crystal solar cell follows as a solar cell having the highest conversion efficiency after the compound semiconductor solar cell. Since a silicon single crystal substrate for a solar cell can be manufactured relatively easily, a silicon single crystal solar cell is most popular.
[0003]
In general, the output characteristics of a solar cell are evaluated by measuring an output current voltage curve using a solar simulator. On this curve, the point Pm at which the product Ip · Vp of the output current Ip and the output voltage Vp is maximum is called the maximum output Pm, and the total light energy (S × I: S is the element) incident on the solar cell. Area, I is the value divided by the intensity of the irradiated light):
η≡ {Pm / (S × I)} × 100 (%) (1)
Is defined as the conversion efficiency η of the solar cell. In order to increase the conversion efficiency η, the short circuit current Isc (output current value when V = 0 on the current-voltage curve) or the open circuit voltage Voc (also output voltage value when I = 0) is increased, and It is important to make the output current voltage curve as close to square as possible. Note that the degree of squareness of the output current voltage curve is generally
FF≡Ipm × Vpm / (Isc × Voc) (2)
It means that the output current-voltage curve approaches an ideal square shape and the conversion efficiency η increases as the value of the FF is closer to 1.
[0004]
For example, in a silicon crystal solar cell, how to effectively reduce surface recombination is an important issue in order to improve conversion efficiency.
[0005]
For this purpose, a silicon substrate is covered with a high-quality insulating film as much as possible, a small contact hole is provided in a part of the insulating film, and a metal electrode is formed therein, thereby forming a metal electrode and a silicon layer that act as recombination sites. In order to improve the photocurrent collection rate, the direct contact portion is limited to a very small area. In this case, how to form a contact hole in the insulating protective film becomes a problem. For example, Japanese Patent Laid-Open No. 6-61515 discloses a method for manufacturing a solar cell comprising the following steps.
(1) A raised portion such as a texture, V-groove or U-groove is formed on a semiconductor substrate.
(2) Cover the semiconductor substrate including the raised portion with a passivation film.
(3) The top of the raised portion is mechanically or chemically shaved to form a minute plateau region at the top of the raised portion to expose the semiconductor.
(4) A metal is deposited on the plateau region to form finger electrodes.
According to this method, a minute contact can be formed on the top of each raised portion without using an expensive photolithography technique, and a solar cell can be manufactured at low cost and high efficiency.
[0006]
[Problems to be solved by the invention]
However, in the technique of the above publication, it is actually very difficult to form plateau regions at the top of the raised portion at equal intervals. That is, an as-sliced substrate obtained by cutting an ingot with a wire saw is often used as a semiconductor substrate used for solar cell manufacture, and includes a thickness distribution of ± 10 μm to ± 30 μm in the plane. For this reason, when trying to create a plateau region by wrapping or the like at the top of the raised portion of the texture or the like, even if the raised portion is the same height, there is variation in the removal amount of the raised portion due to the influence of the substrate thickness distribution. . As a result, there are many raised portions where the formation of the plateau region is incomplete due to insufficient grinding of the tip, and conversely, the plateau region is excessively widened due to excessive cutting. For example, in the case where the plateau region is formed by lapping, if incomplete raised portions of the plateau region are densely formed within a range of several millimeters, there is a problem that the internal resistance of the solar cell increases and the output characteristics deteriorate. In addition, instead of lapping, there is a method of forming a plateau region by applying a parallel particle beam or the like obliquely at a shallow angle, but a plateau region where the formation of the plateau region is incomplete, Protruding portions having an excessively wide area occur in the same manner, and a problem that the characteristics of the solar cell greatly vary easily occurs. In addition, when forming the finger electrode, the electrode pattern made of metal paste must be formed in a form aligned with the plateau region using screen printing. There is a problem that is easily damaged.
[0007]
An object of the present invention is to provide a solar cell that has high conversion efficiency and uniform output characteristics and can be manufactured at low cost, and a method for manufacturing the solar cell.
[0008]
[Means for solving the problems and actions / effects]
In order to solve the above problems, the solar cell of the present invention is
The main surface of the first conductivity type semiconductor substrate is covered with an insulating protective film, and a plurality of removal portions are formed on the main surface of the semiconductor substrate by removing the semiconductor surface layer portion so as to penetrate the insulating protective film. By forming the inner surface layer region of the second conductive type layer as a second conductive type layer, a pn junction is formed between the first conductive type substrate and the second conductive type forming the inner surface regions of the plurality of removed portions. The layers are electrically connected by a transparent conductive layer covering the main surface of the semiconductor substrate.
[0009]
Moreover, the method for producing the solar cell of the present invention comprises:
An insulating protective film forming step of covering the main surface of the semiconductor substrate having the first conductivity type with an insulating protective film;
A removal portion forming step of forming a plurality of removal portions from which the semiconductor surface layer portion is removed so as to penetrate the insulating protective film on the main surface of the semiconductor substrate;
A second conductivity type layer forming step of forming a second conductivity type layer so as to cover the inner surface of the removal portion; and a second conductivity type layer formed on each inner surface of the removal portion on the main surface of the semiconductor substrate. A transparent conductive layer forming step of forming a transparent conductive layer to be connected;
It is characterized by having.
[0010]
In the present invention, the removal portion formed on the main surface of the substrate is used as a semiconductor layer exposed region that should function as a contact hole between the output extraction electrode and the semiconductor layer. In the present specification, the main surface of the semiconductor substrate means at least one of both surfaces (front surface and back surface) in the thickness direction of the semiconductor substrate. Therefore, the removal part may be formed only on one main surface of the substrate, or may be formed on both surfaces. In addition, an insulating film may not be formed at all on the inner surface of the removed portion, or an insulating film having a thickness that allows a tunnel current to flow (about 3 nm or less) may remain.
[0011]
In a configuration in which a plateau region is formed at the top of a raised portion as a contact hole as disclosed in Japanese Patent Laid-Open No. 6-61515, as described above, the accuracy of forming a plateau region by machining such as lapping is high. The variation is easily caused by the influence of the substrate thickness distribution and the like, which is directly connected to the variation in characteristics of the solar cell. However, in the solar cell of the present invention, the removal portion is formed on the main surface of the substrate and used as a contact hole. Such a removal portion can be reliably formed with a uniform depth without being influenced by the influence of the substrate thickness distribution or the like by using laser beam irradiation or the like. It is hard to produce the characteristic variation. Further, by forming the second conductivity type layer on the inner surface of the removal portion formed on the semiconductor substrate having the first conductivity type, a pn junction that is a main part of the solar cell is formed in each removal portion. In the present invention, a transparent conductive layer is formed so as to cover the main surface of the semiconductor substrate, and the second conductivity type layer formed for each removal portion is electrically connected, so that finger electrodes are formed using screen printing or the like As described above, it is not necessary to align the electrode pattern with the contact hole, and the contact formation accuracy can be increased. That is, according to the present invention, even when a semiconductor substrate having an in-plane thickness distribution (for example, an as-sliced substrate using a wire saw) is used, a pn junction and a contact hole can be formed as designed, and the homogeneous Advantageous solar cell characteristics can be obtained. In addition, it is advantageous to obtain uniform solar cell characteristics that the removal portions are arranged at equal intervals in a predetermined direction on the main surface of the semiconductor substrate.
[0012]
Laser scribing can be used as a method of forming the removal portion on the main surface of the semiconductor substrate. That is, the removal portion is formed by focusing the laser beam on the substrate surface and evaporating a part of the substrate material. The laser beam can be accurately and efficiently focused on the substrate surface by well-known focusing servo control even if the substrate surface position varies, and a plurality of laser beams can be scanned by scanning the laser beam on the main surface of the semiconductor substrate. A removal part can be formed efficiently.
[0013]
On the other hand, the removal portion forming step includes a patterning step in which the main surface of the semiconductor substrate is covered with an insulating protective film, and then the removal portion forming scheduled region of the insulating protective film is removed by patterning, and the insulation after the patterning is performed. It can also be implemented as having a removal portion forming etching step of forming a removal portion by etching the semiconductor substrate using the protective film as a mask. Patterning of the insulating protective film can be easily performed by an etching technique using a mask. After that, if the underlying semiconductor substrate region is etched with the removed part pattern formed on the insulating protective film, the removed part can be easily formed. can do.
[0014]
The transparent conductive layer can be formed so as to integrally cover the inner surface of each removal portion together with the main surface region between the removal portions separating the adjacent ones of the removal portions of the semiconductor substrate. Such a transparent conductive layer can surely connect the second conductivity type layers of each removal portion, and can be easily formed, and the manufacturing cost can be reduced. The transparent conductive layer can be formed so as to follow the entire inner surface of the removal portion in a form that leaves a space inside the removal portion. This is efficient because it is not necessary to fill the entire inner space of the removal portion with the transparent conductive material, and the film formation time or the number of film formation of the transparent conductive layer can be reduced.
[0015]
Further, a rough surface portion having a maximum height smaller than the depth of the removal portion can be formed in the main surface region between the removal portions of the semiconductor substrate that separates adjacent portions of the removal portion. Depending on the roughened surface shape, the reflection loss of the solar cell can be reduced. In this case, an insulating protective film is formed after forming a rough surface on the entire surface of the semiconductor substrate, and a removal portion is formed so as to penetrate the insulating protective film. The rough surface portion may have a random texture structure including a large number of pyramidal protrusions whose outer surface is a (111) plane. Such a texture structure can be formed by anisotropically etching the (100) plane of a silicon single crystal using an etching solution such as an aqueous hydrazine solution or sodium hydroxide.
[0016]
Specifically, the removal portion can be a recess. A recessed part can be formed as a bottomed hole or a groove | channel, for example. In the present specification, the “concave portion” refers to a removal portion in which a portion higher than the opening peripheral height position does not exist inside. For example, in the case where the removal portion is formed on the main surface of the substrate on which the roughened portion is formed, there may be a portion that is higher than the opening peripheral height position inside the removal portion. Such a removal portion is not referred to as a recess.
[0017]
The semiconductor substrate may be either p-type or n-type, but when an n-type is used (that is, the first conductivity type is n-type), the inner surface of the removal portion Even when only the p-type layer, which is the second conductivity type layer, is selectively formed, there is an advantage that the conversion efficiency is easily maintained. This is because the surface recombination velocity at the interface between the n-type semiconductor substrate and the insulating protective film is two orders of magnitude lower than that at the interface between the p-type semiconductor substrate and the insulating protective film. This effect is particularly remarkable in a silicon oxide film. In this case, the second conductivity type layer is formed only in the inner surface region of the removal portion, and the second conductivity type layer corresponding to each removal portion is individually separated by the first conductivity type region.
[0018]
In a solar cell using a normal p-type semiconductor substrate, it has been said that it is necessary to form a continuous second conductivity type layer (n-type emitter layer) over the entire surface of the substrate main surface serving as a light receiving surface. Usually, in a solar cell, particularly a high efficiency solar cell, a roughened portion is formed on the light receiving surface as described above in order to reduce the reflectance. In many cases, the (111) plane is exposed because texture formation is performed with an alkaline solution. As is well known, since the interface state density of the (111) plane is high, when the number of portions covered with the second conductivity type layer is reduced and the majority is covered with an insulating protective film, the p-type semiconductor substrate is If used, only a very low short-circuit current can be obtained, leading to a decrease in conversion efficiency. This is because the electron collision capture cross section is 2 to 3 orders of magnitude higher than the hole collision capture cross section, and the effective surface recombination velocity is increased. However, when an n-type semiconductor substrate is used as described above, the surface recombination rate can be greatly suppressed. Therefore, even if the (111) plane is exposed on the main surface of the substrate, only the contact hole, that is, the vicinity of the removal portion It is sufficient if the second conductivity type layer (p-type emitter layer) is formed intermittently.
[0019]
Therefore, when using an n-type semiconductor substrate, the area of the second conductivity type layer (emitter region) can be limited as compared with using a p-type semiconductor substrate. Therefore, an improvement in short-circuit current density due to an increase in short wavelength sensitivity and an effective surface recombination rate. As a result, the open circuit voltage is improved and the photoelectric conversion efficiency is increased. Such a structure can be formed very simply by forming a removal portion in the insulating protective layer and then performing dopant diffusion for forming the second conductivity type layer.
[0020]
When a p-type semiconductor substrate is applied to the present invention, it is desirable to form a continuous second conductivity type layer over the entire main surface of the substrate in order to improve the short-circuit current as described above. In this case, before forming the insulating protective film, dopant diffusion is performed on the entire surface of the main surface of the substrate to form the second conductivity type layer. Subsequently, after forming the insulating protective film, a removal portion penetrating therethrough is formed. A second conductivity type layer covering the inner surface of the removal portion is formed. Therefore, it is necessary to perform the dopant diffusion step twice in total. However, when an n-type semiconductor substrate is used, the first dopant diffusion is not necessary, and the diffusion process can be reduced to one time, so that the manufacturing cost can be reduced.
[0021]
In addition, when an n-type semiconductor substrate is used, a high short-circuit current can be obtained when the interval between adjacent removal portions is not more than twice the thickness of the semiconductor substrate. More desirable. However, if the formation interval between adjacent removal portions becomes too small, the area ratio of the second conductivity type (emitter layer) increases too much, leading to a decrease in open-circuit voltage due to the effect of surface recombination. Is preferably set to at least 0.1 times the thickness of the semiconductor substrate.
[0022]
On the other hand, in the case of using a p-type semiconductor substrate, as a result, it can be said that the following advantages are provided. That is, since the second conductivity type layer is formed by performing dopant diffusion in two stages, the opening peripheral region of the removed portion where the first dopant diffusion region and the second dopant diffusion region overlap is as shown in FIG. High concentration doping region (n ⁺⁺ Layer), and the remaining area (n ⁺ As a result, a low-high junction is formed. As a result, the repelling effect of minority carriers in the second conductivity type layer (emitter layer) can be enhanced, and the effect of increasing the open-circuit voltage and increasing the photoelectric conversion efficiency is achieved.
[0023]
Further, it is desirable that S is adjusted to 2% or less of S0, where S0 is the total area of the main surface of the semiconductor substrate and S is the total opening area of the removed portions formed on the main surface. Since the removal portion forms a contact region having a very high surface recombination speed due to the formation of the second conductivity type layer, the total opening area is 2% or less of the total area of the substrate main surface. The influence of the area of the contact region is reduced, the open circuit voltage is increased, and the solar cell characteristics are improved. In particular, the effect is particularly remarkable in the configuration in which the formation of the second conductivity type layer is limited to the inner surface of the removal portion by using the n-type semiconductor substrate. However, if the total of the opening areas is at least about 0.001% or more of the total area of the main surface of the substrate, the resistance increases due to current concentration near the contact, and sufficient conversion efficiency cannot be expected. .
[0024]
In the solar cell of the present invention, when the inner surface of the removal portion is covered with a metal layer and the metal layer is further covered with a transparent electrode, the contact resistance between the transparent conductive layer and the second conductivity type layer on the inner surface of the removal portion. And the solar cell characteristics, particularly the fill factor, is improved. In particular, if an electrolytic or electroless plating method is used after forming the second conductivity type layer, it is possible to selectively form a metal layer on the inner surface of the removal portion simply by immersing the solar cell in the manufacturing process in a plating bath. . Thereby, a contact can be stably obtained without imposing a load on the manufacturing process.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, several embodiments according to the present invention will be described with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted. FIG. 1 is a cross-sectional view schematically showing one embodiment of the solar cell of the present invention. The solar cell 100 includes a second conductivity type layer 5 (this one) on the first main surface side of a first conductivity type silicon single crystal substrate 1 (hereinafter simply referred to as a substrate 1; in this embodiment, n-type). In the embodiment, it is p-type), and a pn junction is formed between the first conductive type substrate interior 1a. An insulating protective film (passivation film) 3 and a transparent conductive layer 6 are formed in this order on the first main surface of the silicon single crystal substrate 1.
[0026]
The insulating protective film 3 can be an oxide type or nitride type. Here, the substrate 1 is a silicon single crystal substrate, and the insulating protective film 3 is configured as a silicon oxide film or nitride film (for example, formed by a CVD method) formed by heat treatment in a predetermined atmosphere. Yes. Thereby, the insulating protective film 3 functions as a passivation film having a low surface recombination speed.
[0027]
Next, the transparent conductive layer 6 is made of, for example, tin oxide (SnO ₂ ) Or indium oxide (In ₂ O ₃ ) Or the like. Specifically, a tin oxide film doped with antimony (Sb) (so-called Nesa film) or an indium oxide film doped with tin (Sn) (so-called ITO film) has a high conductivity and can be suitably used in the present invention. . Among these, the nesa film has a high conductivity and contributes particularly to the reduction of the series resistance of the solar cell. On the other hand, the ITO film is slightly inferior in conductivity to the nesa film but is cheaper. In addition to the Nesa film and the ITO film, for example, SnO doped with fluorine ₂ ZnO doped with Al, Cd ₂ SnO ₄ , Zn ₂ SnO ₄ ZnSn _O 3, MgIn ₂ CdSb doped with O4 and yttrium (Y) ₂ O ₆ Sn doped GaInO ₃ Etc. can be used as the material of the transparent conductive layer 6.
[0028]
From the viewpoint of reducing the series resistance of the solar cell 100, the transparent conductive layer 6 has an electrical resistivity of 5 × 10. ^-5 ~ 3x10 ^-4 It is desirable to adjust to about Ω · cm. For example, an ITO film produced by sputtering has an electrical resistivity value of, for example, 1 × 10 ^-4 ~ 2.8x10 ^-4 It can be set to Ω · cm. On the other hand, the Nesa film is formed by CVD, for example, 1 × 10. ^-4 A film having a low resistivity of Ω · cm or less can be obtained.
[0029]
The transparent conductive layer 6 can also function as an antireflection film by adopting a material having a refractive index different from that of the silicon single crystal constituting the substrate 1. When functioning as an antireflection film, the refractive index of the constituent material of the transparent conductive layer 6 is preferably 1.5 to 2.5. For example, in the case of a nesa film, the refractive index is about 2.0, and when the thickness is about 50 to 100 nm, a remarkable antireflection effect can be obtained. An antireflection film may be separately formed together with the transparent conductive layer 6 or instead of the transparent conductive layer 6. For example, if a film having a refractive index lower than that of the transparent conductive layer 6 such as an MgF 2 film is formed on the transparent conductive layer 6, the reflectance can be further reduced and the generated current density can be further increased.
[0030]
A plurality of recesses 4 as removal portions are formed on the main surface of the substrate so as to penetrate the insulating protective film 3, and the inner surface layer region of the recesses 4 serves as the second conductivity type layer 5. The second conductivity type layer 5 is formed only on the inner surface region of the recess 4, and the second conductivity type layer 4 corresponding to each recess 4 is individually separated by the first conductivity type region. The second conductive type layer 5 forming the inner surface area of the plurality of recesses 4 is electrically connected by the transparent conductive layer 6. The recess 4 can be formed as a bottomed hole as shown in FIG. Moreover, as shown in FIG. 3, it can also form as groove | channel 4 '.
[0031]
The transparent conductive layer 6 is formed so as to integrally cover the inner surface of each recess 4 together with the inter-recess main surface region H separating the adjacent ones of the recesses 4 of the substrate 1. Further, the transparent conductive layer 6 is formed so as to follow the entire inner surface of the recess 4 in a form that leaves a space inside the recess 4. Further, as shown in FIG. 4 or 5, the rough surface portion 2 is formed in the main surface region H between the recesses of the substrate 1 as a random texture structure by the anisotropic etching already described. In FIG. 5, the depth d of the recess 4 is made larger than the maximum height Rmax of the roughened portion 2. The interval between adjacent recesses 4 (when the main surface of the substrate is viewed in plan, the distance between adjacent recesses is defined as the shortest distance between the opening edges of both recesses) is 0.1 of the thickness of the substrate 1. It is set to be twice or more and twice or less. Further, assuming that the total area of the main surface of the substrate 1 is S0 and the total opening area of the recesses 4 formed on the main surface is S, S is adjusted to 0.001% or more and 2% or less with respect to S0. .
[0032]
As shown in FIG. 6,

output extraction electrodes

13 and 14 are further formed on the transparent conductive layer 6. These

output extraction electrodes

13 and 14 use a paste containing a metal powder such as silver powder, print a desired electrode pattern on the transparent conductive layer 6 by a known thick film printing method such as screen printing, and fire. Can be formed. Moreover, it is also possible to form an output extraction electrode at a lower temperature by using a thermosetting paste. Since the first main surface side of the substrate 1 is a light receiving surface of the solar cell, the

output extraction electrodes

13 and 14 are suitable for increasing the light incident efficiency to the pn junction, for example, for reducing internal resistance. It can be configured to have a thick bus bar electrode 14 formed at a proper interval and finger electrodes 13 branched from the bus bar electrode 14 into a comb shape at a predetermined interval. However, when the conductivity of the transparent conductive layer 6 is sufficiently high, it is possible to omit the finger electrodes or to widen the formation interval even when they are formed.
[0033]
Returning to FIG. 1, [O1] uneven portions are formed on the second main surface of the substrate 1, and the insulating protective film 3 is formed so as to cover the uneven portions. Since the second main surface side does not become a light receiving surface, the entire surface is covered with an output extraction electrode 8 made of Al or Ag. A recess is formed so as to penetrate the insulating protective film 3 at a predetermined interval, and a contact portion 9 is formed so as to fill the recess. When the thickness of the substrate 1 is reduced in order to reduce the weight of the solar battery cell, as shown in FIG. 12, in order to prevent recombination / annihilation of minority carriers at the electrode 8 on the second main surface side. A high-concentration diffusion layer (so-called BSF (back surface field) layer) having the same conductivity type as that of the substrate 1 and a higher concentration can be formed on the second main surface side.
[0034]
Hereinafter, an example of the manufacturing method of the solar cell of FIG. 1 will be described. FIG. 7 is a flowchart showing an outline of the process. As the silicon single crystal substrate, one manufactured by the Czochralski (CZ) method or the floating zone melting (FZ) method can be used. It is also possible to use a polycrystalline silicon substrate. The substrate specific resistance is preferably, for example, 0.1 to 20 Ω · cm, and in particular, 0.5 to 2.0 Ω · cm is suitable for producing a high-performance solar cell.
[0035]
For example, the thickness is 250 μm, the specific resistance is 2 Ω · cm (dopant concentration 2.4 × 10 ¹⁵ cm ^-3 ) Phosphorus-doped n-type single crystal silicon substrate 1 (as-sliced with a wire saw or the like) is dipped in an etching solution for damage removal (for example, 40% by mass sodium hydroxide aqueous solution) to remove the damaged layer on the substrate surface by etching. To do. Note that a strong alkaline aqueous solution such as potassium hydroxide may be used as the damage removing etching solution. The same object can be achieved with an aqueous acid solution such as hydrofluoric acid.
[0036]
Next, the substrate from which the damage has been removed is immersed in a texture-forming etching solution (for example, an aqueous solution in which isopropyl alcohol is added to 3 weight percent sodium hydroxide) and wet-etched to randomly generate roughened portions on both sides. Form a texture structure. In addition to the random texture structure, it is possible to form roughened portions such as V-grooves and U-grooves. These can be formed using a grinding machine. Further, the formation of the random rough surface portion can also be performed by acid etching or reactive ion etching.
[0037]
Next, after the substrate is cleaned, thermal oxidation is performed, and the insulating protective film 3 is formed on both surfaces of the substrate as an oxide film having a thickness of, for example, about 70 nm. In order to achieve high photoelectric conversion efficiency, a film having a low surface recombination rate is preferable, and a thermal oxide film is particularly stable and excellent, but an oxide film or nitride film by CVD can be substituted. On the other hand, in the nitride film formed by the CVD method, the film formed by the remote plasma CVD method with little plasma damage is excellent because the surface recombination speed is small. It is also possible to protect the surface by depositing an amorphous silicon film by plasma CVD.
[0038]
Next, a plurality of recesses 4 penetrating the insulating protective film 3 are formed at equal intervals using a laser device (for example, YAG laser) on the light receiving surface side. Here, for example, bottomed holes 4 having a diameter of 30 μm and a depth of about 3 to 4 μm are formed at intervals of 100 μm in length and width (laser scribing). The maximum height of the random texture is 2 to 3 μm. Subsequently, a second conductive type layer (p-type emitter layer) 5 having a sheet resistance of 20Ω / □ is formed by performing boron thermal diffusion using an appropriate boron source (for example, boron tribromide liquid source). The method for forming the second conductivity type layer 5 includes thermal diffusion using a liquid tribromide liquid source or boron nitride solid source, coating diffusion using a boron tribromide source, or ion implantation in which boron atoms are directly implanted. However, it is preferable to adopt the above thermal diffusion method from an economical viewpoint. As described above, since the n-type substrate is used in the present embodiment, it is not necessary to form the second conductive type layer 5 continuous over the entire light receiving surface, unlike a solar cell using a normal p-type substrate. . When the formation height of the random texture is large, as shown in FIG. 13, there may be a portion that is higher than the opening peripheral height position inside the removal portion 4 ′ (such a removal portion). 4 'is not referred to as a recess).
[0039]
When the boron thermal diffusion treatment is performed, a boron glass layer is formed on the surface of the substrate, and is removed using an etchant that can selectively etch the boron glass layer, such as dilute hydrofluoric acid. Then, after cleaning the substrate 1, a transparent conductive layer 6 made of an ITO film is deposited using a sputtering apparatus (surface TCO deposition). The film thickness of the transparent conductive layer 6 is desirably set to 70 nm or more and 100 nm or less in order to also serve as an antireflection film. In order to obtain a low sheet resistance, it is preferable to raise the substrate temperature during film formation to 300 ° C. or more and 500 ° C. or less. This is because, when sputtering film formation is performed at room temperature, usually only an amorphous film is obtained, and the tin doping effect on indium oxide does not appear. The specific resistance of the ITO film thus obtained is, for example, 1 × 10 ^-4 It is about Ω · cm. As other transparent conductive films, there are a nesa film, a tin oxide film doped with fluorine, a zinc oxide film doped with aluminum, and the like, which can be substituted. In addition to the above, there are CVD, coating, vacuum deposition, ion plating, and the like as the forming method. Although these methods may be used, the above sputtering method is suitable for obtaining a low sheet resistance.
[0040]
Before forming the transparent conductive layer 6, a metal film 7 (for example, a nickel plating layer) is formed on the surface of the second conductivity type layer 5 as shown in FIG. Covering the top with the transparent conductive layer 6 improves the contact performance and helps to further improve the solar cell characteristics. Since this plating step is performed for the purpose of reducing the contact resistance between the diffusion layer and the transparent conductive film, a maximum of 1 μm is sufficient, but the effect is not remarkable if it is less than 3 mm. This plating process is very easy because a metal layer can be selectively formed on the surface of the diffusion layer. Of course, there is no problem in using the electrolytic plating method in this step.
[0041]
Next, for example, the output extraction electrode 8 is formed on the second main surface (back surface) by sputtering of Al. Then, contact portions 9 having a diameter of about 30 μm are formed by laser irradiation while breaking the insulating protective layer 3 at predetermined intervals (for example, 250 μm in length and width) (laser firing). Due to the laser irradiation, a concave portion is formed in the substrate 1, and the contact metal 9 is filled with the constituent metal (for example, Al or Ag) of the melted output extraction electrode 8. The output extraction electrode 8 may be formed by a method other than sputtering, such as vacuum vapor deposition or printing. The bottomed holes are formed in the insulating protective layer 3 at a predetermined interval by laser irradiation or the like, and then the output extraction electrode 8 is formed by sputtering or the like, so that the metal deposited in the bottomed hole is formed. The contact portion 9 can also obtain substantially the same performance. Alternatively, a contact groove having a width of about 50 to 100 μm and a depth of about 10 to 20 μm may be formed on the back surface with a dicing saw, and then the output extraction electrode 8 may be formed.
[0042]
Next, a pattern of finger electrodes 13 and bus bar electrodes 14 is formed on the transparent conductive layer 6 by screen printing a conductive paste (for example, one containing 80% by mass of Ag powder). Finally, the paste is cured by heating (for example, about 200 ° C.) to obtain a solar cell.
[0043]
100 solar cells of 10 cm square were produced as described above, and assembled into solar cell units, respectively, and a solar simulator (light intensity: 1 kW / m ² , Spectrum: AM1.5 global), and current-voltage characteristics at a temperature of 25 ° C. were measured. FIG. 9 shows the measurement efficiency distribution of the conversion efficiency. Table 1 shows typical characteristics of solar cells. Further, FIG. 10 shows the wavelength dependence of the external quantum efficiency of the solar cell.
[0044]
[Table 1]

[0045]
In this embodiment, the concave portion for forming the contact hole, the transparent conductive layer and the finger electrode by screen printing are combined, so that it is not necessary to accurately align the finger electrode or the like with respect to the contact hole. The manufacturing cost could be reduced while obtaining extremely high photoelectric conversion efficiency. Furthermore, as shown in FIG. 9, the average conversion efficiency of the produced solar cell was 19.3%, and its standard deviation was 0.54%. In other words, about 70% or more of the manufactured solar cells were within the range of plus or minus 0.54%, centering on 19.3%. Normally, in the manufacture of solar cells, the standard deviation of this conversion efficiency distribution is several percent, so it can be said that solar cells having very uniform characteristics could be obtained. In particular, in this example, the high open-circuit voltage and the short-circuit current density were obtained because the n-type substrate was used and the second conductivity type layer (emitter layer) region that normally covers the entire light-receiving surface was contacted. This is considered to be because the effective surface recombination rate of the surface is reduced by limiting the area around the concave portion to be a hole small and covering the other portions with an insulating protective film. Moreover, it is considered that the short wavelength sensitivity increased as shown in FIG. 10 due to the limited emitter layer region, which contributed to the increase in short-circuit current density (in the figure, a conventional solar cell using a p-type substrate). The measurement result of the external quantum efficiency is written in broken lines).
[0046]
In the solar cell in this example, the electrodes are formed on the entire back surface, but the transparent conductive film and the comb-like electrode are formed on the back surface as well as the surface so that light can enter from the back surface. I do not care. Further, after the finger electrode is formed, a film having a refractive index of 1 or more and 2 or less, such as a magnesium difluoride film, is formed on the transparent conductive layer, and the generated current density is further increased by reducing the reflectance. It is possible.
[0047]
FIG. 11 shows a modification of the solar cell of FIG. Hereinafter, it explains in detail with the manufacturing method. First, a p-type crystalline silicon substrate 10 (for example, having a thickness of 250 μm and a specific resistance of 0.5 Ω · cm) prepared by gallium-doped CZ method is prepared, and after etching the damaged layer as in the solar cell of FIG. A random texture structure was formed. The silicon single crystal substrate may be produced by the FZ method, and the dopant to be added may be another p-type dopant such as boron or aluminum. In addition, a polycrystalline silicon substrate can be used, and those made by a known crystal manufacturing technique such as HEM method, cast method, EFG method can be used. When a p-type substrate is used, the substrate specific resistance is preferably 0.1 to 20 Ω · cm, for example, 0.5 to 2.0 Ω · cm is particularly suitable for making a high-performance solar cell. .
[0048]
After texture formation, thermal diffusion of phosphorus, which is an n-type dopant, is performed at 830 ° C. using a liquid source of oxyphosphorus chloride to form an n-type second conductivity type layer 11 having a sheet resistance of about 200Ω / □ on the surface, p A pn junction was formed between the inside 10a of the mold. The n-type second conductivity type layer 11 can be formed by any method such as thermal diffusion using a solid source, coating diffusion using an oxyphosphorus chloride source, or ion implantation in which phosphorus atoms are directly implanted. Then, the insulating protective film 3 which consists of a silicon oxide layer was formed by pyrogenic oxidation (for example, 800 degreeC), and the recessed part 4 was formed by the method similar to FIG. Then, n-type dopant is again diffused into the inner surface of the recess 4 (for example, thermal diffusion is performed at 870 ° C. using a liquid source of oxyphosphorus chloride), and the n-type high-concentration second conductivity having a sheet resistance of about 20Ω / □. A mold layer 12 was formed. The insulating protective film may be a nitride film or an oxide film by CVD. However, the thermal oxide film as described above is most stable with respect to the subsequent thermal diffusion of the p-type dopant.
[0049]
As in FIG. 1, the recess 4 can be formed by an etching method using a mask in addition to the laser scribing method. For example, spin coating is performed using a solder resist that is cured by evaporation of the solvent. Basically, since this type of solder resist is water-repellent, if the viscosity is adjusted appropriately, it is possible to obtain a structure in which only the top of the convex portion of the texture is exposed and the remainder is covered with the solder resist. It is also possible to easily control the etching area on the texture.
[0050]
In this embodiment, by adjusting the viscosity of the solder resist, the total opening area of the recesses is about 1.5% with respect to the total area of the main surface of the substrate. Photoresist for photolithography may be used in place of the solder resist. However, from the economical viewpoint, the above solder resist is sufficient to produce a target structure. In the next etching process, known dry etching or wet etching can be used. For example, carbon tetrafluoride, sulfur hexafluoride, nitrogen trifluoride, trifluoromethane, etc. can be used as a gas for etching the insulating protective layer made of a silicon oxide film, and a plasma etching method, reactive ion etching, etc. Etching can be performed by either the method or the sputter etching method.
[0051]
Note that when these gases are used, the silicon single crystal substrate is etched to some extent and the pn junction is eroded, but the n-type dopant is diffused again into the inner surface of the recess, so there is no problem with the formation of the pn junction. . On the other hand, when wet etching is used, hydrofluoric acid is mainly used. However, a strong alkaline aqueous solution such as an aqueous sodium hydroxide solution or an aqueous potassium hydroxide solution may be used. Of course, these strong alkaline aqueous solutions partially etch the silicon substrate. However, since the n-type dopant is rediffused, there is no problem. However, for the second main surface, it is desirable to use a resist having a higher viscosity (for example, about 100 cp) than the first main surface side so that the top of the formed texture is covered with the resist. In the resist removal process, a known ashing apparatus may be used in the dry method. In the case of using a wet method, a sulfuric acid-hydrogen peroxide solution or the like is suitable for resist removal.
[0052]
If the n-type dopant diffusing step to the inner surface of the recess is completed, the subsequent steps are the same as those of the solar cell of FIG. Of course, as shown in FIG. 8, it is also possible to form the transparent conductive layer after forming the metal layer on the inner surface of the recess.
[0053]
As the solar cell of FIG. 11, 100 10 cm square solar cells were prepared and assembled into solar cell units, respectively, and a solar simulator (light intensity: 1 kW / m ² , Spectrum: AM1.5 global), and current-voltage characteristics at a temperature of 25 ° C. were measured. Table 2 shows typical solar cell characteristics.
[0054]
[Table 2]

[0055]
In the conventional solar cell, the output current is taken out from the electrode after flowing in the emitter layer in the lateral direction, but by using the transparent conductive layer as in the present invention, the current is recessed in various places. And can flow in the horizontal direction in the transparent conductive layer having a high conductivity. In the case of a transparent conductive film, the sheet resistance can be lowered to about 10 Ω / □ if there is a thickness used as an antireflection film. Therefore, the pitch of the finger electrodes provided on the transparent conductive film can be greatly increased as compared with the conventional one. For example, the series resistance does not increase even if it is 6 mm or more, which is twice the conventional one. Furthermore, in the present invention, since it is not necessary to flow a current in the lateral direction in the second conductivity type layer (emitter layer), there is no problem even if the emitter sheet resistance is made much higher than 100Ω / □. That is, it is possible to further reduce the surface dopant concentration of the second conductivity type layer. This makes it possible to further reduce the surface recombination rate and increase the conversion efficiency. In addition, a low-high junction as shown in FIG. 12 is formed in the vicinity of the contact portion of the second conductivity type layer with the transparent conductive layer, so that the minority carrier repulsion effect in the emitter layer is large in the vicinity of the contact portion. Become. Thereby, an open circuit voltage can be improved and an increase in photoelectric conversion efficiency can be expected.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of the solar cell of the present invention.
FIG. 2 is a perspective view showing an example in which a recess is formed in a bottomed hole.
FIG. 3 is a perspective view showing an example in which a recess is formed in a groove shape.
FIG. 4 is a cross-sectional view showing a recess formation form when a rough surface portion is formed.
FIG. 5 is a cross-sectional view showing the relationship between the maximum height of the roughened portion and the depth of the recess.
6 is an enlarged perspective view of a main part of the solar cell in FIG. 1. FIG.
7 is a flowchart showing an example of a manufacturing process of the solar cell of FIG.
8 is a cross-sectional view showing an example in which a metal layer is formed under the transparent conductive layer in the recess of FIG.
FIG. 9 is a histogram showing an example of a measured distribution of photoelectric conversion efficiency of the solar cell of the present invention.
FIG. 10 is a graph showing a measurement example of internal quantum efficiency of the solar cell of the present invention.
FIG. 11 is a cross-sectional view showing a second embodiment of the solar cell of the present invention.
FIG. 12 is a band diagram showing a low-high junction.
FIG. 13 is a schematic cross-sectional view illustrating a form of forming a removal portion other than a recess.
[Explanation of symbols]
1,10 Silicon single crystal substrate (semiconductor substrate)
2 Random texture (rough surface)
3 Insulating protective film
4 recess
5,11 Second conductivity type layer
6 Transparent conductive layer
7 Metal layer
8 Back electrode
9 Contact
13,14 Output electrode

Claims

Covering the main surface of the semiconductor substrate of the first conductivity type with an insulating protective film, and forming a plurality of removed portions in which the semiconductor surface layer portion is removed on the main surface of the semiconductor substrate so as to penetrate the insulating protective film, By using the inner surface layer region of the removal portion as the second conductivity type layer, a pn junction is formed between the inside of the first conductivity type substrate and further forming inner surface regions of the plurality of removal portions. Electrically connecting the second conductivity type layer by a transparent conductive layer covering the main surface of the semiconductor substrate ;
The inner surface of the removal portion is covered with a metal layer, the metal layer is further covered with the transparent electrode,
S is adjusted to 0.001% or more and 2% or less of S0, where S0 is the total area of the main surface of the semiconductor substrate, and S is the total opening area of the removal portion formed on the main surface. A solar cell characterized by that.

The solar cell according to claim 1, wherein the removal portion is a concave portion.

The solar cell according to claim 2, wherein the recess is a bottomed hole or a groove.

The inner surface of each removal part is integrally covered with the said transparent conductive layer with the main surface area | region between removal parts which separates the mutually adjacent thing of the said removal part of the said semiconductor substrate. 4. The solar cell according to any one of items 3 to 3.

The solar cell according to claim 4, wherein the transparent conductive layer is formed so as to follow the entire inner surface of the removal portion in a form that leaves a space inside the removal portion.

The solar cell according to claim 1, wherein a roughened portion is formed on the main surface of the semiconductor substrate.

The depth of the said removal part is 0.1 micrometer or more and 10 micrometers or less, The solar cell of any one of Claim 1 thru | or 6 characterized by the above-mentioned.

8. The solar cell according to claim 1, wherein an n-type semiconductor substrate is used.

The second conductivity type layer is formed only in an inner surface region of the removal portion, and the second conductivity type layer corresponding to each removal portion is individually separated by the first conductivity type region. 8. The solar cell according to 8.

The solar cell according to claim 8 or 9, wherein an interval between adjacent removal portions is 0.1 to 2 times the thickness of the semiconductor substrate.

11. The solar cell according to claim 1, wherein the metal layer has a thickness of 3 to 1 μm.

The solar cell according to any one of claims 1 to 11 , wherein the removal portions are arranged at equal intervals in a predetermined direction on the main surface of the semiconductor substrate.

A method for manufacturing a solar cell according to any one of claims 1 to 12,
An insulating protective film forming step of covering the main surface of the semiconductor substrate having the first conductivity type with an insulating protective film;
A removal portion forming step of forming a plurality of removal portions from which the semiconductor surface layer portion is removed so as to penetrate the insulating protective film on the main surface of the semiconductor substrate;
A second conductivity type layer forming step of forming a second conductivity type layer so as to cover the inner surface of the removal portion;
A transparent conductive layer forming step of forming a transparent conductive layer electrically connecting the second conductive type layer formed on each inner surface of the removal portion on the main surface of the semiconductor substrate;
It has a further,
Prior to the transparent conductive layer forming step, a metal layer is formed on the inner surface of the removal portion, and then the transparent conductive layer is formed so as to cover the metal layer .

14. The method for manufacturing a solar cell according to claim 13 , wherein, in the removal portion forming step, the removal portion is formed on the main surface of the semiconductor substrate by laser scribing.

The removal portion forming step includes a patterning step of covering the main surface of the semiconductor substrate with the insulating protective film, and then removing and patterning the region to be removed of the insulating protective film by etching; and after the patterning The method for manufacturing a solar cell according to claim 14 , further comprising: a removal portion formation etching step of forming the removal portion by etching the semiconductor substrate using the insulating protective film as a mask.