JP4160968B2

JP4160968B2 - インタフェース回路及びそれを用いた情報処理装置

Info

Publication number: JP4160968B2
Application number: JP2005157989A
Authority: JP
Inventors: 慎二吉田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2008-10-08
Anticipated expiration: 2015-12-26
Also published as: JP2005322263A

Description

本発明はインタフェース回路及びそれを用いた情報処理装置に係り、特に、ＩＲ（Ｉｎｆｒａｒｅｄ；赤外線）インタフェース回路及びシリアルインタフェース回路が搭載されたインタフェース回路及びそれを用いた情報処理装置に関する。

近年、コンピュータシステム及び電子機器の発展に伴って、複数の装置間でのデータ通信が頻繁に行われるようになってきており、ケーブル等の接続が不要な赤外線を使用した通信機能が要求されている。データの通信を行う場合、製造メーカによらず、いろいろなメーカの機器と通信できることが望ましい。このため、ＩｒＤＡ（Ｉｎｆｒａｒｅｄ
ＤａｔａＡｓｓｏｃｉａｔｉｏｎ）により赤外線を使用した通信機能に関する規定が制定されている。

一方、コンピュータシステムや電子機器などは各種インタフェースに対応できるようにシリアルインタフェース回路及びＩｒＤＡインタフェース回路を予め搭載しておき、切り替えて使用できる構成とされていた。

図１０に従来のパーソナルコンピュータのブロック構成図を示す。従来のパーソナルコンピュータ１はＩｒＤＡに準拠したインタフェースを有するもので、データを処理するＣＰＵ２、ＣＰＵ２と外部機器との接続を行うための信号変換を行うＩ／Ｏコントローラ３、Ｉ／Ｏコントローラ３から出力される送信信号から直流成分を除去する直流成分除去回路４、直流成分除去回路４で直流成分が除去された送信信号に応じて赤外線を発光させるＩＲドライバ５、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、ＣＰＵ２に供給するシステムリセット回路６より構成される。

Ｉ／Ｏコントローラ３はＣＰＵ２との接続を行うＣＰＵインタフェース回路部３ａ、ＩＲドライバ５を駆動するための送信信号を生成するＩＲインタフェース回路部３ｂ、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部３ｃ、ＩＲインタフェース回路３ｂ又はシリアルインタフェース回路３ｃを選択するためスイッチ３ｄ、ＣＰＵインタフェース回路３ａからの指示に応じてスイッチ３ｄを切り替えるインタフェース選択回路部３ｅより構成される。

図１１に従来の一例の動作波形図を示す。図１１（Ａ）は電源、（Ｂ）はリセット信号、（Ｃ）はＩ／Ｏコントローラ３の出力送信信号ＴｘＤ₁、（Ｄ）はインタフェース選択回路部３ｅのインタフェース切換信号、（Ｅ）は直流成分除去回路４の出力送信信号ＴｘＤ₂の動作波形図を示す。

時刻ｔ₁でパーソナルコンピュータ１に電源が投入されると、システムリセット回路８は所定の時間Ｔ₁遅延した時刻ｔ₂でリセット信号を出力する。ＣＰＵ２は時刻ｔ₂でシステムリセット回路８からリセット信号が供給されると、起動ソフトウェアを実行する。

システムリセット回路８からのリセット信号はＩ／Ｏコントローラ３のインタフェース選択回路部３ｅにも供給され、シリアルインタフェース回路部３ｃを選択させる。インタフェース選択回路部３ｅはインタフェース選択回路部３ｅからの選択信号に応じてスイッチ３ｄを接点ｂに切換え、シリアルインタフェース回路部３ｃを選択する。シリアルインタフェース回路部３は通常ハイレベルを出力するような規格とされているため、図１１（Ｃ）に示すように時刻ｔ₂でＩ／Ｏコントローラ３の出力駆動信号はハイレベルになる。時刻ｔ₃
でＣＰＵ２の起動ソフトウェアが終了すると、ＣＰＵ２はＣＰＵインタフェース回路３ａにソフトウェアにより設定されたＩＲインタフェース回路部３ｂを選択する命令を供給する。

ＣＰＵインタフェース回路３ａはＣＰＵ２からの選択命令に応じてインタフェース選択回路部３ｅにＩＲインタフェース回路部３ｂを選択する命令を発行する。インタフェース選択回路部３ｅはＣＰＵインタフェース回路部３ａからの選択命令に応じてスイッチ３ｄを接点ａに切換え、ＩＲインタフェース回路部３ｂを選択する。

ＩＲインタフェース回路部３ｂはＣＰＵ２からＣＰＵインタフェース回路３ａを介して供給されるデータからＩｒＤＡによる規格によりＩＲドライバ５の赤外線発光素子を連続して発光状態しない駆動信号を生成し、直流成分除去回路４を介してＩＲドライバ５に供給する。

ＣＰＵ２はその起動時に起動ソフトウェアにより時刻ｔ₂〜ｔ₃の間の時間Ｔ₂ではシリアルインタフェース回路部３ｃが選択される。シリアルインタフェース回路部３ｃはＲＳ２３２Ｃの規格上通常状態ではハイレベルを出力する構成とされており、時間Ｔ₂では送信信号ＴｘＤ₂は連続してハイレベルとされる。

一方、ＩＲドライバ５は規格上Ｉ／Ｏコントローラ３の出力駆動信号がハイレベルで赤外線発光素子が発光するように設計されているため、このままでは、時刻ｔ₁〜時刻ｔ₂ではＩＲドライバ５に内蔵された発光素子が発光し続ける。このため、発光素子の寿命が低下や破損につながるため、発光素子が連続して発光し続けないようにするため、直流成分除去回路４がＩＲドライバ５の入力側に設けられていた。

直流成分除去回路４は微分回路等よりなり、図１１（Ｃ）に示される送信信号ＴｘＤ₁の立ち上がり及び立ち下がり応答して直流成分が連続しないようにする。直流成分除去回路４を設けると、図１１（Ｅ）に示すように送信信号が歪んでしまい、ＩＲドライバに供給すべき電流値を満足できなかった。

この直流成分除去回路を除去するために、出力信号が連続して一定値にならないようにすることが望まれている。

本発明は上記の点に鑑みてなされたもので、出力信号が連続してハイになる信号とすることなく出力できるインタフェース回路及びそれを用いた情報処理装置を提供することを目的とする。

本発明は、光インタフェース回路部と、シリアルインタフェース回路部と、第１及び第２の反転回路と、第１及び第２のスイッチと、選択制御手段と、出力端子とを含み、前記第１のスイッチは、入力信号が供給され、前記選択制御手段からの指示に基づいて前記入力信号を前記光インタフェース回路部又は前記シリアルインタフェース回路部に選択的に供給し、前記光インタフェース回路部は、前記入力信号から光ドライバを駆動するための光駆動信号を生成し、前記第２のスイッチに供給し、前記シリアルインタフェース回路部は、前記入力信号からシリアル出力ドライバを駆動するためのシリアル駆動信号を生成し、前記第２のスイッチに供給し、前記第２のスイッチは、前記光インタフェース回路部で生成される前記光駆動信号及び前記シリアルインタフェース回路部で生成される前記シリアル駆動信号が供給され、前記選択制御手段からの指示に基づいて前記光駆動信号及び前記シリアル駆動信号を前記第１の反転回路又は前記第２の反転回路に選択的に供給し、前記第１の反転回路は、前記第２のスイッチから選択的に供給される信号を反転させて前記第２の反転回路に供給し、前記第２の反転回路は、前記第２のスイッチから選択的に供給される信号又は前記第１の反転回路の出力信号を反転させて、前記出力端子から出力させ、前記選択制御手段は、リセット時に前記第１のスイッチにより前記入力信号を前記シリアルインタフェース回路部に供給し、前記第２のスイッチにより前記シリアルインタフェース回路部で生成された前記シリアル駆動信号を前記第２の反転回路に供給し、リセット後の設定時には前記第１のスイッチにより前記入力信号を前記光インタフェース回路部に供給し、前記第２のスイッチにより前記光インタフェース回路部で生成された前記光駆動信号を前記第１の反転回路を介して前記第２の反転回路に供給するように、前記第１及び第２のスイッチを制御するものである。

本発明によれば、リセット時はシリアルインタフェース回路部からの信号は反転して出力され、リセット終了時は光インタフェース回路部からの信号を非反転状態で出力できるため、出力信号が連続してハイになる信号とすることなく出力できる。

上述の如く、本発明によれば、リセット時はシリアルインタフェース回路部からの信号は反転して出力され、リセット終了時は光インタフェース回路部からの信号を非反転状態で出力できるため、出力信号が連続してハイになる信号とすることなく出力できる等の特長を有する。

図１に本発明の第１実施例のブロック構成図を示す。本実施例では本発明のインタフェース回路をＩｒＤＡに準拠したインタフェースを有するパーソナルコンピュータに搭載した場合について説明する。

本実施例のパーソナルコンピュータ１１はデータを処理するＣＰＵ１２、ＣＰＵ１２と外部機器との接続を行うための信号変換を行うＩ／Ｏコントローラ１３、Ｉ／Ｏコントローラ１３と接続され、ＣＰＵ１２にからの命令により使用するインタフェースを決定するインタフェース決定回路１４、Ｉ／Ｏコントローラ１３から出力される送信信号に応じて赤外線を発光させるＩＲドライバ１５、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、ＣＰＵ２に供給するシステムリセット回路１６より構成される。

Ｉ／Ｏコントローラ１３は１チップのＩＣであり、ＣＰＵ１２との接続を行うＣＰＵインタフェース回路部１３ａ、ＩＲドライバ１５を駆動するための送信信号を生成するＩＲインタフェース回路部１３ｂ、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部１３ｃ、ＩＲインタフェース回路部１３ｂ又はシリアルインタフェース回路部１３ｃを選択するためスイッチ１３ｄ、ＣＰＵインタフェース回路部１３ａからの指示に応じてスイッチ１３ｄを切り替えるインタフェース選択回路部１３ｅより構成される。

Ｉ／Ｏコントローラ１３には新たにインタフェース選択回路部１３ｅを制御するための外部制御端子Ｔ_Cを設け、外部制御端子Ｔ_Cに供給されるインタフェース決定信号により内部のＩＲインタフェース回路部１３ｂ又はシリアルインタフェース回路部１３ｃのいずれかを選択することができる構成とされている。Ｉ／Ｏコントローラ１３に新たに設定された外部制御端子Ｔ_Cにはインタフェース決定回路１４の出力信号が供給される。

インタフェース決定回路１４はＣＰＵ１２と接続されており、ＣＰＵ１２から供給される選択命令に応じてＩＲインタフェース回路部１３ｂ又はシリアルインタフェース回路部１３ｃを選択するための決定信号を生成し、Ｉ／Ｏコントローラ１３の外部制御端子Ｔ_Cに供給する。

図２に本発明の第１実施例の動作フローチャートを示す。電源が投入されると、システムリセット回路１６がこれを検出し、ＣＰＵ１２及びＩ／Ｏコントローラ１３、インタフェース決定回路１４にリセット信号を供給する。ＣＰＵ１２はシステムリセット回路１６からリセット信号を受けると、リセットされ、プログラムをスタートする（ステップＳ１−１、Ｓ１−２、Ｓ１−３）。

インタフェース決定回路１４はシステムリセット回路１６から供給されるリセット信号を受けると、予め設定されたインタフェース回路を選択する選択フラグをオンして、ＩＲインタフェース回路部１３ｂを選択する決定信号をＩ／Ｏコントローラ１３の外部制御端子Ｔ_Cに供給する。

Ｉ／Ｏコントローラ１３のインタフェース選択回路部１３ｅはインタフェース決定回路１４から外部制御端子Ｔ_Cを介して供給されたＩＲインタフェース回路部１３ｂを選択する決定信号に応じてスイッチ１３ｄを接点ｂに切り替える選択信号を生成し、スイッチ１３ｄに供給する。スイッチ１３ｄはインタフェース選択回路部１３ｅから供給される接点ｂに切り替える選択信号に応じて接点ｂに切り替えられ、ＣＰＵインタフェース回路部１３ａをＩＲインタフェース回路部１３ｂに接続する（ステップＳ１−４）。

本実施例によれば、電源投入時等のＩ／Ｏコントローラ１３がリセットされても、インタフェースの選択は外部制御端子Ｔ_Cに供給される信号によって決定されるため、リセット動作によりシリアルインタフェース回路部１３ｃが選択されることがなくなる。このため、ＩＲドライバ１５に連続的なハイレベル信号を供給することがなくなり、したがって、ＩＲドライバ１５に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。

図３に本発明の第２実施例のブロック構成図を示す。本実施例のパーソナルコンピュータ２１はデータを処理するＣＰＵ２２、ＣＰＵ２２と外部機器との接続を行うための信号変換を行うＩ／Ｏコントローラ２３、Ｉ／Ｏコントローラ２３の出力端子Ｔ_OUTに接続され、Ｉ／Ｏコントローラ２３の出力信号を反転させる反転回路２４、反転回路２４により反転された送信信号に応じて赤外線を発光させるＩＲドライバ２５、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、ＣＰＵ２に供給するシステムリセット回路２６より構成される。

Ｉ／Ｏコントローラ２３は１チップの半導体装置よりなり、ＣＰＵ２２との接続を行うＣＰＵインタフェース回路部２３ａ、ＩＲドライバ２５を駆動するための送信信号を生成するＩＲインタフェース回路部２３ｂ、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部２３ｃ、ＣＰＵインタフェース回路部２３ａとＩＲインタフェース回路部２３ｂ又はシリアルインタフェース回路部２３ｃとの接続を切り替えるスイッチ２３ｄ、ＩＲインタフェース回路部２３ｂ及びシリアルインタフェース回路部２３ｃの出力信号の経路を切り替えるスイッチ２３ｅ、ＣＰＵインタフェース回路部１３ａからの指示に応じてスイッチ２３ｄ、２３ｅを制御するインタフェース選択回路部２３ｆ、スイッチ２３ｅの一方の経路に設けられ、出力信号を反転させる反転回路２３ｇより構成される。

Ｉ／Ｏコントローラ２３のインタフェース選択回路部２３ｆはＣＰＵインタフェース回路部２３ａから供給される命令によりスイッチ２３ｄ、２３ｅの接続接点を切り替える。ＣＰＵインタフェース回路部２３ａからＩＲインタフェース回路部２３ｂを選択する命令が供給されたときにはスイッチ２３ｄ、２３ｅの接点を接点ｂ側に切り替え、シリアルインタフェース回路部２３ｃを選択する命令が供給されたときにはスイッチ２３ｄ、２３ｅの接点を接点ａ側に切り替える。

図４に本発明の第２実施例の動作フローチャートを示す。電源が投入されると、システムリセット回路２６がこれを検出し、ＣＰＵ２２とＩ／Ｏコントローラ２３にリセット信号を供給する。ＣＰＵ２２はシステムリセット回路１６からリセット信号を受けると、リセットされ、プログラムをスタートする（ステップＳ２−１）。

Ｉ／Ｏコントローラ２３もリセット信号を受け（ステップＳ２−２）、インタフェース選択回路部２３ｆがシリアルインタフェース回路部２３ｃを選択する信号を出力する。インタフェース選択回路部２３ｆはリセット信号を受けるとスイッチ２３ｄ、２３ｅの接点を接点ａ側に切り替える。スイッチ２３ｄの接点が接点ａ側に切り替わるとシリアルインタフェース回路部２３ｃの出力がスイッチ２３ｅに供給される。このとき、シリアルインタフェース回路部２３ｃは出力が通常ハイレベルに固定されるように設定されているため、ハイレベルとされる。

シリアルインタフェース回路部２３ｃの出力ハイレベル信号はスイッチ２３ｅに供給され、接点ａを介して反転回路２３ｇを出力されることなくＩ／Ｏコントローラ２３から出力される。Ｉ／Ｏコントローラ２３から出力されたシリアルインタフェース回路部２３ｃの出力ハイレベル信号は反転回路２４によりローレベルに反転されて、ＩＲドライバ２５に供給される。

また、リセットが終了すると、ＣＰＵ２２は予めプログラムに設定されたインタフェース、本実施例ではＩＲインタフェース回路部２３ｂを選択する命令をＩ／Ｏコントローラ２３に供給する（ステップＳ２−３、Ｓ２−４）。Ｉ／Ｏコントローラ２３のＣＰＵインタフェース回路部２３ａはＣＰＵ２２からＩＲインタフェース回路部２３ｂを選択する命令を受信すると、インタフェース選択回路部２３ｆにスイッチ２３ｄ、２３ｅを接点ｂに切り替える命令を発行する。インタフェース選択回路部２３ｆはＣＰＵインタフェース回路部２３ａからスイッチ２３ｄ、２３ｅの接点を接点ｂに切り替える命令を受けると、スイッチ２３ｄ、２３ｅの接点を接点ｂに切り替える。

スイッチ２３ｄの接点が接点ｂに切り替わると、ＣＰＵインタフェース回路部２３ａとＩＲインタフェース回路部２３ｂとが接続され、ＩＲインタフェース回路部２３ｂからＩｒＤＡに準拠したハイレベルが連続しない信号が出力される。ＩＲインタフェース回路部２３ｂの出力信号はスイッチ２３ｅに供給される。

スイッチ２３ｅは接点が接点ｂに切り替わっているため、ＩＲインタフェース回路部２３ｂの出力信号は反転回路２３ｇに供給され、反転される。反転回路２３ｇで反転された信号は反転回路２４を介してもとの状態に戻されて、ＩＲドライバ２５に供給される。このため、ＩＲドライバ２５にはＩＲインタフェース回路部２３ｂの出力信号が供給される。

本実施例によれば、電源投入時等のＩ／Ｏコントローラ１３がリセットされてたときに、リセット動作によりシリアルインタフェース回路部２３ｃが選択されてもシリアルインタフェース回路部２３ｃの出力ハイレベル信号はスイッチ２３ｄ、２３ｅにより反転回路２４を介してＩＲドライバ２５に供給されるため、反転されローレベル信号として供給され、ＩＲドライバ２５に連続してハイレベルになる信号を供給することがなくなる。

また、リセット後はスイッチ２３ｄ、２３ｅによりＩＲインタフェース回路部２３ｂが選択されＩｒＤＡに準拠したハイレベルが連続しない信号が反転回路２３ｇ、２４を介してＩＲドライバ２５に供給される。反転回路２３ｇ、２４によりＩＲインタフェース回路部２３ｂのＩｒＤＡに準拠した信号は反転されずにＩＲドライバ２５に供給される。

このように、ＩＲドライバ２５をインタフェースとして選択した場合にＩＲドライバ２５に連続的なハイレベル信号を供給することがなくなり、したがって、ＩＲドライバ２５に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。

図５に本発明の第３実施例のブロック構成図を示す。本実施例のパーソナルコンピュータ３１はデータを処理するＣＰＵ３２、ＣＰＵ３２と外部機器との接続を行うための信号変換を行うＩ／Ｏコントローラ３３、Ｉ／Ｏコントローラ３３の出力端子Ｔ_OUTに接続され、Ｉ／Ｏコントローラ３３の出力信号のスイッチング制御するスイッチ回路３４、ＣＰＵ３２からＩ／Ｏコントローラ３３に供給される信号に応じてスイッチ回路３４のスイッチング制御するインタフェース選択回路３５、Ｉ／Ｏコントローラ３３からスイッチ回路３４を介して供給される信号に応じて赤外線を発光させるＩＲドライバ３６、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、ＣＰＵ２、Ｉ／Ｏコントローラ３３、インタフェース選択回路３５に供給するシステムリセット回路３７より構成される。

ＣＰＵ３２、Ｉ／Ｏコントローラ３３、ＩＲドライバ３６、システムリセット回路３７は従来と同じ構成であるため、その説明は省略する。スイッチ回路３４はＩ／Ｏコントローラ３３とＩＲドライバ３６との間に設けられ、Ｉ／Ｏコントローラ３３とＩＲドライバ３６との接続をインタフェース選択回路３５からの選択信号に応じてオン／オフする。

インタフェース選択回路３５はＩ／Ｏコントローラ３３にリセットがかかったときにスイッチ回路３４をオフさせ、ＩＲドライバ３６が選択されたときにはスイッチ回路３４をオンさせる。図６に本発明の第３実施例のインタフェース選択回路の動作フローチャートを示す。

電源が投入されると、システムリセット回路３７がこれを検出し、ＣＰＵ３２、Ｉ／Ｏコントローラ３３、インタフェース選択回路３５にリセット信号を供給する。ＣＰＵ３２はシステムリセット回路３７からリセット信号を受けると、リセットされ、プログラムをスタートする。

インタフェース選択回路３５はリセット信号を検出すると、スイッチ回路３４をオフする（ステップＳ３−１、Ｓ３−２）。このとき、Ｉ／Ｏコントローラ３３のインタフェース選択回路部３３ｅはリセット信号を受けると、シリアルインタフェース回路部３３ｃを選択するため、スイッチ３３ｄの接点を接点ａ側に切り替える。スイッチ３３ｄの接点が接点ａ側に切り替わるとＩ／Ｏコントローラ３３からはシリアルインタフェース回路部３３ｃの出力される。このとき、シリアルインタフェース回路部３３ｃは出力が通常ハイレベルに固定されるように設定されているため、ハイレベルとされる。

インタフェース選択回路３５はリセット信号を受けるとスイッチ回路３４をオフし、Ｉ／Ｏコントローラ３３のＩＲドライバ３６が選択されると、スイッチ回路３４をオンする（ステップＳ３−３、Ｓ３−４）。このため、Ｉ／Ｏコントローラ３３の出力信号がＩＲドライバ３６に供給される。

本実施例によれば、電源投入時等のＩ／Ｏコントローラ３３がリセットされたときには、Ｉ／Ｏコントローラ３３とＩＲドライバ３６との接続が切断され、シリアルインタフェース回路部３３ｃの出力がＩＲドライバ３６に供給されることがないため、ＩＲドライバ３６をインタフェースとして選択した場合にＩＲドライバ３６に連続的なハイレベル信号を供給することがなくなり、したがって、ＩＲドライバ３６に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。

なお、スイッチ回路３４は例えば、一般にＨＣ１２５という型番のバッファ回路のＩＣで構成し、ＩＣの利得制御端子にインタフェース選択回路３５を接続し、リセット時はローレベルの制御信号を供給し、リセットが終了した時点でハイレベルの制御信号を供給する構成とすることにより実現することもできる。

図７に本発明の第４実施例の要部のブロック図を示す。本実施例のパーソナルコンピュータ４１はＩｒＤＡに準拠したインタフェースを有するもので、データを処理するＣＰＵ４２、ＣＰＵ４２と外部機器との接続を行うための信号変換を行うＩ／Ｏコントローラ４３、Ｉ／Ｏコントローラ４３から出力される送信信号に応じて赤外線を発光させるＩＲドライバ４４、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、ＣＰＵ２に供給するシステムリセット回路４５、クロック信号を発生するクロック発生回路４６より構成される。

本実施例はＩＲドライバ４４、クロック発生回路４６に特徴があり、その他の構成は従来の構成と同一であるため、その説明は省略する。図８に本発明の第４実施例のＩＲドライバのブロック構成図を示す。本実施例のＩＲドライバ４４はＩ／Ｏコントローラ４３から供給される送信信号を増幅するドライバ４７、ドライバ４７の出力信号に応じた赤外線を発生する発光ダイオード４８、ドライバ４７と発光ダイオード４８との間に設けられ、ドライバ４７からの信号の発光ダイオード４８への供給を制御するスイッチ４９、Ｉ／Ｏコントローラ４３からの送信信号の立ち上がりによりカウントが開始され、クロック発生回路４６からのクロック信号をカウントし、所定のカウント値になったときにスイッチ４９をオフさせるカウンタ５０より構成される。

図９に本発明の第４実施例の動作波形図を示す。図９（Ａ）はクロック発生回路４６の出力クロック信号、（Ｂ）はＩ／Ｏコントローラ４３の出力送信信号、（Ｃ）はカウンタ５０の出力であるスイッチ制御信号、（Ｄ）は発光ダイオード４８の点灯状態を示す。

本実施例によれば、Ｉ／Ｏコントローラ４３にリセットがかかり、シリアルインタフェース回路部４３ｃからの信号がＩＲドライバ４４に供給されると、カウンタ５０がクロック発生回路４６から供給されるクロックのカウントを開始する。カウンタ５０の所定の桁をスイッチ制御信号としてスイッチ４９に供給しておき、所定の値になったところで、スイッチ制御信号がハイレベルとなり、スイッチ４９をオフさせる。このため、発光ダイオード４８は送信信号のハイレベルの期間が所定の値となった後は消灯される。

したがって、本実施例によれば、ハイレベルが所定の時間以上となるとスイッチがオフして、発光ダイオード４８への駆動信号の供給が停止されるため、発光ダイオード４８が所定の時間以上発光することはない。

本発明の第１実施例のブロック構成図である。本発明の第１実施例の動作フローチャートである。本発明の第２実施例のブロック構成図である。本発明の第２実施例のＩ／Ｏコントローラの動作フローチャートである。本発明の第３実施例のブロック構成図である。本発明の第３実施例のインタフェース選択回路の動作フローチャートである。本発明の第４実施例のブロック構成図である。本発明の第４実施例のＩＲドライバのブロック構成図である。本発明の第４実施例のＩＲドライバの動作波形図である。従来の一例のブロック構成図である。従来の一例の動作波形図である。

符号の説明

１１、２１、３１、４１パーソナルコンピュータ
１２、２２、３２、４２ＣＰＵ
１３、２３、３３、４３Ｉ／Ｏコントローラ
１５、２５、３６、４４ＩＲドライバ
１６、２６、３７、４５システムリセット回路
１４インタフェース決定回路
Ｔ_C外部制御端子
２３ｄ、２３ｅスイッチ
２３ｇ、２４反転回路
３４スイッチ回路
３５インタフェース選択回路
４６クロック発生回路
４７ドライバ
４８発光ダイオード
４９スイッチ
５０カウンタ

Claims

光インタフェース回路部と、シリアルインタフェース回路部と、第１及び第２の反転回路と、第１及び第２のスイッチと、選択制御手段と、出力端子とを含み、
前記第１のスイッチは、入力信号が供給され、前記選択制御手段からの指示に基づいて前記入力信号を前記光インタフェース回路部又は前記シリアルインタフェース回路部に選択的に供給し、
前記光インタフェース回路部は、前記入力信号から光ドライバを駆動するための光駆動信号を生成し、前記第２のスイッチに供給し、
前記シリアルインタフェース回路部は、前記入力信号からシリアル出力ドライバを駆動するためのシリアル駆動信号を生成し、前記第２のスイッチに供給し、
前記第２のスイッチは、前記光インタフェース回路部で生成される前記光駆動信号及び前記シリアルインタフェース回路部で生成される前記シリアル駆動信号が供給され、前記選択制御手段からの指示に基づいて前記光駆動信号及び前記シリアル駆動信号を前記第１の反転回路又は前記第２の反転回路に選択的に供給し、
前記第１の反転回路は、前記第２のスイッチから選択的に供給される信号を反転させて前記第２の反転回路に供給し、
前記第２の反転回路は、前記第２のスイッチから選択的に供給される信号又は前記第１の反転回路の出力信号を反転させて、前記出力端子から出力させ、
前記選択制御手段は、リセット時に前記第１のスイッチにより前記入力信号を前記シリアルインタフェース回路部に供給し、前記第２のスイッチにより前記シリアルインタフェース回路部で生成された前記シリアル駆動信号を前記第２の反転回路に供給し、リセット後の設定時には前記第１のスイッチにより前記入力信号を前記光インタフェース回路部に供給し、前記第２のスイッチにより前記光インタフェース回路部で生成された前記光駆動信号を前記第１の反転回路を介して前記第２の反転回路に供給するように、前記第１及び第２のスイッチを制御するインタフェース回路。
請求項１記載のインタフェース回路を内蔵することを特徴とする情報処理装置。