[go: up one dir, main page]

JP4160286B2 - LSI pattern dimension measurement location selection method - Google Patents

LSI pattern dimension measurement location selection method Download PDF

Info

Publication number
JP4160286B2
JP4160286B2 JP2001289739A JP2001289739A JP4160286B2 JP 4160286 B2 JP4160286 B2 JP 4160286B2 JP 2001289739 A JP2001289739 A JP 2001289739A JP 2001289739 A JP2001289739 A JP 2001289739A JP 4160286 B2 JP4160286 B2 JP 4160286B2
Authority
JP
Japan
Prior art keywords
dimension measurement
area
dimension
pattern
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001289739A
Other languages
Japanese (ja)
Other versions
JP2003098651A (en
Inventor
潔 綱川
郁男 土屋
克実 菊間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001289739A priority Critical patent/JP4160286B2/en
Publication of JP2003098651A publication Critical patent/JP2003098651A/en
Application granted granted Critical
Publication of JP4160286B2 publication Critical patent/JP4160286B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェハの製造に使用されるフォトマスクあるいはそれを用いて加工されたウェハ上の各チップ領域に形成されるLSI(半導体集積回路)パターンの寸法測定箇所選定方法に関するものであり、CAD(コンピュータ支援設計)装置を使用したフォトマスクの設計に際してLSIパターンの寸法品質(精度)保証を行うために使用されるものである。
【0002】
【従来の技術】
従来、LSIの製造に際して、半導体ウェハの製造に使用されるフォトマスクあるいはそれを用いて加工されたウェハ(以下、加工後ウェハと記す)に対するLSIパターンの寸法測定は、マスク上のLSIチップ領域の外側に予め配置しておいた寸法測定マークを測定することによって実現していた。
【0003】
しかし、加工寸法の微細化に伴って、チップ領域外の特殊な環境下にある寸法測定マークの仕上がり寸法とチップ領域内部のパターン仕上がり寸法との相関が小さくなるという問題が発生していた。
【0004】
これを解決するために、近年、チップ領域内部のパターン寸法を測定することによって、フォトマスクマスクおよび加工後ウェハの品質(精度)保証を行うようになってきた。
【0005】
従来、フォトマスクあるいは加工後ウェハにおけるチップ領域内部のパターン寸法測定箇所を選定するために、レイアウトデータまたはEB(電子ビーム)描画データをビュワーで表示し、人手によって適切な測定箇所を選定していた。
【0006】
しかし、1つのフォトマスクあるいは加工後ウェハに対して何百箇所もの測定箇所の選定が必要であり、人手で作業すると、測定箇所の選定に長い時間と労力を要し、作業ミスが多発するなどの問題があった。
【0007】
このパターン寸法測定箇所の選定を電子計算機を用いて自動的に実行する場合、LSIパターンの幅・スペース等がパターン寸法測定箇所として適切な部分を抽出する処理は既存のCADツールであるデザインルールチェック(Design Rule Check; DRC) 機能によって実現可能である。
【0008】
しかし、DRC機能を用いて抽出される個数は、レイアウトデータまたはEB描画データによって異なり、予め知ることができず、通常は非常に多数抽出される。寸法測定作業の時間的制約によって測定点数は固定もしくは一定の範囲に限定されており、フォトマスク内あるいは加工後ウェハ内に均一に分散させることも必要である。そこで、多数の寸法測定箇所候補からフォトマスク内あるいは加工後ウェハ内に均一に分散するように特定個数の寸法測定箇所を選定する手段の実現が要望されていた。
【0009】
また、前述したようにLSIパターンの寸法測定箇所として適切な部分を抽出する処理をDRC機能によって実現する際、抽出結果として、測定箇所の図形(矩形)だけを出力した場合、矩形の縦横比によっては測定方向・測定寸法を確定することができないという問題があった。
【0010】
また、従来は、フォトマスクあるいは加工後ウェハの寸法測定に使用するLSIパターンの寸法を設計データに付加するなどしていたので、複雑な図形処理などに伴って設計データ上の寸法とマスク上の寸法が変るような処理が行われる場合には、処理内容を加味することで寸法値を出す必要があった。
【0011】
しかし、近年になってOPC(0ptical Proximity Correction)処理などによる加工に伴って、設計データからフォトマスク上の寸法を単純には出せない場合が多くなっており、寸法測定のための情報を作成する手間が大きくなっている。
【0012】
また、加工後ウェハ上のパターン寸法を測定する順序として、従来は、図18に示すように、隣接する例えば4個のLSIチップ領域CHIP1〜4の各測定箇所1、2、3、4について、図中矢印で示すように、「測定箇所のX座標を第1キー、Y座標を第2キーとしてソートする方法」、または、「測定箇所のY座標を第1キー、X座標を第2キーとしてソートする方法」が採用されていた。
【0013】
この際、寸法測定作業を行うオペレータが、測定パターンを示した図面と被測定パターンとを視認により対比しながら寸法測定を行う場合、測定毎に被測定パターンが異なるので、測定効率が悪いという問題があった。
【0014】
【発明が解決しようとする課題】
上記したように従来のフォトマスクあるいは加工後ウェハのパターン寸法測定箇所の選定に際して、人手で作業すると、測定箇所の選定に長い時間と労力を要し、作業ミスが多発するなどの問題があった。
【0015】
また、フォトマスクあるいは加工後ウェハのパターン寸法測定箇所の選定に際して、DRC機能を用いて測定箇所を多数抽出した場合、フォトマスク内あるいは加工後ウェハ内に均一に分散するように特定個数の寸法測定箇所を選定する手段の実現が要望されていた。この際、測定箇所の図形(矩形)だけを抽出した場合、矩形の縦横比によっては測定方向・測定寸法を確定することができないという問題があった。また、複雑な図形処理などに伴って設計データ上の寸法とマスク上の寸法が変るような処理が行われる場合には、処理内容を加味することで寸法値を出す必要があったが、寸法測定のための情報を作成する手間が大きくなるという問題があった。
【0016】
また、従来の加工後ウェハ上のパターン寸法測定順序の決定に際して、測定毎に被測定パターンが異なるので、測定効率が悪いという問題があった。
【0017】
本発明は上記の問題点を解決すべくなされたもので、フォトマスクあるいは加工後ウェハ上のパターン寸法測定箇所をCAD装置を使用して自動的に選定する際、自動的に高速かつ適切に選定し得るLSIパターンの寸法測定箇所選定方法を提供することを目的とする。
【0018】
また、本発明は、フォトマスクあるいは加工後ウェハのパターン寸法測定箇所をCAD装置を使用して自動的に選定する際、多数の寸法測定箇所候補からフォトマスク内に均一に分散するように特定個数の寸法測定箇所を選定し得るLSIパターンの寸法測定箇所選定方法を提供することを目的とする。
【0019】
また、本発明の他の目的は、フォトマスクあるいは加工後ウェハ上のLSIパターンの寸法測定のために使用する情報を作成する際、複雑な図形処理などに伴って設計データに対してマスク上のパターンサイズが種々に変ってしまう際にも、マスクの寸法測定に用いる情報を容易に作成し得るLSIパターンの寸法測定情報作成方法を提供することにある。
【0020】
また、本発明の他の目的は、加工後ウェハ上のLSIパターンの寸法測定順番を決定する際、寸法測定作業を行うオペレータの負担を軽くし、測定効率の向上、測定ミスの低減化を図り得るLSIパターンの寸法測定順序決定方法を提供することを目的とする。
【0022】
【課題を解決するための手段】
発明のLSIパターンの寸法測定箇所選定方法は、コンピュータ支援設計装置を使用してLSIのレイアウトデータからフォトマスクあるいはそれを用いて加工されたウェハ上のLSIチップ領域のパターンの寸法測定箇所候補を抽出し、その中から寸法測定箇所を選定処理する際に、少なくとも、選定すべき寸法測定点数を得る手段と前記フォトマスクあるいは加工後ウェハの全領域を規定する矩形領域座標値を得る手段を使用し、前記矩形領域座標値とその領域に割り当てられた寸法測定点数に基づいてその領域をx方向サイズが等しくなるよう二等分し、各領域に存在する寸法測定箇所候補の個数によって各領域に適切な寸法測定点数を振り分ける第1のステップと、前記矩形領域座標値とその領域に割り当てられた寸法測定点数に基づいてその領域をy方向サイズが等しくなるよう二等分し、各領域に存在する寸法測定箇所候補の個数によって各領域に適切な寸法測定点数を振り分ける第2のステップと、前記第1のステップおよび第2のステップにおいて、ある領域の寸法測定点数が1である場合に、その領域内の任意の寸法測定箇所候補あるいはその領域の中心点に最も近くに存在する寸法測定箇所候補を寸法測定箇所として選定し、ある領域の寸法測定点数が2以上の場合にその領域およびその領域に割り振られた寸法測定点数に対して前記第2のステップあるいは第1のステップを適用することを特徴とする。
【0025】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0026】
<第1の実施形態>
図1は、本発明の第1の実施形態に係る半導体ウェハの製造に使用されるフォトマスク(あるいはそれを用いて加工された加工後ウェハ)のLSIパターンの寸法測定箇所選定方法の全体的な処理を示している。
【0027】
CAD装置を使用してLSIのレイアウトデータからフォトマスクあるいはそれを用いて加工されたウェハ上のLSIチップ領域のパターンの寸法測定箇所を選定する際、図1に示すように、まず、LSIパターンの寸法測定箇所選定条件ファイル10を得る。そして、前記寸法測定箇所選定条件ファイル10に基づいてLSIのレイアウトデータからLSIパターンの寸法測定箇所を選定するためのDRCコマンド記述を作成する機能11によりDRCコマンド記述を作成し、DRCコマンド記述ファイル12に格納する。
【0028】
次に、DRCコマンド記述ファイル12から入力するDRCコマンド記述とLSIレイアウトパターンデータファイル13から入力するLSIレイアウトパターンデータに基づいてDRC機能14によりDRCを実行し、この実行によって出力されたLSIパターンの寸法測定箇所候補データを寸法測定箇所候補ファイル15に格納する。
【0029】
次に、前記寸法測定箇所候補ファイル15から入力するデータおよび前記DRC機能14により得られたデータに基づいて必要個数だけ寸法測定箇所を抽出する個数限定機能16により寸法測定箇所を抽出し、抽出した寸法測定箇所データを寸法測定箇所ファイル17に格納する。
【0030】
図2は、図1中の寸法測定箇所選定条件を記述した寸法測定箇所選定条件ファイル10の一例を示す。
【0031】
図3は、図1中の寸法測定箇所選定用DRCコマンド記述作成機能11の具体例を示す。
【0032】
この機能は、寸法測定箇所選定条件ファイル10に記述された条件およびDRCコマンド記述テンプレートを入力として、テンプレート内の記述のうち可変のパラメータを寸法測定箇所選定条件ファイル10に記述された条件に基づいて決定し、DRC機能(図1中の14)に入力可能なファイルとしてDRCコマンド記述ファイル(図1中の12)に出力するものである。
【0033】
図4(A)乃至(D)は、図1中のDRC機能14を実行した場合に、レイアウトパターンから寸法測定箇所候補が選定される過程を説明するための図である。
【0034】
即ち、図4(A)に示すレイアウトパターンに対応するレイアウトデータとして入力された場合、DRC機能は、図2に示した寸法測定箇所選定条件ファイル10中の条件1に対応するDRCコマンド記述
A=(Layerから幅min-width 以上max-width 未満の部分を抽出するコマンド記述)にしたがって、図4(B)に示すように幅が適切なパターン部分a を選択して中間層A とする。
【0035】
次に、図2に示した寸法測定箇所選定条件ファイル10中の条件2に対応するDRCコマンド記述
B=(Aから間隔min-space 以上max-space 未満の部分を抽出するコマンド記述)にしたがって、図4(C)に示すように間隔が適切なパターン部分b を選択して中間層B とする。
【0036】
次に、図2に示した寸法測定箇所選定条件ファイル10中の条件3に対応するDRCコマンド記述
C=(Bから長さmin-length以上max-length未満の部分を抽出するコマンド記述)にしたがって、図4(D)に示すように長さが適切なパターン部分c を選択して中間層C とし、結果として、寸法測定箇所候補ファイル(図1中の15)に出力する。
【0037】
上記したように前記DRC機能14によって抽出されて寸法測定箇所候補ファイル15に格納された多数の寸法測定箇所候補から寸法測定に必要な個数だけを個数限定機能(図1中の16)により取り出し、寸法測定箇所ファイル17に出力する。この際、LSIレイアウト図形から、図4(A)あるいは(B)あるいは(C)に示したようなパターン幅・間隔・長さなどの条件毎に個数を絞り込む。
【0038】
即ち、第1の実施形態に係る寸法測定箇所選定方法は、CAD装置を使用してLSIのレイアウトデータからフォトマスクあるいはそれを用いて加工されたウェハ上のLSIチップ領域のパターンの寸法測定箇所を選定する際、LSIパターンの寸法測定箇所選定条件を得るステップと、前記寸法測定箇所選定条件に基づいてLSIのレイアウトデータからLSIパターンの寸法測定箇所を選定するためのDRCコマンド記述を作成するステップと、前記デザインルールチェックコマンド記述とLSIパターンを入力としてDRCを実行するステップと、前記DRCの実行によって出力されたLSIパターンの寸法測定箇所候補を入力として必要個数だけ寸法測定箇所を抽出する個数限定ステップとを具備することを特徴とするものである。
【0039】
上記第1の実施形態に係る寸法測定箇所選定方法によれば、LSIレイアウトパターンまたはLSIレイアウトパターンに対してOPCなどの補正を行った結果であるマスクパターンから、パターン幅・間隔その他の条件に適合する部位をDRC機能を利用して抽出することによって、寸法測定箇所を選定することを特徴とするものであり、LSIパターンの寸法測定箇所を自動的に高速かつ適切に選定することができる。
【0040】
<第2の実施形態>
第2の実施形態は、第1の実施形態における個数限定機能の具体例に相当するものである。
【0041】
図5は、本発明の第2の実施形態に係るフォトマスク(あるいは加工後ウェハ)上のLSIパターンの寸法測定箇所選定方法に使用される機能、ファイル等を示す。
【0042】
図6乃至図8は、図5の寸法測定箇所選定方法における領域内寸法測定箇所決定処理を示すフローチャートである。図9(a)乃至(e)は、図6乃至図8の寸法測定箇所選定処理の内容全体を説明するために示した図である。
【0043】
寸法測定箇所選定処理を行うためには、図6に示すように、処理対象データの他に選定すべき寸法測定点数NUM 、フォトマスク描画領域を示す領域座標A0、領域分割を行う方向の初期値D が必要となる。ここで、NUM 、A0は外部から与えられる値である。
【0044】
本例では、NUM は、図9(a)に示す分割0の段階の括弧内に示した5が与えられたものとし、AOは、図9(a)に示した分割0の段階の領域A0の左下の座標値(X0,Y0)および右上の座標値(X1,Y1)が与えられたものとする。D は、"X" または"Y" のどちらか一方を任意に初期値とすることが可能だが、本実施例では"X" とした。
【0045】
これらの情報を用いて領域内寸法測定箇所決定処理を行うことにより、フォトマスク面内で均一となるように寸法測定箇所を選定することができる。
【0046】
図7および図8は、図6中の領域内寸法測定箇所決定処理を示すフローチャートである。
【0047】
図7に示すように、処理が開始されると、まず、領域内寸法測定点数NUM が1であるか検査する。NUM が1であれば、その領域内の寸法測定候補から任意の1個を寸法測定箇所として選定し、処理を終了する。
【0048】
NUM が1でない場合は、NUM が領域内の寸法測定箇所候補数以上であるか検査する。この条件を満たしている場合、その領域内の寸法測定候補全てを寸法測定箇所として選定し、処理を終了する。この条件を満たさない場合は以下の処理が必要となる。
【0049】
まず、与えられた領域をD 方向に2 分割してA1,A2とする。この場合、D の初期値は"X" としたので、図9(b)に示す分割1の段階のように、領域A0はA1-1,A1-2 という左右2つの領域に分割される。
【0050】
次に、領域A0に割り当てられていた寸法測定点数5を分割後の各領域にNUMl,NUM2 として振り分ける。基本的には両者ともNUM の1/2 に設定するが、領域A1-1の寸法測定箇所候補数がNUM1より小さい場合、NUMlを領域A1-1の寸法測定箇所候補数とし、NUM2をNUM-NUMlに設定する。
【0051】
上記とは逆に、領域A1-2の寸法測定箇所候補数がNUM2より小さい場合、NUM2をA1-2の寸法測定箇所候補数とし、NUM1をNUM-NUM2に設定する。
【0052】
上記どちらの条件にも該当しない場合は、NUMl,NUM2 ともNUM の1/2 に設定するが、NUM が奇数の場合は、寸法測定箇所候補数が多い方の領域に対する寸法測定点数が多くなるよう振り分ける。図9(b)に示した分割1の段階では、NUM1が3、NUM2が2に設定される。
【0053】
次に、図8に示すように、分割方向D を、現在の値が"X" なら"Y" に、"Y" なら"X" に変更し、領域A1,A2 の座標を算出した後、領域A1,A2 およびその領域に割り振られた寸法測定点数に対して順に領域内寸法測定箇所決定処理を再帰的に実行することによって処理が終了する。この場合の分割2、3、4の段階の領域を図9(c)、(d)、(e)に示した。
【0054】
即ち、第2の実施形態に係る寸法測定箇所方法は、CAD装置を使用してLSIのレイアウトデータからフォトマスク(あるいはそれを用いて加工されたウェハ)上のLSIチップ領域のパターンの寸法測定箇所候補を抽出し、その中から寸法測定箇所を選定処理する際に、少なくとも、選定すべき寸法測定点数を得る手段と前記フォトマスクあるいは加工後ウェハの全領域を規定する矩形領域座標値を得る手段を使用し、前記矩形領域座標値とその領域に割り当てられた寸法測定点数に基づいてその領域をx方向サイズが等しくなるよう二等分し、各領域に存在する寸法測定箇所候補の個数によって各領域に適切な寸法測定点数を振り分ける第1のステップと、前記矩形領域座標値とその領域に割り当てられた寸法測定点数に基づいてその領域をy方向サイズが等しくなるよう二等分し、各領域に存在する寸法測定箇所候補の個数によって各領域に適切な寸法測定点数を振り分ける第2のステップとを具備し、ある領域の寸法測定点数が1である場合に、その領域内の任意の寸法測定箇所候補、もしくは、その領域の中心点に最も近くに存在する寸法測定箇所候補を寸法測定箇所として選定することを特徴とするものである。
【0055】
換言すれば、LSIレイアウト図形からパターン幅・間隔その他の条件によって条件毎に抽出された寸法測定箇所候補の中から、予め指定されている測定点数分だけをフォトマスク全領域に均一に分散するように選定することを特徴とするものである。
【0056】
上記第2の実施形態に係る寸法測定箇所選定方法によれば、多数の寸法測定箇所候補からフォトマスク面内あるいは加工後ウェハ面内に均一に分散するように特定個数の寸法測定箇所を選定することができる。
【0057】
<第3の実施形態>
第3の実施形態は、第1の実施形態におけるDRC機能によって多数の寸法測定箇所候補を抽出する際に適用されるものである。
【0058】
図10(A)乃至(C)は、本発明の第3の実施形態に係るフォトマスク(あるいは加工後ウェハ)上のLSIパターンの寸法測定情報生成方法を示している。
【0059】
図10(A)に示すレイアウトパターンaに対して、DRC機能によって寸法測定箇所候補として図10(B)に示す矩形bが抽出された場合に、図10(C)に示すように矩形bを両側に延長した矩形cのパターンを作成し、これらの矩形b、cを異なる層のデータとして出力させる。これにより、寸法測定箇所の位置(座標値)、測定寸法、測定方向を確定するための測定情報を提供することができる。
【0060】
パターン間隔の寸法測定箇所についても、上記と同様に、図11中の矩形b、cを出力させることにより、パターン間隔の寸法測定箇所の測定情報を提供することができる。
【0061】
図12は、図10(A)乃至(C)および図11に示した寸法測定情報生成方法によって出力される図形情報である。
【0062】
図12中の矩形bの中心点座標から測定位置eを決定でき、矩形bの4辺のうちで矩形cの辺と重なりを持たない辺から測定寸法および測定方向dを決定することができる。
【0063】
図13(A)、(B)は、図10(A)乃至(C)、図11に示した寸法測定情報生成方法において付加するパターンcを作成するための具体例を示す。
【0064】
図13(A)、(B)中、fは付加パターンcを作成するための中間パターンであり、gは矩形bから中間パターンを作成するための太め幅である。
【0065】
図13(A)中のレイアウトパターンaに対する測定箇所抽出用DRC機能によって測定箇所bが抽出された場合、bを一定距離gだけ太めた中間パターンfを作成し、パターンaとfの共通部分を抽出することによって、図13(B)中の付加パターンcを作成することができる。
【0066】
即ち、第3の実施形態に係る寸法測定情報生成方法は、半導体ウェハの製造に使用されるフォトマスクあるいはそれを用いて加工されたウェハ上のLSIパターンの寸法測定箇所をコンピュータ支援設計装置を使用して選定処理する際に寸法測定情報を作成する際、DRC機能によってパターン幅、パターン間隔の寸法測定箇所候補として矩形の図形データが抽出された場合に、別の矩形の図形データを作成し、これらの2つの矩形を異なる層に出力させることを特徴とするものである。
【0067】
上記第3の実施形態によれば、DRC機能によって抽出された測定箇所から、寸法測定箇所の位置(座標値)、測定寸法、測定方向を確定するための測定情報を、図形データの出力だけで表現し、伝達することが可能となる。
【0068】
<第4の実施形態>
第4の実施形態は、第1の実施形態におけるDRC機能によって設計者が指定した寸法測定箇所候補を抽出する際に適用されるものである。
【0069】
図14は、本発明の第4の実施形態の実施例1に係るフォトマスク(あるいは加工後ウェハ)上のLSIパターンの寸法測定情報生成方法を示している。
【0070】
処理前の設計データ2に対して、設計者の指定により、寸法測定箇所・寸法抽出用パターン1を付加しておく。この寸法測定箇所・寸法抽出用パターン1は、OPCなどの処理によって変化し得る処理後データ4よりも測定寸法3の測長方向に対して大きくしておく。
【0071】
寸法測定箇所・寸法抽出用パターン1と処理後データ4との共有部(アンド部)の中心座標を算出することにより、寸法を測定する箇所の座標情報を得ることができ、同じく共有部の長さを抽出すれば、処理後の寸法値を得ることができる。この時、図15に示すように、測定寸法3の方向は共有部の外側に図14中の処理後データが存在する側の辺と平行と判断すればよい。
【0072】
即ち、第4の実施形態の実施例1に係る寸法測定情報生成方法は、半導体ウェハの製造に使用されるフォトマスクあるいはそれを用いて加工されたウェハ上のLSIパターンの寸法測定箇所をコンピュータ支援設計装置を使用して選定処理する際に寸法測定情報を作成する際、LSIのレイアウトデータに、寸法測定箇所を示す図形を付加し、この図形を利用して測定位置と寸法値と測定方向を得ることを特徴とするものである。
【0073】
上記第4の実施形態の実施例1によれば、設計データに対して予測困難な図形処理が行われるようなフォトマスクについても、寸法を測定するパターンの座標や方法・方向などを容易に抽出することが可能となる。
【0074】
ここで、前記LSIのレイアウトデータに、測定の目的や用途などを示す情報をさらに付加することによって、測定情報の分別をさらに容易にすることが可能である。
【0075】
図16は、本発明の第4の実施形態の実施例2に係るフォトマスク(あるいは加工後ウェハ)上のLSIパターンの寸法測定情報生成方法を示している。
【0076】
ひとつのパターンの処理前の設計データ2に対してx、y両方向の測定を行う必要がある場合は、寸法測定箇所・寸法抽出用パターン1を設計データ2の両方向に対して付加し、各方向について寸法抽出を行う。
【0077】
上記第4の実施形態の実施例2によれば、x、y両方向について寸法測定情報を生成することができる。
【0078】
<第5の実施形態>
図17は、本発明の第5の実施形態に係るウェハ上のLSIパターンの寸法測定順序決定方法を示している。
【0079】
図17に示すように、隣接する例えば4個のLSIチップ領域CHIP1〜4の各測定箇所1、2、3、4について、図中矢印で示すように、各チップ領域における同一座標の測定箇所のパターンについてCHIP1〜4の順序(あるいは、その逆の順序)でソートしてパターン寸法を測定する。
【0080】
この際、加工後ウェハ上の寸法測定作業を行うオペレータが、測定パターンを示した図面と被測定パターンとを視認により対比しながら寸法測定を行う場合、同一の被測定パターンとなる箇所を連続的に視認することができるので、測定効率が向上し、測定ミスが低減することが期待できる。
【0081】
【発明の効果】
上述したように本発明のLSIパターンの寸法測定箇所選定方法によれば、チップ領域内部の実パターンから、人手をかけることなく、短時間で、ミスなく寸法測定箇所を選定することができる。また、多数の寸法測定箇所候補の中から既定の測定点数にしたがって、フォトマスク面内あるいは加工後ウェハ面内で均一となるように寸法測定箇所を選定することができる。
【0082】
本発明のLSIパターンの寸法測定情報生成方法によれば、DRC機能によって抽出された測定箇所から、寸法測定箇所の位置(座標値)、測定寸法、測定方向を確定するための測定情報を、図形データの出力だけで表現し、伝達することができる。また、設計データに対して予測困難な図形処理が行われるようなフォトマスクについても、寸法を測定するパターンの座標や方法・方向などを容易に抽出することができる。
【0083】
本発明のLSIパターンの寸法測定順序決定方法によれば、加工後ウェハ上の隣接する複数のチップ領域における同一の被測定パターンとなる箇所を連続的に視認することが可能になり、測定効率が向上し、測定ミスが低減することが期待できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るフォトマスク(あるいは加工後ウェハ)のLSIパターンの寸法測定箇所選定方法の全体的な処理を説明するために示す図。
【図2】図1中の寸法測定箇所選定条件を記述した寸法測定箇所選定条件ファイルの一例を示す図。
【図3】図1中の寸法測定箇所選定用DRCコマンド記述作成機能の具体例を示す図。
【図4】図1中のDRC機能を実行した場合に、レイアウトパターンから寸法測定箇所候補が選定される過程を説明するために示す図。
【図5】本発明の第2の実施形態に係るフォトマスク(あるいは加工後ウェハ)上のLSIパターンの寸法測定箇所選定方法に使用される機能、ファイル等を示す図。
【図6】図5における領域内寸法測定箇所決定処理を示すフローチャート。
【図7】図5における領域内寸法測定箇所決定処理の一部として図6に続くフローチャート。
【図8】図5における領域内寸法測定箇所決定処理の一部として図7に続くフローチャート。
【図9】図6乃至図8の寸法測定箇所選定処理の内容全体を説明するために示す図。
【図10】本発明の第3の実施形態に係るフォトマスク上のLSIパターンの寸法測定情報生成方法においてパターン幅の寸法測定箇所の位置、測定寸法、測定方向を確定するための測定情報を提供する処理を説明するために示す図。
【図11】本発明の第3の実施形態に係るフォトマスク上のLSIパターンの寸法測定情報生成方法においてパターン間隔の寸法測定箇所を確定するための測定情報を提供する処理を説明するために示す図。
【図12】図10および図11に示した寸法測定情報生成方法によって出力される図形情報を説明するために示す図。
【図13】図10および図11に示した寸法測定情報生成方法において付加するパターンを作成するための具体例を示す図。
【図14】本発明の第4の実施形態の実施例1に係るフォトマスク上のLSIパターンの寸法測定情報生成方法を説明するために示す図。
【図15】図14の処理において寸法測定箇所・寸法抽出用パターン1と処理後データ4との共有部の長さを抽出して処理後の寸法値を得る時、共有部の外側に処理後データ4が存在する側の辺と平行な方向を測定寸法3の方向と判断する様子を説明するために示す図。
【図16】本発明の第4の実施形態の実施例2に係るフォトマスク上のLSIパターンの寸法測定情報生成方法を説明するために示す図。
【図17】本発明の第5の実施形態に係る加工後ウェハ上のLSIパターンの寸法測定順序決定方法を説明するために示す図。
【図18】加工後ウェハ上のパターン寸法を測定する順序の従来例を説明するために示す図。
【符号の説明】
10…寸法測定箇所選定条件ファイル、
11…寸法測定箇所選定用DRCコマンド記述作成機能、
12…DRCコマンド記述ファイル、
13…LSIレイアウトパターンデータファイル、
14…DRC機能、
15…寸法測定箇所候補ファイル、
16…個数限定機能、
17…寸法測定箇所ファイル。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photomask used for manufacturing a semiconductor wafer or a dimension measurement location selection of an LSI (semiconductor integrated circuit) pattern formed in each chip region on a wafer processed using the photomask. On the way This is used to guarantee the dimensional quality (accuracy) of an LSI pattern when designing a photomask using a CAD (Computer Aided Design) apparatus.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, when manufacturing an LSI, the dimension measurement of an LSI pattern on a photomask used for manufacturing a semiconductor wafer or a wafer processed using the same (hereinafter referred to as a processed wafer) is performed on the LSI chip area on the mask. This was realized by measuring a dimension measurement mark arranged in advance on the outside.
[0003]
However, with the miniaturization of the processing dimension, there has been a problem that the correlation between the finished dimension of the dimension measurement mark in a special environment outside the chip area and the pattern finished dimension inside the chip area becomes small.
[0004]
In order to solve this problem, in recent years, the quality (accuracy) of the photomask mask and the processed wafer has been ensured by measuring the pattern dimensions inside the chip region.
[0005]
Conventionally, layout data or EB (electron beam) drawing data is displayed in a viewer to select a pattern measurement area inside a chip area on a photomask or a processed wafer, and an appropriate measurement area is selected manually. .
[0006]
However, hundreds of measurement points must be selected for one photomask or post-processed wafer. If you work manually, it takes a long time and effort to select the measurement points, and many work errors occur. There was a problem.
[0007]
When this pattern dimension measurement location is automatically selected using an electronic computer, the process of extracting the appropriate part of the LSI pattern width, space, etc. as the pattern dimension measurement location is a design rule check that is an existing CAD tool. (Design Rule Check; DRC) This can be realized by the function.
[0008]
However, the number extracted using the DRC function differs depending on the layout data or the EB drawing data, and cannot be known in advance, and usually a very large number is extracted. The number of measurement points is limited to a fixed or fixed range due to the time constraint of the dimension measurement operation, and it is also necessary to uniformly disperse in the photomask or the processed wafer. Therefore, there has been a demand for realizing a means for selecting a specific number of dimension measurement locations so that a large number of size measurement location candidates are uniformly distributed in the photomask or the processed wafer.
[0009]
Further, as described above, when the process of extracting an appropriate portion as a dimension measurement location of the LSI pattern is realized by the DRC function, when only the figure (rectangle) of the measurement location is output as an extraction result, However, there was a problem that the measurement direction and measurement dimensions could not be determined.
[0010]
Conventionally, the size of the LSI pattern used to measure the dimensions of the photomask or processed wafer is added to the design data. Therefore, the size of the design data and the size of the mask on the mask accompanying complicated graphic processing, etc. When processing that changes the dimensions is performed, it is necessary to take out the dimension values by taking the processing contents into consideration.
[0011]
However, in recent years, along with processing by OPC (0ptical Proximity Correction) processing and the like, there are many cases where dimensions on a photomask cannot be simply obtained from design data, and information for dimension measurement is created. The effort is getting bigger.
[0012]
Further, as an order of measuring the pattern dimensions on the processed wafer, conventionally, as shown in FIG. 18, for each of the measurement locations 1, 2, 3, 4 of the four LSI chip regions CHIP1 to CHIP4 adjacent to each other, As shown by the arrows in the figure, “a method of sorting using the X coordinate of the measurement location as the first key and the Y coordinate as the second key” or “the Y coordinate of the measurement location as the first key and the X coordinate as the second key” As a sort method.
[0013]
At this time, when the operator who performs the dimension measurement work performs the dimension measurement while visually comparing the drawing showing the measurement pattern with the pattern to be measured, the measurement pattern is different for each measurement, so that the measurement efficiency is poor. was there.
[0014]
[Problems to be solved by the invention]
As described above, when manually selecting the pattern dimension measurement location of the conventional photomask or processed wafer, there are problems such as long time and labor for selecting the measurement location and frequent operation errors. .
[0015]
In addition, when selecting a number of measurement locations using the DRC function when selecting pattern dimension measurement locations on a photomask or a processed wafer, a specific number of dimensions can be measured so that they are uniformly distributed in the photomask or the processed wafer. There has been a demand for realization of a means for selecting locations. At this time, when only the figure (rectangle) of the measurement location is extracted, there is a problem that the measurement direction and the measurement dimension cannot be determined depending on the aspect ratio of the rectangle. In addition, when processing that changes the dimensions on the design data and the dimensions on the mask due to complicated graphic processing, etc., it was necessary to take out the dimension value by taking into account the processing contents, There has been a problem that it takes time and effort to create information for measurement.
[0016]
Further, in determining the pattern dimension measurement order on the conventional post-processed wafer, there is a problem that the measurement efficiency is poor because the pattern to be measured is different for each measurement.
[0017]
The present invention has been made to solve the above-mentioned problems. When a pattern dimension measurement location on a photomask or a processed wafer is automatically selected using a CAD device, it is automatically selected at high speed and appropriately. An object of the present invention is to provide an LSI pattern dimension measurement location selection method.
[0018]
Further, according to the present invention, when automatically selecting a pattern dimension measurement location of a photomask or a processed wafer by using a CAD device, a specific number is arranged so that a large number of size measurement location candidates are uniformly distributed in the photomask. An object of the present invention is to provide an LSI pattern dimension measurement location selection method capable of selecting the dimension measurement location.
[0019]
Another object of the present invention is to create information used for measuring the dimensions of an LSI pattern on a photomask or post-processed wafer, and to design data on the mask with complicated graphic processing. An object of the present invention is to provide an LSI pattern dimension measurement information creation method capable of easily creating information used for mask dimension measurement even when the pattern size changes variously.
[0020]
Another object of the present invention is to reduce the burden on the operator who performs the dimension measurement work when determining the dimension measurement order of the LSI pattern on the processed wafer, thereby improving measurement efficiency and reducing measurement errors. An object of the present invention is to provide a method for determining the dimension measurement order of LSI patterns to be obtained.
[0022]
[Means for Solving the Problems]
Book The LSI pattern dimension measurement location selection method of the present invention uses a computer-aided design device to extract a pattern measurement location candidate for an LSI chip area pattern on a wafer processed using a photomask from LSI layout data. At the time of selecting a dimension measurement location from among them, at least means for obtaining the number of dimension measurement points to be selected and means for obtaining a rectangular area coordinate value defining the entire area of the photomask or the processed wafer are used. Based on the rectangular area coordinate value and the number of dimension measurement points assigned to the area, the area is divided into two equal parts so that the size in the x direction is equal, and appropriate for each area according to the number of dimension measurement location candidates existing in each area. A first step of allocating the number of dimension measurement points, and the rectangular area coordinate value and the number of dimension measurement points assigned to the area. And dividing the region into two equal parts so that the y-direction sizes are equal to each other, and assigning an appropriate number of dimension measurement points to each region according to the number of dimension measurement location candidates existing in each region; In the second step, when the number of dimension measurement points in a certain area is 1, an arbitrary dimension measurement place candidate in the area or a dimension measurement place candidate present closest to the center point of the area is set as a dimension measurement place. When the number of dimension measurement points in a certain area is 2 or more, the second step or the first step is applied to the area and the number of dimension measurement points assigned to the area.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0026]
<First Embodiment>
FIG. 1 is an overall view of a method of selecting a dimension measurement location of an LSI pattern of a photomask (or a processed wafer processed using the same) used for manufacturing a semiconductor wafer according to the first embodiment of the present invention. Processing is shown.
[0027]
When selecting a dimensional measurement location of a pattern of an LSI chip area on a wafer processed using a photomask from a LSI layout data using a CAD device, as shown in FIG. A dimension measurement location selection condition file 10 is obtained. Then, a DRC command description is created by a function 11 for creating a DRC command description for selecting a dimension measurement location of an LSI pattern from LSI layout data based on the dimension measurement location selection condition file 10, and a DRC command description file 12 is created. To store.
[0028]
Next, DRC is executed by the DRC function 14 based on the DRC command description inputted from the DRC command description file 12 and the LSI layout pattern data inputted from the LSI layout pattern data file 13, and the dimension of the LSI pattern outputted by this execution is executed. The measurement location candidate data is stored in the dimension measurement location candidate file 15.
[0029]
Next, a dimension measurement location is extracted and extracted by a number limiting function 16 that extracts a required number of dimension measurement locations based on data input from the dimension measurement location candidate file 15 and data obtained by the DRC function 14. The dimension measurement location data is stored in the dimension measurement location file 17.
[0030]
FIG. 2 shows an example of the dimension measurement location selection condition file 10 describing the dimension measurement location selection conditions in FIG.
[0031]
FIG. 3 shows a specific example of the DRC command description creation function 11 for dimension measurement location selection in FIG.
[0032]
This function is based on the conditions described in the dimension measurement location selection condition file 10 and the DRC command description template as input, and variable parameters among the descriptions in the template based on the conditions described in the dimension measurement location selection condition file 10. It is determined and output to the DRC command description file (12 in FIG. 1) as a file that can be input to the DRC function (14 in FIG. 1).
[0033]
4A to 4D are diagrams for explaining a process of selecting a dimension measurement location candidate from the layout pattern when the DRC function 14 in FIG. 1 is executed.
[0034]
That is, when the layout data corresponding to the layout pattern shown in FIG. 4A is input, the DRC function describes the DRC command description corresponding to condition 1 in the dimension measurement location selection condition file 10 shown in FIG.
According to A = (command description for extracting a portion from the width min-width to less than max-width from the layer), the pattern portion a having an appropriate width is selected as shown in FIG. .
[0035]
Next, a DRC command description corresponding to condition 2 in the dimension measurement location selection condition file 10 shown in FIG.
In accordance with B = (command description for extracting a portion from A to min-space but less than max-space), pattern portion b having an appropriate interval is selected as intermediate layer B as shown in FIG. .
[0036]
Next, a DRC command description corresponding to condition 3 in the dimension measurement location selection condition file 10 shown in FIG.
According to C = (command description for extracting a part from B with a length of min-length or more and less than max-length), an intermediate layer C is selected by selecting a pattern part c having an appropriate length as shown in FIG. As a result, it is output to a dimension measurement location candidate file (15 in FIG. 1).
[0037]
As described above, the number limiting function (16 in FIG. 1) extracts only the number required for the dimension measurement from the many dimension measurement position candidates extracted by the DRC function 14 and stored in the dimension measurement position candidate file 15. Output to the dimension measurement location file 17. At this time, the number is narrowed down for each condition such as pattern width / interval / length as shown in FIG. 4 (A), (B) or (C) from the LSI layout figure.
[0038]
That is, in the dimension measurement location selection method according to the first embodiment, the dimension measurement location of the pattern of the LSI chip area on the wafer processed using the photomask or the wafer is processed from the LSI layout data using the CAD device. A step of obtaining an LSI pattern dimension measurement location selection condition, and a step of creating a DRC command description for selecting an LSI pattern dimension measurement location from the LSI layout data based on the dimension measurement location selection condition; , A step of executing DRC by inputting the design rule check command description and the LSI pattern, and a number limiting step of extracting a required number of dimension measurement locations by inputting the dimension measurement location candidates of the LSI pattern output by the execution of the DRC It is characterized by comprising.
[0039]
According to the dimension measurement location selection method according to the first embodiment, the LSI layout pattern or the mask pattern that is the result of correcting the LSI layout pattern by OPC is adapted to the pattern width / interval and other conditions. By extracting a part to be performed using the DRC function, a dimension measurement location is selected, and the dimension measurement location of the LSI pattern can be automatically and appropriately selected.
[0040]
<Second Embodiment>
The second embodiment corresponds to a specific example of the number limiting function in the first embodiment.
[0041]
FIG. 5 shows functions, files, and the like used in the method for selecting a dimension measurement location of an LSI pattern on a photomask (or a processed wafer) according to the second embodiment of the present invention.
[0042]
6 to 8 are flowcharts showing the in-region dimension measurement location determination process in the dimension measurement location selection method of FIG. FIGS. 9A to 9E are diagrams for explaining the entire contents of the dimension measurement location selection processing of FIGS. 6 to 8.
[0043]
In order to perform the dimension measurement location selection process, as shown in FIG. 6, in addition to the processing target data, the number of dimension measurement points NUM to be selected, the area coordinates A0 indicating the photomask drawing area, and the initial value in the direction of area division D is required. Here, NUM and A0 are values given from the outside.
[0044]
In this example, it is assumed that NUM is given 5 shown in parentheses at the division 0 stage shown in FIG. 9A, and AO is the area A0 at the division 0 stage shown in FIG. 9A. It is assumed that the lower left coordinate value (X0, Y0) and the upper right coordinate value (X1, Y1) are given. D can be arbitrarily set to either “X” or “Y” as an initial value, but is set to “X” in this embodiment.
[0045]
By performing the in-region dimension measurement location determination process using these pieces of information, the dimension measurement location can be selected so as to be uniform within the photomask surface.
[0046]
7 and 8 are flowcharts showing the in-region dimension measurement location determination process in FIG.
[0047]
As shown in FIG. 7, when the process is started, first, it is inspected whether the in-region dimension measurement point NUM is 1. If NUM is 1, any one of the dimension measurement candidates in the region is selected as a dimension measurement location, and the process ends.
[0048]
If NUM is not 1, check whether NUM is equal to or greater than the number of dimension measurement location candidates in the area. When this condition is satisfied, all the dimension measurement candidates in the region are selected as dimension measurement locations, and the process ends. If this condition is not satisfied, the following processing is required.
[0049]
First, divide the given region into two in the D direction and let them be A1 and A2. In this case, since the initial value of D is “X”, the area A0 is divided into two left and right areas A1-1 and A1-2 as in the division 1 stage shown in FIG. 9B.
[0050]
Next, the number of dimension measurement points 5 assigned to the area A0 is allocated as NUMl and NUM2 to each divided area. Basically, both are set to 1/2 of NUM. However, if the number of dimension measurement points in area A1-1 is smaller than NUM1, NUMl is set as the number of dimension measurement points in area A1-1 and NUM2 is set to NUM- Set to NUMl.
[0051]
On the contrary, when the number of dimension measurement location candidates in the area A1-2 is smaller than NUM2, NUM2 is set as the number of size measurement location candidates A1-2 and NUM1 is set to NUM-NUM2.
[0052]
If neither of the above conditions is met, set both NUMl and NUM2 to 1/2 of NUM. However, if NUM is an odd number, the number of dimension measurement points for the area with the larger number of dimension measurement point candidates will increase. Distribute. In the division 1 stage shown in FIG. 9B, NUM1 is set to 3 and NUM2 is set to 2.
[0053]
Next, as shown in FIG. 8, the division direction D is changed to “Y” if the current value is “X”, and to “X” if it is “Y”, and after calculating the coordinates of the areas A1 and A2, The process ends by recursively executing the in-area dimension measurement location determination process in order for the areas A1, A2 and the number of dimension measurement points assigned to the area. 9 (c), (d), and (e) show the regions of the divisions 2, 3, and 4 in this case.
[0054]
That is, the dimension measurement location method according to the second embodiment uses a CAD apparatus to measure the size of a pattern in an LSI chip area on a photomask (or a wafer processed using the LSI) from LSI layout data. Means for obtaining at least the number of dimension measurement points to be selected and means for obtaining rectangular area coordinate values defining the entire area of the photomask or post-processed wafer when extracting candidates and selecting a dimension measurement location from them And bisect the region so that the size in the x direction is equal based on the rectangular region coordinate value and the number of dimension measurement points assigned to the region, and depending on the number of dimension measurement location candidates existing in each region, A first step of assigning an appropriate number of dimension measurement points to the area, and based on the rectangular area coordinate value and the number of dimension measurement points assigned to the area; A second step of dividing the area into two equal parts so that the sizes in the y direction are equal, and assigning an appropriate number of dimension measurement points to each area according to the number of dimension measurement location candidates existing in each area; When the number of points is 1, an arbitrary dimension measurement location candidate in the area or a dimension measurement location candidate present closest to the center point of the area is selected as the dimension measurement location. is there.
[0055]
In other words, only the number of measurement points specified in advance is uniformly distributed over the entire area of the photomask from the dimension measurement location candidates extracted for each condition according to the pattern width / interval and other conditions from the LSI layout figure. It is characterized by selecting.
[0056]
According to the dimension measurement location selection method according to the second embodiment, a specific number of dimension measurement locations are selected from a large number of size measurement location candidates so as to be uniformly distributed in the photomask surface or the processed wafer surface. be able to.
[0057]
<Third Embodiment>
The third embodiment is applied when a large number of dimension measurement location candidates are extracted by the DRC function in the first embodiment.
[0058]
FIGS. 10A to 10C show a method for generating dimension measurement information of an LSI pattern on a photomask (or a processed wafer) according to the third embodiment of the present invention.
[0059]
When the rectangle b shown in FIG. 10B is extracted as a dimension measurement location candidate by the DRC function for the layout pattern a shown in FIG. 10A, the rectangle b shown in FIG. A pattern of rectangles c extending on both sides is created, and these rectangles b and c are output as data of different layers. Thereby, the measurement information for determining the position (coordinate value) of a dimension measurement location, a measurement dimension, and a measurement direction can be provided.
[0060]
Similarly to the above, the measurement information of the pattern interval dimension measurement location can be provided by outputting the rectangles b and c in FIG.
[0061]
FIG. 12 shows graphic information output by the dimension measurement information generation method shown in FIGS. 10A to 10C and FIG.
[0062]
The measurement position e can be determined from the center point coordinates of the rectangle b in FIG. 12, and the measurement dimension and the measurement direction d can be determined from the sides that do not overlap the sides of the rectangle c among the four sides of the rectangle b.
[0063]
FIGS. 13A and 13B show specific examples for creating a pattern c to be added in the dimension measurement information generating method shown in FIGS. 10A to 10C and FIG.
[0064]
In FIGS. 13A and 13B, f is an intermediate pattern for creating the additional pattern c, and g is a thick width for creating the intermediate pattern from the rectangle b.
[0065]
When the measurement location b is extracted by the measurement location extraction DRC function for the layout pattern a in FIG. 13A, an intermediate pattern f in which b is thickened by a certain distance g is created, and the common part of the patterns a and f is created. By extracting, the additional pattern c in FIG. 13B can be created.
[0066]
That is, the dimension measurement information generation method according to the third embodiment uses a computer-aided design apparatus for measuring the dimension of an LSI pattern on a photomask used for manufacturing a semiconductor wafer or a wafer processed using the same. When creating the dimension measurement information at the time of the selection processing, when the rectangular figure data is extracted as the dimension measurement location candidate of the pattern width and pattern interval by the DRC function, another rectangular figure data is created, These two rectangles are output to different layers.
[0067]
According to the third embodiment, from the measurement location extracted by the DRC function, measurement information for determining the position (coordinate value), measurement size, and measurement direction of the dimension measurement location can be obtained only by outputting graphic data. It is possible to express and communicate.
[0068]
<Fourth Embodiment>
The fourth embodiment is applied when a dimension measurement location candidate designated by the designer is extracted by the DRC function in the first embodiment.
[0069]
FIG. 14 shows an LSI pattern dimension measurement information generation method on a photomask (or a processed wafer) according to Example 1 of the fourth embodiment of the present invention.
[0070]
A dimension measurement location / dimension extraction pattern 1 is added to the design data 2 before processing according to the designation of the designer. The dimension measurement location / dimension extraction pattern 1 is made larger in the length measurement direction of the measurement dimension 3 than the post-processing data 4 that can be changed by processing such as OPC.
[0071]
By calculating the center coordinates of the shared portion (AND portion) of the dimension measurement location / dimension extraction pattern 1 and the post-processing data 4, the coordinate information of the location where the dimension is measured can be obtained. If the length is extracted, the dimension value after processing can be obtained. At this time, as shown in FIG. 15, the direction of the measurement dimension 3 may be determined to be parallel to the side on the side where the post-processing data in FIG.
[0072]
That is, the dimension measurement information generation method according to Example 1 of the fourth embodiment is a computer-aided method for measuring the dimension of an LSI pattern on a photomask used for manufacturing a semiconductor wafer or a wafer processed using the photomask. When creating dimension measurement information when selecting using a design device, a figure indicating the dimension measurement location is added to the layout data of the LSI, and the measurement position, dimension value, and measurement direction are used using this figure. It is characterized by obtaining.
[0073]
According to Example 1 of the fourth embodiment, the coordinates, method, direction, and the like of a pattern whose dimensions are to be measured can be easily extracted even for a photomask in which graphic processing that is difficult to predict is performed on design data. It becomes possible to do.
[0074]
Here, by further adding information indicating the purpose and application of the measurement to the layout data of the LSI, it is possible to further facilitate the separation of the measurement information.
[0075]
FIG. 16 shows a method for generating dimension measurement information of an LSI pattern on a photomask (or a processed wafer) according to Example 2 of the fourth embodiment of the present invention.
[0076]
When it is necessary to perform measurement in both x and y directions on the design data 2 before processing one pattern, a dimension measurement location / dimension extraction pattern 1 is added to both directions of the design data 2 and each direction is added. Perform dimension extraction for.
[0077]
According to Example 2 of the fourth embodiment, dimension measurement information can be generated in both the x and y directions.
[0078]
<Fifth Embodiment>
FIG. 17 shows a dimension measurement order determination method for LSI patterns on a wafer according to the fifth embodiment of the present invention.
[0079]
As shown in FIG. 17, for each of the measurement locations 1, 2, 3, and 4 of, for example, four LSI chip regions CHIP1 to 4 adjacent to each other, as shown by the arrows in the drawing, The pattern dimensions are measured by sorting the patterns in the order of CHIP1 to CHIP4 (or the reverse order).
[0080]
At this time, when the operator who performs the dimension measurement work on the processed wafer performs dimension measurement while visually comparing the drawing showing the measurement pattern and the pattern to be measured, the portions to be the same pattern to be measured are continuously displayed. Therefore, it can be expected that measurement efficiency is improved and measurement errors are reduced.
[0081]
【The invention's effect】
As described above, according to the LSI pattern dimension measurement location selection method of the present invention, it is possible to select a dimension measurement location from a real pattern inside the chip area in a short time without mistakes and without mistakes. In addition, the dimension measurement location can be selected so as to be uniform within the photomask surface or the processed wafer surface from among a large number of dimension measurement location candidates.
[0082]
According to the LSI pattern dimension measurement information generation method of the present invention, the measurement information for determining the position (coordinate value), measurement dimension, and measurement direction of the dimension measurement part from the measurement part extracted by the DRC function It can be expressed and transmitted only by data output. In addition, for photomasks in which graphic processing that is difficult to predict is performed on design data, it is possible to easily extract the coordinates, method, and direction of a pattern whose dimensions are to be measured.
[0083]
According to the LSI pattern dimension measurement order determination method of the present invention, it becomes possible to continuously view the same measured pattern in a plurality of adjacent chip areas on the processed wafer, and the measurement efficiency is improved. It can be expected to improve and reduce measurement errors.
[Brief description of the drawings]
FIG. 1 is a view for explaining an overall process of an LSI pattern dimension measurement location selection method for a photomask (or a processed wafer) according to a first embodiment of the present invention;
FIG. 2 is a diagram showing an example of a dimension measurement location selection condition file describing dimension measurement location selection conditions in FIG. 1;
FIG. 3 is a diagram showing a specific example of a function for creating a DRC command description for dimension measurement location selection in FIG. 1;
4 is a diagram for explaining a process of selecting a dimension measurement location candidate from a layout pattern when the DRC function in FIG. 1 is executed. FIG.
FIG. 5 is a view showing functions, files, and the like used in a method for selecting a dimension measurement location of an LSI pattern on a photomask (or a processed wafer) according to a second embodiment of the present invention.
6 is a flowchart showing an in-region dimension measurement location determination process in FIG. 5;
7 is a flowchart following FIG. 6 as part of the in-region dimension measurement location determination process in FIG. 5;
8 is a flowchart following FIG. 7 as part of the in-region dimension measurement location determination process in FIG.
FIG. 9 is a view shown for explaining the entire contents of the dimension measurement location selection processing of FIGS. 6 to 8;
FIG. 10 provides measurement information for determining the position, measurement dimension, and measurement direction of a pattern width dimension measurement location in an LSI pattern dimension measurement information generation method on a photomask according to a third embodiment of the present invention; The figure shown in order to demonstrate the process to do.
FIG. 11 is a diagram for explaining processing for providing measurement information for determining a dimension measurement position of a pattern interval in a method for generating dimension measurement information of an LSI pattern on a photomask according to a third embodiment of the present invention; Figure.
12 is a view for explaining graphic information output by the dimension measurement information generation method shown in FIGS. 10 and 11. FIG.
13 is a diagram showing a specific example for creating a pattern to be added in the dimension measurement information generating method shown in FIGS. 10 and 11. FIG.
FIG. 14 is a view for explaining a method for generating dimension measurement information of an LSI pattern on a photomask according to Example 1 of the fourth embodiment of the present invention;
FIG. 15 is a diagram illustrating a process of extracting the length of the shared portion between the dimension measurement location / dimension extraction pattern 1 and the processed data 4 in the processing of FIG. 14 to obtain a processed dimension value; The figure shown in order to demonstrate a mode that the direction parallel to the edge | side where the data 4 exists is judged as the direction of the measurement dimension 3. FIG.
FIG. 16 is a view for explaining a method for generating dimension measurement information of an LSI pattern on a photomask according to Example 2 of the fourth embodiment of the present invention;
FIG. 17 is a view for explaining a method for determining the dimension measurement order of LSI patterns on a processed wafer according to the fifth embodiment of the present invention;
FIG. 18 is a view for explaining a conventional example of an order of measuring pattern dimensions on a processed wafer.
[Explanation of symbols]
10 ... Dimension measurement location selection condition file,
11 ... DRC command description creation function for dimension measurement location selection,
12 ... DRC command description file,
13: LSI layout pattern data file,
14 ... DRC function,
15 ... Dimension measurement location candidate file,
16 ... number-limited function,
17 ... Dimension measurement location file.

Claims (3)

コンピュータ支援設計装置を使用してLSIのレイアウトデータからフォトマスクあるいはそれを用いて加工されたウェハ上のLSIチップ領域のパターンの寸法測定箇所候補を抽出し、その中から寸法測定箇所を選定処理する際に、
少なくとも、選定すべき寸法測定点数を得る手段と前記フォトマスクあるいは加工後ウェハのチップ領域を規定する矩形領域座標値を得る手段を使用し、
前記矩形領域座標値とその領域に割り当てられた寸法測定点数に基づいてその領域をx方向サイズが等しくなるよう二等分し、各領域に存在する寸法測定箇所候補の個数によって各領域に適切な寸法測定点数を振り分ける第1のステップと、
前記矩形領域座標値とその領域に割り当てられた寸法測定点数に基づいてその領域をy方向サイズが等しくなるよう二等分し、各領域に存在する寸法測定箇所候補の個数によって各領域に適切な寸法測定点数を振り分ける第2のステップとを具備し、
前記第1のステップおよび第2のステップにおいて、ある領域の寸法測定点数が1である場合に、その領域内の任意の寸法測定箇所候補を寸法測定箇所として選定し、ある領域の寸法測定点数が2以上の場合にその領域およびその領域に割り振られた寸法測定点数に対して前記第2のステップあるいは第1のステップを適用することを特徴とするLSIパターンの寸法測定箇所選定方法。
Using a computer-aided design device, extract a dimensional measurement location candidate of a pattern of an LSI chip area on a wafer processed using a photomask or LSI from the layout data of the LSI, and select a dimensional measurement location therefrom When
Using at least means for obtaining the number of dimension measurement points to be selected and means for obtaining rectangular region coordinate values defining the chip region of the photomask or post-processing wafer;
Based on the rectangular area coordinate value and the number of dimension measurement points assigned to the area, the area is divided into two equal parts so that the size in the x direction is equal. A first step of distributing the number of dimension measurement points;
Based on the rectangular area coordinate value and the number of dimension measurement points assigned to the area, the area is divided into two equal parts so that the y-direction size is equal. A second step of distributing the number of dimension measurement points,
In the first step and the second step, when the number of dimension measurement points in a certain area is 1, an arbitrary dimension measurement point candidate in the area is selected as a dimension measurement point, and the number of dimension measurement points in a certain area is A method for selecting a dimension measurement location of an LSI pattern, wherein the second step or the first step is applied to the area and the number of dimension measurement points assigned to the area when the number is two or more.
前記任意の寸法測定箇所候補は、寸法測定点数が1である領域の中心点に最も近くに存在する寸法測定箇所候補であることを特徴とする請求項記載のLSIパターンの寸法測定箇所選定方法。Wherein any size measurement point candidate, dimension measuring point selection method of LSI patterns of claim 1, wherein the dimension measurement points is dimensioned measurement point candidate existing in the closest to the center point of the region is 1 . 前記第1のステップおよび第2のステップにおいて、前記矩形領域座標値内に存在する寸法測定箇所候補の個数がその領域に割り当てられた寸法測定点数以下である場合は、その矩形領域内に存在するすべての寸法測定箇所候補を寸法測定箇所として選定することを特徴とする請求項1または2記載のLSIパターンの寸法測定箇所選定方法。In the first step and the second step, when the number of dimension measurement point candidates existing in the rectangular area coordinate value is equal to or less than the number of dimension measurement points assigned to the area, the dimension area is present in the rectangular area. 3. The LSI pattern dimension measurement location selection method according to claim 1, wherein all dimension measurement location candidates are selected as dimension measurement locations.
JP2001289739A 2001-09-21 2001-09-21 LSI pattern dimension measurement location selection method Expired - Fee Related JP4160286B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001289739A JP4160286B2 (en) 2001-09-21 2001-09-21 LSI pattern dimension measurement location selection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001289739A JP4160286B2 (en) 2001-09-21 2001-09-21 LSI pattern dimension measurement location selection method

Publications (2)

Publication Number Publication Date
JP2003098651A JP2003098651A (en) 2003-04-04
JP4160286B2 true JP4160286B2 (en) 2008-10-01

Family

ID=19112187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001289739A Expired - Fee Related JP4160286B2 (en) 2001-09-21 2001-09-21 LSI pattern dimension measurement location selection method

Country Status (1)

Country Link
JP (1) JP4160286B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124179B1 (en) 2003-04-09 2012-03-27 가부시키가이샤 니콘 Exposure method and apparatus, and device manufacturing method
TWI609409B (en) 2003-10-28 2017-12-21 尼康股份有限公司 Optical illumination device, exposure device, exposure method and device manufacturing method
TW201809801A (en) 2003-11-20 2018-03-16 日商尼康股份有限公司 Optical illuminating apparatus, exposure device, exposure method, and device manufacturing method
TWI437618B (en) 2004-02-06 2014-05-11 尼康股份有限公司 Polarization changing device, optical illumination apparatus, light-exposure apparatus and light-exposure method
JP2006292873A (en) * 2005-04-07 2006-10-26 Dainippon Printing Co Ltd Script generation system and script generation method
EP2660853B1 (en) 2005-05-12 2017-07-05 Nikon Corporation Projection optical system, exposure apparatus and exposure method
US20080270970A1 (en) * 2007-04-27 2008-10-30 Nikon Corporation Method for processing pattern data and method for manufacturing electronic device
JP5267029B2 (en) 2007-10-12 2013-08-21 株式会社ニコン Illumination optical apparatus, exposure apparatus, and device manufacturing method
US8379187B2 (en) 2007-10-24 2013-02-19 Nikon Corporation Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method
US9116346B2 (en) 2007-11-06 2015-08-25 Nikon Corporation Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method

Also Published As

Publication number Publication date
JP2003098651A (en) 2003-04-04

Similar Documents

Publication Publication Date Title
US8219943B2 (en) Physical design system and method
US20100023914A1 (en) Use Of Graphs To Decompose Layout Design Data
US8234599B2 (en) Use of graphs to decompose layout design data
TWI470463B (en) Floorplanning method for an analog integrated circuit layout
US20120047479A1 (en) Incremental Layout Analysis
JP4160286B2 (en) LSI pattern dimension measurement location selection method
JP2011197520A (en) Method for manufacturing photomask
JP2000089448A (en) Exposure pattern display / inspection / correction method
US20120072875A1 (en) Composition Based Double-Patterning Mask Planning
US10311197B2 (en) Preserving hierarchy and coloring uniformity in multi-patterning layout design
US6920620B2 (en) Method and system for creating test component layouts
JP2006058413A (en) Method for forming mask
JP2009210707A (en) Photomask, method for designing the same and design program
JP2006344176A (en) Macro arrangement design device with consideration given to density, program, and design method
JP2004303834A (en) Exposure data generation method and exposure data generation program
US11275884B2 (en) Systems and methods for photolithographic design
US20100278375A1 (en) System and method for determining a position for an addendum mesh node
JP2008198121A (en) Analyzing method
JP2003132113A (en) Area calculator for photomask data display device and photomask data display device
JP4544631B2 (en) Transistor model generation apparatus and transistor model generation method
US20060015837A1 (en) System and method for designing and manufacturing LSI
JP2001159809A (en) Mask pattern designing device, mask pattern designing method and computer-readable recording medium storing mask pattern design program
JP2001042502A (en) Data processing method and apparatus, reticle mask, recording medium
JP3684756B2 (en) Method and apparatus for measuring line width of exposure mask
JP2005260019A (en) Clearance distance measuring method and equipment thereof in design equipment of printed circuit board, program, and recording medium readable with computer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080717

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees