JP4151016B2 - Isolated switching DC / DC converter - Google Patents
Isolated switching DC / DC converter Download PDFInfo
- Publication number
- JP4151016B2 JP4151016B2 JP2004027088A JP2004027088A JP4151016B2 JP 4151016 B2 JP4151016 B2 JP 4151016B2 JP 2004027088 A JP2004027088 A JP 2004027088A JP 2004027088 A JP2004027088 A JP 2004027088A JP 4151016 B2 JP4151016 B2 JP 4151016B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- transformer
- primary
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000004804 winding Methods 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 238000009499 grossing Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000005347 demagnetization Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 27
- 239000007787 solid Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明はスイッチング電源装置に係り、特に絶縁型スイッチングDC/DCコンバータの高効率化及び小型化を実現する技術に関する。 The present invention relates to a switching power supply device, and more particularly to a technique for realizing high efficiency and miniaturization of an insulating switching DC / DC converter.
従来、部分共振回路を採用してゼロボルトスイッチングを実現したスイッチング電源回路が提案されている(非特許文献1,非特許文献2参照)。図16に従来の回路構成例を示す。図16中、Vi は入力電圧源であり、C1 はクランプコンデンサ、Q1'はスイッチ素子(例えばMOSFET)である。Lr1はリーケージインダクタンスであり、共振動作用のインダクタンスとして機能する。Tr1はフォワードトランス(1次コイルの巻数N,2次コイルの巻数n,ただしN,nは自然数)、Tr2はフライバックトランス(1次コイルの巻数N,2次コイルの巻数n)である。Q1 はスイッチ素子(例えばMOSFET)、Q2 とQ2'は同期整流素子として機能するスイッチ素子(例えばMOSFET)、Co は出力平滑コンデンサ、Vo は出力直流電圧を示している。同期整流用のスイッチ素子Q2 ,Q2'はそれぞれトランスTr2、Tr1の2次コイルから得られる電圧によってゲート端子が駆動されるようになっている。
Conventionally, a switching power supply circuit that employs a partial resonance circuit to realize zero volt switching has been proposed (see Non-Patent
なお、図16の変形例として、図17のようにクランプコンデンサC1 とスイッチ素子Q1'との直列回路をスイッチ素子Q1 の端子間に接続する構成もあり得る。 As a modification of FIG. 16, a configuration in which a series circuit of a clamp capacitor C1 and a switch element Q1 ′ is connected between the terminals of the switch element Q1 as shown in FIG.
次に、図16に示した従来の回路の動作を説明する。図18は図16に示した回路の各部の動作波形である。図18においてVGS(Q1)とVGS(Q1') はそれぞれスイッチ素子Q1 とQ1'のゲート電圧である。これら二つのスイッチ素子Q1 ,Q1'は両者がオフ状態となるデッドタイムの期間を除いて一方がオンの期間に他方はオフするように、不図示の制御回路によって交互にオン/オフ制御される。動作周期Tに対するスイッチ素子Q1 のオン期間DT の比率(オンデューティ比D)を変化させることで出力直流電圧Vo を制御できる。すなわち、出力直流電圧Vo は次式の関係を満たす。 Next, the operation of the conventional circuit shown in FIG. 16 will be described. FIG. 18 is an operation waveform of each part of the circuit shown in FIG. In FIG. 18, VGS (Q1) and VGS (Q1 ') are the gate voltages of the switching elements Q1 and Q1', respectively. These two switch elements Q1 and Q1 'are alternately turned on / off by a control circuit (not shown) so that one of the two switch elements Q1 and Q1' is turned off while the other is turned on except for a dead time period in which both are turned off. . The output DC voltage Vo can be controlled by changing the ratio (ON duty ratio D) of the ON period DT of the switch element Q1 to the operating period T. That is, the output DC voltage Vo satisfies the relationship of the following equation.
[数1]
Vo =(n/N)×D×Vi
図18のVDS(Q1)とVDS(Q1') は、それぞれスイッチ素子Q1 , Q1'のドレイン・ソース間電圧の波形である。ID(Q1) はスイッチ素子Q1 とボディーダイオードD1 と出力接合容量C11とを流れる電流の和である。ID(Q1')はスイッチ素子Q1'とボディーダイオードD1'と出力接合容量C12とを流れる電流の和である。ILr1 はトランスTr1の1次電流である。ILm1 とILm2 はそれぞれトランスTr1,Tr2の励磁電流である。
[Equation 1]
Vo = (n / N) x D x Vi
VDS (Q1) and VDS (Q1 ′) in FIG. 18 are waveforms of drain-source voltages of the switch elements Q1 and Q1 ′, respectively. ID (Q1) is a sum of currents flowing through the switching element Q1, the body diode D1, and the output junction capacitor C11. ID (Q1 ′) is the sum of currents flowing through the switching element Q1 ′, the body diode D1 ′, and the output junction capacitor C12. ILr1 is the primary current of the transformer Tr1. ILm1 and ILm2 are exciting currents of the transformers Tr1 and Tr2, respectively.
このDC/DCコンバータ回路は、モード1〜8の8つの動作状態に分けることができる。図19乃至図26にモード別の等価回路を示す。各モードに対応する等価回路を参照しながらその動作を概説する。 This DC / DC converter circuit can be divided into eight operating states of modes 1-8. 19 to 26 show equivalent circuits according to modes. The operation will be outlined with reference to an equivalent circuit corresponding to each mode.
〔モード1;t0 ≦t≦t1 〕
モード1の期間は、図19に示したように、スイッチ素子Q1 とQ2 がオンしており、トランスTr1を介して出力側にエネルギーが伝送される。このときトランスTr2の電流は阻止されるのでトランスTr2はエネルギーを蓄えるチョークコイルとして動作する。なお、図19中Lm1, Lm2はそれぞれトランスTr1, Tr2の励磁インダクタンスを示し、RL は負荷抵抗を示す。
[
In the
〔モード2;t1 ≦t≦t2 〕
この期間は、t=t1 にてスイッチ素子Q1 がオフすると、電流はリーケージインダクタンスLr1を流れ続けることにより、スイッチ素子Q1 の出力接合容量C11の電圧は入力電圧Vi に等しくなるまで充電される(図20参照)。また、スイッチ素子Q1'の出力接合容量C12の電圧はクランプコンデンサC1 の電圧Vc1と等しくなるまで放電される。
[Mode 2; t1 ≤ t ≤ t2]
During this period, when the switch element Q1 is turned off at t = t1, the current continues to flow through the leakage inductance Lr1, so that the voltage of the output junction capacitor C11 of the switch element Q1 is charged until it becomes equal to the input voltage Vi (FIG. 20). Further, the voltage of the output junction capacitance C12 of the switch element Q1 ′ is discharged until it becomes equal to the voltage Vc1 of the clamp capacitor C1.
〔モード3;t2 ≦t≦t3 〕
t=t2 にて、出力接合容量C12とクランプコンデンサC1 の電圧が等しくなると、2次側同期整流用のスイッチ素子Q2 ,Q2'のボディーダイオードD2 ,D2'がともにオンとなり、トランス2次側は短絡状態となる(図21参照)。また、リーケージインダクタンスLr1のみがインダクタンスとなり、共振動作を行う。
[Mode 3; t2 ≤ t ≤ t3]
When the voltages of the output junction capacitance C12 and the clamp capacitor C1 become equal at t = t2, the body diodes D2 and D2 'of the secondary side synchronous rectification switch elements Q2 and Q2' are both turned on, and the transformer secondary side It will be in a short circuit state (refer to Drawing 21). In addition, only the leakage inductance Lr1 becomes an inductance and performs a resonance operation.
〔モード4;t3 ≦t≦t4 〕
モード4の期間は、t=t3 にて図22のようにスイッチ素子Q1'のボディーダイオードD1'が順バイアスされ、ボディーダイオードD2 ,D2'はともにオンのまま、ボディーダイオードD2 を流れる電流ID2は減少し、ボディーダイオードD2'を流れる電流ID2' は増加し、やがてt=t4 にて電流ID2が零になる。
[
During the period of
〔モード5;t4 ≦t≦t5 〕
モード5の期間は、図23のようにスイッチ素子Q1'とQ2'がオンしている期間であり、トランスTr2の励磁インダクタンスLm2に蓄えられたエネルギーが2次側に伝送される。この間、スイッチ素子Q1'に流れる電流の向きは負(図23の点線矢印)から正(図23の実線矢印)に変化する。
[
The period of
〔モード6;t5 ≦t≦t6 〕
モード6の期間は、t=t5 にてスイッチ素子Q1'がオフされると、電流はリーケージリアクタンスLr1を流れ続けることにより、出力接合容量C11は入力電圧Vi まで放電し、出力接合容量C12はクランプコンデンサC1 の電圧Vc1まで充電される(図24参照)。
[Mode 6; t5 ≤ t ≤ t6]
During the period of mode 6, when the switch element Q1 'is turned off at t = t5, the current continues to flow through the leakage reactance Lr1, whereby the output junction capacitor C11 is discharged to the input voltage Vi, and the output junction capacitor C12 is clamped. The capacitor C1 is charged up to the voltage Vc1 (see FIG. 24).
〔モード7;t6 ≦t≦t7 〕
t=t6 にて出力接合容量C12の電圧Vc12 がクランプコンデンサC1 の電圧Vc1と等しくなると(Vc12 =Vc1)、ボディーダイオードD2,D2'がともにオンし、トランス2次側は短絡状態となる(図25参照)。このため、リーケージインダクタンスLr1のみがインダクタンスとして働き、共振動作を行う。
[Mode 7; t6≤t≤t7]
When the voltage Vc12 of the output junction capacitor C12 becomes equal to the voltage Vc1 of the clamp capacitor C1 at t = t6 (Vc12 = Vc1), the body diodes D2 and D2 'are both turned on, and the transformer secondary side is short-circuited (see FIG. 25). For this reason, only the leakage inductance Lr1 functions as an inductance and performs a resonance operation.
〔モード8;t7 ≦t≦t8 〕
t=t7 にてスイッチ素子Q1 のボディーダイオードD1 が順バイアスされ、オンとなる(図26参照)。ボディーダイオードD2 ,D2'はともにオンのまま、電流ID2' は減少し、電流ID2は増加する。t=t8 にて電流ID2' が零になると、モード1に移行する。このモード8の期間においてスイッチ素子Q1 の電流の向きは負(図26の点線矢印)から正(図26の実線矢印)に変化する。
At t = t7, the body diode D1 of the switch element Q1 is forward biased and turned on (see FIG. 26). Both body diodes D2 and D2 'remain on, current ID2' decreases, and current ID2 increases. When the current ID2 'becomes zero at t = t8, the
しかしながら、上記従来の回路構成は、いわゆるダブルトランス方式と呼ばれるもので、出力リプル電圧は小さくなるが、磁気部品のコアのトータル直流偏磁量が非常に大きくなり、コアの体積が大幅に大きく、またコア損失も大幅に大きくなり、かつ装置全体の効率が悪い。更に上記従来の回路構成は、部品点数が多いという欠点もある。 However, the above-described conventional circuit configuration is a so-called double transformer system, and the output ripple voltage is small, but the total DC bias of the magnetic component core is very large, and the core volume is significantly large. Also, the core loss is greatly increased, and the efficiency of the entire apparatus is poor. Further, the conventional circuit configuration has a drawback that the number of parts is large.
本発明はこのような事情に鑑みてなされたもので、磁気部品のコア体積の低減及びコア損失の低減並びに装置全体の効率向上を図り、かつ回路の構成を工夫することにより、部品点数の削減を達成し得るスイッチングDC/DCコンバータを提供することを目的とする。 The present invention has been made in view of such circumstances, and the number of parts can be reduced by reducing the core volume and core loss of magnetic parts, improving the efficiency of the entire apparatus, and devising the circuit configuration. It is an object to provide a switching DC / DC converter that can achieve the above.
前記目的を達成するために本発明は、絶縁トランスの1次側に直流電圧源が接続されるとともに、該1次側に接続された第1のスイッチ素子及び第2のスイッチ素子を両者が同時にオン状態とならないように交互にオン/オフさせることにより電圧変換を行い、前記絶縁トランスの2次側整流回路を介して直流電圧の出力を得る絶縁型スイッチングDC/DCコンバータにおいて、入力チョークコイルと、前記絶縁トランスの1次コイルと、前記絶縁トランスの2次コイルと、出力チョークコイルと、が共通のコアに巻回され、かつ、これら各コイルの巻線により発生する直流磁束が互いに打ち消し合う方向に構成されており、前記絶縁トランスの1次側には、前記1次コイルと直列に接続された前記第1のスイッチ素子と、前記1次コイルの端子間に接続された前記入力チョークコイルと、前記1次コイルの端子間に接続されたクランプコンデンサと前記第2のスイッチ素子との直列回路と、を含む1次側回路が形成され、前記絶縁トランスの2次側には、前記2次コイルに接続された第1の整流用素子及び第2の整流用素子と、前記第1及び第2の整流用素子に接続された前記出力チョークコイルと、前記出力チョークコイルに接続された出力平滑コンデンサと、を含む2次側回路が形成されていることを特徴とする。 In order to achieve the above object, according to the present invention, a DC voltage source is connected to the primary side of an isolation transformer, and both the first switch element and the second switch element connected to the primary side are simultaneously connected. In an isolated switching DC / DC converter that performs voltage conversion by alternately turning on and off so as not to be in an on state, and obtains a DC voltage output via the secondary side rectifier circuit of the insulation transformer, The primary coil of the insulating transformer, the secondary coil of the insulating transformer, and the output choke coil are wound around a common core, and the DC magnetic flux generated by the windings of these coils cancels each other out. The first switching element connected in series with the primary coil and the primary coil are arranged on the primary side of the insulating transformer. A primary side circuit including the input choke coil connected between the terminals, a series circuit of a clamp capacitor connected between the terminals of the primary coil and the second switch element is formed; On the secondary side of the transformer, a first rectifying element and a second rectifying element connected to the secondary coil, and the output choke coil connected to the first and second rectifying elements, And a secondary side circuit including an output smoothing capacitor connected to the output choke coil.
本発明によれば、絶縁トランスを用いるDC/DCコンバータにおいて、入力チョークコイル及び出力チョークコイルを該絶縁トランスと一体化し、同一のコア(磁心)にトランスの1次コイル、2次コイル及び入・出力チョークコイルを巻回し、かつ、それぞれのコイルが作る直流磁束を打ち消す方向に巻数と巻き方向を設計することで、コアの直流偏磁量を非常に小さくしている。これにより、従来と比較してコアの体積を大幅に小型化でき、かつコア損失を低減できるため、高効率の装置を実現できる。また、回路構成上、単一のトランスで実現できるため、従来のダブルトランス方式と比較して部品点数の削減を達成できる。 According to the present invention, in a DC / DC converter using an insulating transformer, an input choke coil and an output choke coil are integrated with the insulating transformer, and the primary coil, secondary coil, and input / output coils of the transformer are integrated into the same core (magnetic core). By winding the output choke coil and designing the number of turns and the direction of winding in a direction that cancels the DC magnetic flux generated by each coil, the amount of DC bias in the core is made extremely small. As a result, the volume of the core can be significantly reduced as compared with the conventional case, and the core loss can be reduced, so that a highly efficient device can be realized. Further, since the circuit configuration can be realized with a single transformer, the number of parts can be reduced as compared with the conventional double transformer system.
本発明の他の態様として、前記1次側回路におけるクランプコンデンサと第2のスイッチ素子との直列回路の接続場所を変更し、前記第1のスイッチ素子の端子間にクランプコンデンサと第2のスイッチ素子との直列回路を接続した構成の1次側回路とする態様もある。 As another aspect of the present invention, the connection location of the series circuit of the clamp capacitor and the second switch element in the primary circuit is changed, and the clamp capacitor and the second switch are connected between the terminals of the first switch element. There is also an aspect in which a primary circuit having a configuration in which a series circuit with an element is connected is used.
また、上記した本発明の回路構成において、前記絶縁トランスの直流偏磁防止のために、前記絶縁トランスの1次コイル(トランス1次巻線)と直列にコンデンサを挿入する構成も好ましい。 Further, in the circuit configuration of the present invention described above, a configuration in which a capacitor is inserted in series with the primary coil (transformer primary winding) of the insulation transformer is also preferable in order to prevent DC demagnetization of the insulation transformer.
本発明の更に他の態様は、前記入力チョークコイル(1次チョーク巻線)と前記絶縁トランスの1次コイル(トランス1次巻線)との区別を予めつけるために、前記絶縁トランスの2次コイル(トランス2次巻線)との結合度に予め差を設けることにより、前記結合度が高い方が前記絶縁トランスの1次コイル、前記結合度が低い方が前記入力チョークコイルとなることを特徴とする。 In another aspect of the present invention, in order to preliminarily distinguish between the input choke coil (primary choke winding) and the primary coil of the insulation transformer (transformer primary winding), the secondary of the insulation transformer By providing a difference in the degree of coupling with the coil (transformer secondary winding) in advance, the higher degree of coupling becomes the primary coil of the insulating transformer, and the lower degree of coupling becomes the input choke coil. Features.
本発明によれば、入力チョークコイル及び出力チョークコイルを絶縁トランスと一体化し、同一のコアにトランスの1次コイル、2次コイル及び入・出力チョークコイルを巻回し、かつ、それぞれのコイルが作る直流磁束を打ち消す方向にしてコアの直流偏磁量を非常に小さくしたので、従来と比較してコアの体積を大幅に小型化できるとともに、コア損失の低減を図ることができ、装置の高効率化を達成できる。また、回路構成上、単一のトランスで実現できるため、従来のダブルトランス方式と比較して部品点数が少ないという利点がある。 According to the present invention, the input choke coil and the output choke coil are integrated with the insulating transformer, and the primary coil, the secondary coil, and the input / output choke coil of the transformer are wound around the same core, and each coil is made. Since the amount of DC bias in the core has been made extremely small in the direction that cancels the DC magnetic flux, the core volume can be significantly reduced compared to the previous model, and the core loss can be reduced, resulting in high efficiency of the device. Can be achieved. In addition, since it can be realized by a single transformer in terms of circuit configuration, there is an advantage that the number of parts is small as compared with the conventional double transformer system.
以下添付図面に従って本発明の好ましい実施の形態について詳説する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は本発明の実施形態に係るDC/DCコンバータ(昇圧アクティブクランプフォワード・コンバータ)の回路図である。図1において、Vi は入力電圧源であり、C1 はクランプコンデンサ、Q1'はFET を用いたスイッチ素子、Lr1はリーケージインダクタンス、L1 は入力チョークコイル(巻数N,Nは自然数)、Lr2はリーケージインダクタンス、Tr は絶縁トランス(1次コイルの巻数N,2次コイルの巻数n, nは自然数) 、Q1 はFET を用いたスイッチ素子、Q2 とQ2'は同期整流素子として機能するスイッチ素子、Lr3はリーケージインダクタンス或いは外部挿入インダクタンスとリーケージインダクタンスとの和、L3 は出力チョークコイル(巻数n)、Co は出力平滑コンデンサ、Vo は出力直流電圧を示している。なお、本例ではスイッチ素子Q1,Q1', Q2,Q2'としてMOSFETを用いているが、本発明の実施に際しては他の半導体素子を使用してもよい。 FIG. 1 is a circuit diagram of a DC / DC converter (step-up active clamp forward converter) according to an embodiment of the present invention. In FIG. 1, Vi is an input voltage source, C1 is a clamp capacitor, Q1 'is a switching element using an FET, Lr1 is a leakage inductance, L1 is an input choke coil (number of turns N, N is a natural number), and Lr2 is a leakage inductance. , Tr is an insulating transformer (the number of turns of the primary coil is N, the number of turns of the secondary coil is n, n is a natural number), Q1 is a switching element using an FET, Q2 and Q2 'are switching elements that function as synchronous rectifying elements, and Lr3 is The leakage inductance or the sum of the external insertion inductance and the leakage inductance, L3 is an output choke coil (number of turns n), Co is an output smoothing capacitor, and Vo is an output DC voltage. In this example, MOSFETs are used as the switching elements Q1, Q1 ', Q2, Q2', but other semiconductor elements may be used in the practice of the present invention.
入・出力チョークコイルL1 , L3 はトランスTr と一体化されており、共通のコア(例えば、EI形コア)に入・出力チョークコイルL1 , L3 とトランスTr の1次コイル、2次コイルが巻かれ、それぞれのコイルの巻線が作る直流磁束を打ち消し合う方向に構成されている。 The input / output choke coils L1 and L3 are integrated with the transformer Tr, and the primary and secondary coils of the input / output choke coils L1 and L3 and the transformer Tr are wound around a common core (for example, EI type core). In other words, the DC magnetic fluxes generated by the windings of the respective coils are configured to cancel each other.
入力チョークコイルL1 とトランスTr の1次コイルとの区別を予めつけるために、トランスTr の2次コイルとの結合度に予め差をつけて設計され、トランスTr の2次コイルとの結合度が高い方がトランスTr の1次コイル、トランスTr の2次コイルとの結合度が低い方が入力チョークコイルL1 となっている。トランス・チョークコイル巻線の一例として図2の構成がある。 In order to distinguish the input choke coil L1 from the primary coil of the transformer Tr in advance, the degree of coupling between the transformer Tr and the secondary coil is designed so that the degree of coupling between the transformer Tr and the secondary coil is different. The higher one is the input choke coil L1 with the lower degree of coupling with the primary coil of the transformer Tr and the lower degree of coupling with the secondary coil of the transformer Tr. An example of the transformer / choke coil winding is the configuration shown in FIG.
図2にEI形コアを使用した例を示す。同図に示すようにEI形コア20は、E形コア21とI形コア22とが組み合わされた構造を有している。E形コア21の3本の磁脚21A、21B、21CとI形コア22との接続面にはギャップ23が設けられている。
FIG. 2 shows an example using an EI type core. As shown in the figure, the
E形コア21の一方の外磁脚21Aには、図2のように入力チョークコイルL1 、トランスTr の1次コイルNp (巻数N)及び2次コイルNs (巻数n)が巻装され、中央磁脚21Bには巻数nの出力チョークコイルL3 が巻装されている。図2上で右側の外磁脚21Cは漏れ磁束が流入する磁気漏洩足である。
One outer
外磁脚21A及び中央磁脚21Bに巻かれた各コイルの巻線の方向は図中のドット(・)で表したように、それぞれの巻線に電流が流れた際に各コイルで発生する起磁力が打ち消し合う方向になっている。このように、複数の巻線を組み合わせて直流磁束を相殺する方向に構成することで、コアの直流偏磁量を非常に小さくすることができる。理想的には、コア内部に発生する直流磁束を零とすることも可能であり、磁気漏洩足21CのないUIコアで、ギャップ23のないコアを用いることも可能である。しかし、実際には、わずかな交流電圧のアンバランスのために、磁気漏洩足を使う。
The direction of winding of each coil wound around the outer
こうして、コア全体の体積を大幅に小型化することが可能となり、コア損失の低減及び装置全体の効率向上を達成できる。なお、本発明の実施に際してコアの形状はEI形コアに限定されず、EE形コアその他の他の形状から成るコアを用いることが可能である。 Thus, the volume of the entire core can be significantly reduced, and the core loss can be reduced and the efficiency of the entire apparatus can be improved. In the implementation of the present invention, the shape of the core is not limited to the EI type core, and it is possible to use a core having another shape such as an EE type core.
次に、図1に示した回路の動作を説明する。 Next, the operation of the circuit shown in FIG. 1 will be described.
図3は図1に示した回路の各部の動作波形である。なお、図3においてモード1とモード5以外の期間は実際よりも長く表している。
FIG. 3 is an operation waveform of each part of the circuit shown in FIG. In FIG. 3, periods other than
図3においてVGS(Q1)とVGS(Q1') はそれぞれスイッチ素子Q1 とQ1'のゲート電圧である。これら二つのスイッチ素子Q1 ,Q1'はデッドタイムTd1, Td2の期間を除いて一方がオンの期間に他方はオフするように、不図示の制御回路によって交互にオン/オフ制御される。動作周期Tに対するスイッチ素子Q1 のオン期間DT の比率(オンデューティ比D)を変化させることで出力直流電圧Vo を制御できる。出力直流電圧Vo は次式の関係を満たす。 In FIG. 3, VGS (Q1) and VGS (Q1 ') are the gate voltages of the switch elements Q1 and Q1', respectively. These two switching elements Q1 and Q1 'are alternately turned on / off by a control circuit (not shown) so that one of the two switching elements Q1 and Q1' is turned off while the other is turned on except for the periods of the dead times Td1 and Td2. The output DC voltage Vo can be controlled by changing the ratio (ON duty ratio D) of the ON period DT of the switch element Q1 to the operating period T. The output DC voltage Vo satisfies the relationship of the following equation.
[数2]
Vo =(n/N)×D×Vi
図3のVDS(Q1)は、スイッチ素子Q1 のドレイン・ソース間電圧の波形である。ID(Q1) はスイッチ素子Q1 とボディーダイオードD1 と出力接合容量C11とを流れる電流の和である。ID(Q1')はスイッチ素子Q1'とボディーダイオードD1'と出力接合容量C12とを流れる電流の和である。またID(Q2) は、スイッチ素子Q2 とボディーダイオードD2 とを流れる電流の和である。ID(Q2')はスイッチ素子Q2'とボディーダイオードD2'とを流れる電流の和である。
[Equation 2]
Vo = (n / N) x D x Vi
VDS (Q1) in FIG. 3 is a waveform of the drain-source voltage of the switch element Q1. ID (Q1) is a sum of currents flowing through the switching element Q1, the body diode D1, and the output junction capacitor C11. ID (Q1 ′) is the sum of currents flowing through the switching element Q1 ′, the body diode D1 ′, and the output junction capacitor C12. ID (Q2) is a sum of currents flowing through the switching element Q2 and the body diode D2. ID (Q2 ′) is the sum of currents flowing through the switching element Q2 ′ and the body diode D2 ′.
本例のDC/DCコンバータ回路は、モード1〜8の8つの動作状態に分けることができる。図4乃至図11はモード1からモード8の各モードの等価回路である。各モードに対応する等価回路を参照しながらその動作を概説する。
The DC / DC converter circuit of this example can be divided into eight operating states of modes 1-8. 4 to 11 are equivalent circuits of the
〔1〕モード1;t0 ≦t≦t1
モード1の期間は、図4に示したように、スイッチ素子Q1 とQ2 がオンし、出力チョークコイルL3 を介して出力側にエネルギーが伝送される。このとき、トランスTr の電流は阻止されるので、励磁電流のみ流れる。なお、図4中Lm はトランスTr の励磁インダクタンスを示し、RL は負荷抵抗を示す。
[1]
In the
〔2〕モード2;t1 ≦t≦t2
t=t1 にてスイッチ素子Q1 がオフすると、図5に示すように、電流はリーケージインダクタンスLr1,Lr2を流れ続けることにより、スイッチ素子Q1 の出力接合容量C11の充電と、スイッチ素子Q1'の出力接合容量C12の放電がなされる。出力接合容量C11の電圧は入力電圧Vi まで充電され、出力接合容量C12の電圧はクランプコンデンサC1 の電圧と等しくなるまで放電される。
[2] Mode 2; t1 ≤ t ≤ t2
When the switch element Q1 is turned off at t = t1, as shown in FIG. 5, the current continues to flow through the leakage inductances Lr1 and Lr2, thereby charging the output junction capacitor C11 of the switch element Q1 and the output of the switch element Q1 '. The junction capacitance C12 is discharged. The voltage of the output junction capacitor C11 is charged to the input voltage Vi, and the voltage of the output junction capacitor C12 is discharged until it becomes equal to the voltage of the clamp capacitor C1.
〔3〕モード3;t2 ≦t≦t3
t=t2 にて、出力接合容量C12とクランプコンデンサC1 の電圧が等しくなると、ボディーダイオードD2 ,D2'がともにオンとなり、トランスTr の2次側は短絡状態となる(図6参照)。また、この期間、リーケージインダクタンスLr1,Lr2のみがインダクタンスとなり、共振動作を行う。
[3] Mode 3; t2 ≤ t ≤ t3
When the voltages of the output junction capacitance C12 and the clamp capacitor C1 become equal at t = t2, both the body diodes D2 and D2 'are turned on, and the secondary side of the transformer Tr is short-circuited (see FIG. 6). Also, during this period, only the leakage inductances Lr1 and Lr2 become inductances and perform a resonance operation.
〔4〕モード4;t3 ≦t≦t4
モード4の期間は、t=t3 にて図7のようにスイッチ素子Q1'のボディーダイオードD1'が順バイアスされ、ボディーダイオードD2 ,D2'はともにオンのまま、電流ID2は減少し、電流ID2' は増加し、電流ID2が零になるまでの期間である。
[4]
During the period of
〔5〕モード5;t4 ≦t≦t5
モード5の期間は、t=t4 にて図8のように、ボディーダイオードD2 がオフしてからt=t5にてスイッチ素子Q1'がオフするまでの期間である。このモード5では、スイッチ素子Q1', Q2'がともにオンしており、スイッチ素子Q1'の電流の向きは負(図8の点線矢印)から正(図8の実線矢印)に変化する。また、t=t4にてトランスTr の巻線は短絡状態から解放され、巻線電圧が発生する。
[5]
The period of
〔6〕モード6;t5 ≦t≦t6
t=t5 にて、スイッチ素子Q1'がオフされると、図9に示すように、電流はリーケージインダクタンスLr1, Lr2を流れ続けることにより、負荷電流への供給がなされるとともに、出力接合容量C11は入力電圧Vi まで放電し、出力接合容量C12はクランプコンデンサC1 の電圧Vc1まで充電される。
[6] Mode 6; t5 ≤ t ≤ t6
When the switch element Q1 'is turned off at t = t5, as shown in FIG. 9, the current continues to flow through the leakage inductances Lr1 and Lr2, thereby supplying the load current and the output junction capacitance C11. Is discharged to the input voltage Vi, and the output junction capacitance C12 is charged to the voltage Vc1 of the clamp capacitor C1.
〔7〕モード7;t6 ≦t≦t7
t=t6 にて出力接合容量C12の電圧Vc12 がVc1と等しくなると(Vc12 =Vc1)、図10のように、ボディーダイオードD2 ,D2'がともにオンし、トランスTr の2次側は短絡状態となる。このため、リーケージインダクタンスLr1, Lr2のみがインダクタンスとして働き、共振動作を行う。
[7] Mode 7; t6 ≤ t ≤ t7
When the voltage Vc12 of the output junction capacitor C12 becomes equal to Vc1 at t = t6 (Vc12 = Vc1), both the body diodes D2 and D2 'are turned on as shown in FIG. 10, and the secondary side of the transformer Tr is in a short-circuited state. Become. For this reason, only the leakage inductances Lr1 and Lr2 function as inductances and perform a resonance operation.
〔8〕モード8;t7 ≦t≦t8
t=t7 にてスイッチ素子Q1 のボディーダイオードD1 が順バイアスされ、オンとなる(図11参照)。ボディーダイオードD2,D2'はともにオンのまま、電流ID2' は減少し、電流ID2は増加する。電流ID2' が零になるとモード1に移行する。このモード8の期間にスイッチ素子Q1 の電流の向きは負(図11の点線矢印)から正(図11の実線矢印)に変化する。
[8] Mode 8; t7 ≤ t ≤ t8
At t = t7, the body diode D1 of the switch element Q1 is forward biased and turned on (see FIG. 11). Both body diodes D2 and D2 'remain on, current ID2' decreases, and current ID2 increases. When the current ID2 'becomes zero, the
上記した本発明の実施形態に係るスイッチングDC/DCコンバータによれば、入力チョークコイルL1 、出力チョークコイルL3及びトランスTr を一体化し、各巻線が作る磁束を打ち消す方向にしてコアの直流偏磁量を非常に小さくしたことによって、従来の回路構成と比較してコアを大幅に小型化でき、かつコアロスを大幅に低減することができる。これにより、装置全体の効率を飛躍的に向上させることが可能であるとともに、部品点数の削減を達成できる。 According to the switching DC / DC converter according to the above-described embodiment of the present invention, the input choke coil L1, the output choke coil L3, and the transformer Tr are integrated so that the magnetic flux generated by each winding is canceled and the DC dc bias amount of the core. Since the core is made very small, the core can be greatly reduced in size and the core loss can be greatly reduced as compared with the conventional circuit configuration. As a result, the efficiency of the entire apparatus can be dramatically improved and the number of parts can be reduced.
本発明の適用範囲は図1に示した回路構成に限定されず、各種の変形が可能である。図12乃至図14に回路の変形例を示す。各回路について図1の回路との主な相違点を指摘し、回路動作の説明は省略する。また、図1,図12,図13は、直流母線の下側にスイッチ素子Q1 を挿入しているが、直流母線の上側にスイッチ素子Q1 を挿入しても、全く同様である。 The application range of the present invention is not limited to the circuit configuration shown in FIG. 1, and various modifications are possible. 12 to 14 show circuit modifications. For each circuit, the main differences from the circuit of FIG. 1 are pointed out, and the description of the circuit operation is omitted. 1, FIG. 12 and FIG. 13 have the switching element Q1 inserted below the DC bus, but the same is true if the switching element Q1 is inserted above the DC bus.
図12に示した回路は、スイッチ素子Q1'とコンデンサC1 との直列回路の接続場所が図1の回路と相違する。すなわち、図12では、スイッチ素子Q1 の端子間にスイッチ素子Q1'とコンデンサC1 との直列回路が接続されている。 The circuit shown in FIG. 12 is different from the circuit of FIG. 1 in the connection place of the series circuit of the switch element Q1 ′ and the capacitor C1. That is, in FIG. 12, a series circuit of a switch element Q1 'and a capacitor C1 is connected between the terminals of the switch element Q1.
図13に示した回路は、図12の回路と比較して、コンデンサC1 とスイッチ素子Q1'の接続関係が入れ替わっており、スイッチ素子Q1'にPチャンネルMOSFETを用いている点で相違する。 The circuit shown in FIG. 13 is different from the circuit shown in FIG. 12 in that the connection relationship between the capacitor C1 and the switch element Q1 ′ is switched and a P-channel MOSFET is used for the switch element Q1 ′.
また、トランスTr の2次側回路として図14に示した構成とする態様も可能である。図14ではトランスTr の1次側回路が示されていないが、同図において省略されているトランスTr の1次側回路には、図1、図12及び図13のうち何れか1つの図面に示した回路構成を用いることができる。図14に示した回路は、スイッチ素子Q2'の接続場所が図1の回路と相違する。 In addition, a configuration shown in FIG. 14 is possible as a secondary side circuit of the transformer Tr. In FIG. 14, the primary side circuit of the transformer Tr is not shown, but the primary side circuit of the transformer Tr which is omitted in the figure is shown in any one of FIGS. The circuit configuration shown can be used. The circuit shown in FIG. 14 is different from the circuit of FIG. 1 in the connection place of the switch element Q2 ′.
図15は本発明の更に他の実施形態を示す回路図である。同図において図1と共通する部分には同一の符号を付し、その説明は省略する。図15によれば、トランスTr の直流偏磁防止のために、トランス一次巻線(1次コイルNp )と直列にコンデンサC2 が挿入されている。 FIG. 15 is a circuit diagram showing still another embodiment of the present invention. In the figure, parts common to those in FIG. According to FIG. 15, a capacitor C2 is inserted in series with the transformer primary winding (primary coil Np) in order to prevent direct current bias of the transformer Tr.
図15では図1の回路図にコンデンサC2 を付加した例を示したが、図12,図13に示した回路図についても同様に、トランス一次巻線(1次コイルNp )と直列にコンデンサC2 を挿入する構成が可能である。 FIG. 15 shows an example in which the capacitor C2 is added to the circuit diagram of FIG. 1, but the capacitor C2 is also connected in series with the transformer primary winding (primary coil Np) in the circuit diagrams shown in FIGS. Can be inserted.
本発明は、電気自動車やハイブリッド自動車などの車両用の場合などの広範囲・高入力電圧大容量低出力電圧(一例として、入力電圧DC200〜400V,出力15V)の場合に特に有益である。もちろん、本発明の適用範囲はこれに限定されるものではなく、様々な用途や仕様の電源に適用可能である。 The present invention is particularly useful in the case of a wide range, a high input voltage, a large capacity, and a low output voltage (for example, an input voltage of DC 200 to 400 V, an output of 15 V), such as for vehicles such as electric vehicles and hybrid vehicles. Of course, the application range of the present invention is not limited to this, and can be applied to power supplies of various uses and specifications.
Vi …入力電圧源、L1 …入力チョークコイル、Q1,Q1'…スイッチ素子、C1 …クランプコンデンサ、C2 …コンデンサ、Tr …トランス、Q2,Q2'…スイッチ素子、L3 …出力チョークコイル、Co …出力平滑コンデンサ、20…EI形コア Vi: input voltage source, L1: input choke coil, Q1, Q1 ': switch element, C1: clamp capacitor, C2: capacitor, Tr: transformer, Q2, Q2': switch element, L3: output choke coil, Co: output Smoothing capacitor, 20 ... EI type core
Claims (6)
入力チョークコイルと、前記絶縁トランスの1次コイルと、前記絶縁トランスの2次コイルと、出力チョークコイルと、が共通のコアに巻回され、かつ、これら各コイルの巻線により発生する直流磁束が互いに打ち消し合う方向に構成されており、
前記絶縁トランスの1次側には、前記1次コイルと直列に接続された前記第1のスイッチ素子と、前記1次コイルの端子間に接続された前記入力チョークコイルと、前記1次コイルの端子間に接続されたクランプコンデンサと前記第2のスイッチ素子との直列回路と、を含む1次側回路が形成され、
前記絶縁トランスの2次側には、前記2次コイルに接続された第1の整流用素子及び第2の整流用素子と、前記第1及び第2の整流用素子に接続された前記出力チョークコイルと、前記出力チョークコイルに接続された出力平滑コンデンサと、を含む2次側回路が形成されていることを特徴とする絶縁型スイッチングDC/DCコンバータ。 A DC voltage source is connected to the primary side of the isolation transformer, and the first switch element and the second switch element connected to the primary side are alternately turned on / off so that they are not simultaneously turned on. In the insulation type switching DC / DC converter that performs voltage conversion and obtains a DC voltage output through the secondary side rectifier circuit of the insulation transformer,
An input choke coil, a primary coil of the insulation transformer, a secondary coil of the insulation transformer, and an output choke coil are wound around a common core, and a DC magnetic flux generated by the windings of these coils. Are configured to cancel each other out,
The primary side of the isolation transformer includes the first switch element connected in series with the primary coil, the input choke coil connected between terminals of the primary coil, and the primary coil. A primary circuit including a clamp capacitor connected between the terminals and a series circuit of the second switch element is formed;
A secondary side of the isolation transformer includes a first rectifying element and a second rectifying element connected to the secondary coil, and the output choke connected to the first and second rectifying elements. An insulating switching DC / DC converter, wherein a secondary circuit including a coil and an output smoothing capacitor connected to the output choke coil is formed.
入力チョークコイルと、前記絶縁トランスの1次コイルと、前記絶縁トランスの2次コイルと、出力チョークコイルと、が共通のコアに巻回され、かつ、これら各コイルの巻線により発生する直流磁束が互いに打ち消し合う方向に構成されており、
前記絶縁トランスの1次側には、前記1次コイルと直列に接続された前記第1のスイッチ素子と、前記1次コイルの端子間に接続された前記入力チョークコイルと、前記第1のスイッチ素子の端子間に接続されたクランプコンデンサと前記第2のスイッチ素子との直列回路と、を含む1次側回路が形成され、
前記絶縁トランスの2次側には、前記2次コイルに接続された第1の整流用素子及び第2の整流用素子と、前記第1及び第2の整流用素子に接続された前記出力チョークコイルと、前記出力チョークコイルに接続された出力平滑コンデンサと、を含む2次側回路が形成されていることを特徴とする絶縁型スイッチングDC/DCコンバータ。 A DC voltage source is connected to the primary side of the isolation transformer, and the first switch element and the second switch element connected to the primary side are alternately turned on / off so that they are not simultaneously turned on. In the insulation type switching DC / DC converter that performs voltage conversion and obtains a DC voltage output through the secondary side rectifier circuit of the insulation transformer,
An input choke coil, a primary coil of the insulation transformer, a secondary coil of the insulation transformer, and an output choke coil are wound around a common core, and a DC magnetic flux generated by the windings of these coils. Are configured to cancel each other out,
On the primary side of the isolation transformer, the first switch element connected in series with the primary coil, the input choke coil connected between terminals of the primary coil, and the first switch A primary circuit including a clamp capacitor connected between terminals of the element and a series circuit of the second switch element is formed;
A secondary side of the isolation transformer includes a first rectifying element and a second rectifying element connected to the secondary coil, and the output choke connected to the first and second rectifying elements. An insulating switching DC / DC converter, wherein a secondary circuit including a coil and an output smoothing capacitor connected to the output choke coil is formed.
ンバータ。 4. The isolated switching DC / DC converter according to claim 1, wherein MOSFETs are used for the first and second switch elements and the first and second rectifying elements.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004027088A JP4151016B2 (en) | 2003-03-11 | 2004-02-03 | Isolated switching DC / DC converter |
US10/792,900 US7057906B2 (en) | 2003-03-11 | 2004-03-05 | Insulating switching DC/DC converter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003064809 | 2003-03-11 | ||
JP2004027088A JP4151016B2 (en) | 2003-03-11 | 2004-02-03 | Isolated switching DC / DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004297996A JP2004297996A (en) | 2004-10-21 |
JP4151016B2 true JP4151016B2 (en) | 2008-09-17 |
Family
ID=33421523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004027088A Expired - Lifetime JP4151016B2 (en) | 2003-03-11 | 2004-02-03 | Isolated switching DC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4151016B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6403042B2 (en) * | 2014-02-28 | 2018-10-10 | パナソニックIpマネジメント株式会社 | Power supply apparatus and lighting apparatus using the same |
JP6547610B2 (en) * | 2015-12-10 | 2019-07-24 | 株式会社デンソー | Power converter |
KR101958276B1 (en) * | 2017-11-06 | 2019-03-14 | 한국항공우주연구원 | Active clamp forward converter |
-
2004
- 2004-02-03 JP JP2004027088A patent/JP4151016B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004297996A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209024B2 (en) | Filter circuit and power supply unit | |
JP4840617B2 (en) | Half-bridge LLC resonant converter with self-driven synchronous rectifier | |
US7193496B2 (en) | Magnetic element and power supply | |
US8072785B2 (en) | Switching power supply unit | |
US20110103100A1 (en) | Isolated switching power supply apparatus | |
US20060268589A1 (en) | Switching power supply unit and voltage converting method | |
US8385089B2 (en) | Multiple-output switching power supply unit | |
EP2670037A1 (en) | Switching power supply device | |
JP2000152617A (en) | Switching power supply | |
CN111492568B (en) | Interleaved LLC Resonant Converter | |
US7505289B2 (en) | Flyback DC/DC converter using clamp diode | |
US7149096B2 (en) | Power converter with interleaved topology | |
JP4151014B2 (en) | Isolated switching DC / DC converter | |
CN109196765B (en) | DC/DC converter | |
JPH0417567A (en) | Switching power supply circuit | |
US7057906B2 (en) | Insulating switching DC/DC converter | |
KR100978921B1 (en) | Power supply | |
JP4151016B2 (en) | Isolated switching DC / DC converter | |
Ou et al. | A novel transformer structure used in a 1.4 MHz LLC resonant converter with GaNFETs | |
JP4151015B2 (en) | Isolated switching DC / DC converter | |
JP2001218457A (en) | Dc/dc converter | |
KR102009911B1 (en) | High Efficiency Multi-output DC Converter | |
JP7050494B2 (en) | Insulated switching power supply | |
JP4341285B2 (en) | DC-DC converter | |
US20230207188A1 (en) | Differential transformer based voltage converter and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080606 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4151016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |