JP4145664B2 - 集積メインキャパシタ及び集積追加キャパシタを備える集積回路を有するデータ担体 - Google Patents

Description

本発明は、２つのコイル端子を持つコイルと集積回路とを有するデータ担体に関する。前記集積回路はこの集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は導電性接続を介して導電的にコイル端子に接続されている。

本発明は、コイルが接続可能であるコイル端子を有するモジュールにも関する。このモジュールは集積回路を有し、前記集積回路は、この集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は導電性接続を介して導電的にコイル端子に接続されている。

本発明は更に、２つの端子を備えるコイルと集積回路とを有するデータ担体用の集積回路にも関する。前記集積回路はこの集積回路の２つの接点に接続される集積メインキャパシタを有し、前記接点は導電的に前記２つのコイル端子に接続することが可能である。

冒頭の段落に記載されるような上記担体、第２の段落に記載されるような上記モジュール、及び第３の段落に記載されるような上記集積回路は、本出願人により販売されていて、これにより知られている。既知の実施例において、通信システムと非接触通信するための共振回路を形成するためにコイルと共に設けられる集積メインキャパシタの値は略許容誤差の範囲内である。この集積メインキャパシタの許容誤差範囲は、製造に関連する態様から生じ、システムの動作及びこの効率において非常に重要な役割を演じ、これは通信中のデータ担体の効率が前記メインキャパシタ及びコイルにより構成される共振回路の所望の公称共振周波数から外れた共振周波数に厳しく影響されるからである。この効率の低下が欠点である。この問題を上手く回避することができる対策は、その共振キャパシタンスが集積メインキャパシタの所望のキャパシタンスを持たないデータ担体用の集積回路の分離又は選択であり、しかしながら、これは減少した製造出力となり、よって欠点であり、従って望まないものである。

本発明の目的は、上述される欠点を取り除くことであり、改良されたデータ担体、改良されたモジュール及びデータ担体用の改良された集積回路を提供することである。

上述される目的を達成するために、冒頭の段落に記載されるようなデータ担体は以下のように特長付けられることができる。

２つのコイル端子を持つコイルと集積回路とを有するデータ担体であり、前記集積回路は、この集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は、導電性接続を介して導電的にコイル端子に接続されている。前記集積回路は、この集積回路の少なくとも１つの追加接点に接続される少なくとも１つの集積追加キャパシタも有し、前記少なくとも１つの追加接点の各追加接点は導電性接続を介して導電的にコイル端子に接続されている。

上述される目的を達成するために、第２の段落に記載される型式のモジュールが以下のように特長付けられることができる。

コイルが接続可能であるコイル端子を有するモジュールであり、このモジュールは集積回路を有し、この集積回路は、当該集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は、導電性接続を介して導電的にコイル端子に接続される。前記集積回路はこの集積回路の少なくとも１つの追加接点に接続される少なくとも１つの集積追加キャパシタも有し、前記少なくとも１つの接点の追加キャパシタは、導電性接続を介して導電的にコイル端子に接続されている。

上述される目的を達成するために、第３の段落に記載される集積回路が以下のように特長付けられることができる。

２つのコイル端子を持つコイルと集積回路とを有するデータ担体用の集積回路であり、前記集積回路は、この集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は、導電性接続を介して導電的にコイル端子に接続され、集積回路は、この集積回路の少なくとも１つの追加接点に接続される少なくとも１つの集積追加キャパシタも有し、前記少なくとも１つの接点の各追加接点は導電性接続を介して導電的にコイル端子に接続されている。

本発明の特徴的性質によって、集積共振キャパシタのキャパシタンスの許容誤差範囲が制限されて、このキャパシタンスにより決められる共振周波数が常に所望の公称値のすぐ近くにあることがかなり簡単なやり方で達成される。

本発明による実施例において、請求項２、５及び８にそれぞれ規定される特徴的性質が付加的に設けられるとき有利となることが証明されている。このようにして、所望の公称値に近い集積メインキャパシタの非常に正確であり微調整された決定が可能である。

本発明による実施例において、請求項３、６及び９にそれぞれ規定される特徴的性質が付加的に設けられるとき有利となることが更に証明されている。このようにして、最少の数の追加接点で十分であることが達成される。

本発明のこれら及び他の特徴は、以下に記載される実施例から明らかであり、これら実施例を参照して説明される。

図１はデータ担体１を示す。このデータ担体１は、本発明を説明するのに必須ではないので図１には示されない通信局との非接触通信のために形成される。このデータ担体１は、２つの端子４Ａ及び４Ｂを持つコイル４を含み、これを用いて通信システムとの通信が帰納的に確立される。

データ担体１は更にモジュール２を含んでいる。このモジュール２はコイル４の前記端子４Ａ及び４Ｂが接続される２つの端子１０及び１５を有する。モジュール２は更に集積回路３を含んでいる。この集積回路３は、導電性接続４０を介して導電的にモジュール２の第１のモジュール端子１０に接続される第１の接点２０を有する。集積回路は更に、導電性接続４５を介して導電的にモジュール２の第２のモジュール端子１５に接続される第２の接点２５を有する。集積回路３は更に、この集積回路３の２つの接点２０及び２５に接続される処理手段５を有すると共に、通信システムとの通信に必要とされる全ての必須の手段も有する。

集積回路３において、集積メインキャパシタ３５は、集積回路３の２つの接点２０及び２５と並列に配置され、この集積メインキャパシタ３５は、このキャパシタの２つの電極３５Ａ及び３５Ｂの各々を介して導電的に前記２つの接点２０及び２５の一方に直接接続される。コイル４と共に、集積メインキャパシタ３５は、その共振周波数が通信局（図示せず）との通信中に生じる通信信号の周波数ｆ₀に対応すべき並列する共振回路を構成する。集積メインキャパシタ３５のキャパシタンスは製造時に規定される許容誤差によって決まるので、並列する共振回路の共振周波数も同様に許容誤差により規定され、これが欠点であり、それゆえに好ましくない。

有利なことに、集積回路３は複数の集積追加キャパシタを有する。これらキャパシタの第１の追加キャパシタ３２及び最後の追加キャパシタ３１だけが図１に示されている。各追加キャパシタ３１、３２に対し、１つだけの追加接点２３、２４が本場合において設けられている。各追加キャパシタ３１、３２の第１の電極３１Ｂ、３２Ｂは、追加接点２３、２４にそれぞれ導電的に接続されている。各追加キャパシタ３１、３２の第２の電極３１Ａ、３２Ａは、集積回路３において内在的に集積メインキャパシタ３５、本場合において集積メインキャパシタ３５の第２の電極３５Ａに接続されるので、第２の電極３１Ａ及び３２Ａは第２の電極３５Ａに接続される接点２０にも導電的に接続される。

この簡単な手段を用いて、集積メインキャパシタ３５の許容誤差範囲の制限が達成される一方、並列する共振回路の結果的に生じる周波数が正確に固定されることを以下に詳しく説明される。

以下に述べられる方法は、本発明の特徴的性質により規定される。

モジュール２又はデータ担体１の製造において、集積回路３は、例えばモジュール２を実現するために使用される一方、メタルリードフレームを使用して、このモジュール２は２つの端子１０及び１５を持つ。

集積回路３の集積メインキャパシタの公称キャパシタンスＣnomは、集積回路３の２つの接点２０及び２５において、好ましくはＣnom＝１００ｎＦであると仮定される。

製造時に規定されるキャパシタンスの許容誤差範囲はＴＢ＝±１０％であると仮定される。集積メインキャパシタンス３５の実効キャパシタンスは、これにより
Ｃeff＝Ｃnom±１０％ （１）
と記載されることができる。

これは、特別な手段が行われないとき、上限値Ｃeff^OG＝１１０ｎＦと下限値Ｃeff^UG＝９０ｎＦとの間の実効キャパシタンスは、前記２つの接点２０及び２５並びに前記２つのモジュール端子１０及び１５にそれぞれ存在する。

集積回路３の実際の集積メインキャパシタ３５は更に、実効キャパシタンスに関して因数Ｆだけ減少するキャパシタンスを持つと仮定される。例えば、Ｆ＝０．９５と仮定されると、新しい実効キャパシタンスはこのとき
Ｃeff＊＝Ｃeff・Ｆ＝Ｃeff・０．９５ （２）
を得る。

ＴＢ＝±１０％である製造時に規定されるキャパシタンスの許容誤差を考慮すると、これにより、

が保たれる。

言い換えると、これは集積メインキャパシタ３５のキャパシタンスを計測する場合に、２つの接点２０及び２５における上限値Ｃeff^*OG＝１０４．５ｎＦと下限値Ｃeff^*UG＝８５．５ｎＦとの間の実効キャパシタンスの変動が考慮されるべきであることを意味する。

モジュール２及びデータ担体１の製造中に集積メインキャパシタ３５のキャパシタンスが計測される。２つの接点２０及び２５におけるこのキャパシタンスが前記キャパシタンスのしきい値ＣＳよりも下になるとき、第１の追加キャパシタ３２の第１の電極３２Ｂは、集積回路の追加端子２４から導電性接続４４を介して導電的に第２のモジュール端子１５に接続される。第１の追加キャパシタ３２の第２の電極３２Ａが集積メインキャパシタ３５に内在的に接続されるので、集積メインキャパシタ３５の第１の追加キャパシタ３２との並列配置が設けられる。この第１の追加キャパシタ３２は、集積メインキャパシタ３５の公称キャパシタンスの変動を持つ。例えば、第１の追加キャパシタ３２は値ΔＣ_１、すなわち
ΔＣ_１＝Ｃnom・０．１＝１００ｎＦ・０．１＝１０ｎＦ
を持つと仮定される。

この接続において仮定されるこれら条件下で、新しい下限値、
Ｃeff^*UG＝８５．５ｎＦ＋１０ｎＦ＝９５．５ｎＦ
が前記計測において事前に決められる下限値８５．５ｎＦの代わりに得られる。しきい値ＣＳは例えばＣＳ＝９４．５ｎＦに固定される。

最後に、集積メインキャパシタ３５の公称キャパシタンスに関して、因数Ｆ（０＜Ｆ＜１）ずつ集積メインキャパシタ３５のキャパシタンスが減少することは、上限の許容誤差範囲の制限と下限の許容誤差範囲の拡張とを導くことが一般的に保たれる。追加キャパシタの並列配置のために、このキャパシタのキャパシタンスΔＣは、集積メインキャパシタ３５の公称キャパシタンスのＫ分の１であり、必要ならば、下限の許容誤差範囲の制限も達成される。説明される実施例において、２つのモジュール端子１０及び１５における実効キャパシタンスは、記載される手順に基づいて±４．５％だけの許容誤差を持つことが達成されている、すなわち、計測されるキャパシタンスが固定されるしきい値ＣＳを超過する又はそれより下になるかに依存して第１の追加キャパシタ３２の任意の並列配置のためである。

追加キャパシタの配列配置に対する以下の関係は、例として以下に与えられる。
Ｃeff＊＝（Ｃnom±ｎ％）・Ｆ （４）
ΔＣ＝Ｃnom・Ｋ （５）

これらの関係において、Ｇは所望の許容誤差範囲（％表示）を表し、ｎは製造時に規定される許容誤差範囲（％表示）を表す。Ｇは上限ｎと下限Ｇ_UGとの間において適切に選択されてよく、例えばＧ_UGに対し、

を保持している。

以下の関係は、しきい値ＣＳに対し、
ＣＳ＝Ｃeff＊^OG−ΔＣ （９）
を保持する。

メインキャパシタと同じように、追加キャパシタは結果として考慮されるべき製造時に規定される許容誤差を持ってもよいことに注意すべきである。

第１の追加キャパシタ３２だけでなく、複数の追加キャパシタ、例えば最後の追加キャパシタ３１を使用することにより、予見される制限された許容誤差範囲に対する改善が達成されることは当業者には明白である。前に記載された手順と同じく、複数の追加キャパシタは、図１において一点鎖線により示される導電性接続４６を用いて示されるように、集積メインキャパシタ３５との任意の並列配列により加えられることができる。追加キャパシタのキャパシタンスΔＣは大きさが異なるように選択され、追加キャパシタの最適な値を適切に選択することが最適な全体的のキャパシタンスとなり、十分な送信動作に対する最適な条件が達成されることができる。

図２に示されるデータ担体１は、図１に示されるデータ担体１を修正したものである。この図において、追加キャパシタ３１及び３２も設けられているが、これらの第２の電極３１Ａ及び３２Ａは、集積メインキャパシタ３５の第２の電極３５Ａに内在的に接続されているのではなく、集積回路３の２つの別個の追加接点２１及び２２に接続されている。

本発明の実施例によるデータ担体の必須の部分のブロック図である。 本発明の第２の実施例によるデータ担体の一部を図１と類似して示す。

Claims (9)

1. ２つのコイル端子を備えるコイルと集積回路とを有するデータ担体において、前記集積回路は、当該集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は、導電性接続を介して導電的にコイル端子に接続され、前記集積回路は、当該集積回路の少なくとも１つの追加接点に接続される少なくとも１つの集積追加キャパシタも有し、前記少なくとも１つの追加接点の各追加接点は、導電性接続を介して導電的にコイル端子に接続されるデータ担体。
2. 請求項１に記載のデータ担体において、前記集積回路は、当該集積回路の複数の追加接点に接続される複数の集積追加キャパシタを有し、前記複数の追加接点の各追加接点は導電性接続を介して導電的にコイル端子に接続されるデータ担体。
3. 請求項１に記載のデータ担体において、前記集積回路は、複数の集積追加キャパシタを有し、各追加キャパシタは１つの追加接点だけを有し、各追加キャパシタの第１の電極は追加接点に接続され、各追加キャパシタの第２の電極は前記集積回路において前記集積メインキャパシタに内在的に接続されるデータ担体。
4. コイルが接続可能なコイル端末を有するモジュールにおいて、前記モジュールは集積回路を有し、前記集積回路は、当該集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は、導電性接続を介して導電的にコイル端子に接続され、前記集積回路は、当該集積回路の少なくとも１つの追加接点に接続される少なくとも１つの集積追加キャパシタも有し、前記少なくとも１つの追加接点の各追加接点は、導電性接続を介して導電的にコイル端子に接続されるモジュール。
5. 請求項４に記載のモジュールにおいて、前記集積回路は、当該集積回路の複数の追加接点に接続される複数の集積追加キャパシタを有し、前記複数の追加接点の各追加接点は、導電性接続を介して導電的にコイル端子に接続されるモジュール。
6. 請求項４に記載のモジュールにおいて、前記集積回路は複数の集積追加キャパシタを有し、各追加キャパシタは、１つの追加接点だけを有し、各追加キャパシタの第１の電極は追加接点に接続され、各追加キャパシタの第２の電極は前記集積回路において前記集積メインキャパシタと内在的に接続されるモジュール。
7. ２つのコイル端子を持つコイルと集積回路とを有するデータ担体用の集積回路において、前記集積回路は、当該集積回路の２つの接点に接続される集積メインキャパシタを有し、前記２つの接点の各接点は、導電性接続を介して導電的にコイル端子に接続され、前記集積回路は、当該集積回路の少なくとも１つの追加接点に接続される少なくとも１つの集積追加キャパシタも有し、前記少なくとも１つの追加接点の各追加接点は、導電性接続を介して導電的にコイル端子に接続される集積回路。
8. 請求項７に記載の集積回路において、前記集積回路は、当該集積回路の複数の追加接点に接続される複数の集積追加キャパシタを有し、前記複数の追加接点の各追加接点は、導電性接続を介して導電的にコイル端子に接続される集積回路。
9. 請求項７に記載の集積回路において、前記集積回路は複数の集積追加キャパシタを有し、各追加キャパシタは、１つの追加接点だけを有し、各追加キャパシタの第１の電極は追加接点に接続され、各追加キャパシタの第２の電極は、集積回路において集積メインキャパシタに内在的に接続される集積回路。

Images