JP4145462B2 - スイッチング素子駆動回路装置およびそれを用いた電子機器 - Google Patents
スイッチング素子駆動回路装置およびそれを用いた電子機器 Download PDFInfo
- Publication number
- JP4145462B2 JP4145462B2 JP2000066278A JP2000066278A JP4145462B2 JP 4145462 B2 JP4145462 B2 JP 4145462B2 JP 2000066278 A JP2000066278 A JP 2000066278A JP 2000066278 A JP2000066278 A JP 2000066278A JP 4145462 B2 JP4145462 B2 JP 4145462B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- control signal
- circuit
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、パワーＭＯＳトランジスタ等のスイッチング素子を駆動する回路に用いられるスイッチング素子駆動回路装置及びそれを用いた電子機器に関する。
【０００２】
【従来の技術】
従来の高圧側パワーＭＯＳトランジスタは、負荷と電源との間に設けられ、正電圧電源に接続されたドレイン端子有するＮチャネル型（以下、単にＮ型と略記する。）ＭＯＳトランジスタによって形成されている。
【０００３】
そして、負荷の一端子は、トランジスタのソース端子に接続され、他の負荷端子は接地されている。
【０００４】
ところで、このような高圧側パワーＭＯＳトランジスタ（ハイサイドスイッチング手段）において、トランジスタをオフ状態からオン状態へ切り替えたとき、このトランジスタの出力電流に一時的に大電流が発生してしまう。そこで、ソフトスタート回路を設けて、瞬間的な大電流の発生を防止することが行われている。
【０００５】
例えば、特開平８−２７５３９２号公報には、スイッチング手段（Ｎ型ＭＯＳ）を制御する信号のレベル変化を緩やかにするソフトスタート回路が開示されている。このソフトスタート回路は抵抗、コンデンサで構成されており、緩やかにさせる程度は抵抗、コンデンサの値で固定である。
【０００６】
また、特開平８−５１３４９号公報には、過電流を制御する調整ループを低速、高速の２系統持ち、急速な過負荷が生じたときにすばやく高速調整ループが応答する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
ところで、オン抵抗が十分低いＰチャネル型（以下、単にＰ型と略記する。）ＭＯＳスイッチング素子において、Ｎ型ＭＯＳスイッチング素子に適したソフトスタート動作をさせた場合には、制御信号（ゲート電圧）のレベル変化が完了するまでに負荷回路への電源供給は安定状態に入る。このため、電源電圧が安定した後、すなわち、ソフトスタート完了後にも制御信号のレベル変化が完了しないため、レベル変化完了までオン抵抗が高くなるという問題が生じる。
【０００８】
また、スイッチング素子に接続された回路が容量性の負荷を駆動する場合などに、パルス状の電流がスイッチング素子を流れる。上記した特開平８−５１３４９号公報に記載の技術では、パルス状の負荷に対しても保護回路が働くことになる。このため、保護回路が働いて、ゲート電圧が低下して負荷電流が正常に戻った後は、低速ループでゲート電圧を上げていくことになる。この結果、パルス状の負荷が発生してからゲート電圧がもとに戻るまでの時間、オン抵抗が高くなるという問題がある。
【０００９】
この発明では、パルス状の負荷に対して動作せず、連続した過負荷に対して保護回路を動作させ、このような問題を回避することを目的とする。
【００１０】
【課題を解決するための手段】
この発明は、直流電源からの電流をスイッチングするＰチャネル型ＭＯＳスイッチング素子と、このスイッチング素子をオンさせる制御信号を与える制御信号供給手段と、この制御信号の電位を検出する検出手段と、を備え、前記制御信号供給手段は、定電流動作のためのフィードバックループ手段と、前記検出手段の検出出力に応じて、前記制御信号の遷移速度を増大させる手段と、前記スイッチング素子が完全にオン状態でスイッチング素子へ設定値以上の電流が流れる状態を一定期間維持する手段と、を有することを特徴とする。
【００１１】
上記した構成によれば、スイッチング素子がオンする途中でその制御信号の遷移時間を増すことができ、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができるとともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【００１５】
上記した構成によれば、定電流回路の一部をなすスイッチング素子駆動回路において、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができる。
【００１６】
また、この発明の電子機器は、直流電源と、直流電源からの電流をスイッチングするＰチャネル型ＭＯＳスイッチング素子と、前記スイッチング素子を介して上記電源が供給される負荷回路と、前記スイッチング素子をオンさせる制御信号を与える制御信号供給手段と、この制御信号の電位を検出する検出手段とを備え、前記制御信号供給手段は、定電流動作のためのフィードバックループ手段と、検出手段の検出出力に応じて、前記制御信号の遷移速度を増大させる手段と、前記スイッチング素子が完全にオン状態でスイッチング素子へ設定値以上の電流が流れる状態を一定期間維持する手段と、を有することを特徴とする。
【００１７】
上記した電子機器によれば、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができるとともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【００１８】
【発明の実施の形態】
以下、この発明の実施形態につき図面を参照して説明する。
図１は、この発明の第１の参考例にかかるブロック回路図である。図１に従いこの発明の第１の参考例につき説明する。
【００１９】
高圧側のスイッチング素子（ＱＤ）１は、負荷回路２と電源との間に設けられ、電源電圧（Ｖｄｄ）に接続されたドレイン端子を有するＰチャネル（ｃｈ）型ＭＯＳトランジスタ１によって形成されている。
【００２０】
そして、負荷回路２の一端子は、Ｐ型ＭＯＳトランジスタ１のソース端子に接続され、負荷回路２の他の端子２は接地されている。
【００２１】
Ｐ型ＭＯＳトランジスタ１のゲートには、Ｐ型ＭＯＳトランジスタＱ１０とＮ型ＭＯＳトランジスタＱ１１との接続ノードから制御信号（ＶＧ）が与えられる。
【００２２】
上記したＰ型ＭＯＳトランジスタＱ１０の一方は電源電圧（Ｖｄｄ）が与えられ、Ｎ型トランジスタＱ１１の一端は定電流源４を介して接地されている。
【００２３】
また、Ｐ型ＭＯＳトランジスタＱ１０とＮ型ＭＯＳトランジスタＱ１１との接続ノードはＮ型ＭＯＳトランジスタＱ１２とスイッチ６、定電流源５を介して接地されている。このスイッチ６は、制御信号（ＶＧ）を検出する検出回路３により制御される。
【００２４】
Ｐ型ＭＯＳトランジスタＱ１０とＮ型ＭＯＳトランジスタＱ１１及びＮ型ＭＯＳトランジスタＱ１２のゲートにはスイッチング素子（ＱＤ）１を駆動するためのイネーブル信号（ＥＮ）が与えられる。
【００２５】
上記した検出回路３の閾値をＶ１とする。検出回路３の入力電圧（ＶＧ）対出力電圧（ＶＡ）特性を図４に示す。また、検出回路３の一例を図２及び図３に示す。図２に示す検出回路３は、インバータで構成され、このインバータを構成するトランジスタの閾値をＶ１としている。また、図３に示す検出回路３は、抵抗で分圧してコンパレータ３１の一方にＶ１を入力し、他方にＶＧを与え、出力ＶＡを得ている。図２、図３に示すような検出回路３を用いることで、図４に示す入力電圧（ＶＧ）対出力電圧（ＶＡ）を得る。
【００２６】
また、スイッチ６の一例を図５、図６に示す。このスイッチ６の動作は検出回路３からの出力ＶＡが”Ｌ”でオフ、”Ｈ”でオンである。
【００２７】
次に、第１の参考例の動作につき説明する。イネーブル信号ＥＮが”Ｌ”から”Ｈ”になると、制御信号ＶＧの電位は定電流源４の電流Ｉ１により、Ｖｄｄから徐々に低下する。
【００２８】
スイッチング素子（ＱＤ）１はオン抵抗を下げるため、ゲート幅が大きく、そのためゲート容量も大きくしている。最初、検出回路３の出力ＶＡは”Ｌ”であるから、スイッチ６はオフで定電流源５の電流Ｉ２は流れない。
【００２９】
そして、制御信号ＶＧ、すなわち、スイッチング素子（ＱＤ）１のゲート電位が検出回路３の閾値Ｖ１を下回ったときに、検出回路３３の出力ＶＡが”Ｈ”レベルになり、スイッチ６がオンし、Ｉ２が流れ始める。この結果、制御信号ＶＧの立ち下げが、Ｉ１からＩ１＋Ｉ２で行われるようになる。すなわち、制御信号ＶＧが検出回路３の閾値（Ｖ１）を下回る時間をソフトスタート完了時間に設定することで、ソフトスタート完了から完全にオンするまでの時間を短縮することができる。
【００３０】
次に、この発明の第２の参考例につき図７に従い説明する。図７は、この発明の第２の参考例にかかるブロック回路図である。
【００３１】
この第２の参考例は、制御信号（ゲート電位）ＶＧを与えるのにアンプ７を用いて、制御信号のレベル変化を検出してゲインを増大させたものである。このアンプ７自体は既知の回路構成である。アンプ７のＶｒｅｆは１Ｖないし２Ｖの定電圧で、イネーブル信号ＥＮ＜Ｖｒｅｆのときに、ＶＧ＝”Ｈ”、ＥＮ＞ＶｒｅｆのときにＶＧ＝”Ｌ”となるように構成されている。
【００３２】
検出回路３からの出力がＰ型ＭＯＳトランジスタＱ２１に与えられる。電源電圧Ｖｄｄと定電流源４との間には、Ｐ型ＭＯＳトランジスタＱ２０が設けられ、このゲートがアンプ７に接続されている。定電流源４の他方は接地されている。また、Ｐ型ＭＯＳトランジスタＱ２０の一端とＮ型トランジスタＱ２１とが接続され、Ｎ型トランジスタＱ２１の他端は定電流源５を介して接地されている。
【００３３】
この第２の参考例の動作においては、イネーブル信号ＥＮの変化から制御信号ＶＧが変化するまでの時間は、アンプ７のトランジスタＱ２２、Ｑ２３の電流が大きいほど小さい。制御信号ＶＧが閾値電圧Ｖ１を下回ったときに、トランジスタＱ２１がオンし、トランジスタＱ２０を流れる電流が、Ｉ１からＩ１＋Ｉ２になる。トランジスタＱ２２，Ｑ２３はトランジスタＱ２０のカレントミラー構成であるから、トランジスタＱ２０の電流増、すなわち、トランジスタＱ２２，Ｑ２３の電流増となる。したがって図１と同様に、制御信号ＶＧが検出回路３の閾値（Ｖ１）を下回る時間をソフトスタート完了時間に設定することで、ソフトスタート完了から完全にオンするまでの時間を短縮することができる。
【００３４】
次に、この発明の第３の参考例につき図８に従い説明する。図８は、この発明の第３の実施形態にかかるブロック回路図である。この第３の実施形態は、定電流動作のためのフィードバックループを持つものである。
【００３５】
この第３の参考例は、電源電圧Ｖｄｄを過電流検出用抵抗（Ｒｓ）９で分圧した電位をコンパレータ８の一方に与え、コンコンパレータ８の他方には参照電位ＶＲが与えられている。そして、スイッチング素子（ＱＤ）１のドレイン端子は抵抗９に接続されている。コンパレータ８からの出力ＶＢは、インバータ（ＩＮＶ１）１０、インバータ（ＩＮＶ２）１１のそれぞれのトランジスタＱ３１，Ｑ３２に与えられている。スイッチ６の出力はトランジスタＱ３２と定電流源４との接続点に与えられ、トランジスタＱ３１と定電流源５との接続点から制御信号ＶＧがスイッチング素子（ＱＤ）１に与えられる。
【００３６】
次に、この第３の参考例の動作につき説明する。イネーブル時に負荷電流ＩＬが設定値より少ない場合には、ＶＳ＞ＶＲ、ＶＢ＝Ｖｄｄとなり、トランジスタＱ３１，Ｑ３２はオフである。ここで、設定値とはＲＳ×ＩＬ＝ＶＲとなるＩＬのことである。
【００３７】
イネーブル信号は図示せず。この場合、ＶＧはＶＧ＞Ｖ１の状態では、定電流源Ｉ１により，ＶＧ＜Ｖ１ではＩ１＋Ｉ２により低下する。この動作は図１の場合と同様である。
【００３８】
次に、イネーブル時に設定値以上のＩＬを流せる負荷回路２が接続されている場合を考える。負荷電流ＩＬによりＶＳが低下し、ＶＲに近づく。するとＶＢが低下し、ＶＢ＜Ｖｄｄ−Ｖｔｐとなると、定電流Ｉ３，Ｉ４が発生するため、制御信号ＶＧの立ち下がりは押えられる。なお、Ｖｔｐはスイッチング素子（Ｐ型ＭＯＳトランジスタ）１の閾値である。
【００３９】
すなわち、フィードバックループが作用し、負荷電流ＩＬが一定に保たれる。このときＩＬが小さい場合は０≦ＶＧ≦Ｖ１、大きい場合は、Ｖ１＜ＶＧ＜Ｖｄｄ−Ｖｔｐ の範囲をとりうる。図８の例では、インバータ（ＩＮＶ１）１０，（ＩＮＶ２）１２がフィードバックループ内のアンプを構成している。
【００４０】
そして、０≦ＶＧ≦Ｖ１では高速ループとなり、Ｖ１＜ＶＧ＜Ｖｄｄ−Ｖｔｐでは低速ループとなる。負荷電流ＩＬが設定値内のときに所望のソフトスタート動作が得られ、負荷電流ＩＬが設定値を超えるときに、フィードバック回路が機能して定電流（＝ＶＲ／ＲＳ）動作をする。
【００４１】
このように、定電流回路においても通常の負荷（＝設定値内の負荷）に対して所望のソフトスタート動作をさせることができる。
【００４２】
次に、この発明の実施形態につき図９に従い説明する。図９は、この発明の実施形態にかかるブロック回路図である。この実施形態は、図８の回路に第２検出回路３ｂとトランジスタＱ４３が付加されている。
【００４３】
第２検出回路３ｂの例を図１０に示す。図１１に第２検出回路３ｂの特性を示す。
【００４４】
図１１の閾値電圧Ｖ１は図４の閾値電圧Ｖ１と同じ値である。また、第２検出回路３ｂはＶ２＜ＶＧ＜Ｖ１の入力制御信号ＶＧに対して、出力ＶＣ＝”Ｌ”となる。
【００４５】
イネーブル時に負荷電流ＩＬが設定値より小さい場合には、ＶＢ＝ＶｄｄとなるためＶＧは図８の場合と同様に低下する。このときトランジスタＱ４３の振る舞いはトランジスタＱ４２がオフなので関係ない。
【００４６】
イネーブル時に設定値以上の負荷電流ＩＬを流せる負荷回路２が接続されている場合はフィードバックループが作用し、負荷電流ＩＬが一定に保たれる動作となり、図８と同様である。負荷電流ＩＬにより、制御信号ＶＧのとる範囲が０≦ＶＧ＜Ｖ２、Ｖ２≦ＶＧ≦Ｖ１、Ｖ１＜ＶＧ＜Ｖｄｄ−Ｖｔｐのいずれかとなる。
【００４７】
そして、ソフトスタート完了後に、負荷電流ＩＬが設定値以内の状態であれば、ＶＧ＝０Ｖとなる。そこで、ＩＬ＞設定値となる過電流が生じた場合を考える。ＶＢが低下し、ＶＢ＜Ｖｄｄ−ＶｔｐとなるとＩ３が流れ、ＶＧは上昇を始める。このとき、ＶＧ＜Ｖ２なので、トランジスタＱ４３がオフで、Ｉ１＋Ｉ２に対して、Ｉ３で制御信号ＶＧを上昇させることになる。制御信号ＶＧを上昇させるためには、よりＶＢが低下せねばならず、すなわち、より負荷電流ＩＬが増加せねばならない。Ｉ１＜Ｉ２に設定しているため、トランジスタＱ４３がオフの状態でＶＧを上昇させるには時間がかかる。ＶＧ＜Ｖ２ではＶＧの上昇は遅く、ＶＧ＞Ｖ２では上昇は速い。Ｖ２を適切に設定することで、過電流に対して一定時間オン抵抗の増加を抑える回路にすることができる。
【００４８】
また、図８、図９の過電流検出抵抗ＲＳ，スイッチング素子ＱＤの代わりに、図１２の抵抗ＲＳ、トランジスタＱ７０、Ｑ７１で示す構成の回路を用いてもよい。
【００４９】
この構成はトランジスタＱ７０のトランジスタ幅をトランジスタＱ７１より大きくしておき、抵抗ＲＳでの電力損失を減少させるものである。ただし、負荷電流ＩＬの設定値は、トランジスタＱ７０とＱ７１の比を考慮してＲＳ、ＶＲを設定することで決められる。
【００５０】
【発明の効果】
以上説明したように、この発明の請求項１に記載のスイッチング素子の駆動回路装置によれば、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができるとともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【００５３】
また、この発明の請求項２に記載の電子機器によれば、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがなくなるともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【図面の簡単な説明】
【図１】 この発明の第１の参考例にかかるブロック回路図である。
【図２】 この発明に用いられる検出回路の一例を示すブロック回路図である。
【図３】 この発明に用いられる検出回路の一例を示すブロック回路図である。
【図４】 この発明に用いられる検出回路の入力電圧（ＶＧ）対出力電圧（ＶＡ）特性を示す図である。
【図５】 この発明に用いられるスイッチの一例を示すブロック回路図である。
【図６】 この発明に用いられるスイッチの一例を示すブロック回路図である。
【図７】 この発明の第２の参考例にかかるブロック回路図である。
【図８】 この発明の第３の参考例にかかるブロック回路図である。
【図９】 この発明の実施形態にかかるブロック回路図である。
【図１０】 この発明に用いられる第２検出回路３ｂの一例を示すブロック図である。
【図１１】 第２検出回路３ｂの特性を示す図である。
【図１２】 図８，図９の変形例を示すブロック回路図である。
【符号の説明】
１ スイッチング素子（ＱＤ）
２ 負荷回路
３ 検出回路
４ 定電流源
５ 定電流源
６ スイッチ
ＶＧ 制御信号
【産業上の利用分野】
この発明は、パワーＭＯＳトランジスタ等のスイッチング素子を駆動する回路に用いられるスイッチング素子駆動回路装置及びそれを用いた電子機器に関する。
【０００２】
【従来の技術】
従来の高圧側パワーＭＯＳトランジスタは、負荷と電源との間に設けられ、正電圧電源に接続されたドレイン端子有するＮチャネル型（以下、単にＮ型と略記する。）ＭＯＳトランジスタによって形成されている。
【０００３】
そして、負荷の一端子は、トランジスタのソース端子に接続され、他の負荷端子は接地されている。
【０００４】
ところで、このような高圧側パワーＭＯＳトランジスタ（ハイサイドスイッチング手段）において、トランジスタをオフ状態からオン状態へ切り替えたとき、このトランジスタの出力電流に一時的に大電流が発生してしまう。そこで、ソフトスタート回路を設けて、瞬間的な大電流の発生を防止することが行われている。
【０００５】
例えば、特開平８−２７５３９２号公報には、スイッチング手段（Ｎ型ＭＯＳ）を制御する信号のレベル変化を緩やかにするソフトスタート回路が開示されている。このソフトスタート回路は抵抗、コンデンサで構成されており、緩やかにさせる程度は抵抗、コンデンサの値で固定である。
【０００６】
また、特開平８−５１３４９号公報には、過電流を制御する調整ループを低速、高速の２系統持ち、急速な過負荷が生じたときにすばやく高速調整ループが応答する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
ところで、オン抵抗が十分低いＰチャネル型（以下、単にＰ型と略記する。）ＭＯＳスイッチング素子において、Ｎ型ＭＯＳスイッチング素子に適したソフトスタート動作をさせた場合には、制御信号（ゲート電圧）のレベル変化が完了するまでに負荷回路への電源供給は安定状態に入る。このため、電源電圧が安定した後、すなわち、ソフトスタート完了後にも制御信号のレベル変化が完了しないため、レベル変化完了までオン抵抗が高くなるという問題が生じる。
【０００８】
また、スイッチング素子に接続された回路が容量性の負荷を駆動する場合などに、パルス状の電流がスイッチング素子を流れる。上記した特開平８−５１３４９号公報に記載の技術では、パルス状の負荷に対しても保護回路が働くことになる。このため、保護回路が働いて、ゲート電圧が低下して負荷電流が正常に戻った後は、低速ループでゲート電圧を上げていくことになる。この結果、パルス状の負荷が発生してからゲート電圧がもとに戻るまでの時間、オン抵抗が高くなるという問題がある。
【０００９】
この発明では、パルス状の負荷に対して動作せず、連続した過負荷に対して保護回路を動作させ、このような問題を回避することを目的とする。
【００１０】
【課題を解決するための手段】
この発明は、直流電源からの電流をスイッチングするＰチャネル型ＭＯＳスイッチング素子と、このスイッチング素子をオンさせる制御信号を与える制御信号供給手段と、この制御信号の電位を検出する検出手段と、を備え、前記制御信号供給手段は、定電流動作のためのフィードバックループ手段と、前記検出手段の検出出力に応じて、前記制御信号の遷移速度を増大させる手段と、前記スイッチング素子が完全にオン状態でスイッチング素子へ設定値以上の電流が流れる状態を一定期間維持する手段と、を有することを特徴とする。
【００１１】
上記した構成によれば、スイッチング素子がオンする途中でその制御信号の遷移時間を増すことができ、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができるとともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【００１５】
上記した構成によれば、定電流回路の一部をなすスイッチング素子駆動回路において、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができる。
【００１６】
また、この発明の電子機器は、直流電源と、直流電源からの電流をスイッチングするＰチャネル型ＭＯＳスイッチング素子と、前記スイッチング素子を介して上記電源が供給される負荷回路と、前記スイッチング素子をオンさせる制御信号を与える制御信号供給手段と、この制御信号の電位を検出する検出手段とを備え、前記制御信号供給手段は、定電流動作のためのフィードバックループ手段と、検出手段の検出出力に応じて、前記制御信号の遷移速度を増大させる手段と、前記スイッチング素子が完全にオン状態でスイッチング素子へ設定値以上の電流が流れる状態を一定期間維持する手段と、を有することを特徴とする。
【００１７】
上記した電子機器によれば、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができるとともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【００１８】
【発明の実施の形態】
以下、この発明の実施形態につき図面を参照して説明する。
図１は、この発明の第１の参考例にかかるブロック回路図である。図１に従いこの発明の第１の参考例につき説明する。
【００１９】
高圧側のスイッチング素子（ＱＤ）１は、負荷回路２と電源との間に設けられ、電源電圧（Ｖｄｄ）に接続されたドレイン端子を有するＰチャネル（ｃｈ）型ＭＯＳトランジスタ１によって形成されている。
【００２０】
そして、負荷回路２の一端子は、Ｐ型ＭＯＳトランジスタ１のソース端子に接続され、負荷回路２の他の端子２は接地されている。
【００２１】
Ｐ型ＭＯＳトランジスタ１のゲートには、Ｐ型ＭＯＳトランジスタＱ１０とＮ型ＭＯＳトランジスタＱ１１との接続ノードから制御信号（ＶＧ）が与えられる。
【００２２】
上記したＰ型ＭＯＳトランジスタＱ１０の一方は電源電圧（Ｖｄｄ）が与えられ、Ｎ型トランジスタＱ１１の一端は定電流源４を介して接地されている。
【００２３】
また、Ｐ型ＭＯＳトランジスタＱ１０とＮ型ＭＯＳトランジスタＱ１１との接続ノードはＮ型ＭＯＳトランジスタＱ１２とスイッチ６、定電流源５を介して接地されている。このスイッチ６は、制御信号（ＶＧ）を検出する検出回路３により制御される。
【００２４】
Ｐ型ＭＯＳトランジスタＱ１０とＮ型ＭＯＳトランジスタＱ１１及びＮ型ＭＯＳトランジスタＱ１２のゲートにはスイッチング素子（ＱＤ）１を駆動するためのイネーブル信号（ＥＮ）が与えられる。
【００２５】
上記した検出回路３の閾値をＶ１とする。検出回路３の入力電圧（ＶＧ）対出力電圧（ＶＡ）特性を図４に示す。また、検出回路３の一例を図２及び図３に示す。図２に示す検出回路３は、インバータで構成され、このインバータを構成するトランジスタの閾値をＶ１としている。また、図３に示す検出回路３は、抵抗で分圧してコンパレータ３１の一方にＶ１を入力し、他方にＶＧを与え、出力ＶＡを得ている。図２、図３に示すような検出回路３を用いることで、図４に示す入力電圧（ＶＧ）対出力電圧（ＶＡ）を得る。
【００２６】
また、スイッチ６の一例を図５、図６に示す。このスイッチ６の動作は検出回路３からの出力ＶＡが”Ｌ”でオフ、”Ｈ”でオンである。
【００２７】
次に、第１の参考例の動作につき説明する。イネーブル信号ＥＮが”Ｌ”から”Ｈ”になると、制御信号ＶＧの電位は定電流源４の電流Ｉ１により、Ｖｄｄから徐々に低下する。
【００２８】
スイッチング素子（ＱＤ）１はオン抵抗を下げるため、ゲート幅が大きく、そのためゲート容量も大きくしている。最初、検出回路３の出力ＶＡは”Ｌ”であるから、スイッチ６はオフで定電流源５の電流Ｉ２は流れない。
【００２９】
そして、制御信号ＶＧ、すなわち、スイッチング素子（ＱＤ）１のゲート電位が検出回路３の閾値Ｖ１を下回ったときに、検出回路３３の出力ＶＡが”Ｈ”レベルになり、スイッチ６がオンし、Ｉ２が流れ始める。この結果、制御信号ＶＧの立ち下げが、Ｉ１からＩ１＋Ｉ２で行われるようになる。すなわち、制御信号ＶＧが検出回路３の閾値（Ｖ１）を下回る時間をソフトスタート完了時間に設定することで、ソフトスタート完了から完全にオンするまでの時間を短縮することができる。
【００３０】
次に、この発明の第２の参考例につき図７に従い説明する。図７は、この発明の第２の参考例にかかるブロック回路図である。
【００３１】
この第２の参考例は、制御信号（ゲート電位）ＶＧを与えるのにアンプ７を用いて、制御信号のレベル変化を検出してゲインを増大させたものである。このアンプ７自体は既知の回路構成である。アンプ７のＶｒｅｆは１Ｖないし２Ｖの定電圧で、イネーブル信号ＥＮ＜Ｖｒｅｆのときに、ＶＧ＝”Ｈ”、ＥＮ＞ＶｒｅｆのときにＶＧ＝”Ｌ”となるように構成されている。
【００３２】
検出回路３からの出力がＰ型ＭＯＳトランジスタＱ２１に与えられる。電源電圧Ｖｄｄと定電流源４との間には、Ｐ型ＭＯＳトランジスタＱ２０が設けられ、このゲートがアンプ７に接続されている。定電流源４の他方は接地されている。また、Ｐ型ＭＯＳトランジスタＱ２０の一端とＮ型トランジスタＱ２１とが接続され、Ｎ型トランジスタＱ２１の他端は定電流源５を介して接地されている。
【００３３】
この第２の参考例の動作においては、イネーブル信号ＥＮの変化から制御信号ＶＧが変化するまでの時間は、アンプ７のトランジスタＱ２２、Ｑ２３の電流が大きいほど小さい。制御信号ＶＧが閾値電圧Ｖ１を下回ったときに、トランジスタＱ２１がオンし、トランジスタＱ２０を流れる電流が、Ｉ１からＩ１＋Ｉ２になる。トランジスタＱ２２，Ｑ２３はトランジスタＱ２０のカレントミラー構成であるから、トランジスタＱ２０の電流増、すなわち、トランジスタＱ２２，Ｑ２３の電流増となる。したがって図１と同様に、制御信号ＶＧが検出回路３の閾値（Ｖ１）を下回る時間をソフトスタート完了時間に設定することで、ソフトスタート完了から完全にオンするまでの時間を短縮することができる。
【００３４】
次に、この発明の第３の参考例につき図８に従い説明する。図８は、この発明の第３の実施形態にかかるブロック回路図である。この第３の実施形態は、定電流動作のためのフィードバックループを持つものである。
【００３５】
この第３の参考例は、電源電圧Ｖｄｄを過電流検出用抵抗（Ｒｓ）９で分圧した電位をコンパレータ８の一方に与え、コンコンパレータ８の他方には参照電位ＶＲが与えられている。そして、スイッチング素子（ＱＤ）１のドレイン端子は抵抗９に接続されている。コンパレータ８からの出力ＶＢは、インバータ（ＩＮＶ１）１０、インバータ（ＩＮＶ２）１１のそれぞれのトランジスタＱ３１，Ｑ３２に与えられている。スイッチ６の出力はトランジスタＱ３２と定電流源４との接続点に与えられ、トランジスタＱ３１と定電流源５との接続点から制御信号ＶＧがスイッチング素子（ＱＤ）１に与えられる。
【００３６】
次に、この第３の参考例の動作につき説明する。イネーブル時に負荷電流ＩＬが設定値より少ない場合には、ＶＳ＞ＶＲ、ＶＢ＝Ｖｄｄとなり、トランジスタＱ３１，Ｑ３２はオフである。ここで、設定値とはＲＳ×ＩＬ＝ＶＲとなるＩＬのことである。
【００３７】
イネーブル信号は図示せず。この場合、ＶＧはＶＧ＞Ｖ１の状態では、定電流源Ｉ１により，ＶＧ＜Ｖ１ではＩ１＋Ｉ２により低下する。この動作は図１の場合と同様である。
【００３８】
次に、イネーブル時に設定値以上のＩＬを流せる負荷回路２が接続されている場合を考える。負荷電流ＩＬによりＶＳが低下し、ＶＲに近づく。するとＶＢが低下し、ＶＢ＜Ｖｄｄ−Ｖｔｐとなると、定電流Ｉ３，Ｉ４が発生するため、制御信号ＶＧの立ち下がりは押えられる。なお、Ｖｔｐはスイッチング素子（Ｐ型ＭＯＳトランジスタ）１の閾値である。
【００３９】
すなわち、フィードバックループが作用し、負荷電流ＩＬが一定に保たれる。このときＩＬが小さい場合は０≦ＶＧ≦Ｖ１、大きい場合は、Ｖ１＜ＶＧ＜Ｖｄｄ−Ｖｔｐ の範囲をとりうる。図８の例では、インバータ（ＩＮＶ１）１０，（ＩＮＶ２）１２がフィードバックループ内のアンプを構成している。
【００４０】
そして、０≦ＶＧ≦Ｖ１では高速ループとなり、Ｖ１＜ＶＧ＜Ｖｄｄ−Ｖｔｐでは低速ループとなる。負荷電流ＩＬが設定値内のときに所望のソフトスタート動作が得られ、負荷電流ＩＬが設定値を超えるときに、フィードバック回路が機能して定電流（＝ＶＲ／ＲＳ）動作をする。
【００４１】
このように、定電流回路においても通常の負荷（＝設定値内の負荷）に対して所望のソフトスタート動作をさせることができる。
【００４２】
次に、この発明の実施形態につき図９に従い説明する。図９は、この発明の実施形態にかかるブロック回路図である。この実施形態は、図８の回路に第２検出回路３ｂとトランジスタＱ４３が付加されている。
【００４３】
第２検出回路３ｂの例を図１０に示す。図１１に第２検出回路３ｂの特性を示す。
【００４４】
図１１の閾値電圧Ｖ１は図４の閾値電圧Ｖ１と同じ値である。また、第２検出回路３ｂはＶ２＜ＶＧ＜Ｖ１の入力制御信号ＶＧに対して、出力ＶＣ＝”Ｌ”となる。
【００４５】
イネーブル時に負荷電流ＩＬが設定値より小さい場合には、ＶＢ＝ＶｄｄとなるためＶＧは図８の場合と同様に低下する。このときトランジスタＱ４３の振る舞いはトランジスタＱ４２がオフなので関係ない。
【００４６】
イネーブル時に設定値以上の負荷電流ＩＬを流せる負荷回路２が接続されている場合はフィードバックループが作用し、負荷電流ＩＬが一定に保たれる動作となり、図８と同様である。負荷電流ＩＬにより、制御信号ＶＧのとる範囲が０≦ＶＧ＜Ｖ２、Ｖ２≦ＶＧ≦Ｖ１、Ｖ１＜ＶＧ＜Ｖｄｄ−Ｖｔｐのいずれかとなる。
【００４７】
そして、ソフトスタート完了後に、負荷電流ＩＬが設定値以内の状態であれば、ＶＧ＝０Ｖとなる。そこで、ＩＬ＞設定値となる過電流が生じた場合を考える。ＶＢが低下し、ＶＢ＜Ｖｄｄ−ＶｔｐとなるとＩ３が流れ、ＶＧは上昇を始める。このとき、ＶＧ＜Ｖ２なので、トランジスタＱ４３がオフで、Ｉ１＋Ｉ２に対して、Ｉ３で制御信号ＶＧを上昇させることになる。制御信号ＶＧを上昇させるためには、よりＶＢが低下せねばならず、すなわち、より負荷電流ＩＬが増加せねばならない。Ｉ１＜Ｉ２に設定しているため、トランジスタＱ４３がオフの状態でＶＧを上昇させるには時間がかかる。ＶＧ＜Ｖ２ではＶＧの上昇は遅く、ＶＧ＞Ｖ２では上昇は速い。Ｖ２を適切に設定することで、過電流に対して一定時間オン抵抗の増加を抑える回路にすることができる。
【００４８】
また、図８、図９の過電流検出抵抗ＲＳ，スイッチング素子ＱＤの代わりに、図１２の抵抗ＲＳ、トランジスタＱ７０、Ｑ７１で示す構成の回路を用いてもよい。
【００４９】
この構成はトランジスタＱ７０のトランジスタ幅をトランジスタＱ７１より大きくしておき、抵抗ＲＳでの電力損失を減少させるものである。ただし、負荷電流ＩＬの設定値は、トランジスタＱ７０とＱ７１の比を考慮してＲＳ、ＶＲを設定することで決められる。
【００５０】
【発明の効果】
以上説明したように、この発明の請求項１に記載のスイッチング素子の駆動回路装置によれば、ソフトスタート後にすみやかにスイッチング素子を完全にオンさせることができるとともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【００５３】
また、この発明の請求項２に記載の電子機器によれば、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがなくなるともに、スイッチング素子が完全にオンした後の過電流に対して一定期間反応を遅らせることができるので、パルス状の過電流に反応してオン抵抗が高くなることがない。
【図面の簡単な説明】
【図１】 この発明の第１の参考例にかかるブロック回路図である。
【図２】 この発明に用いられる検出回路の一例を示すブロック回路図である。
【図３】 この発明に用いられる検出回路の一例を示すブロック回路図である。
【図４】 この発明に用いられる検出回路の入力電圧（ＶＧ）対出力電圧（ＶＡ）特性を示す図である。
【図５】 この発明に用いられるスイッチの一例を示すブロック回路図である。
【図６】 この発明に用いられるスイッチの一例を示すブロック回路図である。
【図７】 この発明の第２の参考例にかかるブロック回路図である。
【図８】 この発明の第３の参考例にかかるブロック回路図である。
【図９】 この発明の実施形態にかかるブロック回路図である。
【図１０】 この発明に用いられる第２検出回路３ｂの一例を示すブロック図である。
【図１１】 第２検出回路３ｂの特性を示す図である。
【図１２】 図８，図９の変形例を示すブロック回路図である。
【符号の説明】
１ スイッチング素子（ＱＤ）
２ 負荷回路
３ 検出回路
４ 定電流源
５ 定電流源
６ スイッチ
ＶＧ 制御信号
Claims (2)
- 直流電源からの電流をスイッチングするＰチャネル型ＭＯＳスイッチング素子と、このスイッチング素子をオンさせる制御信号を与える制御信号供給手段と、この制御信号の電位を検出する検出手段と、を備え、前記制御信号供給手段は、定電流動作のためのフィードバックループ手段と、前記検出手段の検出出力に応じて、前記制御信号の遷移速度を増大させる手段と、前記スイッチング素子が完全にオン状態でスイッチング素子へ設定値以上の電流が流れる状態を一定期間維持する手段と、を有することを特徴とするスイッチング素子駆動回路装置。
- 直流電源と、直流電源からの電流をスイッチングするＰチャネル型ＭＯＳスイッチング素子と、前記スイッチング素子を介して上記電源が供給される負荷回路と、前記スイッチング素子をオンさせる制御信号を与える制御信号供給手段と、この制御信号の電位を検出する検出手段とを備え、前記制御信号供給手段は、定電流動作のためのフィードバックループ手段と、検出手段の検出出力に応じて、前記制御信号の遷移速度を増大させる手段と、前記スイッチング素子が完全にオン状態でスイッチング素子へ設定値以上の電流が流れる状態を一定期間維持する手段と、を有することを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066278A JP4145462B2 (ja) | 2000-03-10 | 2000-03-10 | スイッチング素子駆動回路装置およびそれを用いた電子機器 |
| JP2006015929A JP4666636B2 (ja) | 2000-03-10 | 2006-01-25 | スイッチング素子駆動回路装置及びそれを用いた電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000066278A JP4145462B2 (ja) | 2000-03-10 | 2000-03-10 | スイッチング素子駆動回路装置およびそれを用いた電子機器 |
| JP2006015929A JP4666636B2 (ja) | 2000-03-10 | 2006-01-25 | スイッチング素子駆動回路装置及びそれを用いた電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006015929A Division JP4666636B2 (ja) | 2000-03-10 | 2006-01-25 | スイッチング素子駆動回路装置及びそれを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257572A JP2001257572A (ja) | 2001-09-21 |
| JP4145462B2 true JP4145462B2 (ja) | 2008-09-03 |
Family
ID=49959180
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000066278A Expired - Fee Related JP4145462B2 (ja) | 2000-03-10 | 2000-03-10 | スイッチング素子駆動回路装置およびそれを用いた電子機器 |
| JP2006015929A Expired - Fee Related JP4666636B2 (ja) | 2000-03-10 | 2006-01-25 | スイッチング素子駆動回路装置及びそれを用いた電子機器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006015929A Expired - Fee Related JP4666636B2 (ja) | 2000-03-10 | 2006-01-25 | スイッチング素子駆動回路装置及びそれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP4145462B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI301352B (en) * | 2005-05-19 | 2008-09-21 | Mstar Semiconductor Inc | Full-bridge soft switching inverter and driving method thereof |
| JP4874665B2 (ja) * | 2006-02-14 | 2012-02-15 | 株式会社東芝 | ゲート駆動回路 |
| FR2927738B1 (fr) * | 2008-02-19 | 2013-01-04 | Alstom Transport Sa | Dispositif et circuit de commande d'un composant electronique de puissance, procede de pilotage et allumeur associes. |
| JP5470765B2 (ja) | 2008-07-17 | 2014-04-16 | 株式会社リコー | スイッチング電源回路 |
| JP5329497B2 (ja) * | 2010-08-30 | 2013-10-30 | 旭化成エレクトロニクス株式会社 | スイッチングトランジスタの制御回路 |
| JP6967421B2 (ja) * | 2017-10-23 | 2021-11-17 | ローム株式会社 | スイッチ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3614519B2 (ja) * | 1995-07-25 | 2005-01-26 | 株式会社日立製作所 | 絶縁ゲート型半導体装置の駆動方法及び装置 |
| JPH10108477A (ja) * | 1996-09-30 | 1998-04-24 | Mitsutoyo Corp | インバータ回路 |
| JPH11246147A (ja) * | 1998-03-04 | 1999-09-14 | Toshiba Corp | 油圧エレベータ |
-
2000
- 2000-03-10 JP JP2000066278A patent/JP4145462B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-25 JP JP2006015929A patent/JP4666636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257572A (ja) | 2001-09-21 |
| JP4666636B2 (ja) | 2011-04-06 |
| JP2006148971A (ja) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998902B2 (en) | Bandgap reference voltage circuit | |
| JP3799341B2 (ja) | ゲート駆動回路及び半導体装置 | |
| US20030067291A1 (en) | Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit | |
| EP0574184A2 (en) | High speed CMOS output buffer circuits | |
| US5546029A (en) | Output driver circuit having reduced electromagnetic interference | |
| JP4666636B2 (ja) | スイッチング素子駆動回路装置及びそれを用いた電子機器 | |
| KR101069485B1 (ko) | 모터 구동 회로 | |
| US4677321A (en) | TTL compatible input buffer | |
| JP4225630B2 (ja) | 電圧発生回路 | |
| EP0881769A2 (en) | Abnormal current detection circuit and load drive circuit including the same | |
| JP2006148971A5 (ja) | ||
| US20020024329A1 (en) | Boot-strapped current switch | |
| JP2014067240A (ja) | 半導体装置 | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| JP2005291865A (ja) | 電源電圧監視回路 | |
| CN114204926A (zh) | 半导体装置 | |
| US20050134364A1 (en) | Reference compensation circuit | |
| US6759852B1 (en) | VDD detection path in power-up circuit | |
| EP3308240A1 (en) | Start-up circuits | |
| JP3759499B2 (ja) | 過電流を全く生じることなく電流をターン・オンおよびターン・オフさせるための回路構造 | |
| CN115856411A (zh) | 功率驱动管及其过流检测电路及过流检测方法 | |
| JP2006033864A (ja) | 電流駆動回路、及び電流駆動回路の動作方法 | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JP2003067062A (ja) | ボルテージレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060202 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |