[go: up one dir, main page]

JP4140548B2 - バンプ形成装置およびバンプ形成方法 - Google Patents

バンプ形成装置およびバンプ形成方法 Download PDF

Info

Publication number
JP4140548B2
JP4140548B2 JP2004120167A JP2004120167A JP4140548B2 JP 4140548 B2 JP4140548 B2 JP 4140548B2 JP 2004120167 A JP2004120167 A JP 2004120167A JP 2004120167 A JP2004120167 A JP 2004120167A JP 4140548 B2 JP4140548 B2 JP 4140548B2
Authority
JP
Japan
Prior art keywords
ink
bump
height
application
bump forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004120167A
Other languages
English (en)
Other versions
JP2005303181A (ja
Inventor
宏 土師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004120167A priority Critical patent/JP4140548B2/ja
Publication of JP2005303181A publication Critical patent/JP2005303181A/ja
Application granted granted Critical
Publication of JP4140548B2 publication Critical patent/JP4140548B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)

Description

本発明は、基板に形成された複数の電極にバンプを形成するバンプ形成装置およびバンプ形成方法に関するものである。
突出電極であるバンプを介して基板に実装される電子部品の実装信頼性を確保するためには、バンプの高さを均一に保つことが求められる。このため従来より、金属ボール搭載やワイヤボンディングあるいはメッキなどの方法によってバンプを形成した後に、バンプ下面を平坦面に押しつけることによってバンプ高さをそろえるフラットニングが実行される（例えば特許文献１参照）。
特開平１１−８７４３１号公報
しかしながら上述の従来技術例では、一旦バンプを形成した後にフラットニングのための別途工程を必要として工程が複雑化するとともに、フラットニングにおいても複数のバンプの高さばらつきに応じてフラットニング時の押しつけ量を制御しなければならず、簡便に効率よく均一な高さのバンプを得ることが困難であった。
そこで本発明は、簡便に効率よく均一な高さのバンプを得ることができるバンプ形成装置およびバンプ形成方法を提供することを目的とする。
本発明のバンプの形成装置は、基板に形成された複数の電極に導電微粒子を含んだインクを塗布してバンプを形成するバンプ形成装置であって、前記インクが塗布される塗布面の高さを計測する高さ計測部と、前記インクを吐出して前記塗布面に塗布する印刷ヘッドと、前記高さ計測部によって計測した前記塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算部と、前記インク塗布量演算部によって求められたインクの塗布量に基づいて前記印刷ヘッドを制御する印刷ヘッド駆動部とを備えた。
本発明のバンプの形成方法は、基板に形成された複数の電極に導電微粒子を含んだインクを塗布してバンプを形成するバンプ形成方法であって、前記インクが塗布される塗布面の高さを計測する高さ計測工程と、前記高さ計測工程において計測した前記塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算工程と、前記インク塗布量演算工程において求められたインクの塗布量に基づいて印刷ヘッドを制御して前記塗布面にインクを塗布するインク塗布工程とを含む。
本発明によれば、インクを塗布することによってバンプを形成する対象となる塗布面の高さを計測してそれぞれの塗布面ごとに必要なインク塗布量を計算しておき、求められたインクの塗布量に基づいて印刷ヘッドを制御して塗布面にインクを塗布することにより、適正な塗布量のインクによって均一な高さのバンプをバンプ形成時点において確保することができ、簡便に効率よく均一な高さのバンプを得ることができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半
田バンプ形成装置の斜視図、図２、図４は本発明の一実施の形態の半田バンプ形成方法のフロー図、図３、図５は本発明の一実施の形態の半田バンプ形成方法の工程説明図である。
まず図１を参照して、バンプ形成装置１の構成を説明する。バンプ形成装置１は、基板に形成された複数の電極に導電微粒子を含んだインクを塗布して、バンプを形成する用途に用いられるものである。図１において、基板保持部２の上面には基板である半導体ウェハ３が保持されている。半導体ウェハ３には複数の半導体素子が作り込まれており、各半導体素子にはバンプ形成対象の複数の電極３ａ（図３参照）が形成されている。
基板保持部２の上方には、印刷ヘッド駆動部５によって駆動される印刷ヘッド４がＹ方向に移動自在に配設されている。印刷ヘッド４は下面にバンプ形成用のインクを吐出する吐出ノズル４ａ（吐出口）（図３参照）を多数等間隔で備えており、制御部１１によって印刷ヘッド駆動部５を制御することにより、印刷ヘッド４をＹ方向の任意位置に移動させるとともに、各吐出口４ａからのインクの吐出量を制御できるようになっている。印刷ヘッド４が基板保持部２に保持された半導体ウェハ３の上方に移動し、各吐出ノズル４ａを半導体ウェハ３に設けられた電極３ａ上で停止または通過する各吐出ノズル４ａからインクを吐出することにより、電極３ａ上には所定塗布量のインクが塗布される。
印刷ヘッド４によって塗布・印刷されるインクについて説明する。ここで用いられるインクは、導電微粒子を含んだ金属ナノ粒子ペースト、すなわちＡｕ、Ａｇ、Ｃｕなどの導電金属を１０ｎｍ程度の粒径に細粒化した導電微粒子をテトラデカンなどの溶剤に含有させたものが使用される。そしてインク塗布後にキュア工程に送り加熱することにより、金属ナノ粒子ペースト中の溶剤が蒸発し、電極３ａ上には金属ナノ粒子ペースト中の導電微粒子が固体化したバンプが形成される。また既に電極３ａ上に形成されたバンプの表面に対してインクを塗布することにより、既形成のバンプの高さを増加させることができる。
印刷ヘッド４の側方には、カメラ７および高さ計測ヘッド８を備えた計測ヘッド６が、ＸＹ方向に移動自在に配設されている。基板保持部２に保持された半導体ウェハ３の上方に計測ヘッド６を移動させ、カメラ７によって半導体ウェハ３を撮像して取得した画像を、位置認識部９によって認識処理することにより、半導体ウェハ３における電極３ａの位置が認識される。位置認識結果は制御部１１に伝達される。
また計測ヘッド６を半導体ウェハ３の上方に移動させ、高さ計測ヘッド８を計測対象面に位置合わせしてレーザ光による測距動作を行わせることにより、計測対象面の高さが計測される。ここでは、印刷ヘッド４の吐出ノズル４ａによってインクが塗布される前の塗布面が計測対象面となっており、後述するように、バンプが形成される前の電極３ａの表面および既に電極３ａ上に形成された既形成のバンプの表面のいずれもが計測対象の塗布面となる。
すなわち本実施の形態のバンプ形成装置１においては、印刷ヘッド４によるバンプ形成に先立って、インクが塗布される塗布面の高さを計測する。そして高さ計測部１０による高さ計測結果は、制御部１１に伝達される。印刷ヘッド４によるバンプ形成のためのインク塗布に際しては、制御部１１は高さ計測部１０によって求めた電極３ａまたは既形成のバンプの表面の高さ計測結果、すなわちインクが塗布される塗布面の高さ情報より、それぞれの塗布面ごとに必要なインク塗布量を計算する。
したがって制御部１１は、塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算部となっている。そして、制御部１１がこのインク塗布量に基づいて印刷ヘッド駆動部５を制御することにより、印刷ヘッド４は吐出ノズル４
ａによって半導体ウェハ３の各電極３ａに対して適正高さのバンプ形成に必要な塗布量のインクを吐出する。
すなわちバンプ形成装置１は、インクが塗布される塗布面の高さを計測する高さ計測部１０と、インクを吐出して塗布面に塗布する印刷ヘッド４と、高さ計測部１０によって計測した塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算部と、インク塗布量演算部によって求められたインクの塗布量に基づいて印刷ヘッド４を制御する印刷ヘッド駆動部５とを備えた構成となっている。
次に、図２、図３を参照して、基板に形成された複数の電極に導電微粒子を含んだインクを塗布してバンプを形成するバンプ形成方法を説明する。ここでは、半導体ウェハ３の電極３ａ上にインクジェットによりインクを塗布して金属ナノ粒子ペーストによるバンプ形成を行う。まず計測ヘッド６を半導体ウェハ３上に移動させて、基板位置認識を行う（ＳＴ１）。すなわちカメラ７によって半導体ウェハ３を撮像し、位置認識部９によって認識処理して各電極３ａの位置を認識する。
次いでインク塗布を行う（ＳＴ２）。すなわち図３（ａ）に示すように、印刷ヘッド４を半導体ウェハ３の上方で移動させ、吐出ノズル４ａからインクを電極３ａに対して吐出させて電極３ａの塗布面に付着させる。そして付着したインクが堆積することにより、電極３ａ上には固体のバンプとなる前段階の液状突起１２ａが形成される。吐出ノズル４ａからのインクの吐出タイミングは、位置認識部９で認識した電極３ａの位置と印刷ヘッド４のＹ方向の位置によって決定される。
そしてこの後、半導体ウェハ３をキュア工程に送り加熱して乾燥させる（ＳＴ３）。これによりインク中の溶剤成分が蒸発し、液状突起１２ａ内の導電微粒子が固体化したバンプ１２ｂが形成される。このとき、印刷ヘッド４によるインク吐出量のばらつきや、電極３ａの高さのばらつきに起因してバンプ１２ｂの高さは所望のバンプ高さＨに必ずしも等しくはならず、電極３ａごとにばらつく傾向がある。
このばらつきを修正するため、インクジェットによるバンプ高さ調整が行われる。すなわち、（ＳＴ１）と同様に基板位置認識を行い（ＳＴ４）、この後図３（ｂ）に示すように、各電極３ａ上のバンプ１２ｂについて、バンプ高さ計測が行われる（ＳＴ５）。これにより、所望のバンプ高さＨに実際のバンプ高さを合わせるために必要なインク塗布量を求めるインク塗布量演算が制御部１１によって行われる（ＳＴ６）。そしてこの演算結果に基づき、インク塗布が再度実行される（ＳＴ７）。
すなわち、図３（ｃ）に示すように、既に形成されたペーストバンプ１２上に不足高さを補うためのインクの追加塗布が印刷ヘッド４によって行われ、バンプ高さＨを得るために必要なインク量の液状突起１２ｃが既形成のバンプ１２ｂ上に付加される。そしてこの後、再度キュア工程に半導体ウェハ３を送って乾燥させる（ＳＴ８）。これにより、電極３ａ上には正規高さＨのバンプが形成され、バンプ形成のための一連の工程が完了する。
すなわち上記バンプ形成方法は、インクが塗布される塗布面の高さを計測する高さ計測工程と、高さ計測工程において計測した塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算工程と、インク塗布量演算工程において求められたインクの塗布量に基づいて印刷ヘッドを制御して塗布面にインクを塗布するインク塗布工程とを含む形態となっている。
次に図４、図５を参照して、電極３ａの高さを予め計測する方法によってバンプ形成を行う実施例について説明する。まず（ＳＴ１）と同様に基板位置認識を行う（ＳＴ１１）
。次いで図５（ａ）に示すように、電極高さ計測を行う（ＳＴ１２）。ここでは、一部の電極３ａは半導体ウェハ１３に設けられた凹部１４内に位置しており、電極３ａの高さは位置ごとに異なってものとなっている。
次いで電極高さ計測結果に基づいて、インク塗布量演算を行う（ＳＴ１３）。これにより各電極３ａごとに高さが異なっている場合においても、各電極３ａ上に高さが均一なバンプを形成するのに必要なインク塗布量が求められる。そしてこのインク塗布量演算結果に基づき、図５（ｂ）に示すように、印刷ヘッド４を移動させ、吐出ノズル４ａによって各電極３ａ上に順次インク塗布を行う（ＳＴ１４）。このとき、各電極３ａ上には高さが均一なバンプを形成するために必要な適正塗布量のインクが塗布され、高さが等しい液状突起１２ａが形成される。そしてこの後半導体ウェハ３をキュア工程に送り乾燥させる（ＳＴ１５）。これにより、高さの異る電極３ａ上に高さが均一なバンプが形成される。
なお、上記は（ＳＴ１１）〜（ＳＴ１５）のインクジェットプロセスを１回のみ実行する例を示しているが、より厳密なバンプ高さ精度が求められる場合には、破線枠Ｒで示すように同様のインクジェットプロセスを反復実行してもよい。すなわち、第１回目のインクジェットプロセスにおいては、インク塗布量を予め少な目に設定しておき、後続のインクジェットプロセス（基板位置認識（ＳＴ１６）、バンプ高さ計測（ＳＴ１７）、インク塗布量演算（ＳＴ１８）、インク塗布（ＳＴ１９）およびキュア（乾燥）（ＳＴ２０））によって不足分を調整する。これにより、より均一な高さのバンプ形成が実現される。
本発明の半田バンプ形成装置および半田バンプ形成方法は、簡便に効率よく均一な高さのバンプを得ることができるという効果を有し、基板に形成された複数の電極にバンプを形成する用途に有用である。
本発明の一実施の形態の半田バンプ形成装置の斜視図 本発明の一実施の形態の半田バンプ形成方法のフロー図 本発明の一実施の形態の半田バンプ形成方法の工程説明図 本発明の一実施の形態の半田バンプ形成方法のフロー図 本発明の一実施の形態の半田バンプ形成方法の工程説明図
符号の説明
１ バンプ形成装置
３ 半導体ウェハ
３ａ 電極
４ 印刷ヘッド
４ａ 吐出ノズル
７ カメラ
８ 高さ計測ヘッド

Claims (9)

  1. 基板に形成された複数の電極に導電微粒子を含んだインクを塗布してバンプを形成するバンプ形成装置であって、前記インクが塗布される塗布面の高さを計測する高さ計測部と、前記インクを吐出して前記塗布面に塗布する印刷ヘッドと、前記高さ計測部によって計測した前記塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算部と、前記インク塗布量演算部によって求められたインクの塗布量に基づいて前記印刷ヘッドを制御する印刷ヘッド駆動部とを備えたことを特徴とするバンプ形成装置。
  2. 前記印刷ヘッドは、インクを吐出する多数の吐出口を等間隔で備えたことを特徴とする請求項１記載のバンプ形成装置。
  3. 前記インクは、導電微粒子を含んだ金属ナノ粒子ペーストであることを特徴とする請求項１記載のバンプ形成装置。
  4. 前記塗布面は、既に形成済みのバンプの表面であることを特徴とする請求項１記載のバンプ形成装置。
  5. 前記塗布面は、バンプが形成される電極の表面であることを特徴とする請求項１記載のバンプ形成装置。
  6. 基板に形成された複数の電極に導電微粒子を含んだインクを塗布してバンプを形成するバンプ形成方法であって、前記インクが塗布される塗布面の高さを計測する高さ計測工程と、前記高さ計測工程において計測した前記塗布面の高さ情報よりそれぞれの塗布面ごとに必要なインク塗布量を計算するインク塗布量演算工程と、前記インク塗布量演算工程において求められたインクの塗布量に基づいて印刷ヘッドを制御して前記塗布面にインクを塗布するインク塗布工程とを含むことを特徴とするバンプ形成方法。
  7. 前記インクは、導電微粒子を含んだ金属ナノ粒子ペーストであることを特徴とする請求項６記載のバンプ形成方法。
  8. 前記塗布面は、既に形成済みのバンプの表面であることを特徴とする請求項６記載のバンプ形成方法。
  9. 前記塗布面は、バンプが形成される電極の表面であることを特徴とする請求項６記載のバンプ形成方法。
JP2004120167A 2004-04-15 2004-04-15 バンプ形成装置およびバンプ形成方法 Expired - Fee Related JP4140548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004120167A JP4140548B2 (ja) 2004-04-15 2004-04-15 バンプ形成装置およびバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004120167A JP4140548B2 (ja) 2004-04-15 2004-04-15 バンプ形成装置およびバンプ形成方法

Publications (2)

Publication Number Publication Date
JP2005303181A JP2005303181A (ja) 2005-10-27
JP4140548B2 true JP4140548B2 (ja) 2008-08-27

Family

ID=35334290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004120167A Expired - Fee Related JP4140548B2 (ja) 2004-04-15 2004-04-15 バンプ形成装置およびバンプ形成方法

Country Status (1)

Country Link
JP (1) JP4140548B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793187B2 (ja) * 2006-09-11 2011-10-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP4848941B2 (ja) * 2006-11-28 2011-12-28 パナソニック株式会社 電子部品実装構造体とその製造方法
US8120188B2 (en) 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
KR100865780B1 (ko) * 2007-03-05 2008-10-28 한국과학기술원 플립칩 어셈블리의 제조방법
JP6143104B2 (ja) 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
CN105308732B (zh) * 2013-06-24 2018-11-27 亮锐控股有限公司 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构

Also Published As

Publication number Publication date
JP2005303181A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
CN115038591B (zh) 以高分辨率印刷焊膏和其他粘性材料的系统与方法
JP6538913B2 (ja) 基板上に材料を堆積させる材料堆積システムおよび方法
JP3583462B2 (ja) 電子成分のための微小はんだ付け装置および方法
JP4893056B2 (ja) スクリーン印刷装置
JP2004533121A (ja) 圧電マイクロデポジションを用いた印刷回路基板構造の形成
KR102402459B1 (ko) 충격 디바이스를 사용하여 점성 매체를 분사하기 위한 방법 및 장치
KR20100016061A (ko) 액체 재료 토출 방법 및 장치
JP2021010013A (ja) はんだペーストフラックスを塗布するための方法および装置
JP2014003263A (ja) 半田ペースト吐出装置、それを含むパターニングシステム及びその制御方法
JP4140548B2 (ja) バンプ形成装置およびバンプ形成方法
US20110284158A1 (en) Method and apparatus of manufacturing functionally gradient material
JP2008294391A (ja) 表面エネルギー制御を用いたパターニング方法
CN101142487B (zh) 探针卡及其制造方法
JP4362629B2 (ja) 一括転写型インクジェット用ノズルプレートの製造方法
JP4590493B2 (ja) 立体構造物の製造方法
KR20210105413A (ko) 이젝터를 제어하기 위한 방법 및 관련된 시스템
JP5141121B2 (ja) パターン形成方法、液滴吐出装置及び回路基板
WO2014184960A1 (ja) 検査装置、検査方法、および、制御装置
JP2008135602A (ja) パターン形成方法及びパターン形成装置
WO2009110414A1 (ja) バンプ形成方法
JP4600363B2 (ja) 液状体の描画方法
JP2003218149A (ja) 電子部品製造方法及び電子部品、半導体装置の製造方法並びに電子機器
JP2010098156A (ja) 半導体装置、半導体装置の製造方法、電子機器
CN115669239A (zh) 基于形貌的沉积高度调节
JP2674582B2 (ja) フラックス塗布装置およびその塗布方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees