JP4131344B2

JP4131344B2 - Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置

Info

Publication number: JP4131344B2
Application number: JP07869498A
Authority: JP
Inventors: 繁有沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-03-26
Filing date: 1998-03-26
Publication date: 2008-08-13
Anticipated expiration: 2018-03-26
Also published as: JPH11274919A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ回路、復調回路、ＩＣカード及びＩＣカード処理装置に関し、例えば非接触により種々のデータを入出力するＩＣカードと、このＩＣカードとデータ通信するＩＣカード処理装置に適用することができる。本発明は、発振出力信号と２値化信号の位相比較結果を選択的に平均値化して立ち上がりエッジ又は立ち下がりエッジの何れかに対する位相ずれ量を計算し、この位相ずれ量より発振出力信号を制御することにより、また９０度位相の異なる発振出力信号による位相比較結果の正負を基準にして制御方向を決定し、この制御方向に発振出力信号を制御することにより、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができるようにする。
【０００２】
【従来の技術】
従来、ＩＣカードを用いたＩＣカードシステムにおいては、交通機関の改札システム、部屋の入退出管理システム等に適用されるようになされている。このようなＩＣカードシステムは、ユーザーの携帯するＩＣカードと、これらＩＣカードとの間で種々のデータを送受するリードライタ（すなわちＩＣカード処理装置でなる）とにより構成され、これらＩＣカード及びリードライタ間で非接触により種々のデータを送受するようになされたものが提案されている。
【０００３】
すなわちこの種のＩＣカードシステムにおいて、リードライタは、所定周波数の搬送波を所望のデータ列により変調して送信信号を生成し、この送信信号をＩＣカードに送出する。
【０００４】
ＩＣカードは、アンテナを介してこの送信信号を受信し、この送信信号よりリードライタから送出されたデータを復調する。さらにＩＣカードは、この受信したデータに応じて、内部に保持する個人情報等のデータを所定の搬送波により変調してリードライタに送出する。
【０００５】
リードライタは、このＩＣカードより送出されたデータを受信し、この受信したデータより、改札機の扉を開閉し、また部屋の入退出を許可するようになされている。
【０００６】
このようなＩＣカードシステムにおいては、図１１に示すような復調器を用いて、リードライタより送出されたデータを受信し、またＩＣカードより送信されたデータを受信するようになされている。
【０００７】
すなわちこの復調器１は、アンテナ入力より復調されたＰＳＫ変調信号Ｓ１をリミッタ回路構成の２値化回路２に入力し、ここでＰＳＫ変調信号Ｓ１を２値化する。位相比較回路３は、この２値化回路２より出力される２値化信号ＳＡと制御型発振回路４より出力されるクロックＣＫとを位相比較するイクスクルーシブオア回路等により構成され、位相比較結果をローパスフィルタ（ＬＰＦ）５に出力する。ローパスフィルタ５は、位相比較結果を帯域制限し、制御型発振回路４の制御信号を生成する。制御型発振回路４は、この制御信号に応じて発振周波数を可変する。
【０００８】
これにより復調器１は、ＰＬＬ回路を構成して２値化信号ＳＡに位相同期したクロックＣＫを生成し、ＰＳＫ変調信号よりクロックＣＫを再生する。ラッチ回路６は、このクロックＣＫにより２値化信号を順次ラッチし、これによりＰＳＫ変調信号Ｓ１を復調してなるデータ列Ｄ１を出力するようになされている。
【０００９】
【発明が解決しようとする課題】
ところでＩＣカードシステムにおいては、ＩＣカードとリードライタとの距離によりアンテナ入力が大きく変化する。これに伴ってマンチェスター符号によるＰＳＫ変調信号等においては、ＰＳＫ変調信号Ｓ１の波形が著しく劣化し、またＳ／Ｎ比も大きく劣化する。
【００１０】
このようになると従来の復調器は、ＰＳＫ変調信号Ｓ１を２値化して得られる２値化信号においてデューティ比が変化し、これにより２値化信号ＳＡよりＰＳＫ変調信号Ｓ１のクロックを正しく再生することが困難になる問題がある。このようにクロックを正しく再生することが困難になると、その分正しくデータ再生することも困難になる。
【００１１】
この問題を解決する１つの方法として、コスタスループによりＰＳＫ変調信号を復調する方法が考えられる。ところがコスタスループは、アナログ信号処理によりＰＳＫ変調信号を処理することにより、簡易な構成が求められるＩＣカードにおいては、適用することが困難な欠点がある。
【００１２】
本発明は以上の点を考慮してなされたもので、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができるＰＬＬ回路、復調回路、これらを使用したＩＣカード及びＩＣカード処理装置を提案しようとするものである。
【００１３】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、ＰＬＬ回路において、発振出力信号と２値化信号との位相比較結果を、発振出力信号の立ち上がりエッジによるものと、前記発振出力信号の立ち下がりエッジによるものとでそれぞれ平均値化し、発振出力信号の立ち上がりエッジに対する２値化信号の第１の位相ずれ量と、発振出力信号の立ち下がりエッジに対する２値化信号の第２の位相ずれ量とを計算し、この第１又は第２の位相ずれ量より発振出力信号の周波数を制御する制御信号を出力し、さらに第２又は第１の位相ずれ量の検出結果に基づいて、発振出力信号の位相を補正してクロックを出力する。
【００１４】
また復調回路において、このクロックにより２値化信号を順次ラッチする。
【００１５】
またＩＣカード及びＩＣカード処理装置において、先の復調回路によりアンテナを介して受信された送信信号からデータ列を復調する。
【００１９】
ＰＬＬ回路において、発振出力信号と２値化信号との位相比較結果を、発振出力信号の立ち上がりエッジによるものと、前記発振出力信号の立ち下がりエッジによるものとでそれぞれ平均値化し、発振出力信号の立ち上がりエッジに対する２値化信号の第１の位相ずれ量と、発振出力信号の立ち下がりエッジに対する２値化信号の第２の位相ずれ量とを計算すれば、ノイズによる影響を回避して第１及び第２の位相ずれ量を計算することができる。またこの第１又は第２の位相ずれ量より発振出力信号の周波数を制御する制御信号を出力すれば、２値化信号のデューティ比が変化する場合でも、発振出力信号の立ち上がりエッジ又は立ち下がりエッジの何れかが２値化信号に位相同期するように、発振出力信号を制御することができる。これにより残る第２又は第１の位相ずれ量の検出結果に基づいて、発振出力信号の位相を補正してクロックを出力すれば、入力信号のクロックを再生することができる。
【００２０】
これにより復調回路において、このクロックにより２値化信号を順次ラッチすれば、入力信号が劣化した場合でも、入力信号により伝送されたデータを確実に復調することができる。
【００２１】
またＩＣカード及びＩＣカード処理装置において、先の復調回路によりアンテナを介して受信された送信信号からデータ列を復調すれば、ＩＣカード及びＩＣカード処理装置間の距離が変化して送信信号が劣化した場合でも、確実にデータを受信することができる。
【００２５】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２６】
（１）第１の実施の形態
図２は、本発明の第１の実施の形態に係るＩＣカードシステムを示すブロック図である。このＩＣカードシステム１１は、例えば交通機関の改札システムに適用して、ＩＣカード１２とリードライタ１３間でデータ交換する。
【００２７】
ここでＩＣカード１２は、集積回路を実装した基板と保護シートとを積層してカード形状に形成される。ＩＣカード１２は、この基板上の配線パターンによりループアンテナ１４が形成される。またこの基板上に実装した集積回路により、変復調回路１５及び信号処理回路１６が形成される。
【００２８】
ここでループアンテナ１４は、リードライタ１３のループアンテナ１８と結合して、このループアンテナ１８より送出された送信信号を受信すると共に、変復調回路１５で生成した応答信号を放射する。
【００２９】
変復調回路１５は、ループアンテナ１４で受信した送信信号より、このＩＣカード１２の動作に必要な電力、クロック等を生成する。さらに変復調回路１５は、この電力、クロックにより動作して、送信信号よりリードライタ１３より送出されたデータ列（以下送信データ列と呼ぶ）Ｄ（Ｒ→Ｃ）を復調して信号処理回路１６に出力する。またこの送信データ列Ｄ（Ｒ→Ｃ）により送信が促されて信号処理回路１６より入力されるデータ列（以下応答データ列と呼ぶ）Ｄ（Ｃ→Ｒ）より応答信号を生成し、この応答信号によりループアンテナ１４を駆動して応答信号を放射する。
【００３０】
信号処理回路１６は、変復調回路１５で生成した電力、クロックにより動作して、送信データ列Ｄ（Ｒ→Ｃ）を解析し、必要に応じて応答データ列Ｄ（Ｃ→Ｒ）を変復調回路１５に出力する。
【００３１】
リードライタ１３において、変復調回路１９は、ＳＰＵ（シグナルプロセスユニット）２０より入力される送信データ列Ｄ（Ｒ→Ｃ）より送信信号を生成し、この送信信号によりループアンテナ１８を駆動する。また変復調回路１９は、このループアンテナ１８で受信された応答信号を信号処理して、ＩＣカード１２より送出された応答データ列Ｄ（Ｃ→Ｒ）を復調し、この応答データ列Ｄ（Ｃ→Ｒ）をＳＰＵ２０に出力する。
【００３２】
ＳＰＵ２０は、比較的簡易な処理手順を実行する演算処理ユニットにより構成され、ＩＣカード１２に送信する送信データ列Ｄ（Ｒ→Ｃ）を変復調回路９に送出し、またこの変復調回路１９より入力される応答データ列Ｄ（Ｃ→Ｒ）を処理する。この処理において、ＳＰＵ２０は、必要に応じて表示部２１に処理経過、処理結果を表示する。また入力部２２からのコマンドにより動作を切り換え、必要に応じて外部装置２３との間で処理手順等のデータを入出力する。
【００３３】
図３は、ＩＣカード１２の変復調回路１５と、リードライタ１３の変復調回路１９とを示すブロック図である。
【００３４】
この変復調回路１９において、変調器２７は、ＳＰＵ２０より入力される送信データ列Ｄ（Ｒ→Ｃ）を所定周波数Ｆ１のクロックＣＫ１によりＰＳＫ変調し、マンチェスター符号によるＰＳＫ変調信号Ｓ１を出力する。変調器２８は、変調器２７より出力されるＰＳＫ変調信号Ｓ１を所定周波数Ｆｍの主搬送波ＳｍによりＡＳＫ変調してループアンテナ１８を駆動する。
【００３５】
これらによりリードライタ１３は、送信データ列Ｄ（Ｒ→Ｃ）を２段階に変調して送信信号を生成し、この送信信号をループアンテナ１８より送出する。
【００３６】
ＩＣカード１２側の変復調回路１５において、電源供給回路２９は、ループアンテナ１４に誘起される送信信号を受け、この送信信号を整流して直流電源を生成する。電源供給回路２９は、この直流電源をＩＣカード１２の各回路ブロックに供給し、これにより送信信号の電力により変復調回路１５、信号処理回路１６を動作させる。
【００３７】
キャリア抽出器３０は、ループアンテナ１４より送信信号を受け、この送信信号より主搬送波成分を抽出する。さらにこの主搬送波成分を動作クロックにして復調器３２に出力する。さらにキャリア抽出器３０は、この動作クロックを基準にして各種基準クロックを生成し、この基準クロックを信号処理回路１６等に出力する。
【００３８】
復調器３２は、ループアンテナ１４より送信信号を受け、キャリア抽出器３０より出力される動作クロックを用いてこの送信信号を処理することにより、この送信信号に重畳されてなる変調器２７のＰＳＫ変調信号Ｓ１を復調する。
【００３９】
バンドパスフィルタ３３は、この復調器３２より出力されるＰＳＫ変調信号Ｓ１を帯域制限することにより、変調器２７の出力信号Ｓ１に対応する信号成分を選択的に出力する。
【００４０】
復調器３４は、このバンドパスフィルタ３３の出力信号より送信データ列Ｄ（Ｒ→Ｃ）を復調し、この送信データ列Ｄ（Ｒ→Ｃ）を信号処理回路１６に出力する。これによりＩＣカード１２では、リードライタ１３より送出された送信データ列Ｄ（Ｒ→Ｃ）を受信できるようになされている。
【００４１】
変調器３５は、信号処理回路１６よりリードライタ１３に送出する応答データ列Ｄ（Ｃ→Ｒ）を受け、この応答データ列Ｄ（Ｃ→Ｒ）を所定周波数Ｆ２のクロックＣＫ２によりＰＳＫ変調し、マンチェスター符号によるＰＳＫ変調信号Ｓ２を出力する。
【００４２】
負荷回路３６は、電源供給回路２９より出力される電源ラインに接続され、変調器２５の出力信号Ｓ２に応じて抵抗値を変化させる。これにより負荷回路３６は、電源供給回路２９の負荷を出力信号Ｓ２に応じて変化させ、ループアンテナ１４より見た電源供給回路２９の入力インピーダンスを出力信号Ｓ２に応じて変化させる。これにより負荷回路３６は、ループアンテナ１４に誘起されてこのループアンテナ１４から再輻射される送信信号の電力を、変調器３５の出力信号Ｓ２に応じて変化させる。
【００４３】
このようにしてループアンテナ１４から再輻射される電力は、主に主搬送波Ｓｍによる電力であり、ループアンテナ１４の周囲においては、変調器３５の出力信号Ｓ２に応じて強度が変化する主搬送波Ｓｍによる電磁界が形成されることになる。これにより変復調回路１５は、等価的に、変調器３５の出力信号Ｓ１を主搬送波ＳｍによりＡＳＫ変調して、リードライタ１３に対して応答データ列Ｄ（Ｃ→Ｒ）を搬送する応答信号を生成し、この応答信号をループアンテナ１４より輻射する。
【００４４】
これにより負荷回路３６は、電源供給回路２９と共に、データ列Ｄ（Ｃ→Ｒ）を２段階で変調する変調回路を構成する。電源安定化回路３７は、このように負荷の変化により変動する電源電圧を安定化させて出力する。
【００４５】
復調器３８は、このようにして生成されてループアンテナ１８に誘起される応答信号を受け、この応答信号に重畳されてなる変調器３５の出力信号Ｓ２を復調する。
【００４６】
バンドパスフィルタ３９は、この復調器３８の出力信号を帯域制限することにより、変調器３５の出力信号Ｓ２に対応する信号成分を選択的に出力する。
【００４７】
復調器４０は、このバンドパスフィルタ３９の出力信号より応答データ列Ｄ（Ｃ→Ｒ）を復調し、このデータ列Ｄ（Ｃ→Ｒ）をＳＰＵ２０に出力する。これによりリードライタ１３では、ＩＣカード１２より送出された応答データ列Ｄ（Ｃ→Ｒ）を受信できるようになされている。
【００４８】
このようにしてデータ列を送受するＩＣカード１２及びリードライタ１３において、クロックＣＫ１及びＣＫ２の周波数Ｆ１及びＦ２は、所定周波数だけ異なる周波数により設定される。またこの周波数Ｆ１及びＦ２は、図４に示すように、リードライタ１３側の変調器２７より出力されるＰＳＫ変調信号Ｓ１と、この変調器３５より出力されるＰＳＫ変調信号Ｓ２とを周波数軸上で見たとき、側波帯Ｓ１Ｕ、Ｓ１Ｌ及びＳ２Ｕ、Ｓ２Ｌが重なり合わないように、またこれらＰＳＫ変調信号Ｓ１及びＳ２が重畳された際に、簡易な構成のバンドパスフィルタ３３、３９によりＰＳＫ変調信号Ｓ１及びＳ２の信号成分をそれぞれ抽出できるように、十分に離間した周波数に設定される。
【００４９】
これによりＩＣカード１２及びリードライタ１３において、同時に、双方向でデータ交換できるようになされている。
【００５０】
図１は、それぞれ変復調回路１５及び１９に適用される復調器３４、４０を示すブロック図である。ＩＣカードシステム１１において、この復調器３４、４０は、処理する信号が異なる点を除いて同一に構成されることにより、ＩＣカード１２側の復調器３４についてだけ説明し、リードライタ１３側の復調器４０については、図１において相違する箇所に対応する符号を付して示し重複した説明を省略する。ＩＣカードシステム１１においては、この復調器３４、４０においてマンチェスター符号によるＰＳＫ変調信号Ｓ１、Ｓ２を処理してデータ列Ｄ（Ｒ→Ｃ）、Ｄ（Ｃ→Ｒ）を復調する。
【００５１】
なおここでマンチェスター符号は、図５に示すように、伝送に供するデータの論理レベルに応じて、クロックの１周期で位相が反転するビットコーディングである（図５（Ａ）及び（Ｂ））。これによりＰＳＫ変調信号Ｓ１、Ｓ２においては、伝送に供するデータの論理レベルに応じて、クロックＣＫ１、ＣＫ２のエッジ情報が伝送されない場合が発生する。
【００５２】
ＩＣカードシステム１１においては、ＩＣカード１２とリードライタ１３間の距離が離間すると、復調されたＰＳＫ変調信号Ｓ１、Ｓ２のＳＮ比が劣化し、また波形歪みが発生することになる（図５（Ｃ））。
【００５３】
２値化回路４２は、リミッタ回路構成の２値化回路により構成され、バンドパスフィルタ３３より入力されるＰＳＫ変調信号Ｓ１を２値化して２値化信号Ｓ３を出力する（図５（Ｄ））。この場合２値化信号Ｓ３においては、ＰＳＫ変調信号Ｓ１、Ｓ２の波形が歪んだ分、デューティ比が５０〔％〕より変化して再生されることになる。
【００５４】
発振器４３は、ＰＳＫ変調信号Ｓ１のクロックＣＫ１に対して所定倍の周波数を発振し、矩形波信号による発振出力信号Ｓ４を出力する。可変型分周器４４は、発振出力信号Ｓ４を分周し、ＰＳＫ変調信号Ｓ１のクロックＣＫ１に対して約２倍の周波数による矩形波の発振出力信号Ｓ５を出力する。このとき可変型分周器４４は、一定の周期により制御信号Ｓ８の正負を判定し、この正負により順次分周比を可変する。２分周器４５は、この発振出力信号Ｓ５を１／２分周し、これによりＰＳＫ変調信号Ｓ１のクロックにほぼ周波数が一致してなる矩形波の発振出力信号Ｓ６を出力する。
【００５５】
エッジ位置ずれ量検出回路４６は、発振出力信号Ｓ５のエッジのタイミングを基準にして２値化信号Ｓ３の論理レベルを検出することにより、発振出力信号Ｓ６の各エッジを中心にした１／２周期の範囲で、順次２値化信号Ｓ３におけるエッジの有無、発振出力信号Ｓ６のエッジに対して進み位相か遅れ位相かを検出してなる位相比較結果Ｓ７を出力する。
【００５６】
すなわち発振出力信号Ｓ５を基準にした連続する論理レベルの検出において、２値化信号Ｓ３の論理レベルが反転している場合、この場合対応する発振出力信号Ｓ６のエッジについては、２値化信号Ｓ３においてエッジが存在すると判断することができる。また発振出力信号Ｓ５のエッジのタイミングを基準にしてこの論理レベルの反転を判定することにより、発振出力信号Ｓ６のエッジに対する位相を判断することができる。これによりエッジ位置ずれ量検出回路４６は、発振出力信号Ｓ５を基準にしてＰＳＫ変調信号Ｓ１のエッジの位置を前後４分の１周期幅の範囲で検査して、エッジの有無とエッジのずれ量とを出力する位相比較器を構成する。
【００５７】
統計量計算回路４７は、順次入力される位相比較結果Ｓ７を所定期間保持し、これら保持した位相比較結果Ｓ７を発振出力信号Ｓ６を基準にして処理することにより、この位相比較結果Ｓ７を保持する期間の間で、発振出力信号Ｓ６の立ち上がりエッジに対応する２値化信号Ｓ３のエッジの数と、発振出力信号Ｓ６の立ち下がりエッジに対応する２値化信号Ｓ３のエッジの数とを集計する。また同様にして発振出力信号Ｓ６の立ち上がり及び立ち下がり毎に、エッジのずれ量を集計して平均値化する。
【００５８】
統計量計算回路４７は、このようにして集計したエッジの数より、エッジ数の多い方のエッジずれ量の集計結果を選択し、この集計結果より２値化信号に対応するエッジに対して発振出力信号Ｓ６が進み位相か遅れ位相かを判定する。統計量計算回路４７は、この判定結果より、可変型分周器４４に制御信号Ｓ８を出力し、可変型分周器４４の分周比を１分周単位で可変する。
【００５９】
これにより統計量計算回路４７は、位相比較結果に基づいて、多くのエッジ情報を有してなる２値化信号Ｓ３の立ち上がりエッジ又は立ち下がりエッジに対応する発振出力信号Ｓ６の位相ずれ量を計算し、この位相ずれ量より発振出力信号Ｓ６の周波数を可変する位相比較結果処理手段を構成する。
【００６０】
これにより発振器４３、可変型分周器４４、２分周器４５、エッジ位置ずれ量検出回路４６、統計量計算回路４７は、ＰＬＬ回路を構成し、２値化信号Ｓ３の立ち上がりエッジ又は立ち下がりエッジに対してはエッジのタイミングが一致し、ＰＳＫ変調信号Ｓ１のクロックに対しては所定の位相差により位相同期してなる発振出力信号Ｓ６を生成する（図５（Ｅ）及び（Ｆ））。
【００６１】
さらに統計量計算回路４７は、制御信号Ｓ８の出力に供して残る他方の位相ずれ量の計算結果Ｓ９をサンプリング位置計算回路４８に出力する。なお統計量計算回路４７は、エッジ位置ずれ量検出回路４６で検出した論理レベルを、発振出力信号Ｓ６の各エッジ、各エッジの前後のタイミングでそれぞれ選択的に取り込んで順次転送するラッチ群と、これらラッチ群の出力を加算する加算回路と、これら加算回路の加算結果を比較する比較回路とにより構成され、この比較結果を選択的に出力して可変型分周器４４に制御信号Ｓ８を出力し、またサンプリング位置計算回路４８に計算結果Ｓ９を出力するようになされている。
【００６２】
サンプリング位置計算回路４８は、この計算結果Ｓ９に基づいて、発振出力信号Ｓ６を遅延させることにより、ＰＳＫ変調信号Ｓ１のクロックに対する発振出力信号Ｓ６の位相差を徐々に補正し、クロックＣＫを出力する。
【００６３】
ラッチ回路４９は、このクロックＣＫを基準にして２値化信号Ｓ３を順次ラッチすることにより、データ列Ｄ（Ｒ→Ｃ）、Ｄ（Ｃ→Ｒ）を復調して出力する。
【００６４】
以上の構成において、ＩＣカードシステム１１は（図２及び図３）、リードライタ１３よりＩＣカード１２に送出する送信データ列Ｄ（Ｒ→Ｃ）が変調器２７で周波数Ｆ１のクロックＣＫ１によりＰＳＫ変調された後、周波数Ｆｍの主搬送波Ｓｍにより変調されてループアンテナ１８より送出される。
【００６５】
これによりＩＣカード１２がリードライタ１３に接近すると、ＩＣカード１２のループアンテナ１４にこの主搬送波Ｓｍにより変調されてなる送信信号が誘起される。この誘起された送信信号は、一部が電源供給回路２９によりＩＣカード１２の電力に変換され、この電力によりＩＣカード１２の変復調回路１５、信号処理回路１６が駆動される。
【００６６】
さらにこのループアンテナ１４より得られる送信信号は、復調器３２で変調器２７の出力信号Ｓ１が復調され、この信号成分がバンドパスフィルタ３３で帯域制限されて他の信号成分と分離された後、続く復調器３４に入力され、ここで送信データ列Ｄ（Ｒ→Ｃ）が復調される。
【００６７】
これによりこの送信データ列Ｄ（Ｒ→Ｃ）が信号処理回路１６で解析されて、リードライタ１３に送出する応答データ列Ｄ（Ｃ→Ｒ）が生成され、この応答データ列Ｄ（Ｃ→Ｒ）が変調器３５に入力される。ここでこの応答データ列Ｄ（Ｃ→Ｒ）は、周波数Ｆ２のクロックＣＫ２により変調され、この変調器３５で生成されたＰＳＫ変調信号Ｓ２によりループアンテナ１４の負荷インピーダンスが可変されることにより、送信信号の主搬送波Ｓｍの振幅変調信号としてループアンテナ１４より送出される。
【００６８】
これによりＩＣカード１２からリードライタ１３に応答データ列Ｄ（Ｃ→Ｒ）が送信される。このようにして送信された応答データ列Ｄ（Ｃ→Ｒ）は、ループアンテナ１４と結合するループアンテナ１８によりリードライタ１３で受信され、この受信した信号でなる応答信号が復調器３８に入力され、これにより変調器３５の出力信号Ｓ２が復調される。さらにこの信号成分がバンドパスフィルタ３９で帯域制限されることにより、他の信号成分と分離された後、続く復調器４０に入力され、ここで応答データ列Ｄ（Ｃ→Ｒ）が復調される。
【００６９】
このようにして送受される送信データ列Ｄ（Ｒ→Ｃ）及び応答データ列Ｄ（Ｃ→Ｒ）は、周波数Ｆ１及びＦ２のクロックＣＫ１及びＣＫ２によりＰＳＫ変調されて、マンチェスター符号によるビットコーディングにより伝送され（図５）、それぞれＩＣカード１２とリードライタ１３で復調された際に、ＩＣカード１２とリードライタ１３との距離により、ＰＳＫ変調信号Ｓ１、Ｓ２に波形歪みが発生する。
【００７０】
この受信されたＰＳＫ変調信号Ｓ１、Ｓ２は（図１）、リミッタ回路構成の簡易な構成による２値化回路４２で２値化され、これにより２値化信号Ｓ３においては、ＩＣカード１２とリードライタ１３との距離により、デューティ比が大きく変化し、またノイズにより論理レベルが変化することになる。
【００７１】
復調器３４、４０においては、発振器４３において、ＰＳＫ変調信号Ｓ１のクロックＣＫ１の周波数Ｆ１に対して所定倍の矩形波信号による発振出力信号Ｓ４が生成され、この発振出力信号Ｓ４が可変型分周器４４で分周されてＰＳＫ変調信号Ｓ１のクロックＣＫ１に対して約２倍の周波数による矩形波の発振出力信号Ｓ５が生成される。またこの発振出力信号Ｓ５が２分周器４５により１／２分周されてＰＳＫ変調信号Ｓ１のクロックＣＫ１とほぼ周波数の等しい矩形波の発振出力信号Ｓ６が生成される。
【００７２】
２値化信号Ｓ３は、エッジ位置ずれ量検出回路４６において、この発振出力信号Ｓ５との位相比較により、発振出力信号Ｓ６の各エッジを中心にした１／２周期の範囲で、エッジの有無、発振出力信号Ｓ６のエッジに対して進み位相か遅れ位相かが検出される。さらに続く統計量計算回路４７において、発振出力信号Ｓ６を基準にした統計処理により、発振出力信号Ｓ６の立ち上がりエッジに対応する２値化信号Ｓ３のエッジの数と、発振出力信号Ｓ６の立ち下がりエッジに対応する２値化信号Ｓ３のエッジの数とが集計され、また同様にして発振出力信号Ｓ６の立ち上がり及び立ち下がり毎に、エッジのずれ量が集計される。
【００７３】
さらに集計したエッジの数より、エッジ数の多い方のエッジずれ量の集計結果が選択され、この集計結果より２値化信号Ｓ３の対応するエッジに対して発振出力信号Ｓ６が進み位相か遅れ位相かが判定され、この位相ずれを補正するように、順次可変型分周器４４の分周比が切り換えられる。これにより２値化信号Ｓ３のエッジに対して発振出力信号Ｓ６の立ち上がりエッジ又は立ち下がりエッジが位相同期するように、発振出力信号Ｓ６が位相制御される。
【００７４】
さらにこのようにして位相制御されてなる発振出力信号Ｓ６が、制御信号Ｓ８の出力に供して残る他方の位相ずれ量の計算結果Ｓ９によりサンプリング位置計算回路４８で遅延され、これによりＰＳＫ変調信号Ｓ１のクロックＣＫ１に位相同期してなるクロックＣＫが生成され、このクロックＣＫにより２値化信号Ｓ３が順次ラッチされてデータ列Ｄ（Ｒ→Ｃ）が復調される。
【００７５】
これにより発振出力信号Ｓ６の一方のエッジが２値化信号Ｓ３と位相同期するように制御され、この発振出力信号Ｓ６のタイミングを他方のエッジの位相差により補正してクロックＣＫが生成され、２値化信号Ｓ３のデューティ比が変化した場合でも、正しくクロックＣＫが再生される。
【００７６】
さらにこのときエッジ数の多い方のエッジずれ量の集計結果が選択され、この集計結果より２値化信号Ｓ３の対応するエッジに対して発振出力信号Ｓ６の位相を制御することにより、マンチェスター符号による場合のように、１クロックを単位にして位相が反転し、クロックＣＫに同期して変調信号Ｓ１、Ｓ２の論理レベルが切り換わらない場合が発生しても、確実にクロックＣＫが再生される。またこのときエッジずれ量が集計されて処理されることにより、ノイズの影響が有効に回避される。
【００７７】
以上の構成によれば、発振出力信号Ｓ６の一方のエッジが２値化信号Ｓ３と位相同期するように発振出力信号Ｓ６の周波数を制御し、この発振出力信号Ｓ６のタイミングを他方のエッジの位相差により補正してクロックＣＫを生成することにより２値化信号Ｓ３のデューティ比が変化した場合でも、正しくクロックＣＫを再生することができる。またエッジずれ量を集計して平均値化することにより、ノイズの影響を有効に回避することができる。これらによりＩＣカード及びリードライタ間の距離が変化し、入力信号でなるＰＳＫ変調信号が劣化した場合でも、簡易な構成で、入力信号を確実に処理することができる。
【００７８】
（２）第２の実施の形態
図６は、第２の実施の形態に係るＩＣカード及びＩＣカード処理装置に適用される復調器を示すブロック図である。この図６に示す構成において、図１について上述した復調器と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００７９】
この復調器５０において、２値化回路５１は、ＰＳＫ変調信号Ｓ１を２値化し、その２値化信号Ｓ３Ａと、この２値化信号Ｓ３Ａの極性を反転してなる２値化信号Ｓ３Ｂとを出力する。
【００８０】
可変型分周器５２は、発振器４３の発振出力信号Ｓ４を分周し、ＰＳＫ変調信号Ｓ１とほぼ周波数の等しい第１の発振出力信号Ｓ６Ｑ、この第１の発振出力信号Ｓ６Ｑに対して９０度位相の異なる第２の発振出力信号Ｓ６Ｉを出力する。
【００８１】
セレクタ５３Ｑは、第１の発振出力信号Ｓ６Ｑを基準にして２値化信号Ｓ３Ａ、Ｓ３Ｂを選択的に出力することにより、第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａとを排他的論理和により位相比較したと同一の位相比較結果Ｓ７Ｑを出力する。
【００８２】
セレクタ５３Ｉは、第２の発振出力信号Ｓ６Ｉを基準にして２値化信号Ｓ３Ａ、Ｓ３Ｂを選択的に出力することにより、第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂとを排他的論理和により位相比較したと同一の位相比較結果Ｓ７Ｉを出力する。
【００８３】
ローパスフィルタ（ＬＰＦ）５４Ｑは、位相比較結果Ｓ７Ｑの移動平均を得、この移動平均値を復調結果として出力する。ローパスフィルタ（ＬＰＦ）５４Ｉは、位相比較結果Ｓ７Ｉの移動平均を出力する。
【００８４】
制御方向判定回路５５は、ローパスフィルタ５４Ｑ及び５４Ｉの出力信号を基準にして可変型分周器５２における分周比の可変方向を決定し、この可変方向に従って制御信号Ｓ８を出力する。
【００８５】
すなわち図７に示すように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑとの対比によりクロックＣＫ１との間の排他的論理和による位相比較結果をアナログ量Ｓ７ＩＡ、Ｓ７ＱＡにより示すと、クロックＣＫ１に対して位相が一致しているとき（位相差０及びπ／２のとき）、位相比較結果Ｓ７Ｉ、Ｓ７Ｑは、それぞれ大きな値が得られ、このとき９０度位相の異なる位相比較結果においては、値０の位相比較結果が得られる。さらにこれらの値は、位相差の変化により三角波形状に変化する（図７（Ａ）及び（Ｂ））。
【００８６】
この関係を位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号により示すと（図７（Ｃ）及び（Ｄ））、第２の位相比較結果Ｓ７Ｉにおいては、−９０度から９０度の範囲で値が正に立ち上がり、−９０度から−１８０度の範囲、９０度から１８０度の範囲で値が負に立ち下がる。またこれと９０度位相の異なる第１の位相比較結果Ｓ７Ｑにおいては、０度から９０度の範囲で値が正に立ち上がり、０度から−１８０度の範囲で値が負に立ち下がる。
【００８７】
これにより位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号により、２値化信号Ｓ３Ａに対する位相ずれを大まかに検出できることが判る。
【００８８】
これに対して２値化信号Ｓ３Ａの生成基準でなるマンチェスター符号においては、データの論理レベルに応じてクロックＣＫに対して０度、１８０度の位相を形成する。この場合２値化信号Ｓ３Ａを用いた位相比較結果Ｓ７Ｉ、Ｓ７Ｑにおいては、ＰＳＫ変調信号Ｓ１により伝送されるデータに応じて、クロックＣＫ１に対して位相同期する箇所が位相差０度、位相差１８０度で切り換わることになる。
【００８９】
これにより位相比較結果Ｓ７Ｉにより検出される位相差が−９０度〜９０度の範囲においては、矢印ａにより示すように、位相比較結果Ｓ７Ｑの位相差が０度になるように制御して、位相比較結果Ｓ７Ｉの生成基準でなる発振出力信号Ｓ６ＩをクロックＣＫに同期させることができる。
【００９０】
また位相比較結果Ｓ７Ｉにより検出される位相差が−１８０度〜−９０度、９０度〜１８０度の範囲においては、矢印ｂにより示すように、位相比較結果Ｓ７Ｑの位相差が１８０度になるように制御して、位相比較結果Ｓ７Ｉの生成基準でなる発振出力信号Ｓ６ＩをクロックＣＫに同期させることができる。
【００９１】
この関係に従って、制御方向判定回路５５は、図８に示すように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号をアドレスにしたテーブルを保持し、このテーブルにより制御方向を決定し、この制御方向により制御信号Ｓ８を出力する。なおここでこの図８においては、制御方向を＋、−により示す。
【００９２】
図６に示す構成によれば、９０度位相の異なる発振出力信号による第１及び第２の位相比較結果より、この第１及び第２の位相比較結果の正負に応じて制御方向を決定して発振周波数を可変したことにより、簡易な構成で、ＰＳＫ変調信号Ｓ１、Ｓ２が劣化した場合でも、確実にクロックＣＫを再生してデータを復調することができる。
【００９３】
（３）第３の実施の形態
図９は、第３の実施の形態に係る復調器を示すブロック図である。この復調器６０は、図６において上述したセレクタ５３Ｑ、５３Ｉに代えてイクスクルーシブオア回路（ＥＸ−ＯＲ）６１Ｑ、６１Ｉにより位相比較結果Ｓ７Ｑ、Ｓ７Ｉを検出する。
【００９４】
切り換え回路６２は、ローパスフィルタ５４Ｑ、５４Ｉの出力を絶対値化して比較することにより、ローパスフィルタ５４Ｑ、５４Ｉの出力に対応する第１及び第２の発振出力信号Ｓ６Ｑ、Ｓ６Ｉの何れの位相が、クロックＣＫの位相に近接しているか判断する。さらにこの判断結果より、入力されたローパスフィルタ５４Ｑ、５４Ｉの出力を入れ換えて、制御方向判定回路５５に出力する。
【００９５】
これにより切り換え回路６２は、図１０において第１の発振出力信号Ｓ６Ｑによる位相をＱアーム、第２の発振出力信号Ｓ６Ｉの位相をＩアームにより示すように、ＰＳＫ変調信号Ｓ１の位相が何れか近い側の位相に近づくように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑを切り換え、その分立ち上がり時、高速度で位相同期できるようになされている。
【００９６】
図９に示す構成によれば、第３の実施の形態の構成に加えて、ＰＳＫ変調信号Ｓ１の位相が何れか近い側の位相に近づくように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑを切り換えることにより、第２の実施の形態の効果に加えて、立ち上がり時、高速度で位相同期することができる。
【００９７】
（４）他の実施の形態
なお上述の第２及び第３の実施の形態においては、ローパスフィルタの出力より復調結果を出力する場合について述べたが、本発明はこれに限らず、別途ラッチ回路により２値化信号をラッチして復調結果を出力してもよい。
【００９８】
さらに上述の実施の形態においては、送信信号の電力によりＩＣカードを動作させる場合について述べたが、本発明はこれに限らず、電池により動作させる場合等にも広く適用することができる。
【００９９】
また上述の実施の形態においては、マンチェスター符号によるＰＳＫ変調信号よりクロックを生成し、またデータを復調する場合について述べたが、本発明はこれに限らず、種々のＰＳＫ変調信号によりクロックを生成し、またデータを復調する場合、さらにはＡＳＫ変調信号よりクロックを生成する場合等、種々の変調信号よりクロックを生成し、またこのクロックを用いてデータを再生する場合に広く適用することができる。
【０１００】
また上述の実施の形態においては、本発明をＩＣカード及びＩＣカード処理装置でなるリードライタに適用する場合について述べたが、本発明はこれに限らず、種々のデータ伝送装置のＰＬＬ回路、復調回路に広く適用することができる。
【０１０１】
【発明の効果】
上述のように本発明によれば、発振出力信号と２値化信号の位相比較結果を、発振出力信号の立ち上がりエッジによるものと、前記発振出力信号の立ち下がりエッジによるものとでそれぞれ平均値化して立ち上がりエッジ又は立ち下がりエッジの何れかに対する位相ずれ量を計算し、この位相ずれ量より発振出力信号を制御することにより、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＩＣカード及びリードライタに適用される復調器を示すブロック図である。
【図２】ＩＣカードシステムの全体構成を示すブロック図である。
【図３】図２のＩＣカードシステムの変復調回路を示すブロック図である
【図４】図２のＩＣカードシステムにおける送信信号及び応答信号の周波数スペクトラムを示す特性曲線図である。
【図５】図１の復調器の動作の説明に供する信号波形図である。
【図６】本発明の第２の実施の形態に係るＩＣカード及びリードライタに適用される復調器を示すブロック図である。
【図７】図６の復調器の動作の説明に供する特性曲線図である。
【図８】図６の復調器の制御方向判定回路の説明に供する図表である。
【図９】本発明の第３の実施の形態に係るＩＣカード及びリードライタに適用される復調器を示すブロック図である。
【図１０】図９の復調器の動作の説明に供する特性曲線図である。
【図１１】従来の復調器を示すブロック図である。
【符号の説明】
１、３４、４０、５０、６０……復調器、２、４３、５１……２値化回路、３……位相比較回路、４……制御型発振回路、５、５４Ｉ、５４Ｑ……ローパスフィルタ、６、４９……ラッチ、１１……ＩＣカードシステム、１２……ＩＣカード、１３……リードライタ、１５、１９……変復調回路、４６……エッジ位置ずれ量検出回路、４７……統計量計算回路、４８……サンプリング位置計算回路、５３Ｉ、５３Ｑ……セレクタ、５５……制御方向判定回路、６１Ｉ、６１Ｑ……イクスクルーシブオア回路、６２……切り換え回路

Claims

所望の伝送系を介してクロックに同期して伝送されるデータを含む入力信号から、前記入力信号に含まれるデータを再生するために利用されるクロックを再生するＰＬＬ回路において、
前記入力信号を２値化して２値化信号を生成する２値化手段と、
制御信号により発振出力信号の周波数を可変する信号生成手段と、
前記発振出力信号と前記２値化信号とを位相比較し、位相比較結果を出力する位相比較手段と、
前記発振出力信号の立ち上がりエッジに対する前記位相比較結果と、前記発振出力信号の立ち下がりエッジに対する前記位相比較結果とをそれぞれ平均値化し、前記発振出力信号の立ち上がりエッジに対する前記２値化信号の第１の位相ずれ量と、前記発振出力信号の立ち下がりエッジに対する前記２値化信号の第２の位相ずれ量とを計算し、前記第１又は第２の位相ずれ量より前記制御信号を出力する位相比較結果処理手段と、
前記第２又は第１の位相ずれ量の検出結果に基づいて、前記発振出力信号の位相を補正して前記クロックを出力する位相補正手段と
を備えることを特徴とするＰＬＬ回路。
前記入力信号がＰＳＫ変調信号でなる
ことを特徴とする請求項１に記載のＰＬＬ回路。
前記入力信号がマンチェスタ符号による変調信号でなる
ことを特徴とする請求項１に記載のＰＬＬ回路。
所望の伝送系を介して伝送された入力信号より、前記入力信号を介して伝送されるデータ列を再生する復調回路において、
前記入力信号を２値化して２値化信号を生成する２値化手段と、
制御信号により発振出力信号の周波数を可変する信号生成手段と、
前記発振出力信号と前記２値化信号とを位相比較し、位相比較結果を出力する位相比較手段と、
前記発振出力信号の立ち上がりエッジに対する前記位相比較結果と、前記発振出力信号の立ち下がりエッジに対する前記位相比較結果とをそれぞれ平均値化し、前記発振出力信号の立ち上がりエッジに対する前記２値化信号の第１の位相ずれ量と、前記発振出力信号の立ち下がりエッジに対する前記２値化信号の第２の位相ずれ量とを計算し、前記第１又は第２の位相ずれ量より前記制御信号を出力する位相比較結果処理手段と、
前記第２又は第１の位相ずれ量の検出結果に基づいて、前記発振出力信号の位相を補正してタイミング補正信号を出力するタイミング補正手段と、
前記タイミング補正信号により前記２値化信号をラッチするラッチ手段と
を備えることを特徴とする復調回路。
前記入力信号がＰＳＫ変調信号でなる
ことを特徴とする請求項４に記載の復調回路。
前記入力信号がマンチェスタ符号による変調信号でなる
ことを特徴とする請求項４に記載の復調回路。
アンテナを介して受信された送信信号から復調回路によりデータ列を復調して処理するＩＣカードにおいて、
前記復調回路は、
前記送信信号より得られる変調信号を２値化して２値化信号を生成する２値化手段と、
制御信号により発振出力信号の周波数を可変する信号生成手段と、
前記発振出力信号と前記２値化信号とを位相比較し、位相比較結果を出力する位相比較手段と、
前記発振出力信号の立ち上がりエッジに対する前記位相比較結果と、前記発振出力信号の立ち下がりエッジに対する前記位相比較結果とをそれぞれ平均値化し、前記発振出力信号の立ち上がりエッジに対する前記２値化信号の第１の位相ずれ量と、前記発振出力信号の立ち下がりエッジに対する前記２値化信号の第２の位相ずれ量とを計算し、前記第１又は第２の位相ずれ量より前記制御信号を出力する位相比較結果処理手段と、
前記第２又は第１の位相ずれ量の検出結果に基づいて、前記発振出力信号の位相を補正してタイミング補正信号を出力するタイミング補正手段と、
前記タイミング補正信号により前記２値化信号をラッチして前記データ列を再生するラッチ手段と
を備えることを特徴とするＩＣカード。
前記変調信号がＰＳＫ変調信号でなる
ことを特徴とする請求項７に記載のＩＣカード。
前記変調信号がマンチェスタ符号による信号でなる
ことを特徴とする請求項７に記載のＩＣカード。
アンテナを介して受信された応答信号から、復調回路を用いてＩＣカードより送出されたデータ列を復調して処理するＩＣカード処理装置において、
前記復調回路は、
前記応答信号より得られる変調信号を２値化して２値化信号を生成する２値化手段と、
制御信号により発振出力信号の周波数を可変する信号生成手段と、
前記発振出力信号と前記２値化信号とを位相比較し、位相比較結果を出力する位相比較手段と、
前記発振出力信号の立ち上がりエッジに対する前記位相比較結果と、前記発振出力信号の立ち下がりエッジに対する前記位相比較結果とをそれぞれ平均値化し、前記発振出力信号の立ち上がりエッジに対する前記２値化信号の第１の位相ずれ量と、前記発振出力信号の立ち下がりエッジに対する前記２値化信号の第２の位相ずれ量とを計算し、前記第１又は第２の位相ずれ量より前記制御信号を出力する位相比較結果処理手段と、
前記第２又は第１の位相ずれ量の検出結果に基づいて、前記発振出力信号の位相を補正してタイミング補正信号を出力するタイミング補正手段と、
前記タイミング補正信号により前記２値化信号をラッチして前記データ列を再生するラッチ手段と
を備えることを特徴とするＩＣカード処理装置。
前記変調信号がＰＳＫ変調信号でなる
ことを特徴とする請求項１０に記載のＩＣカード処理装置。
前記変調信号がマンチェスタ符号による信号でなる
ことを特徴とする請求項１０に記載のＩＣカード処理装置。