JP4128763B2 - 電圧切り替え回路 - Google Patents
電圧切り替え回路 Download PDFInfo
- Publication number
- JP4128763B2 JP4128763B2 JP2001308693A JP2001308693A JP4128763B2 JP 4128763 B2 JP4128763 B2 JP 4128763B2 JP 2001308693 A JP2001308693 A JP 2001308693A JP 2001308693 A JP2001308693 A JP 2001308693A JP 4128763 B2 JP4128763 B2 JP 4128763B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching circuit
- circuit
- voltage switching
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電圧切り替え回路に係り、特にＮＡＮＤセル、ＮＯＲセル、ＤＩＮＯＲセル、ＡＮＤセル等の電源電圧より高い電圧を使用する不揮発性半導体記憶装置の電圧切り替え回路に関するものである。
【０００２】
【従来の技術】
不揮発性半導体記憶装置に代表される電源電圧より高い昇圧電圧を使用するデバイスでは、１つの配線に対して０Ｖ、電源電圧Ｖcc、高電圧（Ｖccより高い電圧）のように、高電圧及び電源電圧Ｖcc以下の電圧を選択的に充電する回路が必要である。このような機能を有する従来の電圧切り替え回路の一例を図１０に示す。
【０００３】
図１０に示す電圧切り替え回路は、ノードＮ１で互いに接続されたエンハンスメント型（以下Ｅ型と呼ぶ）のＰチャネルトランジスタＱP1及びＮチャネルトランジスタＱN1からなる第１の回路と、出力側のノードＮ２に接続された高電圧出力回路２０からなる第２の回路と、ノードＮ１、Ｎ２の間に接続された厚いゲート絶縁膜を有するデプレッション型（以下Ｄ型と呼ぶ）ＮチャネルトランジスタＱD3からなる第３の回路により構成される。ここで、ＱD3の厚いゲート絶縁膜は、高電圧出力回路２０からドレイン側のノードＮ２に出力される高電圧に耐えるために用いられる。
【０００４】
第１の回路において、Ｅ型ＰチャネルトランジスタＱP1のドレインと基板との接続点に電源電圧Ｖccが付与され、ゲートに信号Ｓｉｇ１が入力され、ソースはノードＮ１に接続される。また、Ｅ型ＮチャネルトランジスタＱN1のソースは接地（０Ｖ）され、ゲートに信号Ｓｉｇ２が入力され、ドレインはノードＮ１に接続される。
【０００５】
第２の回路において、高電圧出力回路２０には信号Ｓｉｇ３が入力され、ノードＮ２に高電圧ＶPPが出力される。ここで高電圧ＶPPは例えば不揮発性半導体記憶装置のプログラム電圧として用いられる。
【０００６】
また、第３の回路において、Ｄ型ＮチャネルトランジスタＱD3のソースはノードＮ１に接続され、ゲートに信号Ｓｉｇ６が入力され、ドレインはノードＮ２に接続される。ＱD3からなる第３の回路は、後に示すように本発明の電圧切り替え回路の主要部と密接に関連するため、特に破線の囲み１０で示されている。
【０００７】
次に、図１０に示す電圧切り替え回路の動作について説明する。図１０の電圧切り替え回路において、信号Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、及びＳｉｇ６は、Ｖccを高レベル、０Ｖを低レベルとする信号である。またＳｉｇ６は、０Ｖ以上の任意の電圧♯を高レベルとする場合がある。
【０００８】
第１の回路において、信号Ｓｉｇ１、Ｓｉｇ２を共に高レベルにすれば、ＱP1オフ、ＱN1オンとなるのでノードＮ１は０Ｖとなる。信号Ｓｉｇ１、Ｓｉｇ２を共に低レベルとすれば、ＱP1オン、ＱN1オフとなるのでノードＮ１はＶccとなる。また、信号Ｓｉｇ１を高レベル、信号Ｓｉｇ２を低レベルとすれば、ＱP1オフ、ＱN1オフとなるのでノードＮ１はフローティング（高インピーダンス）状態となる。このように、信号Ｓｉｇ１、Ｓｉｇ２を用いてノードＮ１に０Ｖ、電源電圧Ｖcc、及び高インピーダンス状態を出力することができる。
【０００９】
第２の回路において、高電圧出力回路２０に入力する信号Ｓｉｇ３を高レベルにすればノードＮ２に高電圧ＶPPが出力され、信号Ｓｉｇ３を低レベルにすればノードＮ２は高インピーダンス状態になる。
【００１０】
また、第３の回路において信号Ｓｉｇ６を高レベルにすれば、ＱD3はオン状態となりノードＮ１、Ｎ２の間は導通し、信号Ｓｉｇ６を低レベルにすればオフ状態となってノードＮ１、Ｎ２の間は遮断される。
【００１１】
以上、第１、第２及び第３の回路について別個に説明した電圧切り替え回路の動作を取りまとめれば、信号Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３及びＳｉｇ６の高レベル、低レベルに対応して、従来の電圧切り替え回路の出力電圧を次のように表すことができる。
【００１２】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ６］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯］⇒「出力電圧なし（高インピーダンス状態）」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ］⇒「出力電圧＝ＶPP」
ここで（ａ）、（ｂ）の場合には、Ｓｉｇ６の信号レベル♯は０Ｖ以上であればよい。
【００１３】
図１０に示す電圧切り替え回路の特徴は、高電圧ＶPPが印加されるノードＮ２（出力ノード）と、Ｖcc以下の電圧しか印加されないノードＮ１との間に、Ｄ型トランジスタＱD3が設けられていることである。このように、高電圧ＶPPが印加されるノードＮ２と高電圧が印加されないノードＮ１との間の遮断をトランジスタ１個で実現すれば、回路のパターン面積を小さくすることができる。
【００１４】
図１１に第３の回路１０の部分拡大図を示す。先に述べたように、電圧切り替え回路が所望の電圧を出力するためには、ＱD3は図１１（ａ）、図１１（ｂ）に破線で矢示したような特性を満たさねばならない。
【００１５】
すなわちＱD3のゲート電圧をＶg、ソース電圧をＶs、ドレイン電圧をＶdとすれば、ＶgはＳｉｇ６の電圧、ＶsはノードＮ１の電圧、ＶdはノードＮ２の電圧にそれぞれ等しいので、図１１（ａ）に示すように、ＱD3は［Ｖg、Ｖs、Ｖd］＝［０Ｖ、Ｖcc、ＶPP］の時に遮断状態になり、図１１（ｂ）に示すように［Ｖg、Ｖs］＝［Ｖcc、Ｖcc］の時にソースの電源電圧Ｖccがドレインに転送されねばならない。
【００１６】
図１１（ａ）に示すＱD3の特性が満たされない場合には、ＱD3を介して高電圧ＶPPのリーク電流が流れるのでＶPPのレベル低下を生じる。また、図１１（ｂ）に示すＱD3の特性が満たされない場合には、ＱD3の転送能力の低下により電圧切り替え回路の出力電圧Ｖccのレベル低下を生じる。
【００１７】
一般に電源電圧Ｖccが高い場合には、図１１（ａ）における（Ｖg−Ｖs）の値（＝−Ｖcc）が小さくなるので図１１（ａ）の遮断特性のマージンが大きくなり、Ｄ型トランジスタＱD3のしきい値電圧（負の値）の絶対値を大きくすることができる。このため、十分なマージンをもって、図１１（ｂ）に示すＶcc転送状態（オン状態）を実現することができる。しかし、電源電圧Ｖccが低くなるにつれて図１１（ａ）の遮断状態を実現するためには、ＱD3のしきい値電圧の絶対値を小さくする必要があるので、Ｖcc転送状態に対して必要なＱD3のしきい値電圧マージンが次第に小さくなる。
【００１８】
すなわち、図１１（ａ）において、電源電圧Ｖccが低くなるにつれてＤ型トランジスタＱD3をオフするＶｇ−Ｖｓの値（０Ｖ−Ｖcc＝−Ｖcc）が０Ｖに近づくので、第３の回路１０を遮断状態にするためのＱD3のしきい値電圧を０Ｖに近づけねばならず、従ってＶcc転送状態に対するマージンが小さくなる。
【００１９】
近年半導体集積回路の低消費電力化に伴い、電源電圧の低電圧化が進行し、図１１（ａ）、図１１（ｂ）に示すＤ型ＮチャネルトランジスタＱD3の特性を満たすことが困難になるという問題が生じていた。このため、図１０に示す電圧切り替え回路の代わりに、図１２、図１３に示すように、Ｄ型トランジスタを用いない素子数の多い回路が使用されるようになった。
【００２０】
図１２に示す回路は、Ｄ型ＮチャネルトランジスタＱD3の代わりにＥ型ＮチャネルトランジスタＱN2、及び信号Ｓｉｇ６を受けて高電圧をＱN2のゲートに入力する高電圧発生回路２５から構成される第３の回路１０ａを用いた電圧切り替え回路である。Ｅ型トランジスタを用いればしきい値電圧が正となり、電源電圧低下に伴うしきい値電圧マージン低下の問題を回避することができる。
【００２１】
また、図１３に示す回路は、Ｄ型ＮチャネルトランジスタＱD3の代わりに、ゲートに信号Ｓｉｇ７を受けるＥ型ＮチャネルトランジスタＱN3と、ゲートに信号Ｓｉｇ８を受け基板にＮウエル電圧制御回路３０の出力を受けるＥ型ＰチャネルトランジスタＱP2からなるトランスファゲートを第３の回路１０ｂとして用いた電圧切り替え回路である。図１３に示す回路においても、Ｅ型トランジスタが用いられるのでしきい値電圧が正となり、電源電圧低下に伴うしきい値電圧マージン低下の問題を回避することができる。
【００２２】
しかし、図１２に示す電圧切り替え回路は高電圧発生回路２５のパターン面積が大となり、また図１３に示す電圧切り替え回路はＮウエル電圧制御回路３０のパターン面積が大となるため、いずれも図１０に示す電圧切り替え回路に比べてパターン面積が大幅に増加するという欠点があった。
【００２３】
【発明が解決しようとする課題】
上記したように、不揮発性半導体記憶装置等に用いる従来の電圧切り替え回路は、電源電圧が低くなればしきい値電圧マージンの低下により１個のＤ型トランジスタを用いた回路の使用が不可能になり、しきい値電圧マージンの低下を回避するためＥ型トランジスタを用いる回路を使用すればパターン面積が増加し、チップ面積が増加するという問題があった。
【００２４】
本発明は上記の問題点を解決すべくなされたもので、チップ面積の増加を生じることなく動作マージンの大きい不揮発性半導体記憶装置等の電圧切り替え回路を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明の電圧切り替え回路は、従来１個のＤ型トランジスタで行われた高電圧の遮断と電源電圧の転送機能を、ゲート絶縁膜の膜厚又はしきい値電圧の異なる直列接続された２個のＤ型トランジスタで分担して行うことにより、しきい値電圧マージンの低下を回避しつつ最小のトランジスタ数で構成された電圧切り替え回路を提供することを主な特徴とする。
【００２６】
具体的には、本発明の電圧切り替え回路は、第１の電圧を出力する能力を有する第１の回路と、第２の電圧を出力する能力を有する第２の回路と、第１の回路と第２の回路との間に接続され複数のトランジスタにより構成される第３の回路とを具備し、前記複数のトランジスタは直列接続され互いに電流駆動能力の異なる第１及び第２のトランジスタを有することを特徴とする。
【００２７】
具体的には、本発明の電圧切り替え回路は、第１の電圧を出力する能力を有する第１の回路と、第２の電圧を出力する能力を有する第２の回路と、前記第１の回路の出力ノードと前記第２の回路の出力ノードとの間に接続され、それぞれゲート絶縁膜を有する複数のトランジスタにより構成される第３の回路とを具備し、前記複数のトランジスタは、しきい値電圧が互いに異なり、電流駆動能力が互いに異なる直列接続されたデプレッション型の第１、第２のトランジスタであることを特徴する。
【００２８】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る電圧切り替え回路の構成を示す図である。図１に示す電圧切り替え回路は、ノードＮ１で互いに接続されたＥ型ＰチャネルトランジスタＱP1及びＥ型ＮチャネルトランジスタＱN1からなる第１の回路と、信号Ｓｉｇ３を受けてノードＮ２に高電圧ＶPPを出力する高電圧出力回路２からなる第２の回路と、ゲートに信号Ｓｉｇ４が入力されソースがノードＮ１に接続されたＤ型ＮチャネルトランジスタＱD1及びゲートに信号Ｓｉｇ５が入力されソースがＱD1のドレインに接続されドレインがノードＮ２に接続されたＤ型ＮチャネルトランジスタＱD2からなる第３の回路１から構成される。
ここで、高電圧がゲート、ソース及びドレインに印加されてもゲート絶縁膜が破壊しないように、ＱD2には厚いゲート絶縁膜が用いられる。
【００２９】
次に、本発明の電圧切り替え回路の動作を説明する。図１に示す第１及び第２の回路の動作は、先に図１０を用いて説明した第１、第２の回路と同様であるから説明を省略する。図１における本発明の第３の回路１は、図１０における第３の回路１０と異なり、ゲートに信号Ｓｉｇ４を入力するＤ型トランジスタＱD1と、ゲートに信号Ｓｉｇ５を入力する厚いゲート絶縁膜を有するＤ型トランジスタＱD2との直列接続回路で構成される。
【００３０】
ここで、図１における信号Ｓｉｇ４、Ｓｉｇ５は、図１０における信号Ｓｉｇ６と同様に電源電圧Ｖccを高レベル、０Ｖを低レベルとする信号である。また、Ｓｉｇ４、Ｓｉｇ５は０Ｖ以上の任意の電圧♯を高レベルとする場合がある。
【００３１】
第３の回路において、信号Ｓｉｇ４、Ｓｉｇ５を高レベルにすれば、Ｄ型ＮチャネルトランジスタＱD1、ＱD2はオン状態となってノードＮ１、Ｎ２の間は導通し、信号Ｓｉｇ４、Ｓｉｇ５を低レベルにすればＱD1、ＱD2はオフ状態となってノードＮ１、Ｎ２の間は遮断される。
【００３２】
本発明の電圧切り替え回路の動作を取りまとめて、信号Ｓｉｇ１乃至Ｓｉｇ５の高レベル、低レベルに対応する出力電圧を次のように表すことができる。
【００３３】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ４、Ｓｉｇ５］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
ここで、（ａ）、（ｂ）の場合には、Ｓｉｇ４、Ｓｉｇ５の信号レベル♯は、０Ｖ以上であれば良い。
【００３４】
図１に示す電圧切り替え回路の特徴は、高電圧ＶPPが印加されるノードＮ２
（出力ノード）と、Ｖcc以下の電圧しか印加されないノードＮ１との間に、Ｄ型ＮチャネルトランジスタＱD1、ＱD2が設けられていることである。ＱD1、ＱD2を用いることにより、高電圧出力時に高電圧ＶPPが印加されるノードＮ２と、高電圧が印加されないノードＮ１との間の電圧遮断をトランジスタ２個で容易に実現することができ、図１２、図１３に示す従来の電圧切り替え回路に比べてパターン面積を小さくすることができる。
【００３５】
図２に第３の回路１の部分拡大図を示す。先に述べたように、電圧切り替え回路が所望の電圧を出力するためには、ＱD1、ＱD2は図２（ａ）、図２（ｂ）に破線で矢示したような特性を満たさねばならない。
【００３６】
すなわち、［Ｓｉｇ４、Ｓｉｇ５、ノードＮ１、ノードＮ２］＝［０Ｖ、０Ｖ、Ｖcc、ＶPP］の時にＱD1、ＱD2のいずれかが遮断状態になり、［Ｓｉｇ４、Ｓｉｇ５、ノードＮ１］＝［Ｖcc、Ｖcc、Ｖcc］の時に、電源電圧ＶccがＱD1、ＱD2を介してノードＮ２に転送されねばならない。
【００３７】
なお、上記の例ではノードＮ１、Ｎ２間を遮断状態にするＱD1、ＱD2のゲートバイアス条件はＳｉｇ４、Ｓｉｇ５を０Ｖとし、また、ノードＮ１、Ｎ２間をＶcc転送状態にするＱD1、ＱD2のゲートバイアス条件はＳｉｇ４、Ｓｉｇ５をＶccとしたが、必ずしもこれに限定されるものではない。
【００３８】
例えば、ＱD1のしきい値電圧がＱD2のしきい値電圧より低く（絶対値の大きい負の値）、ノードＮ１、Ｎ２間の遮断条件とＶcc転送条件がＱD2の動作で定まる場合には、ＱD1のゲートに入力する信号Ｓｉｇ４を遮断条件とＶcc転送条件に対して共に０Ｖ又はＶccとすることが可能であり、また、ＱD2のしきい値電圧がＱD1のしきい値電圧より低く、ノードＮ１、Ｎ２間の遮断条件とＶcc転送条件がＱD1の動作で定まる場合には、ＱD2のゲートに入力する信号Ｓｉｇ５を遮断条件とＶcc転送条件に対して共に０Ｖ又はＶccとすることも可能である。
【００３９】
図２（ａ）に示すＱD1、ＱD2の特性が満たされない場合には、ＱD1、ＱD2を介して高電圧ＶPPのリーク電流が流れるので、ＶPPのレベル低下を生じる。また、図２（ｂ）に示すＱD1、ＱD2の特性が満たされない場合には、ＱD1、ＱD2のＶcc転送能力の低下により電圧切り替え回路の出力電圧Ｖccのレベル低下を生じる。
【００４０】
ここで、従来のように第３の回路１０の部分にＤ型ランジスタＱD3しか存在しない場合に比べて、本発明のように第３の回路１の部分に２個のＤ型トランジスタＱD1、ＱD2を設ければ、図２（ａ）、図２（ｂ）に示す遮断条件と転送条件を共に満たすことが容易になる理由について説明する。
【００４１】
図３（ａ）は、半導体基板上に形成されたＤ型ＮチャネルトランジスタＱD1、ＱD2からなる第３の回路の断面構造を示す図である。図３（ａ）に示す断面構造は、Ｐウエル（又はＰ型基板）３と、Ｎ型拡散層５と、ゲート電極７と、ゲート絶縁膜８（ｔox1、ｔox2として厚さのみ表示）から構成され、ＱD1のソース拡散層５はノードＮ１を成し、ドレイン拡散層５はＱD2のソース拡散層と共通のノードＮ３を成し、ＱD2のドレイン拡散層５はノードＮ２を成している。
【００４２】
図３（ａ）に示す第３の回路では、ＱD1、ＱD2のゲート絶縁膜の厚さｔox1、ｔox2が互いに異なっている。ＱD2はドレイン拡散層５が高電圧ＶPPが出力するノードＮ２に接続されるため厚いゲート絶縁膜が必要である。
【００４３】
しかし、ＱD1はドレイン拡散層５がノードＮ２に直接接続されておらず、また、ノードＮ２に高電圧ＶPPが印加される場合でもＱD2のゲートは０Ｖであって、ＱD1のドレイン拡散層５（ノードＮ3)にはＱD2のしきい値電圧の絶対値（ＱD2のしきい値電圧が−Ｖtd2であればノードＮ３の電圧はＶtd2（≪ＶPP)）程度の電圧しか印加されないので、ＱD1のゲート絶縁膜の厚さはＱD2のゲート絶縁膜の厚さよりも薄くすることができる（ｔox1＜ｔox2）。
【００４４】
一般に、ゲート絶縁膜が薄ければゲート電圧の変化に対するソース、ドレイン間電流の変化ΔＩd／ΔＶgが大きくなるため、図２（ａ）に示す遮断条件と図２（ｂ）に示すＶcc転送条件とを両立させることが容易になる。また図３（ａ）において遮断条件をＱD1で満たすようにすれば、ＱD2はＶccの転送条件のみ満たせばよいので、ＱD2のしきい値電圧を低くする（絶対値の大きい負の値にする）等の方法でＶccの転送条件を容易に満たすことができる。
【００４５】
従って、図３（ａ）に示す断面構造を備える２個のＤ型ＮチャネルトランジスタＱD1、ＱD2からなる第３の回路１を用いれば、図１０、図１１に示す従来の１個のＤ型ＮチャネルトランジスタＱD3のみからなる第３の回路１０を用いる場合に比べて、容易に遮断条件とＶcc転送条件を満たすことができる。
【００４６】
このため、電源電圧Ｖccが低い場合でも、図１２、図１３のようにパターン面積の大きな第３の回路１０ａ、１０ｂを用いることなく、動作マージンが大きく、かつ、チップ面積の小さい電圧切り替え回路を高い歩留まりで安価に提供することが可能になる。
【００４７】
＜第２の実施形態＞
次に、図３（ｂ）を用いて第２の実施形態に係る電圧切り替え回路について説明する。図３（ｂ）は第２の実施形態における第３の回路の断面構造を示す図である。電圧切り替え回路を構成する第１、第２の回路については第１の実施形態と同様であるため説明を省略する。
【００４８】
図３（ｂ）に示す第３の回路は、Ｐ型基板３ａと、Ｐ型基板上に形成されたＰウエル４と、Ｐ型基板３ａ及びＰ型基板上のＰウエル４に形成されたＮ型拡散層５を備えている。
【００４９】
Ｐウエル４に形成されたＤ型ＮチャネルトランジスタＱD1のソース拡散層は、配線６を用いてノードＮ１に接続され、ＱD1のドレイン拡散層５は、ノードＮ３を成す配線６を用いてＰ型基板３ａに形成されたＤ型Ｎチャネルトランジスタ
ＱD2のソース拡散層に接続され、ＱD2のドレイン拡散層５は配線６を用いてノードＮ２に接続される。
【００５０】
その他の部分の構成は、第１の実施形態と同様であるため説明を省略する。
【００５１】
なお、図３（ｂ）において、配線６と各拡散層５との接続部以外の半導体基板表面は絶縁膜８ａで被覆されている。
【００５２】
図３（ｂ）に示すように、第３の回路を構成するＤ型トランジスタＱD1、ＱD2は、必ずしも同一のウエル又は同一基板上に形成する必要はなく、例えばＱD1はＰ型基板上のＰウエルに形成し、ＱD2はＰ型基板上に形成する等、異なるウエルや基板上に形成することも可能であり、この場合にもＱD1、ＱD2のゲート絶縁膜８の厚さをｔox1＜ｔox2とすることで、図３（ａ）と同様に遮断条件とＶcc転送条件とを容易に両立させることができる。
【００５３】
＜第３の実施形態＞
次に、図３（ｃ）を用いて第３の実施形態に係る電圧切り替え回路について説明する。図３（ｃ）は、第３の実施形態における第３の回路の断面構造を示す図である。図３（ｃ）に示す第３の回路の断面構造は、Ｄ型トランジスタＱD1、ＱD2のゲート絶縁膜８の厚さｔox1、ｔox2が互いに等しいこと以外は、図３（ａ）と同様であるから説明を省略する。
【００５４】
図３（ｃ）に示す第３の回路において、ＱD1、ＱD2のゲート絶縁膜８の厚さｔox1、ｔox2は互いに等しいが、チャネルイオン注入の条件を変えることにより、ＱD1、ＱD2のしきい値電圧の絶対値が互いに異なっている。このようにＱD1、ＱD2のしきい値電圧の設定に自由度を設ければ、ノードＮ３の電圧についても自由度が高くなるため、従来に比べて遮断条件とＶcc転送条件とを容易に両立させることができる。
【００５５】
＜第４の実施形態＞
次に、図４（ｄ）を用いて第４の実施形態に係る電圧切り替え回路について説明する。図４（ｄ）は第４の実施形態における第３の回路の断面構造を示す図である。図４（ｄ）に示す第３の回路の断面構造はＤ型トランジスタＱD1、ＱD2がＰ型基板（又はＮ型基板）３ｂ上のＰウエル１（４）、Ｐウエル２（４ａ）に形成されることが図３（ｂ）と異なる。その他の構造は図３（ｂ）と同様であるから説明を省略する。
【００５６】
一般にトランジスタが形成されるウエル又は基板の不純物濃度が低いほどゲート電圧の変化に対するソース、ドレイン間電流の変化ΔＩd／ΔＶgが大きくなるため、遮断条件とＶcc転送条件とを両立させることが容易になる。これを利用して、ＱD2が形成されるＰウエル２（４ａ）の不純物濃度をＱD1が形成されるＰウエル１（４）の不純物濃度よりも低くしたり、あるいは高くしたりすることにより、トランジスタのしきい値電圧の組み合わせの自由度を高めることができ、遮断条件とＶcc転送条件とを容易に両立させることが容易になる。
【００５７】
特に、不純物濃度がＰウエル１＜Ｐウエル２の場合には、ＱD1のΔＩd／ΔＶgをＰウエル１＝Ｐウエル２の場合よりも大きくでき、従って、遮断条件とＶcc転送条件の両立がＱD1に対して容易となる。
【００５８】
＜第５の実施形態＞
次に、図４（ｅ）を用いて第５の実施形態に係る電圧切り替え回路について説明する。図４（ｅ）は第５の実施形態における第３の回路の断面構造を示す図である。図４（ｅ）に示す第３の回路の断面構造は、Ｄ型トランジスタＱD1がＰ型基板３ａ上に形成され、Ｄ型トランジスタＱD2がＰ型基板３ａ上のＰウエル２（４ａ）に形成されることが図３（ｂ）と異なる。その他の構造は図３（ｂ）と同様であるから説明を省略する。
【００５９】
図４（ｅ）に示すように、ＱD1のみをＰ型基板上に形成しＱD2をＰウエル上に形成する場合でも、通常Ｐ型基板の不純物濃度はＰウエルの不純物濃度に比べて低いので、図４（ｄ）の場合と同様にＱD1が遮断条件とＶcc転送条件を満たすことが容易になる。なお、第４、第５の実施形態において、ゲート絶縁膜の厚さをｔox1＝ｔox2としても図１０に示す従来の回路に比べて大幅な改善が可能であるが、さらにｔox1＜ｔox2とすれば、不純物濃度とゲート絶縁膜の厚さとの相乗効果により、さらに大きい改善が得られる。
【００６０】
以上図１乃至図４を用いて説明した第１乃至第５の実施形態では、基本的に第１のＤ型トランジスタＱD1はノードＮ１、Ｎ２間の遮断条件とＶcc転送条件とを両立させる役割を果たし、第２のＤ型トランジスタＱD2は、ノードＮ３に転送される電圧レベルの最大値をＶPPよりも低下させるという役割を含めてノードＮ１、Ｎ２間のＶcc転送条件のみを達成するという役割分担がなされている。
【００６１】
＜第６の実施形態＞
次に、第６の実施形態としてＤ型トランジスタＱD1、ＱD2の製造方法について説明する。通常トランジスタを製造する際、しきい値電圧を目標値に合わせるためトランジスタのチャネル部に不純物をイオン注入する（以下チャネル注入と呼ぶ）。チャネル注入は、しきい値電圧Ｖtの異なるトランジスタに対しては別個に行われる場合が多いため、トランジスタの種類と同数のチャネル注入工程用マスクが必要となるが、このマスク数が少ないほどチップの製造コストを削減することができる。
【００６２】
先に述べたように、本発明における第１のＤ型トランジスタＱD1はノードＮ１、Ｎ２間の遮断条件とＶcc転送条件とを両立させ、第２のＤ型トランジスタＱD2はノードＮ１、Ｎ２間のＶcc転送条件のみを達成するという方針なので、ＱD2のしきい値電圧は、比較的低い（特にＱD1のしきい値電圧より低い、つまりＶt（ＱD1）＞Ｖt（ＱD2)）ことが望ましい。
【００６３】
図３（ａ）に示すように、ゲート絶縁膜の厚さの間にｔox1＜ｔox2の関係があり、かつＱD1、ＱD2が同一のウエル（又は同一基板）上に形成される場合、ＱD1、ＱD2に対して同一のチャネル注入を行えば、通常、ＱD1のしきい値電圧の絶対値（Ｖtd1）はＱD2のしきい値電圧の絶対値（Ｖtd2）より小さくなる（Ｖtd1＜Ｖtd2）ため、Ｖt（ＱD1）＝−Ｖtd1＞Ｖt（ＱD2）＝−Ｖtd2となる。従って、ＱD1、ＱD2に対してチャネル注入を共通にすることが可能になる。
【００６４】
このように、ゲート絶縁膜の厚さの間にｔox1＜ｔox2の関係がある場合にＱD1、ＱD2に対してチャネル注入工程を共通化（同一化）することにより、マスク数と工程数の削減が可能となりチップ製造コストの低減を達成することができる。チャネル注入工程の同一化については、図３（ａ）以外にも、図３（ｂ）、図３（ｄ）、図３（ｅ）場合にも適用可能であり、同様の効果を達成することができる。
【００６５】
＜第７の実施形態＞
次に、図５を用いて第７の実施形態に係る電圧切り替え回路について説明する。第７の実施形態では、第１の実施形態の電圧切り替え回路の変形例について説明する。
【００６６】
図５に示す第７の実施形態の電圧切り替え回路は、図１に示す第１の実施形態における第１の回路のノードＮ１とＥ型ＰチャネルトランジスタＱP1との間に、Ｄ型ＮチャネルトランジスタＱD4、ＱD5からなる第３の回路１ａを接続することにより構成される。
【００６７】
ノードＮ１には直接第１の実施形態における第２の高電圧出力回路のＶPPが出力され、ノードＮ５には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎないので、ノードＮ５に接続されるＱD4のゲート絶縁膜はノードＮ１に接続されるＱD5のゲート絶縁膜に比べて薄くされている。
【００６８】
ＱD4、ＱD5のゲートに入力する信号をそれぞれＳｉｇ８、Ｓｉｇ９とし、第１の実施形態の議論を適用すれば、各入力信号の高レベル、低レベルに対応する出力電圧は次のように表される。
【００６９】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ８、Ｓｉｇ９］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
上記（ａ）乃至（ｄ）の出力は第１の実施形態と同様である。
【００７０】
従って、第７の実施形態の電圧切り替え回路は、第１の実施形態の電圧切り替え回路と同様の機能を具備している。しかし、ノードＮ１に高電圧ＶPPが出力されるため、Ｅ型ＮチャネルトランジスタＱN4のゲート絶縁膜もＱD5と同程度にする必要がある。
【００７１】
＜第８の実施形態＞
次に、図６を用いて第８の実施形態に係る電圧切り替え回路について説明する。第８の実施形態では、第７の実施形態の電圧切り替え回路の変形例について説明する。
【００７２】
図６に示す第８の実施形態の電圧切り替え回路は、図５に示す第７の実施形態におけるノードＮ１とＥ型ＮチャネルトランジスタＱN4との間に、Ｄ型ＮチャネルトランジスタＱD6が接続された構成に相当している。図５のトランジスタ回路１ａに対応する部分が図６のトランジスタ回路１ｂとして示されている。
【００７３】
図６のトランジスタ回路１ｂは、ノードＮ１とノードＮ５との間にＶPP遮断条件とＶcc転送条件とを改善する２個のＤ型ＮチャネルトランジスタＱD4、ＱD5を備えるばかりでなく、ノードＮ１とノードＮ８との間にもＶPP遮断条件を改善する１個のＤ型ＮチャネルトランジスタＱD6を備えている。
【００７４】
ノードＮ１には直接第１の実施形態における第２の高電圧出力回路のＶPPが出力され、ノードＮ５には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎないので、ノードＮ５に接続されるＱD4のゲート絶縁膜は、ノードＮ１に接続されるＱD5、ＱD6のゲート絶縁膜に比べて薄くされている。
【００７５】
ＱD4、ＱD5のゲートに入力する信号をそれぞれＳｉｇ１０、Ｓｉｇ１１とし、ＱD6のゲートに入力する信号をＳｉｇ１２とすれば、各入力信号の高レベル、低レベルに対応する出力電圧は次のように表される。
【００７６】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ１０、Ｓｉｇ１１、Ｓｉｇ１２］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc、♯］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
上記（ａ）乃至（ｄ）の出力は第７の実施形態と同様である。
【００７７】
従って、第８の実施形態の電圧切り替え回路は、第７の実施形態の電圧切り替え回路と同様の機能を具備している。しかし、ノードＮ１に高電圧ＶPPが出力されるため、Ｄ型ＮチャネルトランジスタＱD6のゲート絶縁膜をＱD5と同程度にする必要があり、その代わりにＳｉｇ２入力のトランジスタＱN2のゲート絶縁膜を図１のＱN1と同程度にできる。
【００７８】
＜第９の実施形態＞
次に、図７を用いて第９の実施形態に係る電圧切り替え回路について説明する。第９の実施形態では、第８の実施形態の電圧切り替え回路の変形例について説明する。
【００７９】
図７に示す第９の実施形態の電圧切り替え回路は、図６に示す第８の実施形態におけるＤ型ＮチャネルトランジスタＱD6のソースとＥ型ＮチャネルトランジスタＱN2との間に、Ｄ型ＮチャネルトランジスタＱD7を接続することにより構成される。図６のトランジスタ回路１ｂに対応する部分が図７のトランジスタ回路１ｃとして示されている。
【００８０】
図７のトランジスタ回路１ｃは、ノードＮ１とノードＮ５との間にＶPP遮断条件とＶcc転送条件とを改善する２個のＤ型ＮチャネルトランジスタＱD4、ＱD5を備え、かつノードＮ１とノードＮ７との間にもＶPP遮断条件とＶcc転送条件とを改善する２個のＤ型ＮチャネルトランジスタＱD6、ＱD7を備えている。
【００８１】
ノードＮ１には直接第１の実施形態における第２の高電圧出力回路のＶPPが出力され、ノードＮ５には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎないので、ノードＮ５に接続されるＱD4のゲート絶縁膜は、ノードＮ１に接続されるＱD5、ＱD6のゲート絶縁膜より薄くされている。同様にノードＮ７に接続されるＱD7のゲート絶縁膜はＱD5、ＱD6のゲート絶縁膜より薄くされている。
【００８２】
ＱD4、ＱD5のゲートに入力する信号をそれぞれＳｉｇ１０、Ｓｉｇ１１とし、ＱD6、ＱD7のゲートに入力する信号をＳｉｇ１２、Ｓｉｇ１３とすれば、各入力信号の高レベル、低レベルに対応する出力電圧は次のように表される。
【００８３】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ１０、Ｓｉｇ１１、Ｓｉｇ１２、
Ｓｉｇ１３］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc、♯、♯］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
上記（ａ）乃至（ｄ）の出力は第８の実施形態と同様である。
【００８４】
従って、第９の実施形態の電圧切り替え回路は、第８の実施形態の電圧切り替え回路と同様の機能を具備している。また、第８の実施形態と同様、ノードＮ１に高電圧ＶPPが出力されるため、Ｄ型ＮチャネルトランジスタＱD6のゲート絶縁膜をＱD5と同程度にしている。
【００８５】
なお、第９の実施形態では、第７、第８の実施形態の電圧切り替え回路に比べてトランジスタ数は増加しているが、第９の実施形態では、Ｖcc側のノードＮ１、Ｎ５間ばかりでなく、接地側のノードＮ１、Ｎ７間も２個のＤ型トランジスタＱD6、ＱD7を用いてＶPPの遮断条件と０Ｖの転送条件とを最適化することができるので、低い電源電圧Ｖccで安定に動作する電圧切り替え回路を提供することができる。
【００８６】
＜第１０の実施形態＞
次に、図８、図９を用いて第１０の実施形態に係る電圧切り替え回路について説明する。図８に示す電圧切り替え回路は、図７に示すトランジスタ回路のノードＮ１とＶcc間のみが図８のノードＮ１に接続されることにより構成され、図９に示す電圧切り替え回路は、図７に示すトランジスタ回路のノードＮ１と接地間のみが図８のノードＮ１に接続されることにより構成される。
【００８７】
図８に示す電圧切り替え回路の出力は電源電圧Ｖccと高電圧ＶPPと高インピーダンス状態であり、図９に示す電圧切り替え回路の出力は０Ｖと高電圧ＶPPと高インピーダンス状態であることは、図７の説明から明らかである。本発明の適用対象となる半導体装置の回路構成によっては、電圧レベルとしてＶccや０Ｖを要しない場合もあるので、このとき、第１０の実施形態の電圧切り替え回路が有効となる。
【００８８】
なお本発明は上記の実施形態に限定されることはない。例えば以上の各実施形態において、電圧切り替え回路を構成する第３の回路の一方のノードに高電圧ＶPPが印加され、他方のノードに電源電圧Ｖcc以下の電圧が印加される場合について説明したが、必ずしもこれに限定されるものではない。一方のノードに高電圧ＶPPが印加され、他方のノードに中間電圧Ｖm（Ｖcc＜Ｖm＜ＶPP）が印加される場合にも本発明は有効である。
【００８９】
また、第１乃至第４の実施形態において、ゲート絶縁膜の厚さが異なるＤ型トランジスタを直列接続した構成、及び複数のＤ型トランジスタでチャネル注入条件を同一化すること、及びＤ型トランジスタを互いに異なるウエル上に、又はウエル上と基板上とにそれぞれ別個に形成すること等について説明したが、これらの製造工程は、必ずしもＤ型トランジスタに限定されるものではない。Ｅ型トランジスタに対しても同様にこれらの製造工程を適用することができる。
【００９０】
以上説明した回路において、各回路を構成する構成要素の導電型（極性）を反転しても同様の回路機能を実現することができる。また、以上の実施形態において、主として２個のＤ型トランジスタを直列に接続したことを基本とする第３の回路の機能を説明したが、直列接続された３個以上のＤ型トランジスタを用いても同様な機能が実現されることはいうまでもない。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
【００９１】
【発明の効果】
上述したように本発明の電圧切り替え回路によれば、電源電圧が低い場合においても、チップ面積の増加を生じることなく、動作マージンの大きい不揮発性半導体記憶装置等の電圧切り替え回路を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電圧切り替え回路の構成を示す図。
【図２】第３の回路の動作を説明する図であって、
（ａ）は遮断条件を示す図。
（ｂ）はＶcc転送条件を示す図。
【図３】第３の回路の断面構造を示す図であって、
（ａ）は第１の実施形態における第３の回路の構造を示す断面図。
（ｂ）は第２の実施形態における第３の回路の構造を示す断面図。
（ｃ）は第３の実施形態における第３の回路の構造を示す断面図。
【図４】第３の回路の断面構造を示す図であって、
（ｄ）は第４の実施形態における第３の回路の構造を示す断面図。
（ｅ）は第５の実施形態における第３の回路の構造を示す断面図。
【図５】第７の実施形態に係る電圧切り替え回路の構成を示す図。
【図６】第８の実施形態に係る電圧切り替え回路の構成を示す図。
【図７】第９の実施形態に係る電圧切り替え回路の構成を示す図。
【図８】第１０の実施形態に係る電圧切り替え回路の構成を示す図。
【図９】第１０の実施形態に係る他の電圧切り替え回路の構成を示す図。
【図１０】従来の電圧切り替え回路の構成を示す図。
【図１１】従来の第３の回路の動作を説明する図であって、
（ａ）は遮断条件を示す図。
（ｂ）はＶcc転送条件を示す図。
【図１２】従来のＥ型トランジスタを用いた第３の回路の構成を示す図。
【図１３】従来のＥ型トランジスタを用いた第３の回路の他の構成を示す図。
【符号の説明】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ…第３の回路
２…高電圧出力回路
３…Ｐウエル（又はＰ型基板）
３ａ…Ｐ型基板
３ｂ…Ｐ型基板（又はＮ型基板）
４…Ｐウエル、Ｐウエル１
４ａ…Ｐウエル２
５…Ｎ型拡散層
６…配線
７…ゲート電極
８…ゲート絶縁膜
８ａ…絶縁膜
１０、１０ａ、１０ｂ…第３の回路
２０…高電圧回路
２５…高電圧発生回路
３０…Ｎウエル電圧制御回路
【発明の属する技術分野】
本発明は電圧切り替え回路に係り、特にＮＡＮＤセル、ＮＯＲセル、ＤＩＮＯＲセル、ＡＮＤセル等の電源電圧より高い電圧を使用する不揮発性半導体記憶装置の電圧切り替え回路に関するものである。
【０００２】
【従来の技術】
不揮発性半導体記憶装置に代表される電源電圧より高い昇圧電圧を使用するデバイスでは、１つの配線に対して０Ｖ、電源電圧Ｖcc、高電圧（Ｖccより高い電圧）のように、高電圧及び電源電圧Ｖcc以下の電圧を選択的に充電する回路が必要である。このような機能を有する従来の電圧切り替え回路の一例を図１０に示す。
【０００３】
図１０に示す電圧切り替え回路は、ノードＮ１で互いに接続されたエンハンスメント型（以下Ｅ型と呼ぶ）のＰチャネルトランジスタＱP1及びＮチャネルトランジスタＱN1からなる第１の回路と、出力側のノードＮ２に接続された高電圧出力回路２０からなる第２の回路と、ノードＮ１、Ｎ２の間に接続された厚いゲート絶縁膜を有するデプレッション型（以下Ｄ型と呼ぶ）ＮチャネルトランジスタＱD3からなる第３の回路により構成される。ここで、ＱD3の厚いゲート絶縁膜は、高電圧出力回路２０からドレイン側のノードＮ２に出力される高電圧に耐えるために用いられる。
【０００４】
第１の回路において、Ｅ型ＰチャネルトランジスタＱP1のドレインと基板との接続点に電源電圧Ｖccが付与され、ゲートに信号Ｓｉｇ１が入力され、ソースはノードＮ１に接続される。また、Ｅ型ＮチャネルトランジスタＱN1のソースは接地（０Ｖ）され、ゲートに信号Ｓｉｇ２が入力され、ドレインはノードＮ１に接続される。
【０００５】
第２の回路において、高電圧出力回路２０には信号Ｓｉｇ３が入力され、ノードＮ２に高電圧ＶPPが出力される。ここで高電圧ＶPPは例えば不揮発性半導体記憶装置のプログラム電圧として用いられる。
【０００６】
また、第３の回路において、Ｄ型ＮチャネルトランジスタＱD3のソースはノードＮ１に接続され、ゲートに信号Ｓｉｇ６が入力され、ドレインはノードＮ２に接続される。ＱD3からなる第３の回路は、後に示すように本発明の電圧切り替え回路の主要部と密接に関連するため、特に破線の囲み１０で示されている。
【０００７】
次に、図１０に示す電圧切り替え回路の動作について説明する。図１０の電圧切り替え回路において、信号Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、及びＳｉｇ６は、Ｖccを高レベル、０Ｖを低レベルとする信号である。またＳｉｇ６は、０Ｖ以上の任意の電圧♯を高レベルとする場合がある。
【０００８】
第１の回路において、信号Ｓｉｇ１、Ｓｉｇ２を共に高レベルにすれば、ＱP1オフ、ＱN1オンとなるのでノードＮ１は０Ｖとなる。信号Ｓｉｇ１、Ｓｉｇ２を共に低レベルとすれば、ＱP1オン、ＱN1オフとなるのでノードＮ１はＶccとなる。また、信号Ｓｉｇ１を高レベル、信号Ｓｉｇ２を低レベルとすれば、ＱP1オフ、ＱN1オフとなるのでノードＮ１はフローティング（高インピーダンス）状態となる。このように、信号Ｓｉｇ１、Ｓｉｇ２を用いてノードＮ１に０Ｖ、電源電圧Ｖcc、及び高インピーダンス状態を出力することができる。
【０００９】
第２の回路において、高電圧出力回路２０に入力する信号Ｓｉｇ３を高レベルにすればノードＮ２に高電圧ＶPPが出力され、信号Ｓｉｇ３を低レベルにすればノードＮ２は高インピーダンス状態になる。
【００１０】
また、第３の回路において信号Ｓｉｇ６を高レベルにすれば、ＱD3はオン状態となりノードＮ１、Ｎ２の間は導通し、信号Ｓｉｇ６を低レベルにすればオフ状態となってノードＮ１、Ｎ２の間は遮断される。
【００１１】
以上、第１、第２及び第３の回路について別個に説明した電圧切り替え回路の動作を取りまとめれば、信号Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３及びＳｉｇ６の高レベル、低レベルに対応して、従来の電圧切り替え回路の出力電圧を次のように表すことができる。
【００１２】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ６］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯］⇒「出力電圧なし（高インピーダンス状態）」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ］⇒「出力電圧＝ＶPP」
ここで（ａ）、（ｂ）の場合には、Ｓｉｇ６の信号レベル♯は０Ｖ以上であればよい。
【００１３】
図１０に示す電圧切り替え回路の特徴は、高電圧ＶPPが印加されるノードＮ２（出力ノード）と、Ｖcc以下の電圧しか印加されないノードＮ１との間に、Ｄ型トランジスタＱD3が設けられていることである。このように、高電圧ＶPPが印加されるノードＮ２と高電圧が印加されないノードＮ１との間の遮断をトランジスタ１個で実現すれば、回路のパターン面積を小さくすることができる。
【００１４】
図１１に第３の回路１０の部分拡大図を示す。先に述べたように、電圧切り替え回路が所望の電圧を出力するためには、ＱD3は図１１（ａ）、図１１（ｂ）に破線で矢示したような特性を満たさねばならない。
【００１５】
すなわちＱD3のゲート電圧をＶg、ソース電圧をＶs、ドレイン電圧をＶdとすれば、ＶgはＳｉｇ６の電圧、ＶsはノードＮ１の電圧、ＶdはノードＮ２の電圧にそれぞれ等しいので、図１１（ａ）に示すように、ＱD3は［Ｖg、Ｖs、Ｖd］＝［０Ｖ、Ｖcc、ＶPP］の時に遮断状態になり、図１１（ｂ）に示すように［Ｖg、Ｖs］＝［Ｖcc、Ｖcc］の時にソースの電源電圧Ｖccがドレインに転送されねばならない。
【００１６】
図１１（ａ）に示すＱD3の特性が満たされない場合には、ＱD3を介して高電圧ＶPPのリーク電流が流れるのでＶPPのレベル低下を生じる。また、図１１（ｂ）に示すＱD3の特性が満たされない場合には、ＱD3の転送能力の低下により電圧切り替え回路の出力電圧Ｖccのレベル低下を生じる。
【００１７】
一般に電源電圧Ｖccが高い場合には、図１１（ａ）における（Ｖg−Ｖs）の値（＝−Ｖcc）が小さくなるので図１１（ａ）の遮断特性のマージンが大きくなり、Ｄ型トランジスタＱD3のしきい値電圧（負の値）の絶対値を大きくすることができる。このため、十分なマージンをもって、図１１（ｂ）に示すＶcc転送状態（オン状態）を実現することができる。しかし、電源電圧Ｖccが低くなるにつれて図１１（ａ）の遮断状態を実現するためには、ＱD3のしきい値電圧の絶対値を小さくする必要があるので、Ｖcc転送状態に対して必要なＱD3のしきい値電圧マージンが次第に小さくなる。
【００１８】
すなわち、図１１（ａ）において、電源電圧Ｖccが低くなるにつれてＤ型トランジスタＱD3をオフするＶｇ−Ｖｓの値（０Ｖ−Ｖcc＝−Ｖcc）が０Ｖに近づくので、第３の回路１０を遮断状態にするためのＱD3のしきい値電圧を０Ｖに近づけねばならず、従ってＶcc転送状態に対するマージンが小さくなる。
【００１９】
近年半導体集積回路の低消費電力化に伴い、電源電圧の低電圧化が進行し、図１１（ａ）、図１１（ｂ）に示すＤ型ＮチャネルトランジスタＱD3の特性を満たすことが困難になるという問題が生じていた。このため、図１０に示す電圧切り替え回路の代わりに、図１２、図１３に示すように、Ｄ型トランジスタを用いない素子数の多い回路が使用されるようになった。
【００２０】
図１２に示す回路は、Ｄ型ＮチャネルトランジスタＱD3の代わりにＥ型ＮチャネルトランジスタＱN2、及び信号Ｓｉｇ６を受けて高電圧をＱN2のゲートに入力する高電圧発生回路２５から構成される第３の回路１０ａを用いた電圧切り替え回路である。Ｅ型トランジスタを用いればしきい値電圧が正となり、電源電圧低下に伴うしきい値電圧マージン低下の問題を回避することができる。
【００２１】
また、図１３に示す回路は、Ｄ型ＮチャネルトランジスタＱD3の代わりに、ゲートに信号Ｓｉｇ７を受けるＥ型ＮチャネルトランジスタＱN3と、ゲートに信号Ｓｉｇ８を受け基板にＮウエル電圧制御回路３０の出力を受けるＥ型ＰチャネルトランジスタＱP2からなるトランスファゲートを第３の回路１０ｂとして用いた電圧切り替え回路である。図１３に示す回路においても、Ｅ型トランジスタが用いられるのでしきい値電圧が正となり、電源電圧低下に伴うしきい値電圧マージン低下の問題を回避することができる。
【００２２】
しかし、図１２に示す電圧切り替え回路は高電圧発生回路２５のパターン面積が大となり、また図１３に示す電圧切り替え回路はＮウエル電圧制御回路３０のパターン面積が大となるため、いずれも図１０に示す電圧切り替え回路に比べてパターン面積が大幅に増加するという欠点があった。
【００２３】
【発明が解決しようとする課題】
上記したように、不揮発性半導体記憶装置等に用いる従来の電圧切り替え回路は、電源電圧が低くなればしきい値電圧マージンの低下により１個のＤ型トランジスタを用いた回路の使用が不可能になり、しきい値電圧マージンの低下を回避するためＥ型トランジスタを用いる回路を使用すればパターン面積が増加し、チップ面積が増加するという問題があった。
【００２４】
本発明は上記の問題点を解決すべくなされたもので、チップ面積の増加を生じることなく動作マージンの大きい不揮発性半導体記憶装置等の電圧切り替え回路を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明の電圧切り替え回路は、従来１個のＤ型トランジスタで行われた高電圧の遮断と電源電圧の転送機能を、ゲート絶縁膜の膜厚又はしきい値電圧の異なる直列接続された２個のＤ型トランジスタで分担して行うことにより、しきい値電圧マージンの低下を回避しつつ最小のトランジスタ数で構成された電圧切り替え回路を提供することを主な特徴とする。
【００２６】
具体的には、本発明の電圧切り替え回路は、第１の電圧を出力する能力を有する第１の回路と、第２の電圧を出力する能力を有する第２の回路と、第１の回路と第２の回路との間に接続され複数のトランジスタにより構成される第３の回路とを具備し、前記複数のトランジスタは直列接続され互いに電流駆動能力の異なる第１及び第２のトランジスタを有することを特徴とする。
【００２７】
具体的には、本発明の電圧切り替え回路は、第１の電圧を出力する能力を有する第１の回路と、第２の電圧を出力する能力を有する第２の回路と、前記第１の回路の出力ノードと前記第２の回路の出力ノードとの間に接続され、それぞれゲート絶縁膜を有する複数のトランジスタにより構成される第３の回路とを具備し、前記複数のトランジスタは、しきい値電圧が互いに異なり、電流駆動能力が互いに異なる直列接続されたデプレッション型の第１、第２のトランジスタであることを特徴する。
【００２８】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る電圧切り替え回路の構成を示す図である。図１に示す電圧切り替え回路は、ノードＮ１で互いに接続されたＥ型ＰチャネルトランジスタＱP1及びＥ型ＮチャネルトランジスタＱN1からなる第１の回路と、信号Ｓｉｇ３を受けてノードＮ２に高電圧ＶPPを出力する高電圧出力回路２からなる第２の回路と、ゲートに信号Ｓｉｇ４が入力されソースがノードＮ１に接続されたＤ型ＮチャネルトランジスタＱD1及びゲートに信号Ｓｉｇ５が入力されソースがＱD1のドレインに接続されドレインがノードＮ２に接続されたＤ型ＮチャネルトランジスタＱD2からなる第３の回路１から構成される。
ここで、高電圧がゲート、ソース及びドレインに印加されてもゲート絶縁膜が破壊しないように、ＱD2には厚いゲート絶縁膜が用いられる。
【００２９】
次に、本発明の電圧切り替え回路の動作を説明する。図１に示す第１及び第２の回路の動作は、先に図１０を用いて説明した第１、第２の回路と同様であるから説明を省略する。図１における本発明の第３の回路１は、図１０における第３の回路１０と異なり、ゲートに信号Ｓｉｇ４を入力するＤ型トランジスタＱD1と、ゲートに信号Ｓｉｇ５を入力する厚いゲート絶縁膜を有するＤ型トランジスタＱD2との直列接続回路で構成される。
【００３０】
ここで、図１における信号Ｓｉｇ４、Ｓｉｇ５は、図１０における信号Ｓｉｇ６と同様に電源電圧Ｖccを高レベル、０Ｖを低レベルとする信号である。また、Ｓｉｇ４、Ｓｉｇ５は０Ｖ以上の任意の電圧♯を高レベルとする場合がある。
【００３１】
第３の回路において、信号Ｓｉｇ４、Ｓｉｇ５を高レベルにすれば、Ｄ型ＮチャネルトランジスタＱD1、ＱD2はオン状態となってノードＮ１、Ｎ２の間は導通し、信号Ｓｉｇ４、Ｓｉｇ５を低レベルにすればＱD1、ＱD2はオフ状態となってノードＮ１、Ｎ２の間は遮断される。
【００３２】
本発明の電圧切り替え回路の動作を取りまとめて、信号Ｓｉｇ１乃至Ｓｉｇ５の高レベル、低レベルに対応する出力電圧を次のように表すことができる。
【００３３】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ４、Ｓｉｇ５］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
ここで、（ａ）、（ｂ）の場合には、Ｓｉｇ４、Ｓｉｇ５の信号レベル♯は、０Ｖ以上であれば良い。
【００３４】
図１に示す電圧切り替え回路の特徴は、高電圧ＶPPが印加されるノードＮ２
（出力ノード）と、Ｖcc以下の電圧しか印加されないノードＮ１との間に、Ｄ型ＮチャネルトランジスタＱD1、ＱD2が設けられていることである。ＱD1、ＱD2を用いることにより、高電圧出力時に高電圧ＶPPが印加されるノードＮ２と、高電圧が印加されないノードＮ１との間の電圧遮断をトランジスタ２個で容易に実現することができ、図１２、図１３に示す従来の電圧切り替え回路に比べてパターン面積を小さくすることができる。
【００３５】
図２に第３の回路１の部分拡大図を示す。先に述べたように、電圧切り替え回路が所望の電圧を出力するためには、ＱD1、ＱD2は図２（ａ）、図２（ｂ）に破線で矢示したような特性を満たさねばならない。
【００３６】
すなわち、［Ｓｉｇ４、Ｓｉｇ５、ノードＮ１、ノードＮ２］＝［０Ｖ、０Ｖ、Ｖcc、ＶPP］の時にＱD1、ＱD2のいずれかが遮断状態になり、［Ｓｉｇ４、Ｓｉｇ５、ノードＮ１］＝［Ｖcc、Ｖcc、Ｖcc］の時に、電源電圧ＶccがＱD1、ＱD2を介してノードＮ２に転送されねばならない。
【００３７】
なお、上記の例ではノードＮ１、Ｎ２間を遮断状態にするＱD1、ＱD2のゲートバイアス条件はＳｉｇ４、Ｓｉｇ５を０Ｖとし、また、ノードＮ１、Ｎ２間をＶcc転送状態にするＱD1、ＱD2のゲートバイアス条件はＳｉｇ４、Ｓｉｇ５をＶccとしたが、必ずしもこれに限定されるものではない。
【００３８】
例えば、ＱD1のしきい値電圧がＱD2のしきい値電圧より低く（絶対値の大きい負の値）、ノードＮ１、Ｎ２間の遮断条件とＶcc転送条件がＱD2の動作で定まる場合には、ＱD1のゲートに入力する信号Ｓｉｇ４を遮断条件とＶcc転送条件に対して共に０Ｖ又はＶccとすることが可能であり、また、ＱD2のしきい値電圧がＱD1のしきい値電圧より低く、ノードＮ１、Ｎ２間の遮断条件とＶcc転送条件がＱD1の動作で定まる場合には、ＱD2のゲートに入力する信号Ｓｉｇ５を遮断条件とＶcc転送条件に対して共に０Ｖ又はＶccとすることも可能である。
【００３９】
図２（ａ）に示すＱD1、ＱD2の特性が満たされない場合には、ＱD1、ＱD2を介して高電圧ＶPPのリーク電流が流れるので、ＶPPのレベル低下を生じる。また、図２（ｂ）に示すＱD1、ＱD2の特性が満たされない場合には、ＱD1、ＱD2のＶcc転送能力の低下により電圧切り替え回路の出力電圧Ｖccのレベル低下を生じる。
【００４０】
ここで、従来のように第３の回路１０の部分にＤ型ランジスタＱD3しか存在しない場合に比べて、本発明のように第３の回路１の部分に２個のＤ型トランジスタＱD1、ＱD2を設ければ、図２（ａ）、図２（ｂ）に示す遮断条件と転送条件を共に満たすことが容易になる理由について説明する。
【００４１】
図３（ａ）は、半導体基板上に形成されたＤ型ＮチャネルトランジスタＱD1、ＱD2からなる第３の回路の断面構造を示す図である。図３（ａ）に示す断面構造は、Ｐウエル（又はＰ型基板）３と、Ｎ型拡散層５と、ゲート電極７と、ゲート絶縁膜８（ｔox1、ｔox2として厚さのみ表示）から構成され、ＱD1のソース拡散層５はノードＮ１を成し、ドレイン拡散層５はＱD2のソース拡散層と共通のノードＮ３を成し、ＱD2のドレイン拡散層５はノードＮ２を成している。
【００４２】
図３（ａ）に示す第３の回路では、ＱD1、ＱD2のゲート絶縁膜の厚さｔox1、ｔox2が互いに異なっている。ＱD2はドレイン拡散層５が高電圧ＶPPが出力するノードＮ２に接続されるため厚いゲート絶縁膜が必要である。
【００４３】
しかし、ＱD1はドレイン拡散層５がノードＮ２に直接接続されておらず、また、ノードＮ２に高電圧ＶPPが印加される場合でもＱD2のゲートは０Ｖであって、ＱD1のドレイン拡散層５（ノードＮ3)にはＱD2のしきい値電圧の絶対値（ＱD2のしきい値電圧が−Ｖtd2であればノードＮ３の電圧はＶtd2（≪ＶPP)）程度の電圧しか印加されないので、ＱD1のゲート絶縁膜の厚さはＱD2のゲート絶縁膜の厚さよりも薄くすることができる（ｔox1＜ｔox2）。
【００４４】
一般に、ゲート絶縁膜が薄ければゲート電圧の変化に対するソース、ドレイン間電流の変化ΔＩd／ΔＶgが大きくなるため、図２（ａ）に示す遮断条件と図２（ｂ）に示すＶcc転送条件とを両立させることが容易になる。また図３（ａ）において遮断条件をＱD1で満たすようにすれば、ＱD2はＶccの転送条件のみ満たせばよいので、ＱD2のしきい値電圧を低くする（絶対値の大きい負の値にする）等の方法でＶccの転送条件を容易に満たすことができる。
【００４５】
従って、図３（ａ）に示す断面構造を備える２個のＤ型ＮチャネルトランジスタＱD1、ＱD2からなる第３の回路１を用いれば、図１０、図１１に示す従来の１個のＤ型ＮチャネルトランジスタＱD3のみからなる第３の回路１０を用いる場合に比べて、容易に遮断条件とＶcc転送条件を満たすことができる。
【００４６】
このため、電源電圧Ｖccが低い場合でも、図１２、図１３のようにパターン面積の大きな第３の回路１０ａ、１０ｂを用いることなく、動作マージンが大きく、かつ、チップ面積の小さい電圧切り替え回路を高い歩留まりで安価に提供することが可能になる。
【００４７】
＜第２の実施形態＞
次に、図３（ｂ）を用いて第２の実施形態に係る電圧切り替え回路について説明する。図３（ｂ）は第２の実施形態における第３の回路の断面構造を示す図である。電圧切り替え回路を構成する第１、第２の回路については第１の実施形態と同様であるため説明を省略する。
【００４８】
図３（ｂ）に示す第３の回路は、Ｐ型基板３ａと、Ｐ型基板上に形成されたＰウエル４と、Ｐ型基板３ａ及びＰ型基板上のＰウエル４に形成されたＮ型拡散層５を備えている。
【００４９】
Ｐウエル４に形成されたＤ型ＮチャネルトランジスタＱD1のソース拡散層は、配線６を用いてノードＮ１に接続され、ＱD1のドレイン拡散層５は、ノードＮ３を成す配線６を用いてＰ型基板３ａに形成されたＤ型Ｎチャネルトランジスタ
ＱD2のソース拡散層に接続され、ＱD2のドレイン拡散層５は配線６を用いてノードＮ２に接続される。
【００５０】
その他の部分の構成は、第１の実施形態と同様であるため説明を省略する。
【００５１】
なお、図３（ｂ）において、配線６と各拡散層５との接続部以外の半導体基板表面は絶縁膜８ａで被覆されている。
【００５２】
図３（ｂ）に示すように、第３の回路を構成するＤ型トランジスタＱD1、ＱD2は、必ずしも同一のウエル又は同一基板上に形成する必要はなく、例えばＱD1はＰ型基板上のＰウエルに形成し、ＱD2はＰ型基板上に形成する等、異なるウエルや基板上に形成することも可能であり、この場合にもＱD1、ＱD2のゲート絶縁膜８の厚さをｔox1＜ｔox2とすることで、図３（ａ）と同様に遮断条件とＶcc転送条件とを容易に両立させることができる。
【００５３】
＜第３の実施形態＞
次に、図３（ｃ）を用いて第３の実施形態に係る電圧切り替え回路について説明する。図３（ｃ）は、第３の実施形態における第３の回路の断面構造を示す図である。図３（ｃ）に示す第３の回路の断面構造は、Ｄ型トランジスタＱD1、ＱD2のゲート絶縁膜８の厚さｔox1、ｔox2が互いに等しいこと以外は、図３（ａ）と同様であるから説明を省略する。
【００５４】
図３（ｃ）に示す第３の回路において、ＱD1、ＱD2のゲート絶縁膜８の厚さｔox1、ｔox2は互いに等しいが、チャネルイオン注入の条件を変えることにより、ＱD1、ＱD2のしきい値電圧の絶対値が互いに異なっている。このようにＱD1、ＱD2のしきい値電圧の設定に自由度を設ければ、ノードＮ３の電圧についても自由度が高くなるため、従来に比べて遮断条件とＶcc転送条件とを容易に両立させることができる。
【００５５】
＜第４の実施形態＞
次に、図４（ｄ）を用いて第４の実施形態に係る電圧切り替え回路について説明する。図４（ｄ）は第４の実施形態における第３の回路の断面構造を示す図である。図４（ｄ）に示す第３の回路の断面構造はＤ型トランジスタＱD1、ＱD2がＰ型基板（又はＮ型基板）３ｂ上のＰウエル１（４）、Ｐウエル２（４ａ）に形成されることが図３（ｂ）と異なる。その他の構造は図３（ｂ）と同様であるから説明を省略する。
【００５６】
一般にトランジスタが形成されるウエル又は基板の不純物濃度が低いほどゲート電圧の変化に対するソース、ドレイン間電流の変化ΔＩd／ΔＶgが大きくなるため、遮断条件とＶcc転送条件とを両立させることが容易になる。これを利用して、ＱD2が形成されるＰウエル２（４ａ）の不純物濃度をＱD1が形成されるＰウエル１（４）の不純物濃度よりも低くしたり、あるいは高くしたりすることにより、トランジスタのしきい値電圧の組み合わせの自由度を高めることができ、遮断条件とＶcc転送条件とを容易に両立させることが容易になる。
【００５７】
特に、不純物濃度がＰウエル１＜Ｐウエル２の場合には、ＱD1のΔＩd／ΔＶgをＰウエル１＝Ｐウエル２の場合よりも大きくでき、従って、遮断条件とＶcc転送条件の両立がＱD1に対して容易となる。
【００５８】
＜第５の実施形態＞
次に、図４（ｅ）を用いて第５の実施形態に係る電圧切り替え回路について説明する。図４（ｅ）は第５の実施形態における第３の回路の断面構造を示す図である。図４（ｅ）に示す第３の回路の断面構造は、Ｄ型トランジスタＱD1がＰ型基板３ａ上に形成され、Ｄ型トランジスタＱD2がＰ型基板３ａ上のＰウエル２（４ａ）に形成されることが図３（ｂ）と異なる。その他の構造は図３（ｂ）と同様であるから説明を省略する。
【００５９】
図４（ｅ）に示すように、ＱD1のみをＰ型基板上に形成しＱD2をＰウエル上に形成する場合でも、通常Ｐ型基板の不純物濃度はＰウエルの不純物濃度に比べて低いので、図４（ｄ）の場合と同様にＱD1が遮断条件とＶcc転送条件を満たすことが容易になる。なお、第４、第５の実施形態において、ゲート絶縁膜の厚さをｔox1＝ｔox2としても図１０に示す従来の回路に比べて大幅な改善が可能であるが、さらにｔox1＜ｔox2とすれば、不純物濃度とゲート絶縁膜の厚さとの相乗効果により、さらに大きい改善が得られる。
【００６０】
以上図１乃至図４を用いて説明した第１乃至第５の実施形態では、基本的に第１のＤ型トランジスタＱD1はノードＮ１、Ｎ２間の遮断条件とＶcc転送条件とを両立させる役割を果たし、第２のＤ型トランジスタＱD2は、ノードＮ３に転送される電圧レベルの最大値をＶPPよりも低下させるという役割を含めてノードＮ１、Ｎ２間のＶcc転送条件のみを達成するという役割分担がなされている。
【００６１】
＜第６の実施形態＞
次に、第６の実施形態としてＤ型トランジスタＱD1、ＱD2の製造方法について説明する。通常トランジスタを製造する際、しきい値電圧を目標値に合わせるためトランジスタのチャネル部に不純物をイオン注入する（以下チャネル注入と呼ぶ）。チャネル注入は、しきい値電圧Ｖtの異なるトランジスタに対しては別個に行われる場合が多いため、トランジスタの種類と同数のチャネル注入工程用マスクが必要となるが、このマスク数が少ないほどチップの製造コストを削減することができる。
【００６２】
先に述べたように、本発明における第１のＤ型トランジスタＱD1はノードＮ１、Ｎ２間の遮断条件とＶcc転送条件とを両立させ、第２のＤ型トランジスタＱD2はノードＮ１、Ｎ２間のＶcc転送条件のみを達成するという方針なので、ＱD2のしきい値電圧は、比較的低い（特にＱD1のしきい値電圧より低い、つまりＶt（ＱD1）＞Ｖt（ＱD2)）ことが望ましい。
【００６３】
図３（ａ）に示すように、ゲート絶縁膜の厚さの間にｔox1＜ｔox2の関係があり、かつＱD1、ＱD2が同一のウエル（又は同一基板）上に形成される場合、ＱD1、ＱD2に対して同一のチャネル注入を行えば、通常、ＱD1のしきい値電圧の絶対値（Ｖtd1）はＱD2のしきい値電圧の絶対値（Ｖtd2）より小さくなる（Ｖtd1＜Ｖtd2）ため、Ｖt（ＱD1）＝−Ｖtd1＞Ｖt（ＱD2）＝−Ｖtd2となる。従って、ＱD1、ＱD2に対してチャネル注入を共通にすることが可能になる。
【００６４】
このように、ゲート絶縁膜の厚さの間にｔox1＜ｔox2の関係がある場合にＱD1、ＱD2に対してチャネル注入工程を共通化（同一化）することにより、マスク数と工程数の削減が可能となりチップ製造コストの低減を達成することができる。チャネル注入工程の同一化については、図３（ａ）以外にも、図３（ｂ）、図３（ｄ）、図３（ｅ）場合にも適用可能であり、同様の効果を達成することができる。
【００６５】
＜第７の実施形態＞
次に、図５を用いて第７の実施形態に係る電圧切り替え回路について説明する。第７の実施形態では、第１の実施形態の電圧切り替え回路の変形例について説明する。
【００６６】
図５に示す第７の実施形態の電圧切り替え回路は、図１に示す第１の実施形態における第１の回路のノードＮ１とＥ型ＰチャネルトランジスタＱP1との間に、Ｄ型ＮチャネルトランジスタＱD4、ＱD5からなる第３の回路１ａを接続することにより構成される。
【００６７】
ノードＮ１には直接第１の実施形態における第２の高電圧出力回路のＶPPが出力され、ノードＮ５には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎないので、ノードＮ５に接続されるＱD4のゲート絶縁膜はノードＮ１に接続されるＱD5のゲート絶縁膜に比べて薄くされている。
【００６８】
ＱD4、ＱD5のゲートに入力する信号をそれぞれＳｉｇ８、Ｓｉｇ９とし、第１の実施形態の議論を適用すれば、各入力信号の高レベル、低レベルに対応する出力電圧は次のように表される。
【００６９】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ８、Ｓｉｇ９］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
上記（ａ）乃至（ｄ）の出力は第１の実施形態と同様である。
【００７０】
従って、第７の実施形態の電圧切り替え回路は、第１の実施形態の電圧切り替え回路と同様の機能を具備している。しかし、ノードＮ１に高電圧ＶPPが出力されるため、Ｅ型ＮチャネルトランジスタＱN4のゲート絶縁膜もＱD5と同程度にする必要がある。
【００７１】
＜第８の実施形態＞
次に、図６を用いて第８の実施形態に係る電圧切り替え回路について説明する。第８の実施形態では、第７の実施形態の電圧切り替え回路の変形例について説明する。
【００７２】
図６に示す第８の実施形態の電圧切り替え回路は、図５に示す第７の実施形態におけるノードＮ１とＥ型ＮチャネルトランジスタＱN4との間に、Ｄ型ＮチャネルトランジスタＱD6が接続された構成に相当している。図５のトランジスタ回路１ａに対応する部分が図６のトランジスタ回路１ｂとして示されている。
【００７３】
図６のトランジスタ回路１ｂは、ノードＮ１とノードＮ５との間にＶPP遮断条件とＶcc転送条件とを改善する２個のＤ型ＮチャネルトランジスタＱD4、ＱD5を備えるばかりでなく、ノードＮ１とノードＮ８との間にもＶPP遮断条件を改善する１個のＤ型ＮチャネルトランジスタＱD6を備えている。
【００７４】
ノードＮ１には直接第１の実施形態における第２の高電圧出力回路のＶPPが出力され、ノードＮ５には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎないので、ノードＮ５に接続されるＱD4のゲート絶縁膜は、ノードＮ１に接続されるＱD5、ＱD6のゲート絶縁膜に比べて薄くされている。
【００７５】
ＱD4、ＱD5のゲートに入力する信号をそれぞれＳｉｇ１０、Ｓｉｇ１１とし、ＱD6のゲートに入力する信号をＳｉｇ１２とすれば、各入力信号の高レベル、低レベルに対応する出力電圧は次のように表される。
【００７６】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ１０、Ｓｉｇ１１、Ｓｉｇ１２］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc、♯］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
上記（ａ）乃至（ｄ）の出力は第７の実施形態と同様である。
【００７７】
従って、第８の実施形態の電圧切り替え回路は、第７の実施形態の電圧切り替え回路と同様の機能を具備している。しかし、ノードＮ１に高電圧ＶPPが出力されるため、Ｄ型ＮチャネルトランジスタＱD6のゲート絶縁膜をＱD5と同程度にする必要があり、その代わりにＳｉｇ２入力のトランジスタＱN2のゲート絶縁膜を図１のＱN1と同程度にできる。
【００７８】
＜第９の実施形態＞
次に、図７を用いて第９の実施形態に係る電圧切り替え回路について説明する。第９の実施形態では、第８の実施形態の電圧切り替え回路の変形例について説明する。
【００７９】
図７に示す第９の実施形態の電圧切り替え回路は、図６に示す第８の実施形態におけるＤ型ＮチャネルトランジスタＱD6のソースとＥ型ＮチャネルトランジスタＱN2との間に、Ｄ型ＮチャネルトランジスタＱD7を接続することにより構成される。図６のトランジスタ回路１ｂに対応する部分が図７のトランジスタ回路１ｃとして示されている。
【００８０】
図７のトランジスタ回路１ｃは、ノードＮ１とノードＮ５との間にＶPP遮断条件とＶcc転送条件とを改善する２個のＤ型ＮチャネルトランジスタＱD4、ＱD5を備え、かつノードＮ１とノードＮ７との間にもＶPP遮断条件とＶcc転送条件とを改善する２個のＤ型ＮチャネルトランジスタＱD6、ＱD7を備えている。
【００８１】
ノードＮ１には直接第１の実施形態における第２の高電圧出力回路のＶPPが出力され、ノードＮ５には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎないので、ノードＮ５に接続されるＱD4のゲート絶縁膜は、ノードＮ１に接続されるＱD5、ＱD6のゲート絶縁膜より薄くされている。同様にノードＮ７に接続されるＱD7のゲート絶縁膜はＱD5、ＱD6のゲート絶縁膜より薄くされている。
【００８２】
ＱD4、ＱD5のゲートに入力する信号をそれぞれＳｉｇ１０、Ｓｉｇ１１とし、ＱD6、ＱD7のゲートに入力する信号をＳｉｇ１２、Ｓｉｇ１３とすれば、各入力信号の高レベル、低レベルに対応する出力電圧は次のように表される。
【００８３】
［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ１０、Ｓｉｇ１１、Ｓｉｇ１２、
Ｓｉｇ１３］の各レベルに対応する電圧を順に記入して左側に示し、電圧切り替え回路の出力を右側に示せば、
（ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯、♯、♯］⇒「高インピーダンス状態」
（ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯、♯、♯］⇒「出力電圧＝０Ｖ」
（ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc、♯、♯］⇒「出力電圧＝Ｖcc」
（ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ、０Ｖ、０Ｖ］⇒「出力電圧＝ＶPP」
上記（ａ）乃至（ｄ）の出力は第８の実施形態と同様である。
【００８４】
従って、第９の実施形態の電圧切り替え回路は、第８の実施形態の電圧切り替え回路と同様の機能を具備している。また、第８の実施形態と同様、ノードＮ１に高電圧ＶPPが出力されるため、Ｄ型ＮチャネルトランジスタＱD6のゲート絶縁膜をＱD5と同程度にしている。
【００８５】
なお、第９の実施形態では、第７、第８の実施形態の電圧切り替え回路に比べてトランジスタ数は増加しているが、第９の実施形態では、Ｖcc側のノードＮ１、Ｎ５間ばかりでなく、接地側のノードＮ１、Ｎ７間も２個のＤ型トランジスタＱD6、ＱD7を用いてＶPPの遮断条件と０Ｖの転送条件とを最適化することができるので、低い電源電圧Ｖccで安定に動作する電圧切り替え回路を提供することができる。
【００８６】
＜第１０の実施形態＞
次に、図８、図９を用いて第１０の実施形態に係る電圧切り替え回路について説明する。図８に示す電圧切り替え回路は、図７に示すトランジスタ回路のノードＮ１とＶcc間のみが図８のノードＮ１に接続されることにより構成され、図９に示す電圧切り替え回路は、図７に示すトランジスタ回路のノードＮ１と接地間のみが図８のノードＮ１に接続されることにより構成される。
【００８７】
図８に示す電圧切り替え回路の出力は電源電圧Ｖccと高電圧ＶPPと高インピーダンス状態であり、図９に示す電圧切り替え回路の出力は０Ｖと高電圧ＶPPと高インピーダンス状態であることは、図７の説明から明らかである。本発明の適用対象となる半導体装置の回路構成によっては、電圧レベルとしてＶccや０Ｖを要しない場合もあるので、このとき、第１０の実施形態の電圧切り替え回路が有効となる。
【００８８】
なお本発明は上記の実施形態に限定されることはない。例えば以上の各実施形態において、電圧切り替え回路を構成する第３の回路の一方のノードに高電圧ＶPPが印加され、他方のノードに電源電圧Ｖcc以下の電圧が印加される場合について説明したが、必ずしもこれに限定されるものではない。一方のノードに高電圧ＶPPが印加され、他方のノードに中間電圧Ｖm（Ｖcc＜Ｖm＜ＶPP）が印加される場合にも本発明は有効である。
【００８９】
また、第１乃至第４の実施形態において、ゲート絶縁膜の厚さが異なるＤ型トランジスタを直列接続した構成、及び複数のＤ型トランジスタでチャネル注入条件を同一化すること、及びＤ型トランジスタを互いに異なるウエル上に、又はウエル上と基板上とにそれぞれ別個に形成すること等について説明したが、これらの製造工程は、必ずしもＤ型トランジスタに限定されるものではない。Ｅ型トランジスタに対しても同様にこれらの製造工程を適用することができる。
【００９０】
以上説明した回路において、各回路を構成する構成要素の導電型（極性）を反転しても同様の回路機能を実現することができる。また、以上の実施形態において、主として２個のＤ型トランジスタを直列に接続したことを基本とする第３の回路の機能を説明したが、直列接続された３個以上のＤ型トランジスタを用いても同様な機能が実現されることはいうまでもない。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
【００９１】
【発明の効果】
上述したように本発明の電圧切り替え回路によれば、電源電圧が低い場合においても、チップ面積の増加を生じることなく、動作マージンの大きい不揮発性半導体記憶装置等の電圧切り替え回路を提供することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電圧切り替え回路の構成を示す図。
【図２】第３の回路の動作を説明する図であって、
（ａ）は遮断条件を示す図。
（ｂ）はＶcc転送条件を示す図。
【図３】第３の回路の断面構造を示す図であって、
（ａ）は第１の実施形態における第３の回路の構造を示す断面図。
（ｂ）は第２の実施形態における第３の回路の構造を示す断面図。
（ｃ）は第３の実施形態における第３の回路の構造を示す断面図。
【図４】第３の回路の断面構造を示す図であって、
（ｄ）は第４の実施形態における第３の回路の構造を示す断面図。
（ｅ）は第５の実施形態における第３の回路の構造を示す断面図。
【図５】第７の実施形態に係る電圧切り替え回路の構成を示す図。
【図６】第８の実施形態に係る電圧切り替え回路の構成を示す図。
【図７】第９の実施形態に係る電圧切り替え回路の構成を示す図。
【図８】第１０の実施形態に係る電圧切り替え回路の構成を示す図。
【図９】第１０の実施形態に係る他の電圧切り替え回路の構成を示す図。
【図１０】従来の電圧切り替え回路の構成を示す図。
【図１１】従来の第３の回路の動作を説明する図であって、
（ａ）は遮断条件を示す図。
（ｂ）はＶcc転送条件を示す図。
【図１２】従来のＥ型トランジスタを用いた第３の回路の構成を示す図。
【図１３】従来のＥ型トランジスタを用いた第３の回路の他の構成を示す図。
【符号の説明】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ…第３の回路
２…高電圧出力回路
３…Ｐウエル（又はＰ型基板）
３ａ…Ｐ型基板
３ｂ…Ｐ型基板（又はＮ型基板）
４…Ｐウエル、Ｐウエル１
４ａ…Ｐウエル２
５…Ｎ型拡散層
６…配線
７…ゲート電極
８…ゲート絶縁膜
８ａ…絶縁膜
１０、１０ａ、１０ｂ…第３の回路
２０…高電圧回路
２５…高電圧発生回路
３０…Ｎウエル電圧制御回路
Claims (17)
- 第１の電圧を出力する能力を有する第１の回路と、
第２の電圧を出力する能力を有する第２の回路と、
前記第１の回路の出力ノードと前記第２の回路の出力ノードとの間に接続され、それぞれゲート絶縁膜を有する複数のトランジスタにより構成される第３の回路とを具備し、
前記複数のトランジスタは、しきい値電圧が互いに異なり、電流駆動能力が互いに異なる直列接続されたデプレッション型の第１、第２のトランジスタであることを特徴する電圧切り替え回路。 - 前記第１、第２のトランジスタは、異なるウエルに形成されていることを特徴とする請求項１記載の電圧切り替え回路。
- 前記第１、第２のトランジスタのうち一方は半導体基板上に形成され、他方は半導体基板と同極性のウエルに形成されることを特徴とする請求項１記載の電圧切り替え回路。
- 前記第１、第２のトランジスタは、同極性であることを特徴とする請求項１記載の電圧切り替え回路。
- 前記第２の電圧は、前記第１の電圧よりも高い電圧であり、かつ前記第２の電圧は、電源電圧より高い電圧であることを特徴とする請求項１記載の電圧切り替え回路。
- 前記第１の電圧は、電源電圧以下の電圧であることを特徴とする請求項５記載の電圧切り替え回路。
- 前記第１、第２のトランジスタは、チャネル部への不純物注入工程が互いに異なることを特徴とする請求項１乃至６のいずれか１項に記載の電圧切り替え回路。
- 前記第１、第２のトランジスタは、チャネル部への不純物注入工程が同じであることを特徴とする請求項１乃至６のいずれか１項に記載の電圧切り替え回路。
- 前記第１、第２のトランジスタは、ゲート絶縁膜厚が異なることを特徴とする請求項１乃至８のいずれか１項に記載の電圧切り替え回路。
- 前記第２の回路側に前記第２のトランジスタが接続され、前記第２のトランジスタのゲート絶縁膜厚は、前記第１のトランジスタのゲート絶縁膜厚よりも大きいことを特徴とする請求項１乃至９のいずれか１項に記載の電圧切り替え回路。
- 前記第２の回路側に前記第２のトランジスタが接続され、前記第２のトランジスタのしきい値電圧は、前記第１のトランジスタのしきい値電圧よりも低いことを特徴とする請求項１乃至１０のいずれか１項に記載の電圧切り替え回路。
- 電圧出力ノードをさらに具備し、
前記第２の回路の出力ノードが前記電圧出力ノードに接続され、
前記第３の回路は前記第１の回路の出力ノードと前記電圧出力ノードとの間に接続されていることを特徴とする請求項１乃至１１のいずれか１項に記載の電圧切り替え回路。 - 前記第３の回路は、制御信号に応じて前記第１の回路の出力ノードと前記第２の回路の出力ノードとの間を導通または遮断することを特徴とする請求項１乃至１２のいずれか１項に記載の電圧切り替え回路。
- 前記第３の回路は、所定の期間に、前記第１の回路から出力される前記第１の電圧を前記電圧出力ノードに転送することを特徴とする請求項１２記載の電圧切り替え回路。
- 前記第１の電圧は、前記所定の期間のうちの少なくとも一部の期間において、電源電圧の電圧レベルにあることを特徴とする請求項１４記載の電圧切り替え回路。
- 前記第１、第２のトランジスタのゲートには電源電圧以下の電圧レベルが印加されることを特徴とする請求項１乃至１５のいずれか１項に記載の電圧切り替え回路。
- 前記第１、第２のトランジスタのゲートの設定電圧は常に同じ電圧であることを特徴とする請求項１乃至１６のいずれか１項に記載の電圧切り替え回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308693A JP4128763B2 (ja) | 2000-10-30 | 2001-10-04 | 電圧切り替え回路 |
| TW090125543A TW546814B (en) | 2000-10-30 | 2001-10-16 | Voltage switching circuit |
| US09/983,952 US6501323B2 (en) | 2000-10-30 | 2001-10-26 | Voltage switching circuit |
| KR1020010066692A KR20020034889A (ko) | 2000-10-30 | 2001-10-29 | 전압 전환 회로 |
| CNB011375809A CN1179415C (zh) | 2000-10-30 | 2001-10-30 | 电压转换电路 |
| US10/292,527 US6924690B2 (en) | 2000-10-30 | 2002-11-13 | Voltage switching circuit |
| US11/139,510 US7132875B2 (en) | 2000-10-30 | 2005-05-31 | Voltage switching circuit |
| US11/537,267 US7414454B2 (en) | 2000-10-30 | 2006-09-29 | Voltage switching circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330973 | 2000-10-30 | ||
| JP2000-330973 | 2000-10-30 | ||
| JP2001308693A JP4128763B2 (ja) | 2000-10-30 | 2001-10-04 | 電圧切り替え回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002203910A JP2002203910A (ja) | 2002-07-19 |
| JP2002203910A5 JP2002203910A5 (ja) | 2004-11-25 |
| JP4128763B2 true JP4128763B2 (ja) | 2008-07-30 |
Family
ID=26603062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001308693A Expired - Lifetime JP4128763B2 (ja) | 2000-10-30 | 2001-10-04 | 電圧切り替え回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6501323B2 (ja) |
| JP (1) | JP4128763B2 (ja) |
| KR (1) | KR20020034889A (ja) |
| CN (1) | CN1179415C (ja) |
| TW (1) | TW546814B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095245B2 (en) * | 2003-11-14 | 2006-08-22 | Intel Corporation | Internal voltage reference for memory interface |
| KR100714115B1 (ko) * | 2005-07-29 | 2007-05-02 | 한국전자통신연구원 | 급격한 ｍｉｔ 소자, 그 소자를 이용한 고전압 잡음제거회로 및 그 제거회로를 포함한 전기전자시스템 |
| KR100790977B1 (ko) | 2006-01-13 | 2008-01-03 | 삼성전자주식회사 | 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버 |
| KR100710807B1 (ko) * | 2006-05-19 | 2007-04-23 | 삼성전자주식회사 | 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로 |
| KR100776759B1 (ko) | 2006-06-15 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리의 전원장치 및 그 제어방법 |
| US7598794B1 (en) * | 2006-09-28 | 2009-10-06 | Cypress Semiconductor Corporation | Well bias architecture for integrated circuit device |
| CN101079618B (zh) * | 2007-05-21 | 2010-06-30 | 黑龙江大学 | Mos管阈值扩展电路和阈值扩展方法 |
| JP5332528B2 (ja) * | 2008-11-14 | 2013-11-06 | 株式会社リコー | 電子回路および電圧検出回路 |
| US8248152B2 (en) * | 2009-02-25 | 2012-08-21 | International Business Machines Corporation | Switched capacitor voltage converters |
| JP2012200083A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | スイッチング回路及びｄｃ−ｄｃコンバータ |
| JP2013005497A (ja) * | 2011-06-13 | 2013-01-07 | Toshiba Corp | スイッチング回路及びｄｃ−ｄｃコンバータ |
| US9030855B2 (en) | 2011-07-14 | 2015-05-12 | Macronix International Co., Ltd. | Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same |
| JP6013851B2 (ja) * | 2012-09-27 | 2016-10-25 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
| CN103824551B (zh) * | 2014-02-27 | 2016-06-01 | 上海和辉光电有限公司 | 一种栅极驱动电路及显示面板 |
| JP6498649B2 (ja) * | 2016-10-17 | 2019-04-10 | 株式会社東海理化電機製作所 | レベルシフタ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3749984A (en) * | 1969-04-11 | 1973-07-31 | Rca Corp | Electroacoustic semiconductor device employing an igfet |
| US4595847A (en) * | 1983-10-20 | 1986-06-17 | Telmos, Inc. | Bi-directional high voltage analog switch having source to source connected field effect transistors |
| JP2592234B2 (ja) * | 1985-08-16 | 1997-03-19 | 富士通株式会社 | 半導体装置 |
| JPH088334B2 (ja) | 1989-01-13 | 1996-01-29 | 株式会社東芝 | 半導体集積回路 |
| JP2660734B2 (ja) | 1989-01-16 | 1997-10-08 | 株式会社日立製作所 | 半導体集積回路装置 |
| FR2662303A1 (fr) * | 1990-05-17 | 1991-11-22 | Hello Sa | Transistor mos a tension de seuil elevee. |
| JPH0590515A (ja) | 1991-09-27 | 1993-04-09 | Toshiba Corp | 電圧転送回路 |
| JP3242129B2 (ja) | 1991-10-07 | 2001-12-25 | 株式会社コーセー | 油性化粧料 |
| JPH05174590A (ja) * | 1991-12-20 | 1993-07-13 | Sharp Corp | 電源切り換え回路 |
| KR940008206B1 (ko) | 1991-12-28 | 1994-09-08 | 삼성전자 주식회사 | 고전압 스위치 회로 |
| JP3242149B2 (ja) | 1992-05-29 | 2001-12-25 | 富士通株式会社 | ダイナミック型分周回路 |
| US5315188A (en) * | 1992-11-02 | 1994-05-24 | Samsung Electronics Co., Ltd. | High voltage switching circuit |
| JPH06197001A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | レベル変換回路 |
| KR0157343B1 (ko) * | 1995-06-09 | 1998-12-01 | 김광호 | 반도체 메모리장치의 고전압 스위치 회로 |
| JP3180662B2 (ja) * | 1996-03-29 | 2001-06-25 | 日本電気株式会社 | 電源切り替え回路 |
| US6097238A (en) * | 1997-01-10 | 2000-08-01 | Xilinx, Inc. | Circuit with ramp-up control and overcoming a threshold voltage loss in an NMOS transistor |
| KR100252476B1 (ko) * | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
| US6215348B1 (en) * | 1997-10-01 | 2001-04-10 | Jesper Steensgaard-Madsen | Bootstrapped low-voltage switch |
-
2001
- 2001-10-04 JP JP2001308693A patent/JP4128763B2/ja not_active Expired - Lifetime
- 2001-10-16 TW TW090125543A patent/TW546814B/zh not_active IP Right Cessation
- 2001-10-26 US US09/983,952 patent/US6501323B2/en not_active Expired - Lifetime
- 2001-10-29 KR KR1020010066692A patent/KR20020034889A/ko active Search and Examination
- 2001-10-30 CN CNB011375809A patent/CN1179415C/zh not_active Expired - Lifetime
-
2002
- 2002-11-13 US US10/292,527 patent/US6924690B2/en not_active Expired - Lifetime
-
2005
- 2005-05-31 US US11/139,510 patent/US7132875B2/en not_active Expired - Lifetime
-
2006
- 2006-09-29 US US11/537,267 patent/US7414454B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020034889A (ko) | 2002-05-09 |
| US6924690B2 (en) | 2005-08-02 |
| CN1351377A (zh) | 2002-05-29 |
| CN1179415C (zh) | 2004-12-08 |
| US7132875B2 (en) | 2006-11-07 |
| US20050218962A1 (en) | 2005-10-06 |
| JP2002203910A (ja) | 2002-07-19 |
| US20070030048A1 (en) | 2007-02-08 |
| US20020050850A1 (en) | 2002-05-02 |
| US7414454B2 (en) | 2008-08-19 |
| US6501323B2 (en) | 2002-12-31 |
| US20030067341A1 (en) | 2003-04-10 |
| TW546814B (en) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128763B2 (ja) | 電圧切り替え回路 | |
| JP3555861B2 (ja) | 本体スイッチ式ｓｏｉ（絶縁体上シリコン）回路及びその形成方法 | |
| EP0535681B1 (en) | Semiconductor body, its manufacturing method, and semiconductor device using the body | |
| JP3429008B2 (ja) | 高電圧ｃｍｏｓレベルシフタ | |
| US6528853B2 (en) | Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors | |
| JP2001352077A (ja) | Ｓｏｉ電界効果トランジスタ | |
| US8193062B2 (en) | Asymmetric silicon-on-insulator SRAM cell | |
| JPH04290008A (ja) | オフ・チップ・ドライバ回路 | |
| US20110300680A1 (en) | Non-volatile semiconductor memory device and depletion-type mos transistor | |
| US7703062B2 (en) | Semiconductor integrated circuit and method of designing layout of the same | |
| US6956771B2 (en) | Voltage control circuit for high voltage supply | |
| US6674127B2 (en) | Semiconductor integrated circuit | |
| US7336101B2 (en) | Control circuit and method | |
| CN101686049B (zh) | 微处理器装置、集成电路以及晶片噪声减少方法 | |
| US7920019B2 (en) | Microprocessor with substrate bias clamps | |
| US7728386B2 (en) | Semiconductor integrated circuit device | |
| US20070236253A1 (en) | Semiconductor integrated circuit | |
| US6850094B2 (en) | Semiconductor integrated circuit having a plurality of threshold voltages | |
| CN104682933A (zh) | 低功率芯片 | |
| JP2008004259A (ja) | 半導体集積回路 | |
| JPH1028045A (ja) | Ｍｏｓトランジスタ回路 | |
| US20090243705A1 (en) | High Voltage Tolerative Driver Circuit | |
| JP3707984B2 (ja) | 高速動作と低消費電力動作とを実現したｍｏｓトランジスタ | |
| JPH04359561A (ja) | Ｃｍｏｓ集積回路 | |
| JP2671808B2 (ja) | インタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4128763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |