JP4122262B2 - Divider ratio output device for frequency divider - Google Patents
Divider ratio output device for frequency divider Download PDFInfo
- Publication number
- JP4122262B2 JP4122262B2 JP2003162295A JP2003162295A JP4122262B2 JP 4122262 B2 JP4122262 B2 JP 4122262B2 JP 2003162295 A JP2003162295 A JP 2003162295A JP 2003162295 A JP2003162295 A JP 2003162295A JP 4122262 B2 JP4122262 B2 JP 4122262B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- division ratio
- value
- frequency
- integer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は分周器の分周比出力装置に関する。
【0002】
【従来の技術】
分周器は、入力信号の周波数を分周し、入力信号の周波数を低減した周波数の出力信号を生じるが、分周比は整数に限られず、小数点までの値に設定されることがある。本出願人も先に特許文献1に記載の技術を提案している。
【0003】
【特許文献1】
特許第2821982号公報
【0004】
特許文献1に記載の技術にあっては、分周比を算出するための基準値が小数点1位までの値に設定された場合、その値の整数部分をn、小数部分をxとすると、(10−x)個の整数値nとx個の整数値(n+1)からなる計10個の整数値をメモリにランダムに格納しておいて順次出力することで、所定回数を通算して得られる値が設定された小数点1位までの分周比となるように構成している。
【0005】
【発明が解決しようとする課題】
このように従来技術に係る分周器の分周比出力装置においては、基準値が設定される度に2種の異なる整数を乱数として算出する必要があるため、構成が複雑となる不都合があった。
【0006】
この発明の目的は上記した不都合を解消し、簡易な構成でありながら、小数点以下の分周比を的確に出力し、出力した分周比で入力信号を分周することで所期の検出精度を得られるようにした分周器の分周比出力装置を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、請求項1項にあっては、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段、前記分周比を出力する毎に前記設定された基準値を整数部と前記n位の小数とに分割して出力する分割手段、前記分周比を出力する毎に前記出力された小数を入力して前回入力した小数に加算し、加算された小数が整数m以上の値となったとき、整数mとして出力する小数加算手段、および前記分周比を出力する毎に前記出力された整数部の値を入力し、前記小数加算手段から整数mが出力されるときは前記整数mを前記入力した整数部の値に加算する一方、前記小数加算手段から前記整数mが出力されないときは前記入力した整数部の値をそのまま出力する出力手段を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成し、前記基準値設定手段は前記入力信号を発生する機器の作動環境に応じて前記設定する基準値を補正すると共に、前記装置は車両の走行速度を示すスピードメータの信号の分周に用いられる如く構成した。
【0008】
分周比を算出するための基準値を小数点n位までの値に設定し、前記分周比を出力する毎に設定された基準値を整数部とn位の小数とに分割して出力し、出力された小数を入力して前回入力した小数に加算し、加算された小数が整数m以上の値となったとき、整数mとして出力し、出力された整数部の値を入力し、整数mが出力されるときは整数mを入力した整数部の値に加算する一方、整数mが出力されないときは入力した整数部の値をそのまま出力し、出力された値を分周比として入力信号を分周して出力信号を発生するように構成したので、簡易な構成でありながら、小数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0009】
請求項2項にあっては、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段、前記分周比を出力する毎に前記設定された基準値を10のn乗倍して整数化する整数化手段、および前記分周比を出力する毎に、前記整数化された値を前回の値に加算して得た値と前回までの加算値の双方を前記10のn乗で除すると共に、その差を出力する出力手段を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成し、前記基準値設定手段は前記入力信号を発生する機器の作動環境に応じて前記設定する基準値を補正すると共に、前記装置は車両の走行速度を示すスピードメータの信号の分周に用いられる如く構成した。
【0010】
同様に、前記分周比を出力する毎に設定された基準値を10のn乗倍して整数化し、整数化された値を前回の値に加算して得た値と前回までの加算値の双方を10のn乗で除すると共に、その差を出力し、出力された値を分周比として入力信号を分周して出力信号を発生するように構成したので、簡易な構成でありながら、小数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0011】
請求項3項にあっては、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段、前記分周比を出力する毎に前記設定された基準値を10のn乗倍して整数化する整数化手段、および前記分周比を出力する毎に前記整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算し、得た和を前記10のn乗で除し、よって得た商を出力する出力手段を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成し、前記基準値設定手段は前記入力信号を発生する機器の作動環境に応じて前記設定する基準値を補正すると共に、前記装置は車両の走行速度を示すスピードメータの信号の分周に用いられる如く構成した。
【0012】
同様に、前記分周比を出力する毎に設定された基準値を10のn乗倍して整数化し、整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算し、得た和を前記10のn乗で除し、よって得た商を出力し、出力された値を分周比として入力信号を分周して出力信号を発生するように構成したので、簡易な構成でありながら、小数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0013】
請求項4項にあっては、前記出力手段の出力を所定回数分予め求めておいて順次出力するように構成した。
【0014】
出力手段の出力を所定回数分予め求めておいて順次出力するように構成したので、前記した効果に加え、構成を一層簡易にすることができる。
【0016】
請求項1から3に係る発明の効果について付言すると、入力信号を発生する機器の作動環境に応じて設定する基準値を補正するように構成したので、回転センサなどの入力信号を発生する機器において入力信号の発生間隔が長い、換言すれば、分周比の検出精度への影響が大きくなるような作動環境あるいは作動状態にある場合、分周比を算出するための基準値を適宜補正することで誤差を最小にすることができ、所期の検出精度を得ることができる。
【0017】
【発明の実施の形態】
以下、添付図面に即してこの発明の一つの実施の形態に係る分周器の分周比出力装置について説明する。
【0018】
図1は、その実施の形態に係る分周器の分周比出力装置の全体構成を示す概略図である。
【0019】
同図において符合10は入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比出力装置を示す。装置10は具体的にはマイクロコンピュータからなり、分周比算出するための基準値を小数点n位、より具体的には65.6などと小数点1位までの値に設定する基準値設定器(基準値設定手段)12と、設定された基準値を整数化して分周比として出力する整数化器14と、入力信号を発生する機器の作動環境あるいは作動状態を検出する作動環境検出器16とを備える。
【0020】
以下、車両の走行速度(車輪速)を示すスピードメータ(図示せず)の信号を分周する場合を例にとって分周比出力装置10の構成を説明する。
【0021】
図示の如く、模式的に示す車両18のディファレンシャルギヤ(図示せず)の付近にはパルサ20が配置されると共に、それに対向する位置には電磁ピックアップからなる回転センサ(入力信号発生機器)22が配置される。パルサ20は40から50程度の歯数を備え、回転センサ22は、ディレンシャルギヤの1回転当たり、その歯数に相応した個数のパルスからなる矩形波信号を出力する。
【0022】
出力された矩形波信号は波形整形器24に入力されて波形整形され、波形整形されたセンサ出力(パルス)は次いでパルスカウンタ26に入力され、そこでパルスがカウントされる。よって得られたカウント値は比較器30に入力され、そこで整数化器14の出力と比較される。この実施の形態において、基準値は例えば65.6という小数を含む値に設定されるが、整数化器14は後述のようにその基準値を65あるいは66という整数からなる分周比として出力する。
【0023】
比較器30は入力されたカウント値とその整数(分周比)とを比較し、両者が一致するとき、出力を生じてPWM出力回路32に送る。即ち、比較器30は、入力パルス数が65個あるいは66個に達するたび、出力(例えばパルス)を出力する。その出力はPWM出力回路32に送られ、PWM出力回路は比較器出力に基づき、スピードメータ(アナログメータ)の針(図示せず)の駆動回路にPWM(パルス幅変調)信号を生成して出力し、針を駆動する。この実施の形態において分周器は、分周比出力装置10および回転センサ22、パルスカウンタ26ならびに比較器30などから構成される。
【0024】
ここで、車両18のタイヤ34にはタイヤ空気圧センサ36が配置されてタイヤに充填されている空気圧を示す信号を出力すると共に、サスペンション(図示せず)の付近にはストロークセンサ40が配置され、サスペンションの変位、より具体的には車両の積載荷重(乗員による荷重を含む)に応じた信号を出力する(タイヤ空気圧センサ36およびストロークセンサ40は前輪側の1つについてのみ図示する)。さらに、車両18のエンジンルーム(図示せず)の適宜位置には外気温センサ42が配置され、外気温に比例した信号を出力する。
【0025】
これらセンサ群の出力は、作動環境検出器16に入力される。また、PWM出力回路32の出力も、作動環境検出器16に入力される。作動環境検出器16はセンサ群の出力から、空気圧(タイヤ空気圧)、荷重(積載荷重)、外気温を検出すると共に、PWM出力回路32の出力をカウントして車輪速(車速)を検出する。
【0026】
これらの検出値は入力信号を発生する機器、即ち、回転センサ22の作動環境あるいは作動状態を示す値である。これらの検出値は、図1に示す如く、基準値設定器12に送られる。
【0027】
基準値設定器12は、車輪速(車速)の検出あるいは表示に関する法令の規定などに従い、所期の検出精度が得られるように、分周比を前記したように65.6などと小数点1位までの値に設定する。尚、車輪速は低いほど入力信号の間隔が長くなって分周比が検出精度に与える影響が大きいと共に、空気圧(タイヤ空気圧)あるいは積載荷重さらには外気温によってもタイヤの変形量が異なることから、それらの検出値に応じて設定する分周比を適宜増減して補正する。尚、基準値の設定および補正は後述する所定回数(10回)あるいは所定時間ごとに行われる。
【0028】
次いで、整数化器14の構成を説明する。尚、整数化器14を、図示の如く、機能的に示す。
【0029】
その整数化器14は、65.6と設定された基準値を整数部65と小数点1位(n位)の0.6とに分割して出力する整数/小数分割器(分割手段)14a、出力された小数0.6を入力して加算し、加算された小数が整数m以上の値、具体的には1以上となったとき、1(整数m)として出力する小数部加算器(加算手段)14b、出力された整数部の値65を入力し、小数部加算器14bから1(整数m)が出力されるときは1(整数m)を入力した整数部の値65に加算する一方、小数部加算器14bから1(整数m)が出力されないときは入力した整数部の値65をそのまま出力する分周比加算器(出力手段)14cを備える。
【0030】
所定回数(10回)における分周比加算器14cの出力を通算して得られる値は、前記した小数点1位(n位)までの値65.6と等しくなる。分周器においては、出力された値を分周比として前記した回転センサ22からの入力信号を分周して出力信号を発生し、PWM出力回路に出力する。
【0031】
図2は整数化器14の中の、小数部加算器14bと分周比加算器14cの動作(演算)を示す説明図であり、図3はその結果整数化器14(具体的には分周比加算器14c)から出力される値(分周比)を所定回数(10回)にわたって示す説明図である。尚、小数部加算器14bの出力をSUMMOD、分周比加算器14cの出力を#FBKVSPと示すと共に、回数をiと示す。また、図2において、小数点1位を「,10」と示す。
【0032】
かかる構成により、図3に示される如く、整数化部14から出力される値(分周比)は、n=1とするとき、10のn乗回、即ち、10回の中、66が6回、65が4回となるので、10回の分周比を通算すると、65.6となる。この結果、小数点1位までの分周比を的確に出力することができ、低車輪速のような入力信号の発生間隔が長い場合であっても、所期の精度を得ることができる。また、構成としても簡易である。
【0033】
尚、この実施の形態では小数点n位、即ち、1位までの分周比を設定したが、小数点n位として2位までの分周比を設定する場合、小数点2桁までの値を加算して1になった時点で出力すれば良く、従って、10のn乗(n=2)倍に相当する回数、即ち、100回の出力を通算することで、小数点2位までの分周比を出力することができる。
【0034】
さらに、nが3以上となった場合も同様である。また、整数mを1としたが、所定回数の値を適宜変更すれば、2以上であっても良い。
【0035】
また、設定する分周比の値を回転センサ22の作動環境あるいは作動状態に応じて補正するように構成したので、作動環境あるいは作動状態、即ち、車輪速(車速)、空気圧(タイヤ空気圧)、荷重(積載荷重)、外気温に応じて分周比設定器12で設定する分周比を適宜補正することができ、検出精度、特に入力信号の間隔が長い低車輪速などにおける検出精度を一層向上させることができる。
【0036】
図4はこの発明の第2の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図であり、図5はその整数化器14の動作(演算)を示す、図2と同様の説明図である。
【0037】
第2の実施の形態に係る装置において、整数化器14は、設定された基準値65.6を10のn乗倍して656に整数化して出力する乗算器(整数化手段)14d、整数化された値656を加算する加算器14e、加算して得た値(SUMMOD)と前回までの加算値の双方を前記10のn乗で除する除算器14fを備えると共に、その差を求めて出力(#FBKVSP)する減算器(出力手段)14gを備え、所定回数(10回)における減算器14gの出力を通算して得られる値が、前記した小数点1位(n位)までの値65.6と等しくなるようにした。分周器においては、出力された値を分周比として前記した回転センサ22からの入力信号を分周して出力信号を発生し、PWM出力回路に出力する。尚、残余の構成は、第1の実施の形態と同様である。
【0038】
かかる構成により、図5に示される如く、10回の分周比を通算すると、65.6となる結果、第1の実施の形態と同様、小数点1位までの分周比を的確に出力することができ、低車輪速であっても、所期の精度を得ることができる。また、構成としても簡易である。尚、小数点n位(n≧2)の場合も10のn乗(n≧2)回の出力を通算することで予定する分周比を出力できることも、第1の実施の形態と同様である。
【0039】
図6はこの発明の第3の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図であり、図7はその整数化器14の動作(演算)を示す、図2と同様の説明図である。
【0040】
第3の実施の形態に係る装置において、整数化器14は、設定された基準値65.6を10のn乗倍して整数化する乗算器14h(整数化手段)、および整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算する加算器14i、得た和を前記10のn乗で除し、よって得た商を出力する乗算器14j(出力手段)を備え、所定回数(10回)における除算器14jの出力を通算して得られる値が、前記した小数点1位(n位)までの値65.6と等しくなるようにした。分周器においては、出力された値を分周比として前記した回転センサ22からの入力信号を分周して出力信号を発生し、PWM出力回路に出力する。尚、残余の構成は、第1の実施の形態と同様である。
【0041】
かかる構成により、図7に示される如く、10回の分周比を通算すると、65.6となる結果、第1の実施の形態と同様、小数点1位までの分周比を的確に出力することができ、低車輪速であっても、所期の精度を得ることができる。また、構成としても簡易である。尚、小数点n位(n≧2)の場合も10のn乗(n≧2)の出力を通算することで予定する分周比を出力できることも、第1の実施の形態と同様である。
【0042】
図8は、この発明の第4の実施の形態に係る分周器の分周比出力装置の構成を示す、図1と同様の概略図である。
【0043】
図示の如く、第4の実施の形態においては、整数化器14を所定回数に相当する個数の1から10個まで備え、所定回数(10回)における出力#FBKVSP(整数化器14の出力)を予め求めておき、順次出力するように構成した。
【0044】
第4の実施の形態は、従前の実施の形態に比し、構成が一層簡易となる利点を備える。尚、第4の実施の形態においてセンサ群および作動環境検出器16などの図示を省略したが、実際にもそれらを除去してさらに一層構成を簡易としても良く、あるいは残置して設定する基準値を補正するようにしても良い。
【0045】
第1から第4の実施の形態は上記の如く、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置(分周比出力装置)10において、前記分周比を算出するための基準値を小数点n位までの値65.6に設定する基準値設定手段(基準値設定器12)、前記分周比を出力する毎に前記設定された基準値を整数部65と前記n位の小数0.6とに分割して出力する分割手段(整数化器14の整数/小数分割器14a)、前記分周比を出力する毎に前記出力された小数を入力して前回入力した小数に加算し、加算された小数が整数m以上の値となったとき、整数mとして出力する小数加算手段(整数化器14の小数部加算器14b)、および前記分周比を出力する毎に前記出力された整数部の値を入力し、前記小数加算手段から整数mが出力されるときは前記整数mを前記入力した整数部の値に加算する一方、前記小数加算手段から前記整数mが出力されないときは前記入力した整数部の値をそのまま出力する出力手段(整数化器14の分周比加算器14c)を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成し、前記基準値設定手段は前記入力信号を発生する機器(回転センサ22)の作動環境(あるいは作動状態)に応じて前記設定する基準値を補正すると共に、前記装置は車両の走行速度を示すスピードメータの信号の分周に用いられる如く構成した。
【0046】
また、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置(分周比出力装置)10において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段(基準値設定器12)、前記分周比を出力する毎に前記設定された分周比を10のn乗倍して整数化して出力する整数化手段(整数化器14の乗算器14d)、および前記分周比を出力する毎に、前記整数化された値を前回の値に加算して得た値と前回までの加算値の双方を前記10のn乗で除すると共に、その差を出力する出力手段(整数化器14の加算器14e、除算器14fおよび減算器14g)を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成し、前記基準値設定手段は前記入力信号を発生する機器(回転センサ22)の作動環境(あるいは作動状態)に応じて前記設定する基準値を補正すると共に、前記装置は車両の走行速度を示すスピードメータの信号の分周に用いられる如く構成した。
【0047】
また、入力信号の周波数を分周して低減した周波数の出力信号を発生する分周器の分周比を出力する装置(分周比出力装置)10において、前記分周比を算出するための基準値を小数点n位までの値に設定する基準値設定手段(基準値設定器12)、前記分周比を出力する毎に前記設定された基準値を10のn乗倍して整数化する整数化手段(整数化器14の乗算器14h)、および前記分周比を出力する毎に前記整数化された値に、前回整数化された値を前記10のn乗で除したときの余りを加算し、得た和を前記10のn乗で除し、よって得た商を出力する出力手段(整数化器14の加算器14iおよび除算器14j)を備え、前記出力された値を前記分周比として前記入力信号を分周して前記出力信号を発生するように構成し、前記基準値設定手段は前記入力信号を発生する機器(回転センサ22)の作動環境(あるいは作動状態)に応じて前記設定する基準値を補正すると共に、前記装置は車両の走行速度を示すスピードメータの信号の分周に用いられる如く構成した。
【0048】
また、前記出力手段(整数化器14分周比加算器14cなど)の出力#FBKVSPを所定回数(10回)分予め求めておいて順次出力するように構成した。
【0050】
尚、この発明を車両用のスピードメータ(車輪速信号)において回転センサ22の出力を分周する場合を例にとって説明したが、この発明はそれに限られものでなく、周期的な入力信号の周波数を分周する分周器ならば、どのようなものにも利用可能である。
【0051】
【発明の効果】
請求項1項にあっては、簡易な構成でありながら、小数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0052】
請求項2項にあっては、同様に、簡易な構成でありながら、小数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0053】
請求項3項にあっては、同様に、簡易な構成でありながら、小数点以下の分周比を的確に出力することができ、出力した分周比で入力信号を分周することで所期の検出精度を得ることができる。それによって、例えば、分周比の検出精度への影響が大きくなる入力信号の発生間隔が長い場合であっても、誤差を最小にすることができ、所期の検出精度を得ることができる。
【0054】
請求項4項にあっては、前記した効果に加え、構成を一層簡易にすることができる。
【0055】
請求項1から3に係る発明の効果について付言すると、回転センサなどの入力信号を発生する機器において入力信号の発生間隔が長い、換言すれば、分周比の検出精度への影響が大きくなるような作動環境あるいは作動状態にある場合、分周比を算出するための基準値を適宜補正することで誤差を最小にすることができ、所期の検出精度を得ることができる。
【図面の簡単な説明】
【図1】 この発明の一つの実施の形態に係る分周器の分周比出力装置の全体構成を示す概略図である。
【図2】 図1に示す装置のうち、整数化器(より具体的にはその中の小数部加算器と分周比加算器)の動作(演算)を示す説明図である。
【図3】 図2に示す整数化器(より具体的には分周比加算器)から出力される値(分周比)を所定回数(10回)にわたって示す説明図である。
【図4】 この発明の第2の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図である。
【図5】 図4に示す装置の整数化器の動作(演算)を示す、図2と同様の説明図である。
【図6】 この発明の第3の実施の形態に係る分周器の分周比出力装置を示す、図1と部分的に類似する概略図である。
【図7】 図6に示す装置の整数化器の動作(演算)を示す、図2と同様の説明図である。
【図8】 この発明の第4の実施の形態に係る分周器の分周比出力装置を示す、図1と同様な概略図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a frequency division ratio output device for a frequency divider.
[0002]
[Prior art]
The frequency divider divides the frequency of the input signal and generates an output signal having a frequency obtained by reducing the frequency of the input signal. However, the frequency division ratio is not limited to an integer and may be set to a value up to the decimal point. The present applicant has also proposed the technique described in
[0003]
[Patent Document 1]
Japanese Patent No. 2821982
[0004]
In the technique described in
[0005]
[Problems to be solved by the invention]
As described above, in the frequency division ratio output device of the frequency divider according to the related art, since it is necessary to calculate two different integers as random numbers each time a reference value is set, there is a disadvantage that the configuration becomes complicated. It was.
[0006]
The object of the present invention is to solve the above inconvenience and to have a simple configuration, small Provided is a frequency division ratio output device for a frequency divider that accurately outputs a frequency division ratio of several points or less and that obtains the desired detection accuracy by dividing the input signal by the output frequency division ratio. There is.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, in
[0008]
Set the reference value for calculating the division ratio to a value up to n decimal places, Every time the division ratio is output The set reference value is divided into an integer part and an n-th decimal and output. small Enter a number To the decimal number entered last time When the added decimal number becomes a value greater than or equal to integer m, it is output as integer m, the value of the output integer part is input, and when integer m is output, the integer part where integer m is input On the other hand, when the integer m is not output, the input integer value is output as it is, and the input signal is divided using the output value as a division ratio to generate an output signal. So while having a simple configuration, small A frequency division ratio of several points or less can be output accurately, and the expected detection accuracy can be obtained by dividing the input signal by the output frequency division ratio. Thereby, for example, even when the generation interval of the input signal that has a large influence on the detection accuracy of the frequency division ratio is long, the error can be minimized and the desired detection accuracy can be obtained.
[0009]
3. The apparatus for outputting a frequency division ratio of a frequency divider that generates an output signal having a reduced frequency by dividing the frequency of an input signal, and a reference for calculating the frequency division ratio A reference value setting means for setting the value to a value up to n decimal places, Every time the division ratio is output An integerizing means for multiplying the set reference value by 10 to the power of n, and Every time the division ratio is output, The integer value To the previous value Both the value obtained by addition and the previous addition value are divided by the 10 nth power, and output means for outputting the difference is provided. The output signal is used as the frequency dividing ratio to obtain the input signal. The output signal is generated by dividing the frequency. The reference value setting means corrects the set reference value in accordance with the operating environment of the device that generates the input signal, and the device is used to divide the speedometer signal indicating the traveling speed of the vehicle. Configure It was.
[0010]
Similarly, Every time the division ratio is output The set reference value is multiplied by 10 to the power of n to make an integer, and the integer value is To the previous value Divide both the value obtained by addition and the previous addition value by the power of 10 n, and output the difference, and divide the input signal using the output value as the division ratio to generate the output signal. Because it was configured to do, while it is a simple configuration, small A frequency division ratio of several points or less can be output accurately, and the expected detection accuracy can be obtained by dividing the input signal by the output frequency division ratio. Thereby, for example, even when the generation interval of the input signal that has a large influence on the detection accuracy of the frequency division ratio is long, the error can be minimized and the desired detection accuracy can be obtained.
[0011]
4. The apparatus for outputting a frequency division ratio of a frequency divider that generates an output signal having a reduced frequency by dividing the frequency of an input signal, and a reference for calculating the frequency division ratio A reference value setting means for setting a value to a value up to n decimal places, Every time the division ratio is output An integerizing means for multiplying the set reference value by 10 to the power of n, and Every time the division ratio is output The remainder obtained by dividing the previous integer value by the 10 nth power is added to the integer value, and the obtained sum is divided by the 10 n power, and the resulting quotient is output. Output means, and configured to generate the output signal by dividing the input signal using the output value as the division ratio. The reference value setting means corrects the set reference value according to the operating environment of the device that generates the input signal, and the device is used for frequency division of a speedometer signal indicating the traveling speed of the vehicle. Configure It was.
[0012]
Similarly, Every time the division ratio is output The set reference value is multiplied to the nth power of 10 to make an integer, and the remainder obtained by dividing the previous integerized value by the 10th power of n is added to the integerized value. Dividing by 10 to the power of n, the resulting quotient is output, and the output value is divided by using the output value as the frequency division ratio to generate the output signal. small A frequency division ratio of several points or less can be output accurately, and the expected detection accuracy can be obtained by dividing the input signal by the output frequency division ratio. Thereby, for example, even when the generation interval of the input signal that has a large influence on the detection accuracy of the frequency division ratio is long, the error can be minimized and the desired detection accuracy can be obtained.
[0013]
According to a fourth aspect of the present invention, the output of the output means is obtained in advance for a predetermined number of times and sequentially output.
[0014]
Since it is configured to obtain the output of the output means a predetermined number of times in advance and sequentially output it, the configuration can be further simplified in addition to the effects described above.
[0016]
If it adds about the effect of the invention which concerns on Claims 1-3, Since the reference value set according to the operating environment of the device that generates the input signal is corrected, the generation interval of the input signal is long in the device that generates the input signal, such as a rotation sensor. When the operating environment or operating condition has a large effect on the detection accuracy of the ratio, the error can be minimized by appropriately correcting the reference value for calculating the division ratio. Accuracy can be obtained.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
A frequency division ratio output device for a frequency divider according to one embodiment of the present invention will be described below with reference to the accompanying drawings.
[0018]
FIG. 1 is a schematic diagram showing an overall configuration of a frequency division ratio output apparatus for a frequency divider according to the embodiment.
[0019]
In the figure,
[0020]
Hereinafter, the configuration of the frequency division
[0021]
As shown in the figure, a
[0022]
The output rectangular wave signal is input to the
[0023]
The
[0024]
Here, a
[0025]
The outputs of these sensor groups are input to the operating
[0026]
These detected values are values indicating the operating environment or operating state of the device that generates the input signal, that is, the
[0027]
The
[0028]
Next, the configuration of the
[0029]
The
[0030]
The value obtained by adding the outputs of the frequency
[0031]
FIG. 2 shows the
[0032]
With this configuration, as shown in FIG. 3, when n = 1, the value (frequency division ratio) output from the
[0033]
In this embodiment, small We set the frequency division ratio up to several points, i.e. small When setting the frequency division ratio up to 2nd place as several nth place, small It is only necessary to add up to several two-digit values and output when the value becomes 1. Therefore, the number of times corresponding to 10 to the nth power (n = 2) times, that is, the output of 100 times is added up. , small Dividing ratios up to several places can be output.
[0034]
The same applies when n is 3 or more. Further, although the integer m is set to 1, it may be 2 or more as long as the value of the predetermined number of times is appropriately changed.
[0035]
Further, since the value of the division ratio to be set is corrected in accordance with the operating environment or operating state of the
[0036]
FIG. 4 is a schematic diagram partially showing a frequency division ratio output device for a frequency divider according to the second embodiment of the present invention, which is partially similar to FIG. 1, and FIG. It is explanatory drawing similar to FIG. 2 which shows a calculation.
[0037]
In the apparatus according to the second embodiment, the
[0038]
With this configuration, as shown in FIG. 5, the sum of the 10 division ratios results in 65.6. As in the first embodiment, the division ratios up to the first decimal place are accurately output. The desired accuracy can be obtained even at low wheel speeds. Also, the configuration is simple. still, small Similarly to the first embodiment, even in the case of several points n (n ≧ 2), the expected frequency division ratio can be output by adding 10 n (n ≧ 2) outputs.
[0039]
FIG. 6 is a schematic diagram partially showing a frequency division ratio output device for a frequency divider according to a third embodiment of the present invention, which is partially similar to FIG. 1, and FIG. It is explanatory drawing similar to FIG. 2 which shows a calculation.
[0040]
In the apparatus according to the third embodiment, the
[0041]
With this configuration, as shown in FIG. 7, when the frequency division ratio of 10 times is added, the result is 65.6. As in the first embodiment, the frequency division ratio up to the first decimal place is accurately output. The desired accuracy can be obtained even at low wheel speeds. Also, the configuration is simple. still, small Similarly to the first embodiment, the expected frequency division ratio can be output by adding the outputs of 10 n (n ≧ 2) even in the case of several points n (n ≧ 2).
[0042]
FIG. 8 is a schematic diagram similar to FIG. 1 showing the configuration of the frequency division ratio output device for the frequency divider according to the fourth embodiment of the present invention.
[0043]
As shown in the figure, in the fourth embodiment, 1 to 10
[0044]
The fourth embodiment has an advantage that the configuration is simpler than the previous embodiment. In the fourth embodiment, the sensor group and the operating
[0045]
In the first to fourth embodiments, as described above, a device that outputs a frequency division ratio of a frequency divider that generates a reduced frequency output signal by dividing the frequency of the input signal (frequency division ratio output device). 10, a reference value setting means (reference value setting unit 12) for setting the reference value for calculating the frequency division ratio to a value 65.6 up to the nth decimal point, Every time the division ratio is output Dividing means for dividing the set reference value into an
[0046]
Further, in a device (frequency division ratio output device) 10 that outputs a frequency division ratio of a frequency divider that generates an output signal having a reduced frequency by dividing the frequency of the input signal, the frequency division ratio is calculated. A reference value setting means (reference value setting unit 12) for setting the reference value to a value up to n decimal places; Every time the division ratio is output An integerization means (
[0047]
Further, in a device (frequency division ratio output device) 10 that outputs a frequency division ratio of a frequency divider that generates an output signal having a reduced frequency by dividing the frequency of the input signal, the frequency division ratio is calculated. A reference value setting means (reference value setting unit 12) for setting the reference value to a value up to n decimal places; Every time the division ratio is output An integerization means (
[0048]
Also, the output #FBKVSP of the output means (
[0050]
Although the present invention has been described by taking as an example the case where the output of the
[0051]
【The invention's effect】
In
[0052]
In
[0053]
In
[0054]
According to the fourth aspect, in addition to the above effect, the configuration can be further simplified.
[0055]
If it adds about the effect of the invention which concerns on Claims 1-3 When the input signal generation interval is long in a device that generates an input signal, such as a rotation sensor, in other words, in an operating environment or operating condition that greatly affects the detection accuracy of the division ratio, the division ratio By appropriately correcting the reference value for calculating the error, the error can be minimized and the desired detection accuracy can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing an overall configuration of a frequency division ratio output apparatus for a frequency divider according to one embodiment of the present invention.
2 is an integerizer (more specifically, among the devices shown in FIG. small It is explanatory drawing which shows operation | movement (calculation) of a several part adder and a division ratio adder.
FIG. 3 is an explanatory diagram illustrating a value (frequency division ratio) output from an integerizer (more specifically, frequency division ratio adder) illustrated in FIG. 2 over a predetermined number of times (10 times).
FIG. 4 is a schematic diagram partially similar to FIG. 1, showing a frequency division ratio output device for a frequency divider according to a second embodiment of the present invention;
5 is an explanatory view similar to FIG. 2, showing the operation (calculation) of the integerizer of the apparatus shown in FIG.
FIG. 6 is a schematic diagram partially similar to FIG. 1, showing a frequency division ratio output device for a frequency divider according to a third embodiment of the present invention.
7 is an explanatory view similar to FIG. 2, showing the operation (calculation) of the integerizer of the apparatus shown in FIG.
FIG. 8 is a schematic diagram similar to FIG. 1, showing a frequency division ratio output device for a frequency divider according to a fourth embodiment of the present invention.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162295A JP4122262B2 (en) | 2003-06-06 | 2003-06-06 | Divider ratio output device for frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162295A JP4122262B2 (en) | 2003-06-06 | 2003-06-06 | Divider ratio output device for frequency divider |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004364123A JP2004364123A (en) | 2004-12-24 |
JP4122262B2 true JP4122262B2 (en) | 2008-07-23 |
Family
ID=34054483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162295A Expired - Fee Related JP4122262B2 (en) | 2003-06-06 | 2003-06-06 | Divider ratio output device for frequency divider |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4122262B2 (en) |
-
2003
- 2003-06-06 JP JP2003162295A patent/JP4122262B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004364123A (en) | 2004-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3129516B2 (en) | How to detect deflation of tires mounted on a vehicle | |
JPH04212609A (en) | Detecting method of low-pressure tire for vehicle | |
JP5316151B2 (en) | Power system test apparatus and control method thereof | |
GB1572554A (en) | Method of and apparatus for digitally measuring the speed of rotation of a rotatable component | |
JP4122262B2 (en) | Divider ratio output device for frequency divider | |
GB1603956A (en) | Measuring apparatus for determining the cycle duration of an ac waveform | |
JP2014211351A (en) | Wheel speed detection apparatus | |
US6591670B1 (en) | Device for detecting wheel speed signal frequency | |
JP5300512B2 (en) | Mileage calculation method | |
JP3116833B2 (en) | Car speed calculator | |
JP2937300B2 (en) | Intermittent drive flow meter | |
US6166534A (en) | Method and apparatus for measuring the wheel speed | |
JP2001033472A (en) | Rotary speed-detecting device | |
JP3348881B2 (en) | Vehicle mileage calculation device | |
JP4073862B2 (en) | Wheel speed calculation method for brake control | |
JP3620283B2 (en) | Speed calculator | |
CA2029587A1 (en) | Method of detecting an acceleration of a vehicle | |
US3543110A (en) | Converter circuit for wheel speed transducer | |
JP3135472B2 (en) | Wheel speed detector | |
JP4385827B2 (en) | Dynamometer travel distance measuring device | |
JP2003287546A (en) | Method and apparatus for detecting speed of rotating body | |
JP3186436B2 (en) | Vehicle acceleration detection device | |
JPH0226012Y2 (en) | ||
JPH0815312A (en) | Acceleration detector for vehicle | |
KR100262621B1 (en) | Wheel speed detection method of automobile |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080501 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |