JP4115128B2 - Photoelectric conversion device and image forming system - Google Patents
Photoelectric conversion device and image forming system Download PDFInfo
- Publication number
- JP4115128B2 JP4115128B2 JP2001394302A JP2001394302A JP4115128B2 JP 4115128 B2 JP4115128 B2 JP 4115128B2 JP 2001394302 A JP2001394302 A JP 2001394302A JP 2001394302 A JP2001394302 A JP 2001394302A JP 4115128 B2 JP4115128 B2 JP 4115128B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- photoelectric conversion
- field effect
- conversion device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、光電変換装置及び画像形成システムに関し、特に、スキャナ、ビデオカメラ、デジタルスチルカメラ、X線,α線を含む放射線検出装置等に関する光電変換装置及び画像形成システムに関する。
【0002】
【従来の技術】
近年、CMOSプロセスを利用したCMOSセンサと称される光電変換装置が注目されている。CMOSセンサは、周辺回路混載の容易性、低電圧駆動等の理由から、特に携帯情報機器分野の利用が期待されている。
【0003】
図5は、従来の光電変換装置の等価回路図である。図5に示すように単位画素は、光電変換素子であるフォトダイオード1と、フォトダイオード1で発生した信号に基づく増幅信号を生成する増幅MOSFET(Metal Oxide Silicon Field Effect Transistor)2と、増幅MOSFET2の入力を所定電圧にリセットするリセットスイッチ4と、増幅MOSFET2のソース電極と垂直出力線7との導通を制御する選択スイッチ5と、フォトダイオード1と増幅MOSFET2のゲート電極との導通を制御する転送スイッチ3とが設けられている。
【0004】
また、図5には、各画素の増幅MOSFET2,転送スイッチ3,リセットスイッチ4のオン/オフを制御する垂直走査回路6と、各画素からの信号を読み出すための定電流源9と、各画素から読み出された信号を伝送する垂直出力線7と、各画素から読み出された信号を蓄積する信号蓄積部10と、信号蓄積部10に蓄積された信号の読み出しを制御する水平走査回路11と、各画素のノイズ信号を信号蓄積部10へ蓄積するための転送ゲート8aと、ノイズ信号が重畳された信号を信号蓄積部10へ蓄積するための転送ゲート8bとを示している。
【0005】
リセットスイッチ4,選択スイッチ5及び転送スイッチ3の各ゲート電極には、垂直走査回路6より制御信号φRES(n)、φSEL(n)、φTX(n)が印加されている。ここで、nは任意の行数を示す正の整数である。
【0006】
図7は、図5の垂直走査回路6の単位構成を示した図である。シフトレジスタのn行目の単位ブロックによって発生される選択信号と、外部入力パルスφRES’、φSEL’、φTX’との論理積によって、制御信号φRES(n)、φSEL(n)、φTX(n)が生成されている。
【0007】
図6は、図5に示す光電変換装置の動作を示すタイミングチャートである。垂直走査回路6によってある行(以下n行であるとする)が選択されたとき、まずリセット信号φRES(n)がローとなり、リセットスイッチ4がオフする。
【0008】
次に選択信号φSEL(n)がハイとなり、選択スイッチ5がオンとなることで増幅MOSFET2のソースは垂直出力線と導通し、選択された画素と定電流源9によって、ソースフォロワ回路が形成される。
【0009】
つづいてφTNがハイとなり、転送ゲート8bを介して画素のリセット状態に対応するN出力が信号蓄積部10に読み出される。この後、転送パルスφTX(n)によって転送スイッチ3が一定期間オンとなり、光電変換素子1で発生した光信号が増幅MOSFET2のゲートに転送される。
【0010】
ひきつづきφTSがハイとなり、転送ゲート8aを介して光信号に対応したS出力が信号蓄積部10に読み出される。これら相関のあるN信号とS信号の差分を実行することにより、ノイズの少ない良好な光応答出力が得られる。
【0011】
【発明が解決しようとする課題】
しかし、従来の技術は、以下のような問題がある。
【0012】
第1に、ダイナミックレンジが十分大きくとれないことである。すなわちソースフォロワ回路の入力は、画素に供給される電源電圧よりリセットスイッチのしきい値だけ低い電圧にリセットされるため、ソースフォロワ回路の入力範囲はそのレベル以下の電圧範囲となる。
【0013】
特に、リセットスイッチの基板電位が接地電位となっている場合、基板バイアス効果によりリセットスイッチのしきい値は増加する。このため、従来技術では、ダイナミックレンジがソースフォロワの入力範囲で制限されている。
【0014】
第2に、画素内のフォトダイオード1と増幅MOSFET2のゲートとの導通を制御する転送スイッチ3がある光電変換装置の場合、残像の問題が懸念される。フォトダイオード1内で発生した光電荷の転送効率は、増幅MOSFET2のゲートのリセット電位に依存する。ゲートのリセット電位が低くなると、転送効率は悪化するため、光電荷がフォトダイオード1内に残留し、残像が発生する。また、この残留電荷量にゆらぎが発生するため、ランダムノイズが増大し画像のS/N比が悪化することも大きな問題である。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本発明は、光信号を信号電荷に変換する光電変換素子と、前記光電変換素子で変換された信号電荷に基づく増幅信号を生成するエンハンスメント型の増幅用電界効果トランジスタと、前記増幅用電界効果トランジスタの入力部の電位をリセットするエンハンスメント型のリセット用電界効果トランジスタと、前記光電変換素子の電荷を前記増幅用電界効果トランジスタの入力部に転送する転送用電界効果トランジスタと、を備えた光電変換装置において、前記リセット用電界効果トランジスタのしきい値が、前記増幅用電界効果トランジスタ及び前記転送用電界効果トランジスタのしきい値よりも低いことを特徴とする。
【0016】
【発明の実施の形態】
本発明の実施形態について図面を用いて説明する。
【0017】
(実施形態1)
図1は、本発明の実施形態1の光電変換装置の画素部の等価回路図である。本実施形態の光電変換装置の画素は、光電変換素子であるフォトダイオード1と、フォトダイオード1で発生した信号に基づく増幅信号を生成する増幅MOSFET2と、フォトダイオード1から増幅MOSFET2の入力ゲートに信号電荷を転送する転送スイッチ3とを備えている。
【0018】
また、増幅MOSFET2の入力をリセットするリセットスイッチ4と、増幅MOSFET2のソース電極と垂直出力線7の導通を制御することによって所定の画素出力を選択する選択スイッチ5とが設けられている。転送スイッチ3、リセットスイッチ4、選択スイッチ5の各ゲートには、ハイレベルがVDD、ローレベルがGNDの制御パルスφTX、φRES、φSELが印加されてスイッチが駆動されている。
【0019】
増幅MOSFET2のドレインにはVDDが供給されており、選択スイッチ5がオンとなると、定電流源9を負荷とするソースフォロワ回路が形成され、増幅MOSFET2のゲート電位に対応した出力電圧が、垂直出力線7上にあらわれる。この単位画素に含まれるMOSFETは全てエンハンスメント型MOSFETであるが、リセットスイッチ4のしきい値だけが、他のMOSFETのしきい値より低く設定されている。
【0020】
図2(a)は、図1のリセットスイッチ4をオンしたときの画素のポテンシャル図である。図2(b)は、リセットスイッチ4をオフしたときの図1の画素のポテンシャル図である。図2(a),図2(b)には、フォトダイオード1からリセットスイッチ4を中継して、電源VDDまでの経路に沿ったポテンシャルを示している。なお、図2(a),図2(b)には、比較のため、従来の技術のポテンシャルを破線で図示している。
【0021】
図2(a),図2(b)において、領域(PD)はフォトダイオード1のポテンシャル、領域(TX)は転送スイッチのチャネル領域のポテンシャル、領域(FD)は増幅MOSFET2のゲート電極のポテンシャル、領域(RES)はリセットスイッチ4のチャネル領域のポテンシャル、領域(VDD)はリセットスイッチ4のドレイン電極のポテンシャルである。
【0022】
本実施形態では、例えばVDDが5VとなるCMOSプロセスにおいて、NMOSFETの基板バイアス効果がないときのしきい値を0.8V、想定される基板バイアス効果の影響時のしきい値が1.4Vである場合にリセットスイッチ4のしきい値を基板バイアス効果がないときに0.3V、あるときに0.9Vになるように設定している。
【0023】
リセットスイッチ4をオンしたときには、図2(a)に示すように、リセット電位が0.5V高くなり、ソースフォロワの入力範囲を拡大することが可能となる。
【0024】
また、リセットスイッチ4をオフしたときには、図2(b)に示すように、リセット電位が0.5V高くなり、転送スイッチのソース−ドレイン間電圧が増大して、ポテンシャル勾配が大きくなる。このことから、光電荷の転送効率が向上し、残像を大幅に減少させている。
【0025】
このことは、特に光電荷転送後にフォトダイオード1を空乏化することによって、残留電荷のゆらぎによるランダムノイズを改善した光電変換装置においては、非常に重要である。すなわち、転送スイッチ3のソース−ドレイン間の電界が強くなることによって、転送効率が向上し、より深い空乏化が実現されるためである。
【0026】
また、本実施形態では、リセットスイッチ4をエンハンスメント型MOSFETとしているので、フォトダイオード1から飽和信号に近い電荷が転送された場合でも、リセットスイッチ4のポテンシャルが障壁となり、リセット電源側に電荷がリークすることはない。したがって、飽和信号側でもダイナミックレンジが広くなり、良好なリニアリティを備える光電変換装置を提供できる。
【0027】
(実施形態2)
本発明の実施形態2の光電変換装置は、実施形態1と同様に、5VのCMOSプロセスを用いて製造しており、通常MOSFET及びリセットスイッチのしきい値も、実施形態1と同様に設定している。
【0028】
ただし本実施形態では、リセットスイッチに印加する制御信号φRESのハイレベルを昇圧し、6Vとしている。
【0029】
図3は、図1の各トランジスタ3〜5に制御信号を供給する垂直走査回路の内部を示した概念図である。φRESを個々の画素に出力する出力段においてハイレベルを昇圧してVRESHとしている。すなわちシフトレジスタ本体からのVDD〜GNDの振幅をもつパルスφRES’を原信号として、レベル変換回路23において、パルス振幅をVRESH〜GNDに変換し、ハイレベルをVRESH=6Vに昇圧して、各画素のリセットスイッチ4に供給している。
【0030】
リセットスイッチ4のしきい値Vth2が前述したとおり、0.9Vであるため、画素のリセット電位は、リセットスイッチのしきい値Vth2によらず、VDD=5Vにリセットされる。
【0031】
したがって、実施形態1の光電変換装置と比較してさらにダイナミックレンジが拡大する。また、リセットスイッチのしきい値Vth2に起因する固定パターンノイズ成分が減ることによって、後段の差分回路で同相除去能率が有限である場合でも、最終的な固定パターンノイズを減少することができる。
【0032】
ここで、リセットスイッチ4のしきい値Vth2を低く設定することによって、制御信号φRESのハイレベルVRESHを比較的低い電位で、この効果が得られるため、リセットスイッチのゲート酸化膜の劣化を避けることができる。
【0033】
(実施形態3)
図4は、本発明の実施形態3の光電変換装置の単位画素の構造平面図である。本実施形態の光電変換装置は、チップサイズ面積縮小化のための工夫を施している。半導体基板上に、フォトダイオード1及び複数のNMOSがP型のウェル領域内(図示していないが、図4全面に形成されている)に形成された活性領域14内に設けられている。
【0034】
フォトダイオード1は、P型ウェルと活性領域14内に注入されたN型拡散層によるPN接合によって構成されている。また、増幅MOSFET2、リセットスイッチ4、選択スイッチ5は、N型拡散層によるソース−ドレイン領域16と、チャネル領域上にポリシリコン層で形成されたゲート電極とによって構成されている。
【0035】
転送スイッチ3は、ソース電極がフォトダイオード1のN型拡散層と共通であり、ドレインがその他のNMOSと同様なN型拡散層によるソース−ドレイン領域16で構成されている。
【0036】
ここで、符号2〜5はそれぞれのNMOSのゲート電極を指すように示している。垂直出力線7、配線13,17は、ポリシリコン層より上層にある金属配線層で形成されている。
【0037】
また、半導体基板と金属配線層、及びポリシリコン層と金属配線層を接続するために、コンタクトホール及びスルーホール15が形成されている。
【0038】
なお、説明の都合上、一部の配線を省略している。各NMOSのチャネル領域には、しきい値調整用のP型拡散層(チャネルドープ、以下「CD」と称する。)が注入されているが、このCDは2回の工程、CD1とCD2に分かれており、CD1は全てのNMOSのチャネル領域に注入されるが、CD2は、増幅MOSFET2と選択スイッチ5のチャネル領域にのみ注入される。
【0039】
破線12で示した領域は、CD2のイオン注入時においてレジストで射影される領域を示していて、リセットスイッチ4と転送スイッチ3を覆って、CD2が注入されないようにしてある。最終的に、リセットスイッチ4と転送スイッチ3との各しきい値は、増幅MOSFET2と選択スイッチ5との各しきい値より低くなっている。リセットスイッチ4のしきい値を低く設定したことで、光電変換装置のダイナミックレンジ拡大と転送効率の向上が可能である。
【0040】
また、増幅MOSFET2とリセットスイッチ4のドレインとは、共通のN型拡散層としており、電源電圧SVDDが配線13によって供給されている。この拡散層がP型ウェル内で他と電気的に分離しているため、周辺回路の電源DVDDと別系統として、電源電圧を供給できる。
【0041】
ここで、画素の電源電圧SVDDを、各スイッチの制御信号を発生している周辺回路の電源電圧DVDDより下げることは容易に実現でき、画素のリセット電位をリセットスイッチのしきい値Vth2によらないSVDDにすることができる。
【0042】
本発明の実施形態1,2と同様に、5V系CMOSプロセス、及びしきい値設定を採用すると、周辺回路の電源電圧DVDDに対し、画素の電源電圧SVDDを4.1V以下にすることにより、容易にこの状態にすることができ、固定パターンノイズの少ない光電変換装置を実現できる。
【0043】
ここで、しきい値Vth2を低く設定していることで、従来SVDDを3.6V以下にする必要があったのに比較してSVDDを下げなくてすみ、ダイナミックレンジが圧迫されない。また、実施形態2のようにリセットスイッチ4のゲートに印加する制御信号のハイレベルを昇圧する必要がなくなるため、レベル変換回路が削減でき、チップ面積縮小の効果がある。
【0044】
さらに、リセットスイッチ4のゲートに、標準電源電圧以上の電圧がかからないため、ゲート酸化膜の劣化が避けられる。また、本実施形態のように、増幅MOSFET2とリセットスイッチ4のドレインを同一の拡散層とすることにより、画素面積の縮小がみこまれる。
【0045】
(実施形態4)
図8(a)、図8(b)は、実施形態1〜3のいずれかにおいて説明した光電変換装置を搭載したX線撮像装置の模式的構成図及び模式的断面図である。まず、X線撮像装置の構成について説明する。光電変換素子とトランジスタは、a−Siセンサ基板6011内に複数個形成されている。そして、シフトレジスタSR1と検出用集積回路ICが実装されたフレキシブル回路基板6010が接続されている。
【0046】
フレキシブル回路基板6010の逆側は、回路基板PCB1、PCB2に接続されている。前記a−Siセンサ基板6011の複数枚が、基台6012の上に接着されている。また、大型の光電変換装置を構成する基台6012の下には、処理回路6018内のメモリ6014をX線から保護するため鉛板6013が実装されている。
【0047】
a−Siセンサ基板6011上には、X線を可視光に変換するための蛍光体6030、たとえば、CsIが塗布または貼り付けられている。図1で説明した光電変換装置を用いてX線を検出する。本実施形態では図8(b)に示されるように全体をカーボンファイバー製のケース6020に収納している。
【0048】
図9は、本実施形態の光電変換装置のX線診断システムへの応用例を示したものである。
【0049】
X線チューブ6050で発生したX線6060は患者あるいは被験者6061の胸部6062を透過し、蛍光体を上部に実装した光電変換装置6040に入射する。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得る。この情報は、ディジタルに変換されイメージプロセッサ6070により画像処理され制御室のディスプレイ6080で観察できる。
【0050】
また、この情報は電話回線6090等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ6081に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ6100によりフィルム6110に記録することもできる。
【0051】
なお、本実施形態では、光電変換装置を、X線診断システムへ適用する場合について説明したが、X線以外のα線、β線、γ線等の放射線を用いた非破壊検査装置などの放射線撮像システムにも適用することができる。また、放射線撮像システム以外にも、スキャナ、ビデオカメラ、デジタルスチルカメラなどの画像形成システムにも適用することができる。
【0052】
【発明の効果】
以上説明したように、本発明によれば、ダイナミックレンジの広い光電変換装置が可能である。また、本発明によれば、固定パターンノイズの低減した光電変換装置が実現される。また、本発明によれば、残像の少ない良好な画像信号を得ることのできる光電変換装置が実現される。
【図面の簡単な説明】
【図1】本発明の実施形態1の光電変換装置の画素部の等価回路図である。
【図2】図1の画素のポテンシャル図である。
【図3】図1の各トランジスタ3〜5に制御信号を供給する垂直走査回路の内部を示した概念図である。
【図4】本発明の実施形態3の光電変換装置の単位画素の構造平面図である。
【図5】従来の光電変換装置の等価回路図である。
【図6】図5に示す光電変換装置の動作を示すタイミングチャートである。
【図7】図5の垂直走査回路6の単位構成を示した図である。
【図8】本発明の実施形態4のX線撮像装置の模式的構成図及び模式的断面図である。
【図9】図8のX線撮像装置を備えるX線撮像システムの模式的な構成図である。
【符号の説明】
1 フォトダイオード
2 増幅MOSFET
3 転送スイッチ
4 リセットスイッチ
5 選択スイッチ
6 垂直走査回路
7 垂直出力線
8 転送ゲート
9 定電流源
10 信号蓄積部
11 水平走査回路
12 CD2イオン注入時のレジストで遮蔽される領域を示す破線
13 配線
14 活性領域
15 コンタクト又はスルーホール
16 ソース・ドレイン領域
17 配線
21 垂直シフトレジスタの単位ブロック
23 レベル変換回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoelectric conversion apparatus and an image forming system, and more particularly to a photoelectric conversion apparatus and an image forming system related to a scanner, a video camera, a digital still camera, a radiation detection apparatus including X-rays and α rays, and the like.
[0002]
[Prior art]
In recent years, a photoelectric conversion device called a CMOS sensor using a CMOS process has attracted attention. The CMOS sensor is expected to be used particularly in the field of portable information devices because of the ease of peripheral circuit mounting and low voltage driving.
[0003]
FIG. 5 is an equivalent circuit diagram of a conventional photoelectric conversion device. As shown in FIG. 5, the unit pixel includes a
[0004]
FIG. 5 also shows a vertical scanning circuit 6 for controlling on / off of the
[0005]
Control signals φRES (n), φSEL (n), and φTX (n) are applied to the gate electrodes of the
[0006]
FIG. 7 is a diagram showing a unit configuration of the vertical scanning circuit 6 of FIG. Control signals φRES (n), φSEL (n), φTX (n) are obtained by ANDing the selection signals generated by the unit block in the nth row of the shift register and the external input pulses φRES ′, φSEL ′, φTX ′. Has been generated.
[0007]
FIG. 6 is a timing chart showing the operation of the photoelectric conversion device shown in FIG. When a certain row (hereinafter referred to as n rows) is selected by the vertical scanning circuit 6, first, the reset signal φRES (n) becomes low and the
[0008]
Next, when the selection signal φSEL (n) becomes high and the selection switch 5 is turned on, the source of the
[0009]
Subsequently, φTN becomes high, and the N output corresponding to the reset state of the pixel is read out to the signal storage unit 10 via the
[0010]
Subsequently, φTS becomes high, and the S output corresponding to the optical signal is read out to the signal storage unit 10 via the transfer gate 8a. By executing the difference between the correlated N signal and S signal, a good optical response output with less noise can be obtained.
[0011]
[Problems to be solved by the invention]
However, the conventional technology has the following problems.
[0012]
First, the dynamic range cannot be sufficiently large. That is, the input of the source follower circuit is reset to a voltage lower than the power supply voltage supplied to the pixel by the threshold value of the reset switch, so that the input range of the source follower circuit is a voltage range below that level.
[0013]
In particular, when the substrate potential of the reset switch is the ground potential, the threshold value of the reset switch increases due to the substrate bias effect. For this reason, in the prior art, the dynamic range is limited by the input range of the source follower.
[0014]
Second, in the case of a photoelectric conversion device having a
[0015]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a photoelectric conversion element that converts an optical signal into a signal charge, and an enhancement-type amplification field effect transistor that generates an amplified signal based on the signal charge converted by the photoelectric conversion element. An enhancement-type reset field-effect transistor that resets the potential of the input section of the amplification field-effect transistor, and a transfer field-effect transistor that transfers the charge of the photoelectric conversion element to the input section of the amplification field-effect transistor When, in the photoelectric conversion device having a threshold of the reset field-effect transistor, characterized in that said lower than the amplification field-effect transistor and the threshold of the transfer field effect transistor.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0017]
(Embodiment 1)
FIG. 1 is an equivalent circuit diagram of a pixel portion of the photoelectric conversion apparatus according to
[0018]
A
[0019]
When VDD is supplied to the drain of the
[0020]
FIG. 2A is a potential diagram of a pixel when the
[0021]
2A and 2B, the region (PD) is the potential of the
[0022]
In this embodiment, for example, in a CMOS process in which VDD is 5V, the threshold value when the substrate bias effect of the NMOSFET is not present is 0.8V, and the threshold value when the assumed substrate bias effect is influenced is 1.4V. In some cases, the threshold value of the
[0023]
When the
[0024]
When the
[0025]
This is very important particularly in a photoelectric conversion device in which random noise due to fluctuations in residual charge is improved by depleting the
[0026]
In this embodiment, since the
[0027]
(Embodiment 2)
The photoelectric conversion device according to the second embodiment of the present invention is manufactured by using a 5V CMOS process as in the first embodiment, and the threshold values of the normal MOSFET and the reset switch are also set in the same manner as in the first embodiment. ing.
[0028]
However, in this embodiment, the high level of the control signal φRES applied to the reset switch is boosted to 6V.
[0029]
FIG. 3 is a conceptual diagram showing the inside of a vertical scanning circuit for supplying a control signal to each of the
[0030]
Since the threshold value Vth2 of the
[0031]
Therefore, the dynamic range is further expanded as compared with the photoelectric conversion device of the first embodiment. Further, by reducing the fixed pattern noise component caused by the threshold value Vth2 of the reset switch, the final fixed pattern noise can be reduced even when the common mode removal efficiency is finite in the subsequent difference circuit.
[0032]
Here, by setting the threshold value Vth2 of the
[0033]
(Embodiment 3)
FIG. 4 is a structural plan view of a unit pixel of the photoelectric conversion device according to the third embodiment of the present invention. The photoelectric conversion device of the present embodiment is devised for reducing the chip size area. On the semiconductor substrate, the
[0034]
The
[0035]
In the
[0036]
Here,
[0037]
Also, contact holes and through
[0038]
For convenience of explanation, some wiring is omitted. Each NMOS channel region is implanted with a P-type diffusion layer (channel dope, hereinafter referred to as “CD”) for threshold adjustment. This CD is divided into two steps, CD1 and CD2. CD1 is injected into all NMOS channel regions, but CD2 is injected only into the channel regions of the
[0039]
A region indicated by a
[0040]
Further, the
[0041]
Here, the power supply voltage SVDD of the pixel can be easily lowered below the power supply voltage DVDD of the peripheral circuit that generates the control signal for each switch, and the reset potential of the pixel does not depend on the threshold value Vth2 of the reset switch. SVDD can be set.
[0042]
As in the first and second embodiments of the present invention, when the 5V CMOS process and threshold setting are adopted, the power supply voltage SVDD of the pixel is set to 4.1 V or less with respect to the power supply voltage DVDD of the peripheral circuit. This state can be easily achieved, and a photoelectric conversion device with less fixed pattern noise can be realized.
[0043]
Here, by setting the threshold value Vth2 low, it is not necessary to lower SVDD as compared to the conventional case where SVDD has been required to be 3.6 V or less, and the dynamic range is not compressed. Further, since it is not necessary to boost the high level of the control signal applied to the gate of the
[0044]
Further, since a voltage higher than the standard power supply voltage is not applied to the gate of the
[0045]
(Embodiment 4)
FIG. 8A and FIG. 8B are a schematic configuration diagram and a schematic cross-sectional view of an X-ray imaging apparatus in which the photoelectric conversion device described in any of
[0046]
The opposite side of the
[0047]
On the
[0048]
FIG. 9 shows an application example of the photoelectric conversion apparatus of this embodiment to an X-ray diagnostic system.
[0049]
[0050]
Further, this information can be transferred to a remote place by a transmission means such as a
[0051]
In addition, although this embodiment demonstrated the case where a photoelectric conversion apparatus was applied to an X-ray diagnostic system, radiation, such as a nondestructive inspection apparatus using radiation other than X-rays, such as alpha rays, beta rays, and gamma rays. The present invention can also be applied to an imaging system. In addition to the radiation imaging system, the present invention can also be applied to an image forming system such as a scanner, a video camera, and a digital still camera.
[0052]
【The invention's effect】
As described above, according to the present invention, a photoelectric conversion device with a wide dynamic range is possible. Moreover, according to the present invention, a photoelectric conversion device with reduced fixed pattern noise is realized. In addition, according to the present invention, a photoelectric conversion device that can obtain a good image signal with little afterimage is realized.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram of a pixel portion of a photoelectric conversion device according to a first embodiment of the present invention.
FIG. 2 is a potential diagram of the pixel in FIG. 1;
3 is a conceptual diagram showing the inside of a vertical scanning circuit that supplies a control signal to each of
FIG. 4 is a structural plan view of a unit pixel of a photoelectric conversion device according to a third embodiment of the present invention.
FIG. 5 is an equivalent circuit diagram of a conventional photoelectric conversion device.
6 is a timing chart showing an operation of the photoelectric conversion device shown in FIG.
7 is a diagram showing a unit configuration of the vertical scanning circuit 6 of FIG. 5;
FIGS. 8A and 8B are a schematic configuration diagram and a schematic cross-sectional view of an X-ray imaging apparatus according to
9 is a schematic configuration diagram of an X-ray imaging system including the X-ray imaging apparatus of FIG.
[Explanation of symbols]
1
3
Claims (8)
前記光電変換素子で変換された信号電荷に基づく増幅信号を生成するエンハンスメント型の増幅用電界効果トランジスタと、
前記増幅用電界効果トランジスタの入力部の電位をリセットするエンハンスメント型のリセット用電界効果トランジスタと、
前記光電変換素子の電荷を前記増幅用電界効果トランジスタの入力部に転送する転送用電界効果トランジスタと、を備えた光電変換装置において、
前記リセット用電界効果トランジスタのしきい値が、前記増幅用電界効果トランジスタ及び前記転送用電界効果トランジスタのしきい値よりも低いことを特徴とする光電変換装置。A photoelectric conversion element that converts an optical signal into a signal charge;
An enhancement-type amplification field effect transistor that generates an amplification signal based on the signal charge converted by the photoelectric conversion element;
An enhancement type reset field effect transistor that resets the potential of the input of the amplification field effect transistor ;
A transfer field-effect transistor that transfers the charge of the photoelectric conversion element to the input portion of the amplification field-effect transistor ;
The photoelectric conversion device , wherein a threshold value of the reset field effect transistor is lower than threshold values of the amplification field effect transistor and the transfer field effect transistor .
Vg>VDD+Vth2
を満たすようにしていることを特徴とする請求項1から5のいずれか1項記載の光電変換装置。When the level of a signal for turning on the reset field effect transistor is Vg, the power supply voltage is VDD, and the threshold value of the reset field effect transistor is Vth2,
Vg> VDD + Vth2
The photoelectric conversion device according to claim 1, wherein:
VDD≦Vg
を満たすことを特徴とする請求項6記載の光電変換装置。further,
VDD ≦ Vg
The photoelectric conversion device according to claim 6, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001394302A JP4115128B2 (en) | 2001-12-26 | 2001-12-26 | Photoelectric conversion device and image forming system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001394302A JP4115128B2 (en) | 2001-12-26 | 2001-12-26 | Photoelectric conversion device and image forming system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197890A JP2003197890A (en) | 2003-07-11 |
JP4115128B2 true JP4115128B2 (en) | 2008-07-09 |
Family
ID=27601073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001394302A Expired - Fee Related JP4115128B2 (en) | 2001-12-26 | 2001-12-26 | Photoelectric conversion device and image forming system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115128B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4587161B2 (en) * | 2004-04-16 | 2010-11-24 | キヤノン株式会社 | Imaging device |
US7432968B2 (en) * | 2004-05-10 | 2008-10-07 | Micron Technology, Inc. | CMOS image sensor with reduced 1/f noise |
US7151287B1 (en) * | 2005-03-25 | 2006-12-19 | Cypress Semiconductor Corporation | Minimizing the effect of directly converted x-rays in x-ray imagers |
JP4797558B2 (en) * | 2005-10-17 | 2011-10-19 | ソニー株式会社 | Solid-state imaging device, driving method thereof, and camera module |
JP4752447B2 (en) * | 2005-10-21 | 2011-08-17 | ソニー株式会社 | Solid-state imaging device and camera |
JP2010050710A (en) * | 2008-08-21 | 2010-03-04 | Nikon Corp | Solid-state imaging element |
KR101824123B1 (en) * | 2009-11-06 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
KR101605984B1 (en) | 2009-11-06 | 2016-03-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
WO2015136418A1 (en) | 2014-03-13 | 2015-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device |
KR102380829B1 (en) | 2014-04-23 | 2022-03-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Imaging device |
JP2017085065A (en) * | 2015-10-30 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
2001
- 2001-12-26 JP JP2001394302A patent/JP4115128B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003197890A (en) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3728260B2 (en) | Photoelectric conversion device and imaging device | |
JP4307230B2 (en) | Radiation imaging apparatus and radiation imaging method | |
JP3984814B2 (en) | Imaging device, radiation imaging apparatus using the imaging device, and radiation imaging system using the imaging device | |
US9479715B2 (en) | Solid-state imaging device, method of driving the same, and electronic system including the device | |
US8994862B2 (en) | Photoelectric conversion device and image-pickup apparatus | |
US8424764B2 (en) | Photoelectric conversion device, method for driving photoelectric conversion device, radiation imaging device, and method for driving radiation imaging device | |
US8934036B2 (en) | Solid state imaging device, driving method of the solid state imaging device and electronic equipment | |
CN102316278B (en) | Solid-state imaging apparatus and imaging system | |
TW201911855A (en) | Detection circuit of photo sensor with stacked substrates | |
KR20010034765A (en) | Low-noise active pixel sensor for imaging arrays with global reset | |
US20090190016A1 (en) | Solid-state image pickup element and solid-state image pickup device | |
CN109561264B (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic device | |
CN110729317B (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
US20060097296A1 (en) | CMOS image sensor and method of operating the same | |
JP4115128B2 (en) | Photoelectric conversion device and image forming system | |
US9406816B2 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device | |
JP4452199B2 (en) | Solid-state imaging device and driving method thereof | |
US20080217508A1 (en) | Photoelectric conversion apparatus, photoelectric conversion system, and method of driving the same | |
JP4432510B2 (en) | Semiconductor device for detecting physical quantity distribution, and drive control method and drive control device for the semiconductor device | |
JP4241692B2 (en) | Scanning circuit for photoelectric conversion device | |
JP7198675B2 (en) | Solid-state imaging device, its driving circuit, and imaging device | |
JP2003324191A (en) | Photoelectric conversion device and image pickup unit | |
CN119071659A (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic equipment | |
JP2008092254A (en) | Solid-state imaging device and driving method thereof | |
JPWO2016204225A1 (en) | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |