JP4101340B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4101340B2 JP4101340B2 JP36254597A JP36254597A JP4101340B2 JP 4101340 B2 JP4101340 B2 JP 4101340B2 JP 36254597 A JP36254597 A JP 36254597A JP 36254597 A JP36254597 A JP 36254597A JP 4101340 B2 JP4101340 B2 JP 4101340B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- gate insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘッパーフィルターを用いたクリーンルーム内でのプロセス等の炭素汚染を避けることのできない半導体装置製造工程において、その汚染を除去して、清浄な半導体界面を提供する半導体装置の製造方法に関するものである。
特に、液晶ディスプレイ分野などの薄膜半導体を利用した薄膜トランジスタ（ＴＦＴ）の作製方法において、ゲート絶縁膜と活性層の界面の炭素による汚染物の除去、ならび有機シラン系ソースを用いて成膜するゲート絶縁膜中の炭素不純物の除去に関しており、清浄な半導体界面と、低炭素濃度のゲート絶縁膜を提供する薄膜半導体装置の作製方法に関するものである。
【０００２】
【従来技術】
半導体装置の製造方法において、表面の汚染物の除去ならびに汚染の防止は、昔からの課題としてその除去方法には色々な手法が確立してきている。重金属の除去に対しては、過酸化水素水に塩酸を加えたものによって除去する方法などはかなり広く知られている。また、物理吸着物の除去に関しては、超音波のキャビテーションを利用した洗浄やブラシによる洗浄などがよく利用されている。
【０００３】
また、絶縁基板上に多数の薄膜トランジスタを形成する、液晶ディスプレイ分野においても、正珪酸四エチル 化学式Ｓｉ（ＯＣ2 Ｈ5 ）4 （いわゆるＴＥＯＳ）をソースガスとして用いて、その段差被覆性の良さを利用して、薄膜トランジスタ配線のいわゆる段切れなどを低減させている。また、シリコンウェハなどの高温ではなく、６００℃以下のプロセスを用いる液晶ディスプレイ分野では、層間絶縁膜以外にもゲート酸化膜や下地膜としても用いられている。
【０００４】
液晶ディスプレイなどにも応用されている薄膜トランジスタ（ＴＦＴとも呼ぶ）では、ガラス基板などの絶縁基板の上に成膜する下地膜、ゲート絶縁膜、層間絶縁膜などにも、正珪酸四エチルをソースガスとして熱ＣＶＤ法、プラズマＣＶＤ法などによって成膜されている。しかしながら、炭素の残存が多く、酸化膜としての特性に問題を残している。
【０００５】
表面に付着している炭素等の有機物に関しては、過酸化水素水に硫酸を加えた溶液での洗浄やオゾンあるいは酸素プラズマによるドライアッシングなどがよく知られている。しかしながら、本発明者らの研究によって炭素の除去に関しては、さらに複雑な状況があることが判明した。炭素の汚染混入がどこからあるのかといえば、フォトリソプロセス中に、任意のパターンを形成するために用いるフォトレジストは感光性有機物であり、炭素汚染の原因にもなる。
【０００６】
また、半導体装置の作製において、薄膜プロセスはもはや必須用件であり、そのための真空装置も必須装置となっているが、真空装置の真空にするための真空ポンプには、いまだ油を用いているものもあり、炭素汚染の原因にもなる。それ以外にも、基板キャリアとして用いるテフロン（ＰＦＡ）、ポリプロピレン（ＰＰ）、ポリフッ化ビニリデン（ＰＶＤＦ）、３フッ化エチレン共有合樹脂（ＥＣＴＦＥ）、４フッ化エチレン共有合樹脂（ＥＴＦＥ）、ポリエチレン（ＰＥ）などからの蒸気圧や、クリーンルーム内の床材、壁材フィルターなどからの汚染もある。
【０００７】
フォトリソ工程後にドライアッシングを行い、各工程の直前に、過酸化水素水に塩酸を１対１で加えた溶液を８０℃に加熱して用いていることで有機物の除去を行い（以後、ウェットアッシングと呼ぶ）、すぐに次の処理を行なうようにすることが従来の方法である。ドライアッシングとウェットアッシングによって、ほとんどの有機物を取り除くことができるように思われていたが、公知のＸＰＳ測定によって、基板表面の炭素汚染を評価すると、Ｃ−Ｃの結合（炭素の一重結合）のみほとんど除去されていないことが判明した。
【０００８】
図２に、フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離後の基板表面２１（図２の中の破線グラフ）と、その基板をドライアッシングとウェットアッシングを行なった後の基板の表面２２（図２の中の実線グラフ）を、ＸＰＳを用いて測定したものである。測定条件としては、出来るだけ表面の情報を得るためにディテクターの角度を１５°にし、基板表面での１ｍｍΦのエリアを測定した。横軸は、結合エネルギーを示しており単位はｅＶであり、縦軸はディテクターの強度であり単位は任意単位である。
【０００９】
図２のグラフを見るとドライアッシングとウェットアッシングを行なう前（破線）と後（実線）で２８４．８ｅＶ付近のピークが大きくなり、それ以外のピークは全て減少していることがわかる。２８４．８ｅＶのピークは、Ｃ−Ｃの一重結合の存在を示している。
【００１０】
これは、炭素の一重結合を取り除くことが、従来のドライアッシングとウェットアッシングでは非常に難しく、ほとんど不可能であることを示している。この炭素は不純物として、その基板表面に残存するために、その上に例えば酸化膜などを形成すると、酸化膜との界面に炭素が残り、界面での再結合中心となりまた電荷捕獲などを起こし、薄膜トランジスタの移動度等の半導体の電気特性を低下させ、また結合状態が安定していないために、電界がかかりつづけることで時間的に界面状態が変化し信頼性をも落としていた。
【００１１】
また、本出願人による発明特開平４─１７７７３５号には、スパッタ装置によって成膜する前に、１００％水素を用いて基板にバイアスを印加して半導体表面のプラズマ水素クリーニングを行うことに関して記載されている。しかしながら、この発明を出願する時点では、炭素の一重結合に対して水素ラジカルが効果をもたらすことが判明していなかったために、基板にバイアスを印加して水素イオンによるスパッタ効果を用いて半導体表面のクリーニングを行っていた。
【００１２】
そのために、界面特性を良好にするためには不純物の除去の効果と、スパッタによる損傷とのバランスをとる必要があるためにプロセスマージンを余り大きくできない。そのために、このプラズマ水素クリーニングを利用できるプロセスが限定されていた。
【００１３】
また、表面の炭素汚染のみらず有機シラン系ソースを用いた、成膜中の炭素汚染も大きな問題となっている。正珪酸四エチルを用いた成膜方法として、従来からよく用いられているものとして、プラズマＣＶＤ法として、平行平板電極を有する真空引き可能なチャンバーの中に、成膜を行いたい基板を配置する。
【００１４】
この時、平行平板電極の片側を高周波電源に接続し、いわゆるカソードに接続する。他方の電極をアースに接続してあり、基板はアース側の電極いわゆるアノード側に配置される。正珪酸四エチルは、常温で液体のために加熱して蒸気圧を高めてチャンバーへ導入するか、タンクにキャリアガスをバブリングさせてキャリアガスとともにチャンバーへ導入させる。プラズマ中で分解された正珪酸四エチルは、前駆体を形成し、基板上にて、流動的に動くことが特徴的で、それによって段差被覆性のよい膜を形成できる特徴をもっている。
【００１５】
基板を動く前駆体同士がぶつかり合い、またそれにプラズマ中で形成された酸素イオンや酸素ラジカル、オゾンが衝突して、表面にて引抜き反応を起こし、そこでＳｉＯX を形成する。酸素の量を多く導入すると、表面での正珪酸四エチルから形成された前駆体からの引抜き反応が促進して、炭素の量は減少するが、逆に段差被覆性が悪い膜となる。
【００１６】
酸素の導入量を少なめにすると、段差被覆性は向上するが、炭素や酸素と水素の結合が多く残存し、吸湿性の高い膜になる。赤外吸収による測定を行うと、３６６０ｃｍ-2付近の吸収が、時間の経過とともに増えてくるような膜となる。３６６０ｃｍ-2付近の吸収は、主にＳｉ−ＯＨの結合による吸収であり、成膜された膜が吸湿性であることをしめしている。
【００１７】
正珪酸四エチルを用いた、他の成膜方法としては、オゾンと熱による常圧ＣＶＤ法がある。これは、３００〜４００℃に加熱させた基板上に、Ｎ2 によって正珪酸四エチルのタンクをバブリングして反応室に導入させ、また酸素はオゾナイザーを通してオゾンを発生させてチャンバーに導入させるものである。この方法では、段差被覆性が高くかつ成膜速度も大きいことから、ＬＳＩやＤＲＡＭ等のメモリなどの多層配線が必要とされる層間絶縁膜等にも用いられる。その後、エッチバックやＳＯＧ（ＳＰＩＮ ＯＮ ＧＬＡＳＳ）やＣＭＰ（ＣＨＥＭＩＣＡＬ ＭＥＣＨＡＮＩＣＡＬ ＰＯＬＩＳＨＩＮＧ）などを併用して、いわゆる平坦化を行っている。
【００１８】
【発明が解決しようとする課題】
薄膜半導体装置製造工程における、基板表面の炭素の汚染物の中でも特に、従来のウェットアッシング、ドライアッシングではほとんど除去できない炭素の一重結合（Ｃ−Ｃ）による不純物を低減させることによって各種半導体形成界面での炭素による不純物による電気特性の劣化、信頼性の低下等を低減させる。特に、活性層半導体とゲート絶縁膜の界面の炭素汚染物を減少させる。
【００１９】
また、正珪酸四エチルのごとき有機系ガスをソースとして成膜を行う場合に、段差被覆性を向上させると吸湿性および炭素含有量が増え、その結果信頼性の欠如、半導体特性の不良好性をまねいていた。また、含有炭素量を減少させるために、正珪酸四エチルのごとき有機シラン系ガスに酸素を多量に加えると、段差被覆性を悪化させ、配線切れなどをおこし、その結果信頼性の欠如、半導体特性の不良好性をまねいていた。
【００２０】
本発明を用いることで上記のような問題を解消して、段差被覆性がよく、炭素の含有量を従来より減少させ、吸湿性を少なくし、成膜速度も大きくすることが可能である。本発明を用いることで、半導体界面の炭素不純物を減少させ、かつ、有機シラン系ソースを用いて成膜するゲート絶縁膜中の炭素を、その段差被覆性を失わせずして、減少させることができる。
【００２１】
【課題を解決するための手段】
本明細書で開示する本発明の第１の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【００２２】
また、本発明の第２の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性酸素に触れさせる工程を有し、
その工程の後で活性水素によって被膜形成面上の炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【００２３】
また、本発明の第３の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させ、
その工程の後で活性化した酸素に被膜形成面を触れさせることを特徴とする薄膜半導体装置作製方法。
【００２４】
また、本発明の第４の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、前記半導体層の被膜形成面上を、活性水素と活性酸素の混合によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【００２５】
また、本発明の第５の構成は、
絶縁基板上に、半導体層、ゲート絶縁膜、ゲート電極があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記ゲート絶縁膜の成膜工程において、
少なくとも有機シラン系ソースと活性酸素と活性水素を用いて炭素不純物の少ない前記ゲート絶縁膜を形成することを特徴とする薄膜半導体装置作製方法である。
【００２６】
また、上記第１乃至第５の構成において、前記活性水素の発生をプラズマ法あるいは、触媒法によっておこなうことを特徴としている。
【００２７】
また、上記第１乃至第５の構成において、活性水素および／または活性酸素によって半導体層の被膜形成面の炭素汚染物を減少させた後に、前記半導体層の被膜形成面を大気に触れさせることなく、
半導体層を形成することを特徴としている。
【００２８】
また、上記第１乃至第５の構成において、Ｈ2 Ｏを用いて前記半導体層の被膜形成面の炭素汚染物を減少させた後に、前記半導体層の被膜形成面を大気に触れさせることなく、
半導体層を形成することを特徴としている。
【００２９】
また、上記構成において、前記半導体層を横方向に結晶化させたことを特徴としている。
【００３０】
また、上記構成において、前記ゲート電極がポリシリコンであることを特徴としている。
【００３１】
【発明の実施の形態】
基板表面に付着したＣ−Ｃの一重結合による不純物を取り除くことに関して本発明者は、水素ラジカルあるいは水素イオンなどの活性水素が有効に作用することを発見した。これは、前述の水素のスパッタ効果も利用したクリーニングのプロセスマージンを広げるための研究の中で発見されたものである。スパッタによる界面の損傷がほとんどなく、しかも炭素の不純物を取り除くことに、活性水素が有効に作用するために、良好な界面を作製できる。
【００３２】
また、スパッタによるクリーニングでは、スパッタ損傷を含むために不純物の除去の効果と、損傷のバランスを取る必要があるためにプロセスマージンを大きくできなかったが、活性水素を用いるために、スパッタ損傷が無く不純物除去を行えるためにプロセスマージンを大きくすることができる。水素ラジカルだけでも十分な効果があるが、それに酸素ラジカルあるいはオゾンまたは酸素イオンなどの活性酸素を加えるとその除去効果は増大することもわかった。これは、炭素結合に対して水素ならびに酸素のラジカル等が反応しＣＨX 、ＣＯX 、ＣＯＨ等の気体を形成し、それによって結果的に炭素がガス化する。
【００３３】
水素のラジカルあるいは水素イオンを発生させるためには、例えば平行平板電極型のプラズマ装置の中に、基板を配置する。この時の基板は、プラズマイオン等の損傷を受けないようにするために、陽極（アノード）側に配置した方がよく、基板を加熱できるようにすると、熱による離脱も作用し効果は増進される。
【００３４】
熱を加える場合は、基板が石英やＳｉウェハのような比較的耐熱性の高いものであれば基板温度を９００℃やそれ以上にすることも可能であるので、プラズマ装置のチャンバーは、石英製のものを用いることは有効である。また、Ｓｉウェハや石英基板上にＡｌなど融点の低い金属等がすでに存在している場合や硝子基板を用いる場合などは基板温度をそう高くすることができないので、プラズマ装置のチャンバーは、ステンレス等の金属を使う方が便利である。
【００３５】
水素ガスを、導入して平行平板電極の間に、高周波電力を印加すると、プラズマが発生する。プラズマ中では、水素イオン、電子とともに活性の高い中性の水素ラジカルが発生する。このラジカルあるいはイオンなどの活性なものの量を増やすには、高周波電力を増加することも有用ではあるが、電子サイクロトロン共鳴を利用したマイクロ波を用いるとさらに水素ラジカルとイオンの量を増加することが可能である。発生した水素ラジカルとイオンは、基板表面に達し、そこで炭素の一重結合Ｃ−Ｃと反応して、其を除去する。反応して、ガス化した炭素は、ポンプによって排気される。
【００３６】
また、加熱された水素をＰｄ／Ａｌ2 Ｏ3 やＰｄ／ＣやＲｕ／Ｃなどの触媒に触れさせると、触媒作用によって水素ラジカルが発生するために、プラズマ損傷を起こさずに、水素ラジカルを基板表面まで運び、そこで炭素の一重結合を除去することができる。
【００３７】
炭素の一重結合以外の、Ｃ＝Ｃ、Ｃ−Ｏ、Ｃ＝Ｏ、などを効果的に取り除くためには、酸素ラジカルあるいはオゾンや酸素イオンを用いることは非常に有効である。酸素ラジカル等が炭素の結合に触れると、ＣＯX の形でガス化しいわゆるアッシング処理をすることが可能である。
【００３８】
酸素のラジカルあるいはオゾンまたは酸素イオンなどの活性酸素を発生させるためには、例えば平行平板電極型のプラズマ装置の中に、基板を配置する。この時の基板は、プラズマ中のイオン等の損傷を受けないようにするために、陽極（アノード）側に配置した方がよく、基板を加熱できるようにすると、熱による離脱も作用し効果は増進される。
【００３９】
酸素ガスを、導入して平行平板電極の間に、高周波電力を印加すると、プラズマが発生する。プラズマ中では、酸素イオン、電子とともに活性の高い中性の酸素ラジカルやオゾンが発生する。このラジカル等の量を増やすには、高周波電力を増加することも有用ではあるが、電子サイクロトロン共鳴を利用したマイクロ波を用いるとさらに酸素ラジカル等の量を増加することが可能である。発生した酸素ラジカル等は、基板表面に達し、そこで炭素結合と反応して、其を除去する。反応してガス化した炭素は、ポンプによって排気される。
【００４０】
また、酸素ガスに紫外線を照射すると大量のオゾンを発生するために、プラズマ損傷を起こさずに、水素ラジカルを基板表面まで運び、そこで炭素重結合を除去することができる。
【００４１】
活性水素ならびに活性酸素によって、基板表面の炭素を除去するに際して、双方を用いることは非常に有効である。まず、活性酸素を用いて主に炭素の一重結合以外の炭素結合からなる炭素不純物を除去し、その後に、活性水素によって主に炭素の一重結合からなる炭素不純物を除去することも可能である。また、活性水素と活性酸素を混在させて同時に除去することも可能である。
【００４２】
活性水素と活性酸素を混在させるためには、プラズマの発生が可能な、平行平板型プラズマ装置や電子サイクロトロンを利用したマイクロ波プラズマ装置などに水素ガスと酸素ガスを同時に導入して、そこでプラズマを発生することで水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生させ、基板表面の炭素を除去し、除去された炭素は真空ポンプによって排気される。
【００４３】
特に、加熱されたＰｄ／Ａｌ2 Ｏ3 やＰｄ／ＣやＲｕ／Ｃなどの触媒があり、さらに紫外線が照射されている処理室に水素と酸素を導入すると、水素は触媒反応によって水素ラジカルを発生し、酸素は紫外線によってオゾンを発生し、基板にプラズマ損傷を与えずに基板表面の炭素不純物を除去することができる。
【００４４】
水素と酸素を用いて、活性水素、活性酸素を発生させる以外に、Ｈ2 Ｏを用いることもできる。プラズマの発生が可能な平行平板型プラズマ装置や電子サイクロトロンを利用したマイクロ波プラズマ装置などにＨ2 Ｏを導入する。
【００４５】
Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。
【００４６】
導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。これによって基板表面の炭素不純物を除去することができる。除去された炭素は真空ポンプによって排気される。
【００４７】
図１に、本発明によって得られた基板表面のＸＰＳによる炭素不純物の除去程度を示すグラフを示す。
フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離、その後１日クリーンルーム内にて放置した後の基板表面１１（図１の中の破線グラフ）と、その基板をドライアッシングとウェットアッシングを行なった後の基板の表面（図１の中の一点破線グラフ）を、フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離、その後１日クリーンルーム内にて放置した後に本発明を用いて炭素不純物を除去した後の基板表面１３（図１の中の実線グラフ）を、ＸＰＳを用いて測定したものである。測定条件としては、出来るだけ表面の情報を得るためにディテクターの角度を１５°にし、基板表面での１ｍｍΦのエリアを測定した。横軸は、結合エネルギーを示しており単位はｅＶであり、縦軸はディテクターの強度であり単位は任意単位である。
【００４８】
図１のグラフを見ると、ドライアッシングとウェットアッシングを行なう前１１と後１２で２８４．８ｅＶ付近のピークが大きくなり、それ以外のピークは全て減少していることがわかる。また、本発明を用いたグラフ１３では２８４．８ｅＶ付近のピークも大幅に減少していることが判る。
【００４９】
本発明を用いてもピークが完全にゼロにならない理由としては、測定がその場測定になっておらず本発明を用いて炭素不純物を除去した後に、間が空いたために、付着した炭素不純物もあると思われる。しかしながら、本発明を用いない場合と比較して、大幅な効果が見られる。本発明を用いることで、炭素の一重結合をもつ炭素汚染物を減少させることができる。
【００５０】
また、正珪酸四エチルを用いて、プラズマＣＶＤ法によって酸化膜を形成する場合に、成膜中に炭素を減少させる方法として、酸素と正珪酸四エチルを混合して成膜していたが、水素ラジカルと水素イオンなどの活性水素を成膜中に用いることにその効果のあることを発見した。水素ラジカルと水素イオンなどの活性水素は、炭素と反応してＣＨX を形成し炭素をガス化してしまう。特に炭素の一重結合であるＣ−Ｃの結合を切りＣＨ4 やＣ−ＯＨなどとして、ガス化することで成膜中の炭素を除去することが可能である。
【００５１】
水素は、酸素と比較して、炭素に対するいわゆる脱炭素の効果があり、かつ原子が小さいために膜および基板に対する水素イオンによるスパッタ効果は、酸素と比較した場合にほとんど無視してよい程度しかない。そのため、正珪酸四エチル、酸素、水素を混合させてプラズマＣＶＤにより成膜をする場合に、正珪酸四エチルと酸素の混合比は、段差被覆性がよく生産性のよい成膜速度となるように決定し、脱炭素のために水素を混合させる系をとる。特に正珪酸四エチルの０．０１〜０．５倍の量を導入した時に効果が大きい。
【００５２】
それによって、プラズマによって発生した正珪酸四エチルからの前駆体と酸素イオンやオゾンや酸素ラジカルは、基板表面での成膜に関する表面反応を繰り返しながら、前駆体はいろいろ種類の前駆体に変化しながら基板表面を流動して段差被覆性の良い酸化膜を形成していく。そこで酸化膜を前駆体と酸素イオンやオゾンや酸素ラジカルの反応によって形成させていく中で、水素イオンや水素ラジカルが基板表面の炭素原子と反応して炭素をガス化する。ガス化された炭素は、真空ポンプによって排気される。
【００５３】
常圧ＣＶＤを用いた成膜に対して本発明を利用する場合は、水素の一部を水素ラジカルにするために触媒法を用いる。触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の３−ｄ遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状または粉末状態で使用する。
【００５４】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。水素を加熱した触媒中を通すことで、活性な水素ラジカルを発生させる。酸素はオゾナイザーを通すことで、活性なオゾンを発生させる。
【００５５】
水素ラジカルを発生させることに関しては、プラズマＣＶＤ法では、プラズマによって水素ラジカルを発生させ、常圧ＣＶＤ法では、触媒法によって発生させたがこれは逆にすることも可能である。あらかじめ触媒法にて活性な水素ラジカルを発生させておいて、それをプラズマＣＶＤ装置に導入することもできるし、予め放電によって活性な水素ラジカルを形成してその後に、常圧ＣＶＤ装置のガスノズルで混合することも可能である。
【００５６】
また、正珪酸四エチルをもちいて酸化膜を形成する場合は、酸素ラジカルや酸素イオンやオゾンなどの活性酸素を用いるためにソースとして酸素を使う。しかしながら本発明では、それに活性な水素ラジカルあるいは水素イオンを用いるためにＨ2 Ｏを用いることも可能である。ただしＨ2 Ｏと正珪酸四エチルは、反応性が高いので、基板上で反応させる前に、配管内で混合をする場合は、配管が詰まるようなことを起こしかねない。プラズマＣＶＤでは、正珪酸四エチルの導入配管とＨ2 Ｏの導入配管を分離することがよい。
【００５７】
正珪酸四エチルの代わりに、ＦＳｉ（ＯＣ2 Ｈ5 ）4 などのＦを含む有機シランを用いることで、炭素の含有量が少なく、しかもＳｉＯX よりも誘電率の低いＦドープのＳｉＯX を作製することができるために、層間絶縁膜による配線間の横方向の容量を低減することが可能である。また、炭素を含む有機シラン系をソースとして用いる場合の、脱炭素および段差被覆性の向上ならびに、成膜速度の確保を行うためにも本発明は非常に有効である。
【００５８】
本発明は、特にゲート電極、ゲート絶縁膜を形成して、その後に半導体層を形成するボトムゲート型の薄膜トランジスタ（ＴＦＴ）に関するものである。基本的にボトムゲート型のＴＦＴは、連続成膜によって作製される。このような連続成膜を行う場合、油を用いた真空ポンプからの炭素汚染が特に問題となっている。そのために、ゲート絶縁膜の表面における炭素の汚染が激しく、それを除去せずに半導体層を成膜することは、トランジスタ特性の不良好性とともに信頼性を落とす原因にもなっている。このような炭素汚染において本発明は特に有効である。また、連続成膜を用いずにボトムゲート型のＴＦＴを作製する場合にも、一般的な通常の炭素汚染に本発明が有効であることは言うまでもない。
【００５９】
このように、ボトムゲート型のＴＦＴは連続成膜、即ち、真空を破らずにゲート絶縁膜と半導体層を形成することができる。そして、本発明を用いても真空を破らずに作製することができるために、他の構造のＴＦＴと比較して、ボトムゲート型のＴＦＴはより良好な界面（ゲート絶縁膜と半導体層との）を得ることが可能である。
【００６０】
また、ゲート絶縁膜に有機シラン系ソースをもちいた酸化膜を成膜する、薄膜トランジスタの作製に関しては、段差被覆性もよく炭素を減少させ、吸湿性の少ない酸化膜を得ることは、非常に重要である。
【００６１】
【作用】
本発明を用いることによって、ＭＯＳ構造を利用した半導体装置製造において、従来のドライアッシングやウェットアッシングでは除去しきれなかった炭素不純物を大幅に減少させることができ、成膜中の有機シラン系ソースを用いた酸化膜中の炭素不純物を大幅に減少させることができる。特に、Ｃ−Ｃで表せられる炭素の一重結合を含む不純物や汚染物の除去に効果的であり、そのために半導体の積層形成時の界面が清浄になり、また、有機シラン系ソースを用いた酸化膜の炭素不純物を減少させ薄膜半導体装置の電気的特性の向上、信頼性の向上など、その効果は計り知れない。
【００６２】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例１〕
図３に実施例におけるトランジスタの形成過程の断面を示す。
本実施例では、チャネルストップ型のボトムゲート型薄膜トランジスタを形成する場合に本発明を用いている。
【００６３】
まず、ガラス基板３００（または石英、シリコン基板）上に珪素を主成分とする絶縁膜でなる下地膜を形成する。その上に導電性膜でなるゲート電極３０１（第１配線）を形成する。ここで、一回目のパターニング工程（ゲート電極形成）が行われる。
【００６４】
ゲート電極３０１の膜厚としては、２００〜５００ｎｍが好ましい。本実施例では、３００ｎｍ厚のＴａ膜を用いて形成した。このゲート電極３０１としては、少なくとも６００℃程度の温度に耐えうる耐熱性を有する材料（タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、導電性ポリシリコン等）を用いることが可能である。
【００６５】
次に、窒化珪素膜、ＳｉＯｘＮｙで示される酸化窒化珪素膜または酸化珪素膜からなるゲート絶縁層３０２（膜厚としては、１０〜２００ｎｍが好ましく、本実施例では、有機シランであるＴＥＯＳと酸素を混合してプラズマＣＶＤ法を利用して１２５ｎｍ厚の酸化窒化珪素膜を用いる）を形成した。（図３（Ａ））
【００６６】
ゲート絶縁層を形成した後、ゲート絶縁層の表面には、少なくともその一部において炭素の一重結合を含む炭素による汚染物が残存している。それを除去するために本発明を用いる。（図３（Ｂ））特に、ゲート電極上方のゲート絶縁層表面上には、ＴＦＴ特性で最も重要なチャネル領域が形成される。そのため、ゲート絶縁層と半導体層（特にチャネル形成領域）との界面における炭素汚染物を除去することが重要である。除去の方法として以下の方法１〜４のうち、１つの方法を用いた。
【００６７】
方法１として、プラズマ処理を行う方法として、平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁層が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、３０〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行ったが、それより大きくても小さくても条件を選べば問題は少ない。
【００６８】
ガスは、カソード電極が、シャワーヘッドになっておりそこからガスが反応空間に導入され、基板の表面で均一に流れるように、シャワーヘッド内に拡散板等の工夫が施されている。水素ガスと酸素ガスを同量導入させた。量的には、処理室の大きさにもよるが、プラズマ処理を行う圧力が５０ｍＴｏｒｒ〜１０Ｔｏｒｒの間であり、ガスのレジデンスタイムが５秒以下となるようにした。レジデンスタイムが１０秒を越えると、ガス化した炭素の再付着が発生することが時折みられたためにできるだけ、除去した炭素は速やかに排気するためにレジデンスタイムを５秒以下にしたが、大体１０秒以下であれば問題ない。例えば４０リットルのチャンバーで、圧力１Ｔｏｒｒで３１６ＳＣＣＭのガスを流せばレジデンスタイムは、約１０秒になる。
【００６９】
レジデンスタイムは、チャンバー容積とチャンバー内圧力の積をガスの流量で割ったものになるために、レジデンスタイムを小さくするためには、チャンバー容積や圧力を小さくするか、ガス流量を増加することが必要になってくる。本実施例では、チャンバー容積４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭでレジデンスタイムを約４秒とした。
【００７０】
プラズマ発生手段としては、高周波放電にて行った。高周波の周波数としては、１０〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用いた。印加電力としては、０．１〜２Ｗ／ｃｍ2 を投入した。電力が０．１Ｗ／ｃｍ2 を下回ると、除去は可能だが、処理時間がかかりすぎる。また、２Ｗ／ｃｍ2 を越えると、電極が加熱されるために其を冷却すること等が必要となり装置の大型化、高価格化をまねいてしまう。本実施例では０．８Ｗ／ｃｍ2 を投入した。
【００７１】
基板は、加熱すると除去能力は増加する。典型的には基板温度２００〜５００℃程度にすると除去能力が増加する。しかし、室温〜２００℃でも充分な効果があるために、本実施例では、室温にて行っている。プラズマ処理時間としては、１〜１０分間程度である。これは、各種の条件（ガスのレジデンスタイム、高周波数、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では２分間行った。
【００７２】
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、Ｈ2 Ｏを用いることもできる。Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。
【００７３】
導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、キャリアガスとしてＨｅを５００〜１０００ＳＣＣＭでＨ2 Ｏの入ったタンクをバブリングしても同様の効果がみられた。
【００７４】
方法２として、プラズマ処理を行う方法として、電子サイクロトロン共鳴を利用したマイクロ波のプラズマ処理装置に、ゲート絶縁層が形成されている基板を配置する。マイクロ波２．４５ＧＨｚと磁場８７５ガウスによる共鳴点で高密度なプラズマが発生する。共鳴点から拡散磁場によってイオン、電子、ラジカルが基板へ運ばれてくるように基板は、配置される。ガスは、電子サイクロトロン共鳴点の基板から遠ざかる位置から水素と酸素を導入した。
【００７５】
水素ガスと酸素ガスを同量導入させた。量的には、処理室の大きさにもよるが、プラズマ処理を行う圧力が１×１０-5〜１×１０-3Ｔｏｒｒの間であり、ほとんど分子流領域での圧力であるためガス流をあまり考慮する必要はない。圧力が分子流領域で低いために除去された炭素は速やかに排気される。
【００７６】
低圧力でプラズマ処理を行うためにターボ分子ポンプや複合ターボ分子ポンプ、拡散ポンプなどを用いてガスおよび除去物を排気させるとよい。ガスの流量としては、流量自体よりも電子サイクロトロン共鳴によってプラズマが発生する程度の圧力１×１０-5〜１×１０-3Ｔｏｒｒになるようにガス流量を決定する必要がある。本実施例では、酸素５０ＳＣＣＭ、水素１５０ＳＣＣＭとした。印加電力としては１．０〜３ＫＷを投入した。本実施例では１．５ＫＷを投入した。
【００７７】
基板は、加熱すると除去能力は増加する。典型的には基板温度２００〜５００℃程度にすると除去能力が増加する。しかし、室温〜２００℃でも充分な効果がある。本実施例では、基板温度２５０℃にて行っている。
【００７８】
プラズマ処理時間としては、１〜１０分間程度である。これは各種の条件（ガス流量、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では１分間行った。
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、Ｈ2 Ｏを用いることもできる。Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、Ｈ2 Ｏの入ったタンクを８０℃に加熱し、タンクから処理室までの全てを１２０℃で加熱してＨ2 Ｏを２０〜１００ＳＣＣＭを導入しても同様の効果がみられた。
【００７９】
方法３として、触媒法での処理を行う方法として、横型加熱炉の熱処理装置の加熱ゾーン側に、ゲート絶縁層が形成されている基板を配置した。触媒が配置されている所も加熱ゾーンの中にある。
【００８０】
触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の３−ｄ遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状、綿状または粉末状態で使用する。
【００８１】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。
【００８２】
触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。本実施例では、パラジウムを１０重量％としてアルミナに混合したものを粒状にして表面積の大きなものを触媒として用いた。また、加熱ゾーンの手前にオゾン発生用の紫外線照射装置を備えてある。ガスは常圧〜５００Ｔｏｒｒ程度の減圧で流せるようになっている。
【００８３】
水素と酸素は導入されるとまず、紫外線照射によって、酸素からオゾンが発生し、触媒に触れた水素は活性な水素ラジカルとなり、オゾンと水素ラジカルが基板へ到達する。紫外線照射ならびに触媒と、基板との距離は５０ｍｍ〜１ｍ程度が適当であった。この程度の距離が基板の表面で均一に流れるようにでき、かつ水素ラジカルとオゾンの寿命が充分にある距離でもある。
【００８４】
加熱ゾーンは、３００〜７００℃に加熱することで、触媒反応によって水素ラジカルを形成できる。温度を７００℃以上にすると触媒の劣化が顕著になった。しかし、用いる触媒によって温度も変化するので、その用いる触媒によって、調整する必要がある。本実施例では、水素１５０ＳＣＣＭ 酸素２５０ＳＣＣＭで、加熱ゾーンの温度を５００℃にして行った。時間は１〜３０分間程度でよく、本実施例では、１０分間行った。
【００８５】
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、Ｈ2 Ｏを用いることもできる。Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、キャリアガスとしてＮ2 ５０ＳＣＣＭでＨ2 Ｏの入ったタンクをバブリングしても同様の効果がみられた。
【００８６】
方法４として比較のために、ゲート絶縁層をもつ基板を、公知の硫酸：過酸化水素水＝１：１を８０℃に加熱したもので１０分間洗浄した後に公知のプラズマドライアッシングをおこなったものも作製した。
【００８７】
次に、上記方法により炭素汚染物が除去されたゲート絶縁層表面に、活性層としてアモルファスをシリコン成膜した。アモルファスシリコンは、厚み５０〜３０００Å程度であり、典型的には４００〜１０００Åを成膜した。成膜方法としては、プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等を用いることが可能であった。本実施例では、プラズマＣＶＤ法によって５００Å成膜した。
【００８８】
その後、このままアモルファスシリコンを活性層として用いてもよいが、電界効果移動度（モビリティ）の高い結晶性を有する珪素膜にすることが望ましい。如何なる公知の方法（熱処理による固相成長等）を用いてアモルファスシリコンを結晶化させてもよいが、本実施例においては、アモルファスシリコンをレーザーにより結晶化させて、多結晶化（ポリシリコン化）させた。レーザの条件は、レーザ源としてＡｒＦ、ＡｒＣｌ、ＫｒＦ、ＫｒＣｌ、ＸｅＦ、ＸｅＣｌなどのいわゆるエキシマレーザを用いる。照射エネルギーとしては、レーザ本体からの出口エネルギーで４００〜１０００ｍＪで、レーザを光学系にて加工して、基板３０１表面にて、１５０〜５００ｍＪ／ｃｍ2 程度にして照射する。エネルギーはレーザの１回当たりのエネルギーである。基板温度は、室温〜３００℃に加熱する。照射の繰り返し周波数は、２０〜１００Ｈｚ程度であり、レーザの基板３０１上での移動速度は１〜５ｍｍ／秒で、ビームをスキャンさせるか、基板３０１を移動するステージに配置してステージを移動させる。
【００８９】
本実施例では、ＫｒＦエキシマレーザを用いて、本体出口出力５５０〜６５０ｍＪで、基板上で、１８０〜２３０ｍＪ／ｃｍ2 で、照射の繰り返し周波数３５〜４５ＨＺで、基板を乗せているステージを２．０〜３．０ｍｍ／秒の速度で移動させた。
【００９０】
また、結晶化する前に、アモルファスシリコン中の、水素をある程度取り除いておかなけば、加熱によって、水素が急激にアモルファスの中から外にでるためひどい場合は、穴があくことがある。そのために、結晶化する前に、４００〜５００℃で０．５〜５時間窒素中での水素出し工程を入れることは有効である。典型的には４００℃で１〜２時間、窒素中にて行った。
【００９１】
その後、公知のフォトリソグラフィー法を用いて、レジストをパターニングしてマスクを形成し、ポリシリコンをＣＦ4 ＋Ｏ2 を用いたドライエッチングを用いてエッチングし、その後レジストをアルカリ系の剥離液を用いて剥離してアイランドを形成した。３０３は、ポリシリコンアイランド（結晶性を有する珪素膜からなる）である。
【００９２】
次に、ポリシリコンアイランド３０３を覆って、酸化珪素膜（好ましくは膜厚１００〜３００ｎｍ、本実施例では、膜厚１５０ｎｍとした）を成膜した後、パターニングを行い、チャネル形成領域を保護するチャネルストッパー３０９を形成した。（図３（Ｃ））
【００９３】
チャネルストッパー形成後に、ソース・ドレイン領域となる第１の導電性膜３０７としてＡｌ、ドープドポリシリコン、Ｃｒ、Ｔａ、等を積層し、その上に、ドレイン電極３０５・ソース電極３０６となる第２の導電性膜３０４としてＡｌ、Ｔｉ、Ｃｒ、Ｔａ等を連続積層した。本実施例では第１の導電性膜３０７として、アモルファスシリコンにドーピングが行われたドープドポリシリコンを用いた。このドーピングは、Ｐをイオン注入によって５×１０14ｃｍ-2のドーズ量になるように、ソース・ドレイン領域を形成した。注入はイオン注入に限らず、プラズマドープによってＰＨX を注入してもよい。また、第２の導電性膜３０４としてＴｉとＡｌの積層膜を用いた。
【００９４】
この後に、フォトリソグラフィー工程によってレジストをパターニングして、これらの導電性膜を所望の形にエッチングしてソース・ドレイン領域及びドレイン電極３０５・ソース電極３０６を作製した。（図３（Ｄ））
【００９５】
その後、保護膜３０８（層間絶縁膜）を形成し、ゲート電極の取り出し配線電極とソース・ドレインの取り出し配線電極を形成して、（Ｎチャネル型）ボトムゲート型ポリシリコン薄膜トランジスタが完成した。また、この保護膜４０８は窒化珪素膜、酸化珪素膜、有機性樹脂膜、またはそれらの積層膜で構成してもよい。（図３（Ｅ））
【００９６】
本発明を用いていない方法４の場合と比較して、方法１〜３での本発明を用いた本実施例のＴＦＴは、信頼性試験後もその劣化は確認できないぐらいの変化であり良好なＴＦＴ特性を有していた。
【００９７】
本発明をＴＦＴのゲート絶縁層形成後に用いて、ゲート絶縁膜と活性層との界面を清浄にすることで、初期特性が高く、信頼性の良いＴＦＴを形成することができた。
【００９８】
また、本実施例においては、ゲート絶縁膜形成前に、下地膜及びゲート電極表面の炭素汚染物を除去する本発明の工程を加えて、清浄な（ゲイト電極とゲート絶縁膜との）界面を得る構成としてもよい。加えて、チャネルストッパー形成前に活性層表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な（活性層とチャネルストッパーとの）界面を得る構成としてもよい。また、下地膜を成膜する直前に、本発明を用いてもよい。
【００９９】
また、本実施例においては、ゲート絶縁膜を形成する装置と半導体層を形成する装置を真空を破らずに連続して形成できるインライン型マルチチャンバー、クラスター型マルチチャンバーあるいは成膜室と炭素除去を同室で行うシングルチャンバーまたはロードロックチャンバーを用いれば、炭素除去後に直ちに、半導体層を形成することができるために、さらに清浄な（ゲート絶縁膜と活性層との）界面を得ることができる。
【０１００】
通常、ボトムゲート構造のＴＦＴは、連続成膜で作製されることが多く、そのための真空装置の真空ポンプには、いまだ油を用いているものもあり、特に、本発明は、この炭素汚染物の除去に有効である。
【０１０１】
〔実施例２〕
図４に実施例におけるトランジスタの形成過程の断面を示す。
この実施例では、チャネルエッチ型のボトムゲート型薄膜トランジスタを形成する場合に本発明を用いている。実施例１との主な違いは、チャネルストッパーを設けない点である。
【０１０２】
まず、実施例１と同様に、ガラス基板４００（または石英、シリコン基板）上に、珪素を主成分とする絶縁膜でなる下地膜、その上に導電性膜でなるゲート電極４０１（第１配線）、その上に正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いてゲート絶縁層４０２を積層した。（図４（Ａ））
【０１０３】
その後、ゲート絶縁層４０２表面上の炭素汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除去方法としては、実施例１記載の方法１〜４のうち、どれを用いてもよいが、本実施例においては、方法１に従って、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するためのプラズマ処置を行う。（図４（Ｂ））
【０１０４】
平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁膜が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、３０〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行った。
【０１０５】
水素ガスと酸素ガスを同量導入させた。本実施例では、チャンバー容積４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭでレジデンスタイムを約４秒とした。高周波放電にてプラズマを発生するために、高周波の周波数としては、１０〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用いた。印加電力としては、０．１〜２Ｗ／ｃｍ2 を投入した。本実施例では０．８Ｗ／ｃｍ2 を投入した。
【０１０６】
基板温度２００〜５００℃程度にすると除去能力が増加する。本実施例では、その後にアモルファスシリコン（非晶質珪素膜とも呼ぶ）を形成する際の基板温度を同様にするために、３００〜４００℃にて行っている。
【０１０７】
プラズマ処理時間としては、１〜１０分間程度である。これは、各種の条件（ガスのレジデンスタイム、高周波数、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では２分間行った。
【０１０８】
炭素の一重結合をすくなくとその一部において含んでいる、ゲート絶縁膜上の炭素汚染物を除去するための工程の後に、非晶質珪素膜を形成する。本実施例は、チャネルエッチ型のボトムゲート構造であるので、非晶質珪素膜の膜厚は、厚く形成しておく。膜厚範囲は１００〜６００ｎｍ（典型的には、２００〜３００ｎｍ）とする。本実施例では２００ｎｍとする。
【０１０９】
なお、本実施例では減圧ＣＶＤ法により非晶質珪素膜を成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することは言うまでもない。
【０１１０】
その次に、本実施例では、レーザーを用いて非晶質珪素膜を結晶化させた。結晶化させる方法は、実施例１と同様に、特に限定されない。
【０１１１】
次に、成膜またはドーピングにより高濃度のリンを含むｎ+ 層（第１導電性膜４０７）を積層する。このｎ+ 層の厚さは３０〜１００ｎｍ（代表的には３０〜５０ｎｍ）の範囲で決定する。この場合、ｎ+ 層は後にソース・ドレイン電極の一部として機能する。本実施例では、厚さ３０ｎｍのｎ+ 層を形成した。こうして得られた結晶性珪素膜及びｎ+ 層のパターニングを行い、アイランドを形成する。４０３は、ポリシリコンアイランドである。
【０１１２】
ここで、図面上には図示されないが、露出したゲート絶縁膜の一部をエッチングし、ゲート電極と次に形成する電極との電気的接続をとるためのコンタクトホールを開口する。
【０１１３】
次に、導電性を有する金属膜を成膜し、パターニングによりソース電極４０５、ドレイン電極４０６を形成する。本実施例ではＴｉ（５０ｎｍ）／Ａｌ（２００〜３００ｎｍ）／Ｔｉ（５０ｎｍ）の三層構造からなる積層膜を用いる。また、上述のように、ゲート電極と電気的に接続するための配線も同時に形成されている。
【０１１４】
ここで、ゲート電極４０１の真上の領域、即ちソース電極４０５とドレイン電極４０６とで挟まれた領域（以下、チャネルエッチ領域と呼ぶ）が後にチャネル形成領域とオフセット領域の長さにより決定される。
【０１１５】
次に、ソース電極４０５およびドレイン電極４０６をマスクとしてドライエッチングを行い、自己整合的にアイランドをエッチングする。この時、本実施例では最終的に１０〜１００ｎｍ（代表的には１０〜７５ｎｍ、好ましくは１５〜４５ｎｍ）の半導体層のみ残す。本実施例では、３０ｎｍ厚の半導体層を残した。
【０１１６】
こうして、アイランド４０３のエッチング（チャネルエッチ工程）が終了したら保護膜４０８として酸化珪素膜または窒化珪素膜または有機性樹脂膜を形成して、ＴＦＴを完成させた。また、この保護膜４０８は積層膜で構成してもよい。
【０１１７】
この状態において、チャネルエッチされたアイランド４０３のうち、ゲート電極の真上に位置する領域はチャネル形成領域となる。また、ゲート電極の端部よりも外側に位置する領域はゲート電極からの電界が及ばずオフセット領域となる。
【０１１８】
本発明を用いていない場合と比較して、方法１を用いた本実施例２のＴＦＴは、信頼性試験後もその劣化は確認できないぐらいの変化であり良好なＴＦＴ特性を有していた。
【０１１９】
本発明をＴＦＴのゲート絶縁膜形成前に用いて、ゲート絶縁膜と活性層との界面を清浄にすることで、初期特性が高く、信頼性の良いＴＦＴを形成することができた。
【０１２０】
また、本実施例においては、ゲート絶縁膜形成前に、下地膜及びゲート電極表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な（ゲート絶縁膜と活性層との）界面を得る構成としてもよい。加えて、ｎ+ 層形成前に活性層表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な（活性層とｎ+ 層との）界面を得る構成としてもよい。また、下地膜形成前に、炭素汚染物を除去する本発明の工程を加えてもよい。
【０１２１】
また、実施例１と同様に本実施例においては、ゲート絶縁膜を形成する装置と半導体層を形成する装置を真空を破らずに連続して形成できるインライン型マルチチャンバー、クラスター型マルチチャンバーあるいは成膜室と炭素除去を同室で行うシングルチャンバーまたはロードロックチャンバーを用いれば、炭素除去後に直ちに、半導体層を形成することができるために、さらに清浄な（ゲート絶縁膜と活性層との）界面を得ることができる。
【０１２２】
〔実施例３〕
本実施例においては、固相成長において、触媒元素を用いて結晶化を行った半導体層を実施例１または実施例２の薄膜トランジスタ（ＴＦＴとも呼ぶ）構造に応用して本発明を用いた例を以下に示す。
【０１２３】
まず、用いる絶縁基板としては、ホウケイ酸ガラス、石英などの可視光に対して透光性の大きいものを用いた。本実施例では、コーニング社のコーニング７０５９ガラスを用いた。
【０１２４】
次に、実施例１または実施例２と同様に、基板上に、珪素を主成分とする絶縁膜でなる下地膜、その上に導電性膜でなるゲート電極（第１配線）、その上に正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いてゲート絶縁膜を積層した。
【０１２５】
その後、ゲート絶縁膜表面上の炭素汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除去方法としては、実施例１記載の方法１〜４のうち、どれを用いてもよいが、本実施例においては、方法１に従って、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するためのプラズマ処置を行った。
【０１２６】
平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁膜が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、３０〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行った。
【０１２７】
水素ガスと酸素ガスを同量導入させた。本実施例では、チャンバー容積４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭでレジデンスタイムを約４秒とした。高周波放電にてプラズマを発生するために、高周波の周波数としては、１０〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用いた。印加電力としては、０．１〜２Ｗ／ｃｍ2 を投入した。本実施例では０．８Ｗ／ｃｍ2 を投入した。
【０１２８】
基板温度２００〜５００℃程度にすると除去能力が増加する。本実施例では、その後にアモルファスシリコン（非晶質珪素膜とも呼ぶ）を形成する際の基板温度を同様にするために、３００〜４００℃にて行っている。
【０１２９】
プラズマ処理時間としては、１〜１０分間程度である。これは、各種の条件（ガスのレジデンスタイム、高周波数、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では２分間行った。
【０１３０】
炭素の一重結合をすくなくとその一部において含んでいる、ゲート絶縁膜上の炭素汚染物を除去するための工程の後に、アモルファスシリコンを形成する。
【０１３１】
なお、本実施例では減圧ＣＶＤ法によりアモルファスシリコンを成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することは言うまでもない。
【０１３２】
本実施例においては、アモルファスシリコンをいわゆる固相成長させて、多結晶化（ポリシリコン化）させる。その方法には、本出願人による特開平６−２３２０５９、特開平６−２４４１０３、特開平６−２４４１０４に記載された発明を用いることで、６００℃以下で、固相成長させることができる。固相成長させる前に、アモルファスシリコン中の、水素をある程度取り除いておかなけば、固相成長させるときの加熱によって、水素が急激にアモルファスの中から外にでるため、ひどい場合は、穴があくことがある。そのために、固相成長前に、４００〜５００℃で０．５〜５時間窒素中での水素出し工程を入れることは有効である。典型的には４００℃で１〜２時間、窒素中にて行った。
【０１３３】
固相成長を行うと、基板が石英のように歪み点が高温のもの以外は、熱のサイクルによって、基板が縮むいわゆるシュリンケージの問題が発生する。このシュリンケージは、事前に一度高温にして、その後のプロセスをその温度以下で行うことによって、ある程度回避することが可能である。つまり、固相成長を行うときにこのシュリンケージの対策も同時に行うことになる。本出願人による特開平６−２３２０５９、特開平６−２４４１０３、特開平６−２４４１０４に記載された発明を用いることで、６００℃以下で、固相成長させることができ、例えば５００℃による固相成長も可能である。また、この方法を利用しないで固相成長させるためには、６００℃で４〜２４時間の固相成長時間を必要とする。固相成長が終了して、活性層がアモルファスシリコンからポリシリコンに変化するが、活性層が、ポリシリコンの中に微量のアモルファス成分をもつような場合は、活性層に、レーザを照射してレーザ結晶化させることも有効である。
【０１３４】
この後、リンを用いたゲッタリング手段（特願平９−６５４０６号）で結晶化に利用した触媒元素を低減させる工程を加えてもよい。また、ハロゲン元素を含む雰囲気中で加熱処理（特願平８−３０１２４９号）を行って触媒元素を低減させる工程を加え、さらに良好なＴＦＴ特性を得る構成としてもよい。
【０１３５】
本実施例においては、本出願人による特開平７─７４３６６（特願平６─１３１４１６）に記載されている、横方向への結晶成長を用いた活性層を利用した。
【０１３６】
このようにして得られた結晶性を有する珪素膜を用いて、実施例１または実施例２と同様に薄膜トランジスタ（ボトムゲート型ＴＦＴ）を完成させた。
【０１３７】
本発明を利用して、完成したＴＦＴは、移動度が大きく良好なＴＦＴ特性を有していた。炭素が下地膜、チャネルストッパー、層間絶縁膜のすべてで、本発明を利用しない場合に比較して大幅に少ないために、ＴＦＴ特性の向上ならびに、信頼性の向上が可能となった。
【０１３８】
〔実施例４〕
本実施例においては、上記各実施例における下地膜を形成する前に炭素汚染物除去を行った場合の例を示す。
【０１３９】
ＴＦＴが完成した後に、ゲート電圧をオン方向に大きくしたときに、チャネルの下にチャネルを流れるキャリア、例えばチャネルがＮチャネル型であればチャネルを流れるキャリアは電子であり、チャネルがＰチャネル型であればチャネルを流れるキャリアはホールであるが、ゲート電圧をオン方向に大きくしていくと、チャネルの下の基板側に、逆型のチャネルのようなものが発生することがある。
【０１４０】
ゲート電圧を大きくした時のドレイン電流が、本来はチャネルがオン状態になれば、ゲート電圧を大きくしても飽和するが、チャネルの下の基板側に逆型のチャネルが発生するとそのときにドレイン電流が急激に上がり、ゲート電圧に対するドレイン電流が段をもったようになる。いわゆるキンク効果が発生する。本発明を、下地膜を成膜するときに用いることで、キンク効果の発生を防止あるいは減少させる。下地膜の膜が、不純物を含まない、ＳｉＯX であればキンク効果の発生は少なくなる。
【０１４１】
下地膜の成膜で、平行平板プラズマＣＶＤ装置を用いて正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いる構成としてもよい。正珪酸四エチルの代わりにＯＭＣＴＳ（Ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）やＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ）などの有機シランを用いることも有効である。
【０１４２】
基板温度２００〜５００℃で、典型的には４００℃に加熱して、成膜圧力０．１〜２Ｔｏｒｒで典型的には１Ｔｏｒｒに設定するのが望ましい。プラズマ電源としては５〜５０ＭＨｚの高周波を用いるが、典型的には２０ＭＨｚを用いることが好ましい。プラズマ電源の供給電力は、０．１〜２Ｗ／ｃｍ2 を用いたが、典型的には０．３Ｗ／ｃｍ2 で行うのが望ましい。正珪酸四エチルと酸素の比率は、正珪酸四エチル：酸素＝1:５〜２０で典型的には、正珪酸四エチル：酸素＝1:５で行うのが望ましい。水素の量は、正珪酸四エチル：水素＝１：０．０１〜１の範囲で行ったが、典型的には、正珪酸四エチル：水素＝１：０．５で行うことが望ましい。下地膜は５００〜３０００Å成膜したが、典型的には２０００Åを成膜することが好ましい。
【０１４３】
下地膜の成膜は、平行平板プラズマＣＶＤ以外にも、他のプラズマＣＶＤ法においても、有機シランを用いて酸化膜を形成する場合は、水素ラジカルと水素イオンによって成膜中の炭素を除去することは非常に効果が大きく、どの様なプラズマＣＶＤ法においても有効である。
【０１４４】
また、常圧ＣＶＤによって、下地膜を成膜する場合も、触媒法によって水素ラジカルを発生させてそれを成膜中にも用いることで、やはり成膜中の炭素を除去することが可能であり、有機シランを用いた常圧ＣＶＤ法においても本発明は有効である。常圧ＣＶＤを用いた成膜に対して本発明を利用する場合は、水素を水素ラジカルにするために触媒法を用いる構成としてもよい。
【０１４５】
触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の３−ｄ遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状または粉末状態で使用する。
【０１４６】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。
【０１４７】
水素を加熱した触媒中を通すことで、活性な水素ラジカルを発生させる。酸素はオゾナイザーを通すことで、活性なオゾンを発生させる。基板を加熱した常圧ＣＶＤ装置において、正珪酸四エチルの入ったタンクを窒素等のキャリアガスでバブリングして、オゾナイザーを通して酸素を導入し、触媒を通して水素を導入する。
【０１４８】
ガスは拡散機構を有するガスノズルから、全て混合して基板上に供給される。常圧ＣＶＤにおいて正珪酸四エチルとオゾンのみで成膜を行う場合に、表面の親水性である場合と疎水性である場合とで、形成される酸化膜に大きな違いがある。疎水性の表面をもつ基板上では、清浄な成膜が可能であるが、親水性をもつ表面では成膜異常や成膜速度の低下などが発生しやすい。
【０１４９】
水素ラジカルを伴う本発明では、脱炭素効果とともに、基板表面を活性な水素がターミネートすることで疎水性の表面を形成し、成膜異常や成膜速度の低下を防ぐことが可能である。特にＮ2 キャリアガスの０．０１〜０．２倍程度の水素を導入すると効果が大きく、正珪酸四エチルを加熱して直接ガス化した場合は、その０．１〜０．５倍程度が効果が大きい。
【０１５０】
このようにして、良好な界面（基板と下地膜との）を得る。この下地膜を用いて、実施例１または実施例２と同様に薄膜トランジスタ（ボトムゲート型ＴＦＴ）を完成させた。
【０１５１】
本発明を利用して完成したＴＦＴは、界面（基板と下地膜との）が良好なため、初期特性が高く、信頼性のよいＴＦＴを形成することができた。
【０１５２】
〔実施例５〕
本実施例においては、上記各実施例におけるアイランドを形成した後、炭素汚染物除去を行う場合の例を示す。
【０１５３】
上記各実施例においては、アイランドの上に、チャネルストッパー、層間絶縁膜等が積層される。このアイランドと接する層とアイランドとの界面も、最終的なＴＦＴの特性に影響を及ぼすために、アイランド形成後のアイランド上のクリーニングが重要になってくる。
【０１５４】
アイランドの表面を清浄にするため、硫酸：過酸化水素水＝１：１を８０℃に加熱して、その中に５〜１０分間浸して、炭素汚染物をある程度除去し、その後塩酸：過酸化水素水＝１：１を８０℃に加熱して、その中に５〜１０分間浸して、重金属を除去する。このような洗浄は、基板等に、影響を与える場合には、その洗浄を行わない。その後、アイランドの表面から、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するために、プラズマ処理装置に基板を配置する。
【０１５５】
本実施例では、平行平板型のプラズマＣＶＤ装置を用い、実施例１の〔方法１〕の条件に従って、アイランド表面の炭素の一重結合を少なくともその一部において含んでいる炭素汚染物を除去する。
【０１５６】
本実施例での炭素汚染物を除去するための工程の後に、チャネルストッパーを形成した場合を例にとり以下に示す。チャネルストッパーは、正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いて、成膜を行った。基板温度は、２００〜５００℃で、典型的には３００〜４００℃で成膜する。成膜圧力０．１〜２Ｔｏｒｒで典型的には０．５〜１Ｔｏｒｒに設定した。プラズマ電源としては５〜５０ＭＨｚの高周波を用いるが、典型的には２０ＭＨｚを用いた。プラズマ電源の供給電力は、０．１〜２Ｗ／ｃｍ2 を用いたが、典型的には０．３〜０．５Ｗ／ｃｍ2 で行った。正珪酸四エチルと酸素の比率は、正珪酸四エチル：酸素＝1:５〜２０で典型的には、正珪酸四エチル：酸素＝1:１０で行った。水素の量は、正珪酸四エチル：水素＝１：０．１〜１０の範囲で行ったが、典型的には、正珪酸四エチル：水素＝１：５で行った。チャネルストッパーは２５０〜２０００Å成膜したが、典型的には５００〜１２００Åを成膜した。水素ラジカルと水素イオンによって、成膜中の炭素は、ＣＨX あるいはＣＯＨのような形でガス化して、チャンバーの外へ排気される。工程終了後に、チャネルストッパー中の炭素の量をＳＩＭＳで測定したところ、水素を添加しないで成膜をしたチャネルストッパーとしての酸化膜中の、炭素の深さ方向のプロファイルの中で、最も低い値が１×１０19ｃｍ-3であったのに対して、水素を添加して成膜したチャネルストッパーとしての酸化膜中の、炭素の深さ方向のプロファイルの中で、最も低い値が２×１０18〜７×１０18ｃｍ-3であった。
【０１５７】
チャネルストッパーを成膜する際に、水素あるいはＨ2 Ｏを添加して、成膜しているために、ポリシリコンを用いたＴＦＴでは必須工程とされている水素化をこの工程にて同時に行うこともできる。チャネルストッパーを、正珪酸四エチルと酸素に水素を添加して成膜した酸化膜は、段差被覆性がよく、炭素含有量が少なく、かつプラズマ水素化をも成している。この水素化されたポリシリコンから、水素が抜けないようにするために、その上に、ＳｉＮX あるいはＳｉＯX ＮY などの窒素を含んだ膜を形成して、水素抜けを防ぐことによってあとの工程での水素化をなくすことが可能である。
【０１５８】
こうして得られたチャネルストッパーを用いて、実施例１と同様に薄膜トランジスタ（ボトムゲート型ＴＦＴ）を完成させた。
【０１５９】
本発明を利用して、完成したＴＦＴは、移動度が大きく、また、キンク効果は全く観測されなかった。耐湿性に関しても、１５０℃ ６０％ＲＨ に１２時間放置した後に、特性の変化は見られなかった。本来このＴＦＴの上にＳｉＮX の保護膜があればさらに耐湿性は向上する。炭素が下地膜、チャネルストッパー、層間絶縁膜のすべてで、本発明を利用しない場合に比較して大幅に少ないために、ＴＦＴ特性の向上ならびに、信頼性の向上が可能となった。
【０１６０】
また、本発明は、上記各実施例のＴＦＴ構造に限定されないことは言うまでもなく、ＭＯＳ構造を有している素子を用いた装置全般に適用することができる。例えば、不揮発性半導体記憶装置のメモリトランジスタの製造に本発明を適用することも可能である。
【０１６１】
〔実施例６〕
本実施例では、上記各実施例１〜５で説明したＴＦＴにおいて、保護膜３０８（図３（Ｅ）参照）、または、４０８（図４（Ｅ）参照）に窒化珪素膜または有機性樹脂膜を用いた場合、保護膜の上にＤＬＣ（Diamond Like Corbon ）膜を積層する場合の例について説明する。
【０１６２】
ＤＬＣとは、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い材料である。また、ｉ−カーボンとも呼ばれ、ｓｐ3 結合を主体として構成されている。
【０１６３】
ダイヤモンドは室温において最も熱伝導率の高い材料（室温で約10〜20Ｗ／cm・k ）であり、それと同等の物性を示すＤＬＣ膜も高い熱伝導率を示す。本実施例ではその熱伝導率の高さを利用してヒートシンクとして機能させている。
【０１６４】
また、ＤＬＣ膜は有機性樹脂膜との密着性に優れているため、保護として有機性樹脂膜を用い、その上にヒートシンクを設ける場合には非常に有効な材料である。
【０１６５】
なお、ＤＬＣ膜の成膜手段としてはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。
【０１６６】
また、ＤＬＣ膜を形成する際の原料ガスとしては炭化水素が用いられる。炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。また、炭化水素分子の水素のうち１個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。
【０１６７】
また、炭化水素の他に水素を添加することは有効である。水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。この時、全ガス流量に対する水素ガス流量の比は30〜90％、好ましくは50〜70％が良い。この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。
【０１６８】
さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。また、特開平6-208721号公報に記載される様に１３〜１５族の元素を添加することも有効である。
【０１６９】
また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。高周波電力は通常13.56MHzを用いる。この時、印加するＲＦ電力は0.01〜1W/cm2、好ましくは0.05〜0.5W/cm2とする。さらに、原料ガスの分解を助長するために2.45GHz のマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。
【０１７０】
本実施例ではプラズマＣＶＤ装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50sccmを導入し、成膜圧力は10mTorr 、ＲＦ電力は100W、反応空間の温度は室温とする。また、基板バイアスとして 200Ｖの直流バイアスを加え、プラズマ中の粒子（イオン）が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。
【０１７１】
また、ＤＬＣ膜は膜厚が10nm程度でも非常に高い耐摩耗性を持っている。そのため、保護膜およびＴＦＴを機械的な衝撃から保護する効果が得られる。これは、ラビング工程等による摩擦工程に対して非常に効果的である。
【０１７２】
なお、摩擦係数はＤＬＣ膜厚に依存性を有し、ＤＬＣ膜厚が厚くなる程小さくなる。従って、ＤＬＣ膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜30nm程度が良い。
【０１７３】
なお、ＤＬＣ膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3-72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。
【０１７４】
以上の様な構成で得られた構造は、ＴＦＴで発生した熱が高い効率で逃がされるので、蓄熱による動作不良を防ぐことができる。特に、プロジェクションタイプの電子機器に用いる液晶表示装置には、この様な耐熱構造を利用した方が好ましい。
【０１７５】
〔実施例７〕
実施例１〜６に示したＴＦＴを有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図５に示す。図５は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【０１７６】
図５において、５０１はアクティブマトリクス基板である。
【０１７７】
そして、この基板上にシリコン薄膜でもって複数のＴＦＴが形成されている。これらのＴＦＴは基板上に画素マトリクス回路５０２、ゲイト側駆動回路５０３、ソース側駆動回路５０４、ロジック回路５０５を構成する。そして、その様なアクティブマトリクス基板に対して対向基板５０６が貼り合わされる。アクティブマトリクス基板と対向基板５０６との間には液晶層（図示せず）が挟持される。
【０１７８】
また、図５に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）５０７を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。
【０１７９】
本実施例の回路を構成するＴＦＴは極めて高い動作速度を有しているため、数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。即ち、図５に示す液晶モジュールはシステム・オン・パネルを具現化したものである。
【０１８０】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【０１８１】
なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０１８２】
〔実施例８〕
本願発明は実施例７に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０１８３】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０１８４】
〔実施例９〕
本実施例では、実施例７や実施例８に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図６に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１８５】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１８６】
図６（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本願発明はカメラ部２００２、受像部２００３、表示装置２００５等に適用できる。
【０１８７】
図６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明は表示装置２１０２に適用することができる。
【０１８８】
図６（Ｃ）は携帯電話であり、本体２２０１、音声出力部２２０２、音声入力部２２０３、表示装置２２０４、操作スイッチ２２０５、アンテナ２２０６で構成される。本願発明は音声出力部２２０２、音声出力部２２０３、表示装置２２０４等に適用することができる。
【０１８９】
図６（Ｄ）はビデオカメラであり、本体２３０１、表示装置２３０２、音声入力部２３０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６で構成される。本願発明は表示装置２３０２、音声入力部２３０３、受像部２３０６等に適用することができる。
【０１９０】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１９１】
図６（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１９２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０１９３】
【発明の効果】
以上説明してきたように、本発明は、半導体装置製造方法における、炭素汚染物除去に関し、スパッタ損傷の影響を殆ど受けずに炭素の一重結合をも含む全ての炭素汚染による基板表面の汚染を除去することで、半導体界面が特に重要になる、ＭＯＳ型、ＭＩＳ型構造の半導体装置の特性ならびに信頼性の向上に大きな効果がある。
【０１９４】
特に、有機シラン系ソースを用いた酸化膜中の炭素不純物も除去し、薄膜半導体装置のゲート絶縁膜等を良好にすることができるため、特性の向上と信頼性の向上に大きな効果がある。
【図面の簡単な説明】
【図１】 本発明による、基板表面のＸＰＳによる炭素不純物の除去程度をしめすグラフ。
【図２】 従来の技術による、基板表面のＸＰＳによる炭素不純物の除去程度をしめすグラフ。
【図３】 実施例１におけるトランジスタの形成過程の断面を示す図。
【図４】 実施例２におけるトランジスタの形成過程の断面を示す図。
【図５】 液晶モジュールの構成を示す図。
【図６】 電子機器の構成を示す図。
【符号の説明】
３００ ガラス基板
３０１ ゲ─ト電極
３０２ ゲート絶縁層
３０３ ポリシリコンアイランド
３０４ 第２の導電性膜
３０５ ソース電極
３０６ ドレイン電極
３０７ 第１の導電性膜
３０８ 保護膜
３０９ エッチングストッパー
４００ ガラス基板
４０１ ゲ─ト電極
４０２ ゲート絶縁層
４０３ ポリシリコンアイランド
４０５ ソース電極
４０６ ドレイン電極
４０７ 第１の導電性膜
４０８ 保護膜
【発明の属する技術分野】
本発明は、ヘッパーフィルターを用いたクリーンルーム内でのプロセス等の炭素汚染を避けることのできない半導体装置製造工程において、その汚染を除去して、清浄な半導体界面を提供する半導体装置の製造方法に関するものである。
特に、液晶ディスプレイ分野などの薄膜半導体を利用した薄膜トランジスタ（ＴＦＴ）の作製方法において、ゲート絶縁膜と活性層の界面の炭素による汚染物の除去、ならび有機シラン系ソースを用いて成膜するゲート絶縁膜中の炭素不純物の除去に関しており、清浄な半導体界面と、低炭素濃度のゲート絶縁膜を提供する薄膜半導体装置の作製方法に関するものである。
【０００２】
【従来技術】
半導体装置の製造方法において、表面の汚染物の除去ならびに汚染の防止は、昔からの課題としてその除去方法には色々な手法が確立してきている。重金属の除去に対しては、過酸化水素水に塩酸を加えたものによって除去する方法などはかなり広く知られている。また、物理吸着物の除去に関しては、超音波のキャビテーションを利用した洗浄やブラシによる洗浄などがよく利用されている。
【０００３】
また、絶縁基板上に多数の薄膜トランジスタを形成する、液晶ディスプレイ分野においても、正珪酸四エチル 化学式Ｓｉ（ＯＣ2 Ｈ5 ）4 （いわゆるＴＥＯＳ）をソースガスとして用いて、その段差被覆性の良さを利用して、薄膜トランジスタ配線のいわゆる段切れなどを低減させている。また、シリコンウェハなどの高温ではなく、６００℃以下のプロセスを用いる液晶ディスプレイ分野では、層間絶縁膜以外にもゲート酸化膜や下地膜としても用いられている。
【０００４】
液晶ディスプレイなどにも応用されている薄膜トランジスタ（ＴＦＴとも呼ぶ）では、ガラス基板などの絶縁基板の上に成膜する下地膜、ゲート絶縁膜、層間絶縁膜などにも、正珪酸四エチルをソースガスとして熱ＣＶＤ法、プラズマＣＶＤ法などによって成膜されている。しかしながら、炭素の残存が多く、酸化膜としての特性に問題を残している。
【０００５】
表面に付着している炭素等の有機物に関しては、過酸化水素水に硫酸を加えた溶液での洗浄やオゾンあるいは酸素プラズマによるドライアッシングなどがよく知られている。しかしながら、本発明者らの研究によって炭素の除去に関しては、さらに複雑な状況があることが判明した。炭素の汚染混入がどこからあるのかといえば、フォトリソプロセス中に、任意のパターンを形成するために用いるフォトレジストは感光性有機物であり、炭素汚染の原因にもなる。
【０００６】
また、半導体装置の作製において、薄膜プロセスはもはや必須用件であり、そのための真空装置も必須装置となっているが、真空装置の真空にするための真空ポンプには、いまだ油を用いているものもあり、炭素汚染の原因にもなる。それ以外にも、基板キャリアとして用いるテフロン（ＰＦＡ）、ポリプロピレン（ＰＰ）、ポリフッ化ビニリデン（ＰＶＤＦ）、３フッ化エチレン共有合樹脂（ＥＣＴＦＥ）、４フッ化エチレン共有合樹脂（ＥＴＦＥ）、ポリエチレン（ＰＥ）などからの蒸気圧や、クリーンルーム内の床材、壁材フィルターなどからの汚染もある。
【０００７】
フォトリソ工程後にドライアッシングを行い、各工程の直前に、過酸化水素水に塩酸を１対１で加えた溶液を８０℃に加熱して用いていることで有機物の除去を行い（以後、ウェットアッシングと呼ぶ）、すぐに次の処理を行なうようにすることが従来の方法である。ドライアッシングとウェットアッシングによって、ほとんどの有機物を取り除くことができるように思われていたが、公知のＸＰＳ測定によって、基板表面の炭素汚染を評価すると、Ｃ−Ｃの結合（炭素の一重結合）のみほとんど除去されていないことが判明した。
【０００８】
図２に、フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離後の基板表面２１（図２の中の破線グラフ）と、その基板をドライアッシングとウェットアッシングを行なった後の基板の表面２２（図２の中の実線グラフ）を、ＸＰＳを用いて測定したものである。測定条件としては、出来るだけ表面の情報を得るためにディテクターの角度を１５°にし、基板表面での１ｍｍΦのエリアを測定した。横軸は、結合エネルギーを示しており単位はｅＶであり、縦軸はディテクターの強度であり単位は任意単位である。
【０００９】
図２のグラフを見るとドライアッシングとウェットアッシングを行なう前（破線）と後（実線）で２８４．８ｅＶ付近のピークが大きくなり、それ以外のピークは全て減少していることがわかる。２８４．８ｅＶのピークは、Ｃ−Ｃの一重結合の存在を示している。
【００１０】
これは、炭素の一重結合を取り除くことが、従来のドライアッシングとウェットアッシングでは非常に難しく、ほとんど不可能であることを示している。この炭素は不純物として、その基板表面に残存するために、その上に例えば酸化膜などを形成すると、酸化膜との界面に炭素が残り、界面での再結合中心となりまた電荷捕獲などを起こし、薄膜トランジスタの移動度等の半導体の電気特性を低下させ、また結合状態が安定していないために、電界がかかりつづけることで時間的に界面状態が変化し信頼性をも落としていた。
【００１１】
また、本出願人による発明特開平４─１７７７３５号には、スパッタ装置によって成膜する前に、１００％水素を用いて基板にバイアスを印加して半導体表面のプラズマ水素クリーニングを行うことに関して記載されている。しかしながら、この発明を出願する時点では、炭素の一重結合に対して水素ラジカルが効果をもたらすことが判明していなかったために、基板にバイアスを印加して水素イオンによるスパッタ効果を用いて半導体表面のクリーニングを行っていた。
【００１２】
そのために、界面特性を良好にするためには不純物の除去の効果と、スパッタによる損傷とのバランスをとる必要があるためにプロセスマージンを余り大きくできない。そのために、このプラズマ水素クリーニングを利用できるプロセスが限定されていた。
【００１３】
また、表面の炭素汚染のみらず有機シラン系ソースを用いた、成膜中の炭素汚染も大きな問題となっている。正珪酸四エチルを用いた成膜方法として、従来からよく用いられているものとして、プラズマＣＶＤ法として、平行平板電極を有する真空引き可能なチャンバーの中に、成膜を行いたい基板を配置する。
【００１４】
この時、平行平板電極の片側を高周波電源に接続し、いわゆるカソードに接続する。他方の電極をアースに接続してあり、基板はアース側の電極いわゆるアノード側に配置される。正珪酸四エチルは、常温で液体のために加熱して蒸気圧を高めてチャンバーへ導入するか、タンクにキャリアガスをバブリングさせてキャリアガスとともにチャンバーへ導入させる。プラズマ中で分解された正珪酸四エチルは、前駆体を形成し、基板上にて、流動的に動くことが特徴的で、それによって段差被覆性のよい膜を形成できる特徴をもっている。
【００１５】
基板を動く前駆体同士がぶつかり合い、またそれにプラズマ中で形成された酸素イオンや酸素ラジカル、オゾンが衝突して、表面にて引抜き反応を起こし、そこでＳｉＯX を形成する。酸素の量を多く導入すると、表面での正珪酸四エチルから形成された前駆体からの引抜き反応が促進して、炭素の量は減少するが、逆に段差被覆性が悪い膜となる。
【００１６】
酸素の導入量を少なめにすると、段差被覆性は向上するが、炭素や酸素と水素の結合が多く残存し、吸湿性の高い膜になる。赤外吸収による測定を行うと、３６６０ｃｍ-2付近の吸収が、時間の経過とともに増えてくるような膜となる。３６６０ｃｍ-2付近の吸収は、主にＳｉ−ＯＨの結合による吸収であり、成膜された膜が吸湿性であることをしめしている。
【００１７】
正珪酸四エチルを用いた、他の成膜方法としては、オゾンと熱による常圧ＣＶＤ法がある。これは、３００〜４００℃に加熱させた基板上に、Ｎ2 によって正珪酸四エチルのタンクをバブリングして反応室に導入させ、また酸素はオゾナイザーを通してオゾンを発生させてチャンバーに導入させるものである。この方法では、段差被覆性が高くかつ成膜速度も大きいことから、ＬＳＩやＤＲＡＭ等のメモリなどの多層配線が必要とされる層間絶縁膜等にも用いられる。その後、エッチバックやＳＯＧ（ＳＰＩＮ ＯＮ ＧＬＡＳＳ）やＣＭＰ（ＣＨＥＭＩＣＡＬ ＭＥＣＨＡＮＩＣＡＬ ＰＯＬＩＳＨＩＮＧ）などを併用して、いわゆる平坦化を行っている。
【００１８】
【発明が解決しようとする課題】
薄膜半導体装置製造工程における、基板表面の炭素の汚染物の中でも特に、従来のウェットアッシング、ドライアッシングではほとんど除去できない炭素の一重結合（Ｃ−Ｃ）による不純物を低減させることによって各種半導体形成界面での炭素による不純物による電気特性の劣化、信頼性の低下等を低減させる。特に、活性層半導体とゲート絶縁膜の界面の炭素汚染物を減少させる。
【００１９】
また、正珪酸四エチルのごとき有機系ガスをソースとして成膜を行う場合に、段差被覆性を向上させると吸湿性および炭素含有量が増え、その結果信頼性の欠如、半導体特性の不良好性をまねいていた。また、含有炭素量を減少させるために、正珪酸四エチルのごとき有機シラン系ガスに酸素を多量に加えると、段差被覆性を悪化させ、配線切れなどをおこし、その結果信頼性の欠如、半導体特性の不良好性をまねいていた。
【００２０】
本発明を用いることで上記のような問題を解消して、段差被覆性がよく、炭素の含有量を従来より減少させ、吸湿性を少なくし、成膜速度も大きくすることが可能である。本発明を用いることで、半導体界面の炭素不純物を減少させ、かつ、有機シラン系ソースを用いて成膜するゲート絶縁膜中の炭素を、その段差被覆性を失わせずして、減少させることができる。
【００２１】
【課題を解決するための手段】
本明細書で開示する本発明の第１の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【００２２】
また、本発明の第２の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性酸素に触れさせる工程を有し、
その工程の後で活性水素によって被膜形成面上の炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【００２３】
また、本発明の第３の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、被膜形成面上を、活性水素によって炭素汚染物を減少させ、
その工程の後で活性化した酸素に被膜形成面を触れさせることを特徴とする薄膜半導体装置作製方法。
【００２４】
また、本発明の第４の構成は、
絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記半導体層を成膜する前に、前記半導体層の被膜形成面上を、活性水素と活性酸素の混合によって炭素汚染物を減少させることを特徴とする薄膜半導体装置作製方法である。
【００２５】
また、本発明の第５の構成は、
絶縁基板上に、半導体層、ゲート絶縁膜、ゲート電極があり、半導体層には、ソース・ドレイン領域をもつボトムゲート型の薄膜半導体装置の作製方法において、
前記ゲート絶縁膜の成膜工程において、
少なくとも有機シラン系ソースと活性酸素と活性水素を用いて炭素不純物の少ない前記ゲート絶縁膜を形成することを特徴とする薄膜半導体装置作製方法である。
【００２６】
また、上記第１乃至第５の構成において、前記活性水素の発生をプラズマ法あるいは、触媒法によっておこなうことを特徴としている。
【００２７】
また、上記第１乃至第５の構成において、活性水素および／または活性酸素によって半導体層の被膜形成面の炭素汚染物を減少させた後に、前記半導体層の被膜形成面を大気に触れさせることなく、
半導体層を形成することを特徴としている。
【００２８】
また、上記第１乃至第５の構成において、Ｈ2 Ｏを用いて前記半導体層の被膜形成面の炭素汚染物を減少させた後に、前記半導体層の被膜形成面を大気に触れさせることなく、
半導体層を形成することを特徴としている。
【００２９】
また、上記構成において、前記半導体層を横方向に結晶化させたことを特徴としている。
【００３０】
また、上記構成において、前記ゲート電極がポリシリコンであることを特徴としている。
【００３１】
【発明の実施の形態】
基板表面に付着したＣ−Ｃの一重結合による不純物を取り除くことに関して本発明者は、水素ラジカルあるいは水素イオンなどの活性水素が有効に作用することを発見した。これは、前述の水素のスパッタ効果も利用したクリーニングのプロセスマージンを広げるための研究の中で発見されたものである。スパッタによる界面の損傷がほとんどなく、しかも炭素の不純物を取り除くことに、活性水素が有効に作用するために、良好な界面を作製できる。
【００３２】
また、スパッタによるクリーニングでは、スパッタ損傷を含むために不純物の除去の効果と、損傷のバランスを取る必要があるためにプロセスマージンを大きくできなかったが、活性水素を用いるために、スパッタ損傷が無く不純物除去を行えるためにプロセスマージンを大きくすることができる。水素ラジカルだけでも十分な効果があるが、それに酸素ラジカルあるいはオゾンまたは酸素イオンなどの活性酸素を加えるとその除去効果は増大することもわかった。これは、炭素結合に対して水素ならびに酸素のラジカル等が反応しＣＨX 、ＣＯX 、ＣＯＨ等の気体を形成し、それによって結果的に炭素がガス化する。
【００３３】
水素のラジカルあるいは水素イオンを発生させるためには、例えば平行平板電極型のプラズマ装置の中に、基板を配置する。この時の基板は、プラズマイオン等の損傷を受けないようにするために、陽極（アノード）側に配置した方がよく、基板を加熱できるようにすると、熱による離脱も作用し効果は増進される。
【００３４】
熱を加える場合は、基板が石英やＳｉウェハのような比較的耐熱性の高いものであれば基板温度を９００℃やそれ以上にすることも可能であるので、プラズマ装置のチャンバーは、石英製のものを用いることは有効である。また、Ｓｉウェハや石英基板上にＡｌなど融点の低い金属等がすでに存在している場合や硝子基板を用いる場合などは基板温度をそう高くすることができないので、プラズマ装置のチャンバーは、ステンレス等の金属を使う方が便利である。
【００３５】
水素ガスを、導入して平行平板電極の間に、高周波電力を印加すると、プラズマが発生する。プラズマ中では、水素イオン、電子とともに活性の高い中性の水素ラジカルが発生する。このラジカルあるいはイオンなどの活性なものの量を増やすには、高周波電力を増加することも有用ではあるが、電子サイクロトロン共鳴を利用したマイクロ波を用いるとさらに水素ラジカルとイオンの量を増加することが可能である。発生した水素ラジカルとイオンは、基板表面に達し、そこで炭素の一重結合Ｃ−Ｃと反応して、其を除去する。反応して、ガス化した炭素は、ポンプによって排気される。
【００３６】
また、加熱された水素をＰｄ／Ａｌ2 Ｏ3 やＰｄ／ＣやＲｕ／Ｃなどの触媒に触れさせると、触媒作用によって水素ラジカルが発生するために、プラズマ損傷を起こさずに、水素ラジカルを基板表面まで運び、そこで炭素の一重結合を除去することができる。
【００３７】
炭素の一重結合以外の、Ｃ＝Ｃ、Ｃ−Ｏ、Ｃ＝Ｏ、などを効果的に取り除くためには、酸素ラジカルあるいはオゾンや酸素イオンを用いることは非常に有効である。酸素ラジカル等が炭素の結合に触れると、ＣＯX の形でガス化しいわゆるアッシング処理をすることが可能である。
【００３８】
酸素のラジカルあるいはオゾンまたは酸素イオンなどの活性酸素を発生させるためには、例えば平行平板電極型のプラズマ装置の中に、基板を配置する。この時の基板は、プラズマ中のイオン等の損傷を受けないようにするために、陽極（アノード）側に配置した方がよく、基板を加熱できるようにすると、熱による離脱も作用し効果は増進される。
【００３９】
酸素ガスを、導入して平行平板電極の間に、高周波電力を印加すると、プラズマが発生する。プラズマ中では、酸素イオン、電子とともに活性の高い中性の酸素ラジカルやオゾンが発生する。このラジカル等の量を増やすには、高周波電力を増加することも有用ではあるが、電子サイクロトロン共鳴を利用したマイクロ波を用いるとさらに酸素ラジカル等の量を増加することが可能である。発生した酸素ラジカル等は、基板表面に達し、そこで炭素結合と反応して、其を除去する。反応してガス化した炭素は、ポンプによって排気される。
【００４０】
また、酸素ガスに紫外線を照射すると大量のオゾンを発生するために、プラズマ損傷を起こさずに、水素ラジカルを基板表面まで運び、そこで炭素重結合を除去することができる。
【００４１】
活性水素ならびに活性酸素によって、基板表面の炭素を除去するに際して、双方を用いることは非常に有効である。まず、活性酸素を用いて主に炭素の一重結合以外の炭素結合からなる炭素不純物を除去し、その後に、活性水素によって主に炭素の一重結合からなる炭素不純物を除去することも可能である。また、活性水素と活性酸素を混在させて同時に除去することも可能である。
【００４２】
活性水素と活性酸素を混在させるためには、プラズマの発生が可能な、平行平板型プラズマ装置や電子サイクロトロンを利用したマイクロ波プラズマ装置などに水素ガスと酸素ガスを同時に導入して、そこでプラズマを発生することで水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生させ、基板表面の炭素を除去し、除去された炭素は真空ポンプによって排気される。
【００４３】
特に、加熱されたＰｄ／Ａｌ2 Ｏ3 やＰｄ／ＣやＲｕ／Ｃなどの触媒があり、さらに紫外線が照射されている処理室に水素と酸素を導入すると、水素は触媒反応によって水素ラジカルを発生し、酸素は紫外線によってオゾンを発生し、基板にプラズマ損傷を与えずに基板表面の炭素不純物を除去することができる。
【００４４】
水素と酸素を用いて、活性水素、活性酸素を発生させる以外に、Ｈ2 Ｏを用いることもできる。プラズマの発生が可能な平行平板型プラズマ装置や電子サイクロトロンを利用したマイクロ波プラズマ装置などにＨ2 Ｏを導入する。
【００４５】
Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。
【００４６】
導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。これによって基板表面の炭素不純物を除去することができる。除去された炭素は真空ポンプによって排気される。
【００４７】
図１に、本発明によって得られた基板表面のＸＰＳによる炭素不純物の除去程度を示すグラフを示す。
フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離、その後１日クリーンルーム内にて放置した後の基板表面１１（図１の中の破線グラフ）と、その基板をドライアッシングとウェットアッシングを行なった後の基板の表面（図１の中の一点破線グラフ）を、フォトレジスト塗布、プリベーク、露光、現像、ポストベーク、レジスト剥離、その後１日クリーンルーム内にて放置した後に本発明を用いて炭素不純物を除去した後の基板表面１３（図１の中の実線グラフ）を、ＸＰＳを用いて測定したものである。測定条件としては、出来るだけ表面の情報を得るためにディテクターの角度を１５°にし、基板表面での１ｍｍΦのエリアを測定した。横軸は、結合エネルギーを示しており単位はｅＶであり、縦軸はディテクターの強度であり単位は任意単位である。
【００４８】
図１のグラフを見ると、ドライアッシングとウェットアッシングを行なう前１１と後１２で２８４．８ｅＶ付近のピークが大きくなり、それ以外のピークは全て減少していることがわかる。また、本発明を用いたグラフ１３では２８４．８ｅＶ付近のピークも大幅に減少していることが判る。
【００４９】
本発明を用いてもピークが完全にゼロにならない理由としては、測定がその場測定になっておらず本発明を用いて炭素不純物を除去した後に、間が空いたために、付着した炭素不純物もあると思われる。しかしながら、本発明を用いない場合と比較して、大幅な効果が見られる。本発明を用いることで、炭素の一重結合をもつ炭素汚染物を減少させることができる。
【００５０】
また、正珪酸四エチルを用いて、プラズマＣＶＤ法によって酸化膜を形成する場合に、成膜中に炭素を減少させる方法として、酸素と正珪酸四エチルを混合して成膜していたが、水素ラジカルと水素イオンなどの活性水素を成膜中に用いることにその効果のあることを発見した。水素ラジカルと水素イオンなどの活性水素は、炭素と反応してＣＨX を形成し炭素をガス化してしまう。特に炭素の一重結合であるＣ−Ｃの結合を切りＣＨ4 やＣ−ＯＨなどとして、ガス化することで成膜中の炭素を除去することが可能である。
【００５１】
水素は、酸素と比較して、炭素に対するいわゆる脱炭素の効果があり、かつ原子が小さいために膜および基板に対する水素イオンによるスパッタ効果は、酸素と比較した場合にほとんど無視してよい程度しかない。そのため、正珪酸四エチル、酸素、水素を混合させてプラズマＣＶＤにより成膜をする場合に、正珪酸四エチルと酸素の混合比は、段差被覆性がよく生産性のよい成膜速度となるように決定し、脱炭素のために水素を混合させる系をとる。特に正珪酸四エチルの０．０１〜０．５倍の量を導入した時に効果が大きい。
【００５２】
それによって、プラズマによって発生した正珪酸四エチルからの前駆体と酸素イオンやオゾンや酸素ラジカルは、基板表面での成膜に関する表面反応を繰り返しながら、前駆体はいろいろ種類の前駆体に変化しながら基板表面を流動して段差被覆性の良い酸化膜を形成していく。そこで酸化膜を前駆体と酸素イオンやオゾンや酸素ラジカルの反応によって形成させていく中で、水素イオンや水素ラジカルが基板表面の炭素原子と反応して炭素をガス化する。ガス化された炭素は、真空ポンプによって排気される。
【００５３】
常圧ＣＶＤを用いた成膜に対して本発明を利用する場合は、水素の一部を水素ラジカルにするために触媒法を用いる。触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の３−ｄ遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状または粉末状態で使用する。
【００５４】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。水素を加熱した触媒中を通すことで、活性な水素ラジカルを発生させる。酸素はオゾナイザーを通すことで、活性なオゾンを発生させる。
【００５５】
水素ラジカルを発生させることに関しては、プラズマＣＶＤ法では、プラズマによって水素ラジカルを発生させ、常圧ＣＶＤ法では、触媒法によって発生させたがこれは逆にすることも可能である。あらかじめ触媒法にて活性な水素ラジカルを発生させておいて、それをプラズマＣＶＤ装置に導入することもできるし、予め放電によって活性な水素ラジカルを形成してその後に、常圧ＣＶＤ装置のガスノズルで混合することも可能である。
【００５６】
また、正珪酸四エチルをもちいて酸化膜を形成する場合は、酸素ラジカルや酸素イオンやオゾンなどの活性酸素を用いるためにソースとして酸素を使う。しかしながら本発明では、それに活性な水素ラジカルあるいは水素イオンを用いるためにＨ2 Ｏを用いることも可能である。ただしＨ2 Ｏと正珪酸四エチルは、反応性が高いので、基板上で反応させる前に、配管内で混合をする場合は、配管が詰まるようなことを起こしかねない。プラズマＣＶＤでは、正珪酸四エチルの導入配管とＨ2 Ｏの導入配管を分離することがよい。
【００５７】
正珪酸四エチルの代わりに、ＦＳｉ（ＯＣ2 Ｈ5 ）4 などのＦを含む有機シランを用いることで、炭素の含有量が少なく、しかもＳｉＯX よりも誘電率の低いＦドープのＳｉＯX を作製することができるために、層間絶縁膜による配線間の横方向の容量を低減することが可能である。また、炭素を含む有機シラン系をソースとして用いる場合の、脱炭素および段差被覆性の向上ならびに、成膜速度の確保を行うためにも本発明は非常に有効である。
【００５８】
本発明は、特にゲート電極、ゲート絶縁膜を形成して、その後に半導体層を形成するボトムゲート型の薄膜トランジスタ（ＴＦＴ）に関するものである。基本的にボトムゲート型のＴＦＴは、連続成膜によって作製される。このような連続成膜を行う場合、油を用いた真空ポンプからの炭素汚染が特に問題となっている。そのために、ゲート絶縁膜の表面における炭素の汚染が激しく、それを除去せずに半導体層を成膜することは、トランジスタ特性の不良好性とともに信頼性を落とす原因にもなっている。このような炭素汚染において本発明は特に有効である。また、連続成膜を用いずにボトムゲート型のＴＦＴを作製する場合にも、一般的な通常の炭素汚染に本発明が有効であることは言うまでもない。
【００５９】
このように、ボトムゲート型のＴＦＴは連続成膜、即ち、真空を破らずにゲート絶縁膜と半導体層を形成することができる。そして、本発明を用いても真空を破らずに作製することができるために、他の構造のＴＦＴと比較して、ボトムゲート型のＴＦＴはより良好な界面（ゲート絶縁膜と半導体層との）を得ることが可能である。
【００６０】
また、ゲート絶縁膜に有機シラン系ソースをもちいた酸化膜を成膜する、薄膜トランジスタの作製に関しては、段差被覆性もよく炭素を減少させ、吸湿性の少ない酸化膜を得ることは、非常に重要である。
【００６１】
【作用】
本発明を用いることによって、ＭＯＳ構造を利用した半導体装置製造において、従来のドライアッシングやウェットアッシングでは除去しきれなかった炭素不純物を大幅に減少させることができ、成膜中の有機シラン系ソースを用いた酸化膜中の炭素不純物を大幅に減少させることができる。特に、Ｃ−Ｃで表せられる炭素の一重結合を含む不純物や汚染物の除去に効果的であり、そのために半導体の積層形成時の界面が清浄になり、また、有機シラン系ソースを用いた酸化膜の炭素不純物を減少させ薄膜半導体装置の電気的特性の向上、信頼性の向上など、その効果は計り知れない。
【００６２】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例１〕
図３に実施例におけるトランジスタの形成過程の断面を示す。
本実施例では、チャネルストップ型のボトムゲート型薄膜トランジスタを形成する場合に本発明を用いている。
【００６３】
まず、ガラス基板３００（または石英、シリコン基板）上に珪素を主成分とする絶縁膜でなる下地膜を形成する。その上に導電性膜でなるゲート電極３０１（第１配線）を形成する。ここで、一回目のパターニング工程（ゲート電極形成）が行われる。
【００６４】
ゲート電極３０１の膜厚としては、２００〜５００ｎｍが好ましい。本実施例では、３００ｎｍ厚のＴａ膜を用いて形成した。このゲート電極３０１としては、少なくとも６００℃程度の温度に耐えうる耐熱性を有する材料（タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、導電性ポリシリコン等）を用いることが可能である。
【００６５】
次に、窒化珪素膜、ＳｉＯｘＮｙで示される酸化窒化珪素膜または酸化珪素膜からなるゲート絶縁層３０２（膜厚としては、１０〜２００ｎｍが好ましく、本実施例では、有機シランであるＴＥＯＳと酸素を混合してプラズマＣＶＤ法を利用して１２５ｎｍ厚の酸化窒化珪素膜を用いる）を形成した。（図３（Ａ））
【００６６】
ゲート絶縁層を形成した後、ゲート絶縁層の表面には、少なくともその一部において炭素の一重結合を含む炭素による汚染物が残存している。それを除去するために本発明を用いる。（図３（Ｂ））特に、ゲート電極上方のゲート絶縁層表面上には、ＴＦＴ特性で最も重要なチャネル領域が形成される。そのため、ゲート絶縁層と半導体層（特にチャネル形成領域）との界面における炭素汚染物を除去することが重要である。除去の方法として以下の方法１〜４のうち、１つの方法を用いた。
【００６７】
方法１として、プラズマ処理を行う方法として、平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁層が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、３０〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行ったが、それより大きくても小さくても条件を選べば問題は少ない。
【００６８】
ガスは、カソード電極が、シャワーヘッドになっておりそこからガスが反応空間に導入され、基板の表面で均一に流れるように、シャワーヘッド内に拡散板等の工夫が施されている。水素ガスと酸素ガスを同量導入させた。量的には、処理室の大きさにもよるが、プラズマ処理を行う圧力が５０ｍＴｏｒｒ〜１０Ｔｏｒｒの間であり、ガスのレジデンスタイムが５秒以下となるようにした。レジデンスタイムが１０秒を越えると、ガス化した炭素の再付着が発生することが時折みられたためにできるだけ、除去した炭素は速やかに排気するためにレジデンスタイムを５秒以下にしたが、大体１０秒以下であれば問題ない。例えば４０リットルのチャンバーで、圧力１Ｔｏｒｒで３１６ＳＣＣＭのガスを流せばレジデンスタイムは、約１０秒になる。
【００６９】
レジデンスタイムは、チャンバー容積とチャンバー内圧力の積をガスの流量で割ったものになるために、レジデンスタイムを小さくするためには、チャンバー容積や圧力を小さくするか、ガス流量を増加することが必要になってくる。本実施例では、チャンバー容積４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭでレジデンスタイムを約４秒とした。
【００７０】
プラズマ発生手段としては、高周波放電にて行った。高周波の周波数としては、１０〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用いた。印加電力としては、０．１〜２Ｗ／ｃｍ2 を投入した。電力が０．１Ｗ／ｃｍ2 を下回ると、除去は可能だが、処理時間がかかりすぎる。また、２Ｗ／ｃｍ2 を越えると、電極が加熱されるために其を冷却すること等が必要となり装置の大型化、高価格化をまねいてしまう。本実施例では０．８Ｗ／ｃｍ2 を投入した。
【００７１】
基板は、加熱すると除去能力は増加する。典型的には基板温度２００〜５００℃程度にすると除去能力が増加する。しかし、室温〜２００℃でも充分な効果があるために、本実施例では、室温にて行っている。プラズマ処理時間としては、１〜１０分間程度である。これは、各種の条件（ガスのレジデンスタイム、高周波数、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では２分間行った。
【００７２】
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、Ｈ2 Ｏを用いることもできる。Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。
【００７３】
導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、キャリアガスとしてＨｅを５００〜１０００ＳＣＣＭでＨ2 Ｏの入ったタンクをバブリングしても同様の効果がみられた。
【００７４】
方法２として、プラズマ処理を行う方法として、電子サイクロトロン共鳴を利用したマイクロ波のプラズマ処理装置に、ゲート絶縁層が形成されている基板を配置する。マイクロ波２．４５ＧＨｚと磁場８７５ガウスによる共鳴点で高密度なプラズマが発生する。共鳴点から拡散磁場によってイオン、電子、ラジカルが基板へ運ばれてくるように基板は、配置される。ガスは、電子サイクロトロン共鳴点の基板から遠ざかる位置から水素と酸素を導入した。
【００７５】
水素ガスと酸素ガスを同量導入させた。量的には、処理室の大きさにもよるが、プラズマ処理を行う圧力が１×１０-5〜１×１０-3Ｔｏｒｒの間であり、ほとんど分子流領域での圧力であるためガス流をあまり考慮する必要はない。圧力が分子流領域で低いために除去された炭素は速やかに排気される。
【００７６】
低圧力でプラズマ処理を行うためにターボ分子ポンプや複合ターボ分子ポンプ、拡散ポンプなどを用いてガスおよび除去物を排気させるとよい。ガスの流量としては、流量自体よりも電子サイクロトロン共鳴によってプラズマが発生する程度の圧力１×１０-5〜１×１０-3Ｔｏｒｒになるようにガス流量を決定する必要がある。本実施例では、酸素５０ＳＣＣＭ、水素１５０ＳＣＣＭとした。印加電力としては１．０〜３ＫＷを投入した。本実施例では１．５ＫＷを投入した。
【００７７】
基板は、加熱すると除去能力は増加する。典型的には基板温度２００〜５００℃程度にすると除去能力が増加する。しかし、室温〜２００℃でも充分な効果がある。本実施例では、基板温度２５０℃にて行っている。
【００７８】
プラズマ処理時間としては、１〜１０分間程度である。これは各種の条件（ガス流量、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では１分間行った。
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、Ｈ2 Ｏを用いることもできる。Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、Ｈ2 Ｏの入ったタンクを８０℃に加熱し、タンクから処理室までの全てを１２０℃で加熱してＨ2 Ｏを２０〜１００ＳＣＣＭを導入しても同様の効果がみられた。
【００７９】
方法３として、触媒法での処理を行う方法として、横型加熱炉の熱処理装置の加熱ゾーン側に、ゲート絶縁層が形成されている基板を配置した。触媒が配置されている所も加熱ゾーンの中にある。
【００８０】
触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の３−ｄ遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状、綿状または粉末状態で使用する。
【００８１】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。
【００８２】
触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。本実施例では、パラジウムを１０重量％としてアルミナに混合したものを粒状にして表面積の大きなものを触媒として用いた。また、加熱ゾーンの手前にオゾン発生用の紫外線照射装置を備えてある。ガスは常圧〜５００Ｔｏｒｒ程度の減圧で流せるようになっている。
【００８３】
水素と酸素は導入されるとまず、紫外線照射によって、酸素からオゾンが発生し、触媒に触れた水素は活性な水素ラジカルとなり、オゾンと水素ラジカルが基板へ到達する。紫外線照射ならびに触媒と、基板との距離は５０ｍｍ〜１ｍ程度が適当であった。この程度の距離が基板の表面で均一に流れるようにでき、かつ水素ラジカルとオゾンの寿命が充分にある距離でもある。
【００８４】
加熱ゾーンは、３００〜７００℃に加熱することで、触媒反応によって水素ラジカルを形成できる。温度を７００℃以上にすると触媒の劣化が顕著になった。しかし、用いる触媒によって温度も変化するので、その用いる触媒によって、調整する必要がある。本実施例では、水素１５０ＳＣＣＭ 酸素２５０ＳＣＣＭで、加熱ゾーンの温度を５００℃にして行った。時間は１〜３０分間程度でよく、本実施例では、１０分間行った。
【００８５】
また、水素と酸素を用いて、水素ラジカル等、酸素ラジカル等を発生させる以外に、Ｈ2 Ｏを用いることもできる。Ｈ2 Ｏを導入するには、幾つかの方法がある。Ｈｅ、Ｎｅ、Ａｒなどの不活性ガスをキャリアガスとしてＨ2 Ｏの入ったタンクをバブリングし、それによってＨ2 Ｏを気体として処理室へ運ぶ。また、Ｈ2 Ｏの入ったタンクから処理室までの全てを加熱して、Ｈ2 Ｏの蒸気圧を大きくし気体のまま処理室にはこぶ方法もある。導入されたＨ2 Ｏはプラズマによって分解され水素イオン、水素ラジカル、酸素イオン、酸素ラジカル、オゾンを同時に発生する。発明者らの実験では、キャリアガスとしてＮ2 ５０ＳＣＣＭでＨ2 Ｏの入ったタンクをバブリングしても同様の効果がみられた。
【００８６】
方法４として比較のために、ゲート絶縁層をもつ基板を、公知の硫酸：過酸化水素水＝１：１を８０℃に加熱したもので１０分間洗浄した後に公知のプラズマドライアッシングをおこなったものも作製した。
【００８７】
次に、上記方法により炭素汚染物が除去されたゲート絶縁層表面に、活性層としてアモルファスをシリコン成膜した。アモルファスシリコンは、厚み５０〜３０００Å程度であり、典型的には４００〜１０００Åを成膜した。成膜方法としては、プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等を用いることが可能であった。本実施例では、プラズマＣＶＤ法によって５００Å成膜した。
【００８８】
その後、このままアモルファスシリコンを活性層として用いてもよいが、電界効果移動度（モビリティ）の高い結晶性を有する珪素膜にすることが望ましい。如何なる公知の方法（熱処理による固相成長等）を用いてアモルファスシリコンを結晶化させてもよいが、本実施例においては、アモルファスシリコンをレーザーにより結晶化させて、多結晶化（ポリシリコン化）させた。レーザの条件は、レーザ源としてＡｒＦ、ＡｒＣｌ、ＫｒＦ、ＫｒＣｌ、ＸｅＦ、ＸｅＣｌなどのいわゆるエキシマレーザを用いる。照射エネルギーとしては、レーザ本体からの出口エネルギーで４００〜１０００ｍＪで、レーザを光学系にて加工して、基板３０１表面にて、１５０〜５００ｍＪ／ｃｍ2 程度にして照射する。エネルギーはレーザの１回当たりのエネルギーである。基板温度は、室温〜３００℃に加熱する。照射の繰り返し周波数は、２０〜１００Ｈｚ程度であり、レーザの基板３０１上での移動速度は１〜５ｍｍ／秒で、ビームをスキャンさせるか、基板３０１を移動するステージに配置してステージを移動させる。
【００８９】
本実施例では、ＫｒＦエキシマレーザを用いて、本体出口出力５５０〜６５０ｍＪで、基板上で、１８０〜２３０ｍＪ／ｃｍ2 で、照射の繰り返し周波数３５〜４５ＨＺで、基板を乗せているステージを２．０〜３．０ｍｍ／秒の速度で移動させた。
【００９０】
また、結晶化する前に、アモルファスシリコン中の、水素をある程度取り除いておかなけば、加熱によって、水素が急激にアモルファスの中から外にでるためひどい場合は、穴があくことがある。そのために、結晶化する前に、４００〜５００℃で０．５〜５時間窒素中での水素出し工程を入れることは有効である。典型的には４００℃で１〜２時間、窒素中にて行った。
【００９１】
その後、公知のフォトリソグラフィー法を用いて、レジストをパターニングしてマスクを形成し、ポリシリコンをＣＦ4 ＋Ｏ2 を用いたドライエッチングを用いてエッチングし、その後レジストをアルカリ系の剥離液を用いて剥離してアイランドを形成した。３０３は、ポリシリコンアイランド（結晶性を有する珪素膜からなる）である。
【００９２】
次に、ポリシリコンアイランド３０３を覆って、酸化珪素膜（好ましくは膜厚１００〜３００ｎｍ、本実施例では、膜厚１５０ｎｍとした）を成膜した後、パターニングを行い、チャネル形成領域を保護するチャネルストッパー３０９を形成した。（図３（Ｃ））
【００９３】
チャネルストッパー形成後に、ソース・ドレイン領域となる第１の導電性膜３０７としてＡｌ、ドープドポリシリコン、Ｃｒ、Ｔａ、等を積層し、その上に、ドレイン電極３０５・ソース電極３０６となる第２の導電性膜３０４としてＡｌ、Ｔｉ、Ｃｒ、Ｔａ等を連続積層した。本実施例では第１の導電性膜３０７として、アモルファスシリコンにドーピングが行われたドープドポリシリコンを用いた。このドーピングは、Ｐをイオン注入によって５×１０14ｃｍ-2のドーズ量になるように、ソース・ドレイン領域を形成した。注入はイオン注入に限らず、プラズマドープによってＰＨX を注入してもよい。また、第２の導電性膜３０４としてＴｉとＡｌの積層膜を用いた。
【００９４】
この後に、フォトリソグラフィー工程によってレジストをパターニングして、これらの導電性膜を所望の形にエッチングしてソース・ドレイン領域及びドレイン電極３０５・ソース電極３０６を作製した。（図３（Ｄ））
【００９５】
その後、保護膜３０８（層間絶縁膜）を形成し、ゲート電極の取り出し配線電極とソース・ドレインの取り出し配線電極を形成して、（Ｎチャネル型）ボトムゲート型ポリシリコン薄膜トランジスタが完成した。また、この保護膜４０８は窒化珪素膜、酸化珪素膜、有機性樹脂膜、またはそれらの積層膜で構成してもよい。（図３（Ｅ））
【００９６】
本発明を用いていない方法４の場合と比較して、方法１〜３での本発明を用いた本実施例のＴＦＴは、信頼性試験後もその劣化は確認できないぐらいの変化であり良好なＴＦＴ特性を有していた。
【００９７】
本発明をＴＦＴのゲート絶縁層形成後に用いて、ゲート絶縁膜と活性層との界面を清浄にすることで、初期特性が高く、信頼性の良いＴＦＴを形成することができた。
【００９８】
また、本実施例においては、ゲート絶縁膜形成前に、下地膜及びゲート電極表面の炭素汚染物を除去する本発明の工程を加えて、清浄な（ゲイト電極とゲート絶縁膜との）界面を得る構成としてもよい。加えて、チャネルストッパー形成前に活性層表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な（活性層とチャネルストッパーとの）界面を得る構成としてもよい。また、下地膜を成膜する直前に、本発明を用いてもよい。
【００９９】
また、本実施例においては、ゲート絶縁膜を形成する装置と半導体層を形成する装置を真空を破らずに連続して形成できるインライン型マルチチャンバー、クラスター型マルチチャンバーあるいは成膜室と炭素除去を同室で行うシングルチャンバーまたはロードロックチャンバーを用いれば、炭素除去後に直ちに、半導体層を形成することができるために、さらに清浄な（ゲート絶縁膜と活性層との）界面を得ることができる。
【０１００】
通常、ボトムゲート構造のＴＦＴは、連続成膜で作製されることが多く、そのための真空装置の真空ポンプには、いまだ油を用いているものもあり、特に、本発明は、この炭素汚染物の除去に有効である。
【０１０１】
〔実施例２〕
図４に実施例におけるトランジスタの形成過程の断面を示す。
この実施例では、チャネルエッチ型のボトムゲート型薄膜トランジスタを形成する場合に本発明を用いている。実施例１との主な違いは、チャネルストッパーを設けない点である。
【０１０２】
まず、実施例１と同様に、ガラス基板４００（または石英、シリコン基板）上に、珪素を主成分とする絶縁膜でなる下地膜、その上に導電性膜でなるゲート電極４０１（第１配線）、その上に正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いてゲート絶縁層４０２を積層した。（図４（Ａ））
【０１０３】
その後、ゲート絶縁層４０２表面上の炭素汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除去方法としては、実施例１記載の方法１〜４のうち、どれを用いてもよいが、本実施例においては、方法１に従って、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するためのプラズマ処置を行う。（図４（Ｂ））
【０１０４】
平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁膜が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、３０〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行った。
【０１０５】
水素ガスと酸素ガスを同量導入させた。本実施例では、チャンバー容積４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭでレジデンスタイムを約４秒とした。高周波放電にてプラズマを発生するために、高周波の周波数としては、１０〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用いた。印加電力としては、０．１〜２Ｗ／ｃｍ2 を投入した。本実施例では０．８Ｗ／ｃｍ2 を投入した。
【０１０６】
基板温度２００〜５００℃程度にすると除去能力が増加する。本実施例では、その後にアモルファスシリコン（非晶質珪素膜とも呼ぶ）を形成する際の基板温度を同様にするために、３００〜４００℃にて行っている。
【０１０７】
プラズマ処理時間としては、１〜１０分間程度である。これは、各種の条件（ガスのレジデンスタイム、高周波数、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では２分間行った。
【０１０８】
炭素の一重結合をすくなくとその一部において含んでいる、ゲート絶縁膜上の炭素汚染物を除去するための工程の後に、非晶質珪素膜を形成する。本実施例は、チャネルエッチ型のボトムゲート構造であるので、非晶質珪素膜の膜厚は、厚く形成しておく。膜厚範囲は１００〜６００ｎｍ（典型的には、２００〜３００ｎｍ）とする。本実施例では２００ｎｍとする。
【０１０９】
なお、本実施例では減圧ＣＶＤ法により非晶質珪素膜を成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することは言うまでもない。
【０１１０】
その次に、本実施例では、レーザーを用いて非晶質珪素膜を結晶化させた。結晶化させる方法は、実施例１と同様に、特に限定されない。
【０１１１】
次に、成膜またはドーピングにより高濃度のリンを含むｎ+ 層（第１導電性膜４０７）を積層する。このｎ+ 層の厚さは３０〜１００ｎｍ（代表的には３０〜５０ｎｍ）の範囲で決定する。この場合、ｎ+ 層は後にソース・ドレイン電極の一部として機能する。本実施例では、厚さ３０ｎｍのｎ+ 層を形成した。こうして得られた結晶性珪素膜及びｎ+ 層のパターニングを行い、アイランドを形成する。４０３は、ポリシリコンアイランドである。
【０１１２】
ここで、図面上には図示されないが、露出したゲート絶縁膜の一部をエッチングし、ゲート電極と次に形成する電極との電気的接続をとるためのコンタクトホールを開口する。
【０１１３】
次に、導電性を有する金属膜を成膜し、パターニングによりソース電極４０５、ドレイン電極４０６を形成する。本実施例ではＴｉ（５０ｎｍ）／Ａｌ（２００〜３００ｎｍ）／Ｔｉ（５０ｎｍ）の三層構造からなる積層膜を用いる。また、上述のように、ゲート電極と電気的に接続するための配線も同時に形成されている。
【０１１４】
ここで、ゲート電極４０１の真上の領域、即ちソース電極４０５とドレイン電極４０６とで挟まれた領域（以下、チャネルエッチ領域と呼ぶ）が後にチャネル形成領域とオフセット領域の長さにより決定される。
【０１１５】
次に、ソース電極４０５およびドレイン電極４０６をマスクとしてドライエッチングを行い、自己整合的にアイランドをエッチングする。この時、本実施例では最終的に１０〜１００ｎｍ（代表的には１０〜７５ｎｍ、好ましくは１５〜４５ｎｍ）の半導体層のみ残す。本実施例では、３０ｎｍ厚の半導体層を残した。
【０１１６】
こうして、アイランド４０３のエッチング（チャネルエッチ工程）が終了したら保護膜４０８として酸化珪素膜または窒化珪素膜または有機性樹脂膜を形成して、ＴＦＴを完成させた。また、この保護膜４０８は積層膜で構成してもよい。
【０１１７】
この状態において、チャネルエッチされたアイランド４０３のうち、ゲート電極の真上に位置する領域はチャネル形成領域となる。また、ゲート電極の端部よりも外側に位置する領域はゲート電極からの電界が及ばずオフセット領域となる。
【０１１８】
本発明を用いていない場合と比較して、方法１を用いた本実施例２のＴＦＴは、信頼性試験後もその劣化は確認できないぐらいの変化であり良好なＴＦＴ特性を有していた。
【０１１９】
本発明をＴＦＴのゲート絶縁膜形成前に用いて、ゲート絶縁膜と活性層との界面を清浄にすることで、初期特性が高く、信頼性の良いＴＦＴを形成することができた。
【０１２０】
また、本実施例においては、ゲート絶縁膜形成前に、下地膜及びゲート電極表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な（ゲート絶縁膜と活性層との）界面を得る構成としてもよい。加えて、ｎ+ 層形成前に活性層表面の炭素汚染物を除去する本発明の工程を加えて、さらに清浄な（活性層とｎ+ 層との）界面を得る構成としてもよい。また、下地膜形成前に、炭素汚染物を除去する本発明の工程を加えてもよい。
【０１２１】
また、実施例１と同様に本実施例においては、ゲート絶縁膜を形成する装置と半導体層を形成する装置を真空を破らずに連続して形成できるインライン型マルチチャンバー、クラスター型マルチチャンバーあるいは成膜室と炭素除去を同室で行うシングルチャンバーまたはロードロックチャンバーを用いれば、炭素除去後に直ちに、半導体層を形成することができるために、さらに清浄な（ゲート絶縁膜と活性層との）界面を得ることができる。
【０１２２】
〔実施例３〕
本実施例においては、固相成長において、触媒元素を用いて結晶化を行った半導体層を実施例１または実施例２の薄膜トランジスタ（ＴＦＴとも呼ぶ）構造に応用して本発明を用いた例を以下に示す。
【０１２３】
まず、用いる絶縁基板としては、ホウケイ酸ガラス、石英などの可視光に対して透光性の大きいものを用いた。本実施例では、コーニング社のコーニング７０５９ガラスを用いた。
【０１２４】
次に、実施例１または実施例２と同様に、基板上に、珪素を主成分とする絶縁膜でなる下地膜、その上に導電性膜でなるゲート電極（第１配線）、その上に正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いてゲート絶縁膜を積層した。
【０１２５】
その後、ゲート絶縁膜表面上の炭素汚染物の除去を行った。ゲート絶縁膜表面上の炭素汚染物の除去方法としては、実施例１記載の方法１〜４のうち、どれを用いてもよいが、本実施例においては、方法１に従って、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するためのプラズマ処置を行った。
【０１２６】
平行平板型のプラズマ処理装置のアノード側に、ゲート絶縁膜が形成されている基板を配置した。平行平板の電極であるアノードとカソードの電極間隔は、３０〜１５０ｍｍの間で調整した。典型的には７０ｍｍで行った。
【０１２７】
水素ガスと酸素ガスを同量導入させた。本実施例では、チャンバー容積４０リットル、処理圧力１Ｔｏｒｒ、酸素４００ＳＣＣＭ、水素４００ＳＣＣＭでレジデンスタイムを約４秒とした。高周波放電にてプラズマを発生するために、高周波の周波数としては、１０〜１００ＭＨｚを用いたが、実施例では２０ＭＨｚを用いた。印加電力としては、０．１〜２Ｗ／ｃｍ2 を投入した。本実施例では０．８Ｗ／ｃｍ2 を投入した。
【０１２８】
基板温度２００〜５００℃程度にすると除去能力が増加する。本実施例では、その後にアモルファスシリコン（非晶質珪素膜とも呼ぶ）を形成する際の基板温度を同様にするために、３００〜４００℃にて行っている。
【０１２９】
プラズマ処理時間としては、１〜１０分間程度である。これは、各種の条件（ガスのレジデンスタイム、高周波数、投入電力、基板温度）によって大きく変わってくるが、あまり時間をかけることは製造プロセスとしては好ましくない。本実施例では２分間行った。
【０１３０】
炭素の一重結合をすくなくとその一部において含んでいる、ゲート絶縁膜上の炭素汚染物を除去するための工程の後に、アモルファスシリコンを形成する。
【０１３１】
なお、本実施例では減圧ＣＶＤ法によりアモルファスシリコンを成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することは言うまでもない。
【０１３２】
本実施例においては、アモルファスシリコンをいわゆる固相成長させて、多結晶化（ポリシリコン化）させる。その方法には、本出願人による特開平６−２３２０５９、特開平６−２４４１０３、特開平６−２４４１０４に記載された発明を用いることで、６００℃以下で、固相成長させることができる。固相成長させる前に、アモルファスシリコン中の、水素をある程度取り除いておかなけば、固相成長させるときの加熱によって、水素が急激にアモルファスの中から外にでるため、ひどい場合は、穴があくことがある。そのために、固相成長前に、４００〜５００℃で０．５〜５時間窒素中での水素出し工程を入れることは有効である。典型的には４００℃で１〜２時間、窒素中にて行った。
【０１３３】
固相成長を行うと、基板が石英のように歪み点が高温のもの以外は、熱のサイクルによって、基板が縮むいわゆるシュリンケージの問題が発生する。このシュリンケージは、事前に一度高温にして、その後のプロセスをその温度以下で行うことによって、ある程度回避することが可能である。つまり、固相成長を行うときにこのシュリンケージの対策も同時に行うことになる。本出願人による特開平６−２３２０５９、特開平６−２４４１０３、特開平６−２４４１０４に記載された発明を用いることで、６００℃以下で、固相成長させることができ、例えば５００℃による固相成長も可能である。また、この方法を利用しないで固相成長させるためには、６００℃で４〜２４時間の固相成長時間を必要とする。固相成長が終了して、活性層がアモルファスシリコンからポリシリコンに変化するが、活性層が、ポリシリコンの中に微量のアモルファス成分をもつような場合は、活性層に、レーザを照射してレーザ結晶化させることも有効である。
【０１３４】
この後、リンを用いたゲッタリング手段（特願平９−６５４０６号）で結晶化に利用した触媒元素を低減させる工程を加えてもよい。また、ハロゲン元素を含む雰囲気中で加熱処理（特願平８−３０１２４９号）を行って触媒元素を低減させる工程を加え、さらに良好なＴＦＴ特性を得る構成としてもよい。
【０１３５】
本実施例においては、本出願人による特開平７─７４３６６（特願平６─１３１４１６）に記載されている、横方向への結晶成長を用いた活性層を利用した。
【０１３６】
このようにして得られた結晶性を有する珪素膜を用いて、実施例１または実施例２と同様に薄膜トランジスタ（ボトムゲート型ＴＦＴ）を完成させた。
【０１３７】
本発明を利用して、完成したＴＦＴは、移動度が大きく良好なＴＦＴ特性を有していた。炭素が下地膜、チャネルストッパー、層間絶縁膜のすべてで、本発明を利用しない場合に比較して大幅に少ないために、ＴＦＴ特性の向上ならびに、信頼性の向上が可能となった。
【０１３８】
〔実施例４〕
本実施例においては、上記各実施例における下地膜を形成する前に炭素汚染物除去を行った場合の例を示す。
【０１３９】
ＴＦＴが完成した後に、ゲート電圧をオン方向に大きくしたときに、チャネルの下にチャネルを流れるキャリア、例えばチャネルがＮチャネル型であればチャネルを流れるキャリアは電子であり、チャネルがＰチャネル型であればチャネルを流れるキャリアはホールであるが、ゲート電圧をオン方向に大きくしていくと、チャネルの下の基板側に、逆型のチャネルのようなものが発生することがある。
【０１４０】
ゲート電圧を大きくした時のドレイン電流が、本来はチャネルがオン状態になれば、ゲート電圧を大きくしても飽和するが、チャネルの下の基板側に逆型のチャネルが発生するとそのときにドレイン電流が急激に上がり、ゲート電圧に対するドレイン電流が段をもったようになる。いわゆるキンク効果が発生する。本発明を、下地膜を成膜するときに用いることで、キンク効果の発生を防止あるいは減少させる。下地膜の膜が、不純物を含まない、ＳｉＯX であればキンク効果の発生は少なくなる。
【０１４１】
下地膜の成膜で、平行平板プラズマＣＶＤ装置を用いて正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いる構成としてもよい。正珪酸四エチルの代わりにＯＭＣＴＳ（Ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）やＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ）などの有機シランを用いることも有効である。
【０１４２】
基板温度２００〜５００℃で、典型的には４００℃に加熱して、成膜圧力０．１〜２Ｔｏｒｒで典型的には１Ｔｏｒｒに設定するのが望ましい。プラズマ電源としては５〜５０ＭＨｚの高周波を用いるが、典型的には２０ＭＨｚを用いることが好ましい。プラズマ電源の供給電力は、０．１〜２Ｗ／ｃｍ2 を用いたが、典型的には０．３Ｗ／ｃｍ2 で行うのが望ましい。正珪酸四エチルと酸素の比率は、正珪酸四エチル：酸素＝1:５〜２０で典型的には、正珪酸四エチル：酸素＝1:５で行うのが望ましい。水素の量は、正珪酸四エチル：水素＝１：０．０１〜１の範囲で行ったが、典型的には、正珪酸四エチル：水素＝１：０．５で行うことが望ましい。下地膜は５００〜３０００Å成膜したが、典型的には２０００Åを成膜することが好ましい。
【０１４３】
下地膜の成膜は、平行平板プラズマＣＶＤ以外にも、他のプラズマＣＶＤ法においても、有機シランを用いて酸化膜を形成する場合は、水素ラジカルと水素イオンによって成膜中の炭素を除去することは非常に効果が大きく、どの様なプラズマＣＶＤ法においても有効である。
【０１４４】
また、常圧ＣＶＤによって、下地膜を成膜する場合も、触媒法によって水素ラジカルを発生させてそれを成膜中にも用いることで、やはり成膜中の炭素を除去することが可能であり、有機シランを用いた常圧ＣＶＤ法においても本発明は有効である。常圧ＣＶＤを用いた成膜に対して本発明を利用する場合は、水素を水素ラジカルにするために触媒法を用いる構成としてもよい。
【０１４５】
触媒としては、白金、パラジューム、還元ニッケル、コバルト、チタン、バナジウム、タンタル等の３−ｄ遷移金属またはアルミニウム、ニッケル、白金・珪素、白金・塩素、白金・レニウム、ニッケル・モリブデン、コバルト・モリブデン、等の金属化合物、又は上記遷移金属とアルミナ、シリカゲル等の混合または化合物あるいは、ラネーコバルト、ルテニウム、パラジウム、ニッケル、等あるいはそれらと炭素の混合または化合物が適当であるが、これを粒状、網状または粉末状態で使用する。
【０１４６】
ただし、低融点で反応性物質の初期吸着速度を著しく高める物質、および物質内に容易に気化し易いナトリウムなどのアルカリ金属を含む物質、例えば銅、タングステン、等は好ましくない。実験によると反応性物質の分解温度以上では触媒に著しい劣化がみられた。触媒の量、密度に関しては反応性気体との有効接触面積に関係するものであり、必要に応じて調整すればよい。
【０１４７】
水素を加熱した触媒中を通すことで、活性な水素ラジカルを発生させる。酸素はオゾナイザーを通すことで、活性なオゾンを発生させる。基板を加熱した常圧ＣＶＤ装置において、正珪酸四エチルの入ったタンクを窒素等のキャリアガスでバブリングして、オゾナイザーを通して酸素を導入し、触媒を通して水素を導入する。
【０１４８】
ガスは拡散機構を有するガスノズルから、全て混合して基板上に供給される。常圧ＣＶＤにおいて正珪酸四エチルとオゾンのみで成膜を行う場合に、表面の親水性である場合と疎水性である場合とで、形成される酸化膜に大きな違いがある。疎水性の表面をもつ基板上では、清浄な成膜が可能であるが、親水性をもつ表面では成膜異常や成膜速度の低下などが発生しやすい。
【０１４９】
水素ラジカルを伴う本発明では、脱炭素効果とともに、基板表面を活性な水素がターミネートすることで疎水性の表面を形成し、成膜異常や成膜速度の低下を防ぐことが可能である。特にＮ2 キャリアガスの０．０１〜０．２倍程度の水素を導入すると効果が大きく、正珪酸四エチルを加熱して直接ガス化した場合は、その０．１〜０．５倍程度が効果が大きい。
【０１５０】
このようにして、良好な界面（基板と下地膜との）を得る。この下地膜を用いて、実施例１または実施例２と同様に薄膜トランジスタ（ボトムゲート型ＴＦＴ）を完成させた。
【０１５１】
本発明を利用して完成したＴＦＴは、界面（基板と下地膜との）が良好なため、初期特性が高く、信頼性のよいＴＦＴを形成することができた。
【０１５２】
〔実施例５〕
本実施例においては、上記各実施例におけるアイランドを形成した後、炭素汚染物除去を行う場合の例を示す。
【０１５３】
上記各実施例においては、アイランドの上に、チャネルストッパー、層間絶縁膜等が積層される。このアイランドと接する層とアイランドとの界面も、最終的なＴＦＴの特性に影響を及ぼすために、アイランド形成後のアイランド上のクリーニングが重要になってくる。
【０１５４】
アイランドの表面を清浄にするため、硫酸：過酸化水素水＝１：１を８０℃に加熱して、その中に５〜１０分間浸して、炭素汚染物をある程度除去し、その後塩酸：過酸化水素水＝１：１を８０℃に加熱して、その中に５〜１０分間浸して、重金属を除去する。このような洗浄は、基板等に、影響を与える場合には、その洗浄を行わない。その後、アイランドの表面から、炭素の一重結合を少なくともその一部において含んでいる、炭素汚染物を除去するために、プラズマ処理装置に基板を配置する。
【０１５５】
本実施例では、平行平板型のプラズマＣＶＤ装置を用い、実施例１の〔方法１〕の条件に従って、アイランド表面の炭素の一重結合を少なくともその一部において含んでいる炭素汚染物を除去する。
【０１５６】
本実施例での炭素汚染物を除去するための工程の後に、チャネルストッパーを形成した場合を例にとり以下に示す。チャネルストッパーは、正珪酸四エチル（ＴＥＯＳとも呼ぶ）と酸素と水素を用いて、成膜を行った。基板温度は、２００〜５００℃で、典型的には３００〜４００℃で成膜する。成膜圧力０．１〜２Ｔｏｒｒで典型的には０．５〜１Ｔｏｒｒに設定した。プラズマ電源としては５〜５０ＭＨｚの高周波を用いるが、典型的には２０ＭＨｚを用いた。プラズマ電源の供給電力は、０．１〜２Ｗ／ｃｍ2 を用いたが、典型的には０．３〜０．５Ｗ／ｃｍ2 で行った。正珪酸四エチルと酸素の比率は、正珪酸四エチル：酸素＝1:５〜２０で典型的には、正珪酸四エチル：酸素＝1:１０で行った。水素の量は、正珪酸四エチル：水素＝１：０．１〜１０の範囲で行ったが、典型的には、正珪酸四エチル：水素＝１：５で行った。チャネルストッパーは２５０〜２０００Å成膜したが、典型的には５００〜１２００Åを成膜した。水素ラジカルと水素イオンによって、成膜中の炭素は、ＣＨX あるいはＣＯＨのような形でガス化して、チャンバーの外へ排気される。工程終了後に、チャネルストッパー中の炭素の量をＳＩＭＳで測定したところ、水素を添加しないで成膜をしたチャネルストッパーとしての酸化膜中の、炭素の深さ方向のプロファイルの中で、最も低い値が１×１０19ｃｍ-3であったのに対して、水素を添加して成膜したチャネルストッパーとしての酸化膜中の、炭素の深さ方向のプロファイルの中で、最も低い値が２×１０18〜７×１０18ｃｍ-3であった。
【０１５７】
チャネルストッパーを成膜する際に、水素あるいはＨ2 Ｏを添加して、成膜しているために、ポリシリコンを用いたＴＦＴでは必須工程とされている水素化をこの工程にて同時に行うこともできる。チャネルストッパーを、正珪酸四エチルと酸素に水素を添加して成膜した酸化膜は、段差被覆性がよく、炭素含有量が少なく、かつプラズマ水素化をも成している。この水素化されたポリシリコンから、水素が抜けないようにするために、その上に、ＳｉＮX あるいはＳｉＯX ＮY などの窒素を含んだ膜を形成して、水素抜けを防ぐことによってあとの工程での水素化をなくすことが可能である。
【０１５８】
こうして得られたチャネルストッパーを用いて、実施例１と同様に薄膜トランジスタ（ボトムゲート型ＴＦＴ）を完成させた。
【０１５９】
本発明を利用して、完成したＴＦＴは、移動度が大きく、また、キンク効果は全く観測されなかった。耐湿性に関しても、１５０℃ ６０％ＲＨ に１２時間放置した後に、特性の変化は見られなかった。本来このＴＦＴの上にＳｉＮX の保護膜があればさらに耐湿性は向上する。炭素が下地膜、チャネルストッパー、層間絶縁膜のすべてで、本発明を利用しない場合に比較して大幅に少ないために、ＴＦＴ特性の向上ならびに、信頼性の向上が可能となった。
【０１６０】
また、本発明は、上記各実施例のＴＦＴ構造に限定されないことは言うまでもなく、ＭＯＳ構造を有している素子を用いた装置全般に適用することができる。例えば、不揮発性半導体記憶装置のメモリトランジスタの製造に本発明を適用することも可能である。
【０１６１】
〔実施例６〕
本実施例では、上記各実施例１〜５で説明したＴＦＴにおいて、保護膜３０８（図３（Ｅ）参照）、または、４０８（図４（Ｅ）参照）に窒化珪素膜または有機性樹脂膜を用いた場合、保護膜の上にＤＬＣ（Diamond Like Corbon ）膜を積層する場合の例について説明する。
【０１６２】
ＤＬＣとは、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い材料である。また、ｉ−カーボンとも呼ばれ、ｓｐ3 結合を主体として構成されている。
【０１６３】
ダイヤモンドは室温において最も熱伝導率の高い材料（室温で約10〜20Ｗ／cm・k ）であり、それと同等の物性を示すＤＬＣ膜も高い熱伝導率を示す。本実施例ではその熱伝導率の高さを利用してヒートシンクとして機能させている。
【０１６４】
また、ＤＬＣ膜は有機性樹脂膜との密着性に優れているため、保護として有機性樹脂膜を用い、その上にヒートシンクを設ける場合には非常に有効な材料である。
【０１６５】
なお、ＤＬＣ膜の成膜手段としてはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。
【０１６６】
また、ＤＬＣ膜を形成する際の原料ガスとしては炭化水素が用いられる。炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。また、炭化水素分子の水素のうち１個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。
【０１６７】
また、炭化水素の他に水素を添加することは有効である。水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。この時、全ガス流量に対する水素ガス流量の比は30〜90％、好ましくは50〜70％が良い。この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。
【０１６８】
さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。また、特開平6-208721号公報に記載される様に１３〜１５族の元素を添加することも有効である。
【０１６９】
また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。高周波電力は通常13.56MHzを用いる。この時、印加するＲＦ電力は0.01〜1W/cm2、好ましくは0.05〜0.5W/cm2とする。さらに、原料ガスの分解を助長するために2.45GHz のマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。
【０１７０】
本実施例ではプラズマＣＶＤ装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50sccmを導入し、成膜圧力は10mTorr 、ＲＦ電力は100W、反応空間の温度は室温とする。また、基板バイアスとして 200Ｖの直流バイアスを加え、プラズマ中の粒子（イオン）が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。
【０１７１】
また、ＤＬＣ膜は膜厚が10nm程度でも非常に高い耐摩耗性を持っている。そのため、保護膜およびＴＦＴを機械的な衝撃から保護する効果が得られる。これは、ラビング工程等による摩擦工程に対して非常に効果的である。
【０１７２】
なお、摩擦係数はＤＬＣ膜厚に依存性を有し、ＤＬＣ膜厚が厚くなる程小さくなる。従って、ＤＬＣ膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜30nm程度が良い。
【０１７３】
なお、ＤＬＣ膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3-72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。
【０１７４】
以上の様な構成で得られた構造は、ＴＦＴで発生した熱が高い効率で逃がされるので、蓄熱による動作不良を防ぐことができる。特に、プロジェクションタイプの電子機器に用いる液晶表示装置には、この様な耐熱構造を利用した方が好ましい。
【０１７５】
〔実施例７〕
実施例１〜６に示したＴＦＴを有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図５に示す。図５は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【０１７６】
図５において、５０１はアクティブマトリクス基板である。
【０１７７】
そして、この基板上にシリコン薄膜でもって複数のＴＦＴが形成されている。これらのＴＦＴは基板上に画素マトリクス回路５０２、ゲイト側駆動回路５０３、ソース側駆動回路５０４、ロジック回路５０５を構成する。そして、その様なアクティブマトリクス基板に対して対向基板５０６が貼り合わされる。アクティブマトリクス基板と対向基板５０６との間には液晶層（図示せず）が挟持される。
【０１７８】
また、図５に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）５０７を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。
【０１７９】
本実施例の回路を構成するＴＦＴは極めて高い動作速度を有しているため、数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。即ち、図５に示す液晶モジュールはシステム・オン・パネルを具現化したものである。
【０１８０】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【０１８１】
なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０１８２】
〔実施例８〕
本願発明は実施例７に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０１８３】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０１８４】
〔実施例９〕
本実施例では、実施例７や実施例８に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図６に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１８５】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１８６】
図６（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本願発明はカメラ部２００２、受像部２００３、表示装置２００５等に適用できる。
【０１８７】
図６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明は表示装置２１０２に適用することができる。
【０１８８】
図６（Ｃ）は携帯電話であり、本体２２０１、音声出力部２２０２、音声入力部２２０３、表示装置２２０４、操作スイッチ２２０５、アンテナ２２０６で構成される。本願発明は音声出力部２２０２、音声出力部２２０３、表示装置２２０４等に適用することができる。
【０１８９】
図６（Ｄ）はビデオカメラであり、本体２３０１、表示装置２３０２、音声入力部２３０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６で構成される。本願発明は表示装置２３０２、音声入力部２３０３、受像部２３０６等に適用することができる。
【０１９０】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１９１】
図６（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１９２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０１９３】
【発明の効果】
以上説明してきたように、本発明は、半導体装置製造方法における、炭素汚染物除去に関し、スパッタ損傷の影響を殆ど受けずに炭素の一重結合をも含む全ての炭素汚染による基板表面の汚染を除去することで、半導体界面が特に重要になる、ＭＯＳ型、ＭＩＳ型構造の半導体装置の特性ならびに信頼性の向上に大きな効果がある。
【０１９４】
特に、有機シラン系ソースを用いた酸化膜中の炭素不純物も除去し、薄膜半導体装置のゲート絶縁膜等を良好にすることができるため、特性の向上と信頼性の向上に大きな効果がある。
【図面の簡単な説明】
【図１】 本発明による、基板表面のＸＰＳによる炭素不純物の除去程度をしめすグラフ。
【図２】 従来の技術による、基板表面のＸＰＳによる炭素不純物の除去程度をしめすグラフ。
【図３】 実施例１におけるトランジスタの形成過程の断面を示す図。
【図４】 実施例２におけるトランジスタの形成過程の断面を示す図。
【図５】 液晶モジュールの構成を示す図。
【図６】 電子機器の構成を示す図。
【符号の説明】
３００ ガラス基板
３０１ ゲ─ト電極
３０２ ゲート絶縁層
３０３ ポリシリコンアイランド
３０４ 第２の導電性膜
３０５ ソース電極
３０６ ドレイン電極
３０７ 第１の導電性膜
３０８ 保護膜
３０９ エッチングストッパー
４００ ガラス基板
４０１ ゲ─ト電極
４０２ ゲート絶縁層
４０３ ポリシリコンアイランド
４０５ ソース電極
４０６ ドレイン電極
４０７ 第１の導電性膜
４０８ 保護膜
Claims (15)
- 絶縁基板上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第１のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第２のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。 - 絶縁基板上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第１のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第２のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、
前記第１及び第２のプラズマ処理は、平行平板の電極の一方に前記絶縁基板を配置し、シャワーヘッド型でなる前記平行平板の電極の他方から前記酸素ガス及び水素ガスを反応空間に導入し、高周波放電によってプラズマを発生させて行うことを特徴とする半導体装置の作製方法。 - 絶縁基板上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第１のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第２のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、
前記第１及び第２のプラズマ処理は、電子サイクロトロン共鳴を利用して行うことを特徴とする半導体装置の作製方法。 - 絶縁基板上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第１のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第２のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、
前記第１及び第２のプラズマ処理は、マイクロ波と磁場との共鳴点で高密度なプラズマを発生させて行うことを特徴とする半導体装置の作製方法。 - 絶縁基板上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第１のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第２のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、
前記第１及び第２のプラズマ処理は、白金、パラジューム、ニッケル、コバルト、チタン、バナジウム、タンタル、アルミニウム、レニウム、モリブデン、ルテニウムから選ばれたいずれか一を触媒に用いた触媒法によって行うことを特徴とする半導体装置の作製方法。 - 絶縁基板上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、第１のプラズマ処理によって前記ゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、第２のプラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有し、
前記第１及び第２のプラズマ処理は、前記酸素ガス及び水素ガスが導入された反応空間に紫外線を照射することによって行うことを特徴とする半導体装置の作製方法。 - 絶縁基板上に、珪素を主成分とする絶縁膜でなる下地膜を形成する工程と、
前記下地膜上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記下地膜表面及びゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。 - 絶縁基板上に、珪素を主成分とする絶縁膜でなる下地膜を形成する工程と、
前記下地膜上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、
前記半導体膜上に、リンを含む導電性膜を形成する工程と、
前記導電性膜上に、金属膜を成膜し、パターニングによりソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして、自己整合的に前記半導体膜及び前記導電性膜をエッチングして、少なくともチャネル形成領域を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記下地膜表面及びゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。 - 絶縁基板上に、珪素を主成分とする絶縁膜でなる下地膜を形成する工程と、
前記下地膜上に、ゲート電極を形成する工程と、
前記ゲート電極を覆って、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、半導体膜を形成する工程と、
前記半導体膜上に、リンを含む導電性膜を形成する工程と、
前記導電性膜上に、金属膜を成膜し、パターニングによりソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極をマスクとして、自己整合的に前記半導体膜及び前記導電性膜をエッチングして、少なくともチャネル形成領域を形成する工程と、
前記ソース電極、前記ドレイン電極及び前記チャネル形成領域を覆って成膜される保護膜を形成する工程と、を有し、
前記ゲート絶縁膜を形成する工程の前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記下地膜表面及びゲート電極表面の炭素汚染物を除去する工程と、
前記半導体膜を形成する工程の前に、前記酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記ゲート絶縁膜表面の炭素汚染物を除去する工程と、を有することを特徴とする半導体装置の作製方法。 - 請求項９において、
前記保護膜は酸化珪素膜、窒化珪素膜、または有機性樹脂膜を用いて形成されることを特徴とする半導体装置の作製方法。 - 請求項７乃至１０のいずれか１項において、
前記下地膜を形成する前に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記絶縁基板表面の炭素汚染物を除去する工程を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至１１のいずれか１項において、
前記半導体膜を形成した後に、酸素ガス及び水素ガスが導入された反応空間において、プラズマ処理によって前記半導体膜表面の炭素汚染物を除去する工程を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか１項において、
前記ゲート絶縁膜は有機シランを用いて形成されることを特徴とする半導体装置の作製方法。 - 請求項１乃至１３のいずれか１項において、
前記ゲート電極はタンタル、タングステン、チタン、モリブデン、導電性シリコン、または導電性ポリシリコンを用いて形成されることを特徴とする半導体装置の作製方法。 - 請求項１乃至１４のいずれか１項において、
前記半導体膜を形成する工程は、前記半導体膜の被膜形成面を大気に触れさせることなく、半導体膜を形成する工程であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36254597A JP4101340B2 (ja) | 1997-12-12 | 1997-12-12 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36254597A JP4101340B2 (ja) | 1997-12-12 | 1997-12-12 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177104A JPH11177104A (ja) | 1999-07-02 |
| JP4101340B2 true JP4101340B2 (ja) | 2008-06-18 |
Family
ID=18477130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36254597A Expired - Lifetime JP4101340B2 (ja) | 1997-12-12 | 1997-12-12 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4101340B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021183621A1 (en) * | 2020-03-10 | 2021-09-16 | Applied Materials, Inc. | Selective oxidation and simplified pre-clean |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4607347B2 (ja) * | 2001-02-02 | 2011-01-05 | 東京エレクトロン株式会社 | 被処理体の処理方法及び処理装置 |
| EP1445802A1 (en) * | 2003-02-06 | 2004-08-11 | Centre National De La Recherche Scientifique (Cnrs) | Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor |
| JP2005109352A (ja) * | 2003-10-01 | 2005-04-21 | Advanced Lcd Technologies Development Center Co Ltd | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置 |
| JP4879530B2 (ja) * | 2004-09-08 | 2012-02-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4801406B2 (ja) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4754918B2 (ja) * | 2004-09-30 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4801407B2 (ja) * | 2004-09-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US8003449B2 (en) | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
| JP5036173B2 (ja) * | 2004-11-26 | 2012-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5315596B2 (ja) * | 2006-07-24 | 2013-10-16 | 株式会社Ｓｕｍｃｏ | 貼合せｓｏｉウェーハの製造方法 |
| JP2008311545A (ja) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | 表示装置 |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| CN103026492B (zh) * | 2011-06-30 | 2016-04-06 | 株式会社日本有机雷特显示器 | 薄膜晶体管器件以及薄膜晶体管器件的制造方法 |
| GB201207448D0 (en) * | 2012-04-26 | 2012-06-13 | Spts Technologies Ltd | Method of depositing silicon dioxide films |
| JP6322131B2 (ja) * | 2014-12-24 | 2018-05-09 | 東京エレクトロン株式会社 | シリコン膜の成膜方法および成膜装置 |
-
1997
- 1997-12-12 JP JP36254597A patent/JP4101340B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021183621A1 (en) * | 2020-03-10 | 2021-09-16 | Applied Materials, Inc. | Selective oxidation and simplified pre-clean |
| US11776805B2 (en) | 2020-03-10 | 2023-10-03 | Applied Materials, Inc. | Selective oxidation and simplified pre-clean |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177104A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323912B1 (ko) | 절연게이트형전계효과트랜지스터의제작방법 | |
| JP4101340B2 (ja) | 半導体装置の作製方法 | |
| US6706648B2 (en) | APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical | |
| JP5106136B2 (ja) | 半導体装置の作製方法 | |
| US20050014375A1 (en) | Method for cleaning substrate surface | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| TW201300567A (zh) | 藉由紫外線輔助之光化學沉積而介電回復電漿損壞之低介電常數薄膜 | |
| TW201001562A (en) | Manufacturing method of thin film transistor | |
| US7186663B2 (en) | High density plasma process for silicon thin films | |
| US6506675B1 (en) | Copper film selective formation method | |
| JP4476984B2 (ja) | 半導体装置の作製方法 | |
| JP4610080B2 (ja) | 半導体装置の作製方法 | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| JP3488324B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| CN101567392B (zh) | 薄膜晶体管 | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP3672639B2 (ja) | 半導体装置の作製方法 | |
| JPH09139370A (ja) | 半導体装置作製方法及び薄膜半導体装置作製方法 | |
| JP4268792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11233500A (ja) | 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法 | |
| JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH10289910A (ja) | 半導体装置の製造方法 | |
| JP3038473B2 (ja) | 絶縁膜形成方法 | |
| JP2004327649A (ja) | 半導体装置、薄膜トランジスタおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041020 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |