JP4089531B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4089531B2 JP4089531B2 JP2003194660A JP2003194660A JP4089531B2 JP 4089531 B2 JP4089531 B2 JP 4089531B2 JP 2003194660 A JP2003194660 A JP 2003194660A JP 2003194660 A JP2003194660 A JP 2003194660A JP 4089531 B2 JP4089531 B2 JP 4089531B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- bump
- wiring board
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/01255—
-
- H10W72/07251—
-
- H10W72/20—
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれによって製造された半導体装置に係り、特に半導体素子を配線基板にいわゆる金属バンプを介して接合して成る半導体装置の製造において、金属バンプの配置の高密度化を可能とする方法に関する。
【0002】
【従来の技術】
電子部品の高密度実装に対する要求が際限なく強まりつつあり、半導体素子を配線基板に実装する方法としてベアチップ方式が重要視されている。ベアチップ実装方式における電気的外部接続構造からみると、ワイヤボンディング法を用いるフェイスアップ実装から、はんだバンプを用いるフリップチップ接合等によるフェイスダウン実装へと変化しつつある。
【0003】
はんだバンプを用いるフリップチップ接合では、半導体素子の表面の電極上にはんだバンプを形成する。このはんだバンプ形成方法として、次の方法がある。
イ)蒸着法により所望の金属を、目的の回路パターンとなるようにメタルマスクを介して、ダミーのウエハに堆積したのち、半導体素子チップを形成してあるウエハに位置合わせして転写し、さらにフラックスを塗布したのちウエットバック(溶融して液状に)する。
ロ)半導体素子チップを形成してあるウエハにレジストマスクを形成し、マスクの開口内に表出する電極上に、電解めっきにより、所望の組成および膜厚を有するはんだ金属層を形成し、フラックスを塗布したのちウエットバックする。
ハ)半導体素子チップを形成してあるウエハに、電極を表出する開口を有する耐熱性絶縁膜から成るマスクを形成し、フラックス成分を混合したはんだペーストを、スキージ等により、マスクの開口内に充填したのち加熱・溶融し、さらに絶縁膜を除去したのち、ウエットバックする。(例えば、特許文献1参照)
【0004】
【特許文献1】
特開2000−277552号公報(第3−4頁、第1図)
【0005】
【発明が解決しようとする課題】
従来、上記の方法のいずれかを用いて、数100μmオ-ダ-(例えば200μm)の配列ピッチのはんだバンプの形成が行われてきたが、配列ピッチは、今後ますます縮小する傾向にあり、100μm以下、例えば50μmが要求されるようになりつつある。これに伴ってバンプ径も小さくなる。
【0006】
バンプ径が50μm以下となると通常のウエットバック後におけるはんだバンプは球体の形状となる。この例を、図1を参照して説明する。
図1(a)に示すように、パッド電極14が形成されている半導体素子10の表面に、図1(b)に示すように、例えば感光性ドライフィルム40を貼り付けたのち、図1(c)に示すように、ガラスマスク100を用いて露光を行い、 図1(d)に示すように、パッド電極14を表出する開口を有するレジストマスク42を形成する。なお、符号12は例えばSiO2から成る絶縁膜である。次いで、図1(e)に示すように、パッド電極14上に、例えば電解めっきによりはんだ層16’を形成したのち、ウエットバックする。その結果、はんだ層は、図1(f)に示すように、球状のはんだバンプ16になる。次いで、レジストマスク42を除去して、図1(g)に示す構造の半導体素子10を得る。
【0007】
このようなはんだバンプが直径50μm程度以下の球状になると、球体認識度の測定誤差が大きくなる。その結果、バンプの高さの測定誤差が増大し、また位置合わせ精度が低下し、その結果、位置ずれ等に起因する接合不良を生じやすくなる。
また、バンプの高さが減少すると、バンプを介して接合された半導体素子と配線基板間の熱膨張率の差に起因する歪みを緩和する能力が低下し、長時間の温度サイクル試験における接合部の信頼性保証に懸念が生じる。このことは、バンプが縮小するほど、従来のようなはんだバンプが球体形状になるようなウエットバック方法は好ましくないことを意味する。
【0008】
また、上記ハ)項のはんだバンプ形成方法は、低コスト化の点からは有力である。しかし、はんだバンプの配列ピッチが50μm以下に微細になると、はんだ金属粉末の粒度分布や形状のバラツキがバンプ間における体積のバラツキを生じる結果、バンプの寸法精度に影響し、高さのバラツキに起因する接合の信頼性の低下が懸念される問題がある。
【0009】
さらに、電子部品の高密度実装に伴って考慮すべき他の問題として、Low-k(すなわち低誘電率)膜の採用がある。電子部品の高密度実装にとって、電極の狭ピッチ化および多層配線化が必須であるが、これには層間絶縁膜としてLow-kの絶縁膜が用いられる。現在、Low-kの絶縁膜として、多孔質の有機または無機の膜が提案されている。このような多孔質の層間絶縁膜は機械的強度が低く、この上に形成された電極に、例えばスタックワイヤボンディング時における超音波ボンダの荷重を印加すると、層間絶縁膜が潰れて破損するおそれがある。従ってこのような層間絶縁膜を使用して成る半導体素子を配線基板にバンプ接合する際にも、できるだけ小さい荷重を印加するだけで接合できるようにすることが必要である。
【0010】
フリップチップ実装において、半導体素子とこれを搭載した配線基板との間の熱膨張特性の差に起因する応力を緩和するために、半導体素子と配線基板との間の隙間に熱膨張特性を調節された樹脂を充填(アンダ-フィル)することが行われている。この場合、半導体素子を配線基板にバンプ接合する前に、例えば配線基板の対向電極が形成されている面にアンダ-フィル樹脂を供給しておき、その後に例えば半導体素子をバンプ接合する方法がある。
【0011】
例えば図2(a)に示すように、電極4bが形成されている配線基板5の表面には、流動性の樹脂層6が塗布されている。これに対してバンプ4aが形成されている半導体チップ1を配置し、図2(b)に示すように、バンプ4aが樹脂層6中に侵入して電極4bと接触するように半導体チップ1と配線基板5を接近させ、加熱してバンプ4aと電極4bとを溶融接合させると共に樹脂層6に架橋反応を起させ硬化させる。
【0012】
この方法は、半導体素子と配線基板間の隙間が狭くなるほど、バンプ数が多くその配列ピッチが稠密になるほど、半導体素子と配線基板とを接合した状態でアンダ-フィル樹脂を充填することに対する困難性を解決する方法として有効である。しかしながら、樹脂層6には、硬化後の熱膨張率を調節するための有機または無機物質の粒子から成るフィラ-8が分散・混合されている。その結果、フィラ-8がバンプ4aと電極4b間に介在することになり、これらの接合や電気的接続が損なわれる。この問題は、バンプが微細化するほど影響を受けやすい。
【0013】
【課題を解決するための手段】
本発明は、上記の課題を総合的に解決する技術を提供することを目的とし、特に、Low-k絶縁膜を損傷しない程度の力で半導体素子と配線基板とを接合可能な方法を提供することを目的とする。また本発明は、アンダ-フィル樹脂中のフィラ-にかかわらず、バンプ接合された半導体素子と配線基板間の電気的接続を確保可能な方法を提供することを目的とする。さらに本発明は、半導体素子を配線基板にフェイスダウン接合する工程における加熱温度の低減および半導体素子に比べて大きな熱膨張係数を有する配線基板の温度上昇を抑制に有効な方法を提供することを目的とする。
【0014】
上記の課題は、半導体素子の電極と配線基板の電極とを接続する半導体装置の製造方法において、該配線基板の電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に金属層を形成する工程と、該金属層を加熱によって溶融したのち凝固して第1の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該半導体素子の電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に金属層を形成する工程と、該金属層を加熱によって溶融したのち凝固して該第1の金属バンプより高さの低い第2の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該第1の金属バンプと該第2の金属バンプとを位置合わせしたのち熱圧着する工程と、熱圧着された該配線基板と該半導体素子との間にフラックス作用を有する熱硬化性接着剤を充填する工程と、該熱硬化性接着剤を加熱によって硬化させると共に、該第1の金属バンプと該第2の金属バンプとによって該配線基板の電極と該半導体素子の電極とを電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法によって解決される。
【0015】
上記につき若干詳細に説明する。先ず、本発明においては、はんだバンプを、対向電極と接触させた状態で、その融点より10℃〜20℃程度低い温度に加熱する。この温度では、はんだバンプのヤング率は、室温時における値より大幅に低下する。例えば融点が138℃の錫-ビスマス合金はんだの場合、128℃におけるヤング率は室温時の約1/3である。その結果、低荷重ではんだバンプを対向電極に熱圧着できる。
【0016】
この状態でもある程度の機械的強度と電気的接続が得られているが、半導体素子と配線基板との間に、熱硬化性のアンダ-フィル樹脂を充填し、全体をはんだバンプの融点以上の、例えば30℃高い温度に加熱する。これにより、はんだバンプを溶融して対向電極と十分な電気的および機械的な接合を達成すると共に、アンダ-フィル樹脂を硬化させ、十分な補強強度を得る。
【0017】
本発明によれば、半導体素子のパッド電極上にはんだ層を形成するために用いたレジストマスクを除去する前にはんだ層のウエットバックを行って金属バンプを形成するので、金属バンプは柱状に形成される。したがって、レジストマスクを除去後にウエットバックを行い、金属バンプが球状になった場合に比較して、金属バンプの高さは約2倍となる。その結果、微細ピッチでアスペクト比の大きな金属バンプを用いることが可能となる。
【0018】
また、金属バンプを対向電極に低荷重で熱圧着する。このことは、金属バンプのアスペクト比を大きくできることと相俟って、熱圧着時における押圧力によるLow-k絶縁膜の損傷を回避可能とする。
また、金属バンプが柱状かつアスペクト比を大きく形成され、かつ金属バンプが対向電極に熱圧着により仮接合された状態でアンダ-フィル樹脂を充填する。その結果、充填が迅速かつ容易に行えると共に、アンダ-フィル樹脂に混合するフィラ-が金属バンプと対向電極との電気的および機械的接合に影響せず、アンダ-フィル樹脂の熱的その他の性質の調整が容易に行える利点がある。
【0019】
本発明おいては、半導体素子を搭載する配線基板に高さの高い金属バンプを形成し、半導体素子にはこれに比べて高さの低い金属バンプを形成するか単にパッド電極のみを対向電極とすることを含む。これにより、半導体素子の対向電極と配線基板の金属バンプとの熱圧着における熱伝導パスは、対向電極と金属バンプの接合面を基準として、半導体基板側の方が短く、配線基板側の方が長い。
【0020】
通常、半導体素子側からボンディングツ-ルにより加熱が行われるが、金属バンプの高さを上記のような関係に設定することにより、半導体素子側の金属パッドにおける温度降下が小さく、配線基板側の金属パッドにおける温度降下の方が大きくなる。その結果、接合面を所定温度に加熱するためのボンディングツ-ルの設定温度を低くできる。また配線基板の温度上昇が小さくなり、配線基板の熱膨張に起因する熱応力の発生を抑制できる。これらにより、接合の信頼性を向上可能となる。
【0021】
本発明においては金属バンプとして、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも1種類から成るはんだバンプを用いる。特に、半導体素子上の金属バンプとして、インジウムを含み、錫、銀、ビスマスおよび亜鉛の少なくとも一種を第二成分として含むはんだバンプを用いることにより、接合温度および接合温度におけるはんだバンプのヤング率を低減可能となり、低荷重下における接合の実現および接合の信頼性向上が可能となる。
【0022】
【発明の実施の形態】
本発明の第一実施形態による半導体装置の製造方法について図3および図4を参照して説明する。
図3(a)に示すように、例えばパッド電極34が形成された半導体素子30の表面に、図3(b)に示すように、例えば感光性ドライフィルム40を貼り付け、図3(c)に示すように、ガラスマスク100を通して紫外線を照射し、感光性ドライフィルム40に所定パターンを露光する。これを現像して、図3(d)に示すように、パッド電極34を表出する開口を有するレジストマスク42を形成する。なお、符号32は、例えばSiO2から成る絶縁膜である。
【0023】
次いで、図3(e)に示すように、レジストマスク42の開口内に表出するパッド電極34上にはんだ層36' を形成する。はんだ層36'の形成は、電解めっき法または蒸着法を用いて行うことができるが、前者の方がコスト的に有利である。図3(e)では、はんだ層36'はレジストマスク42より高くなる厚さに形成されている。はんだ層36'の厚さをこのように設定することは必須ではないが、前述のように、半導体素子30とこれを搭載する配線基板(図示省略)との間の熱膨張率差に起因する応力を緩和する目的で、できるだけ高さの高い金属バンプを形成するために望ましい。しかし、あまり高くしようとすると、レジストマスク42上ではんだ層36'が横方向に広がり、隣接するはんだ層36'といわゆるブリッジが形成されてしまう。したがって、ブリッジを形成する直前の厚さが限度であることは言うまでもない。
【0024】
なお、はんだ層36'を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも1種類から成るように選ぶ。はんだ層36'を構成する金属成分として、インジウムを必須成分として含み、錫、銀、ビスマス、亜鉛のうちの少なくとも1種類を第二成分として含むように選ぶこともできる。これにより、後述する熱圧着工程における加熱温度および押圧力をより低く設定することができる。
【0025】
次いで、レジストマスク42を残したままの状態で、はんだ層36'をその融点以上の温度に加熱して溶融(ウエットバック)する。その結果、各はんだ層36'は溶融したときの表面張力により、図3(f)に示すように、頂上が平坦になる。
次いで 、融点以下に冷却して固化したのち、レジストマスク42を除去する。その結果、図3(g)に示すように、所定ピッチで配列した所望の高さを有する自立したバンプ36が得られる。
【0026】
次に、上記のようにしてはんだバンプ36が形成された半導体素子30を、図4(h)に示すように、配線基板50に形成された対向電極(図示省略)と対向配置する。なお、配線基板50における対向電極は、例えば銅箔から成るパッド電極でもよく、また、このようなパッド電極上に形成されたバンプ電極でもよい。ただし、バンプ電極の場合、半導体素子30に形成されているはんだバンプ36よりも高い融点を有するものとすることが望ましい。
【0027】
次いで、図4(i)に示すように、半導体素子30のはんだバンプ36を配線基板50の対向電極(図示省略)と接触させた状態で、全体または少なくともはんだバンプ36を、はんだバンプ36の融点より10℃ないし20℃程度低い温度に加熱すると共に、はんだバンプ36に変形を生じない程度の荷重を印加して、はんだバンプ36を対向電極に熱圧着する。
【0028】
次いで、図4(j)に示すように、上記熱圧着時の加熱温度ないしそれ以下の、例えば室温において、半導体素子30と配線基板50との間にアンダ-フィル樹脂60を、例えば周知のポッティング等の方法で充填したのち、全体をはんだバンプ36の融点ないし、例えばそれより30℃程度高い温度に加熱する。これにより、はんだバンプ36は溶融して対向電極と十分な接合状態になり、アンダ-フィル樹脂60は硬化する。
【0029】
そののち、全体を室温に冷却する。この間に、各々のはんだバンプ36は、アンダ-フィル樹脂60内に閉じ込められた状態で溶融および固化するので、はんだバンプの変形や隣接するものどうしの間のブリッジが生じるおそれはない。
上記第一の実施形態においては、半導体素子30に柱状のはんだバンプ36を形成し、はんだバンプ36を配線基板50の対向電極(図示省略)に接合したが、逆に、配線基板に柱状のはんだバンプを形成し、これを半導体素子の対向電極に接合する第二の実施形態について次に述べる。
【0030】
図5(a)に示すように、例えばパッド電極54が形成された配線基板50の表面に、図5(b)に示すように、例えば感光性ドライフィルム40を貼り付け、図5(c)に示すように、ガラスマスク100を通して紫外線を照射し、感光性ドライフィルム40に所定パターンを露光する。これを現像して、図5(d)に示すように、パッド電極54を表出する開口を有するレジストマスク42を形成する。符号52は、例えばSiO2から成る絶縁膜である。
【0031】
次いで、図5(e)に示すように、レジストマスク42の開口内に表出するパッド電極54上にはんだ層56' を形成する。はんだ層56'の形成は、電解めっき法または蒸着法を用いて行うことができる。図5(e)に示すように、はんだ層56'はレジストマスク42より高くなる厚さに形成するのが望ましい。ただし、レジストマスク42上ではんだ層56'がブリッジを形成しない程度の厚さであることは前記と同様である。本第二の実施形態におけるはんだ層56'を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも1種類から成るように選ぶ。
【0032】
次いで、レジストマスク42を残したままの状態で、はんだ層56'をその融点以上の温度に加熱して溶融(ウエットバック)する。その結果、各はんだ層56'は溶融したときの表面張力により、図5(f)に示すように、頂上が平坦な柱状の形になる。
次いで 、図5(g)に示すように、融点以下に冷却して固化したのち、レジストマスク42を除去する。その結果、所定ピッチで配列した所望の高さを有する自立したバンプ56が得られる。
【0033】
一方、図6(h)に示すように、例えばパッド電極34が形成された半導体素子30の表面に、図6(i)に示すように、例えば感光性ドライフィルム40を貼り付け、図6(j)に示すように、ガラスマスク100を通して紫外線を照射し、感光性ドライフィルム40に所定パターンを露光する。これを現像して、図6(k)に示すように、パッド電極34を表出する開口を有するレジストマスク42を形成する。なお、この場合の感光性ドライフィルム40の厚さは、図5を参照して説明した工程におけるものと同じでもよい。また、符号32は、例えばSiO2から成る絶縁膜である。
【0034】
次いで、図6(l)に示すように、レジストマスク42の開口内に表出するパッド電極34上に所定の高さのはんだ層36'を形成する。同図(l)では、はんだ層36'はレジストマスク42の厚さより高さが低く形成されているが、はんだ層36'の高さと同程度の厚さの感光性ドライフィルム40を用いても差し支えない。はんだ層36'が、図5を参照して説明した工程により配線基板50に形成されるはんだバンプ56の高さに対して低い高さに形成されていることが必要である。
【0035】
なお、はんだ層36'を構成する金属成分として、錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも1種類から成るように選ぶことができるが、インジウムを必須成分として含み、錫、銀、ビスマス、亜鉛のうちの少なくとも1種類を第二成分として含むように選ぶのが望ましい。これは、半導体素子30上に形成されるはんだバンプの融点が、図5を参照して説明した配線基板50に形成されるはんだバンプ56の融点より低いことが、後の熱圧着工程における加熱温度および押圧力の設定値および分布の点で望ましいからである。
【0036】
次いで、レジストマスク42を残したままの状態で、はんだ層36'をその融点以上の温度に加熱して溶融(ウエットバック)する。
次いで 、融点以下に冷却して固化したのち、レジストマスク42を除去する。その結果、図6(m)に示すように、所定ピッチで配列した所望の高さを有する自立したバンプ36が得られる。
【0037】
次に図7を参照して、上記のようにしてはんだバンプ36が形成された半導体素子30を、図7(n)に示すように、配線基板50に形成されたはんだバンプ56と対向配置する。
次いで、図7(o)に示すように、半導体素子30のはんだバンプ36を配線基板50のはんだバンプ56と接触させた状態で、半導体素子30の背面にボンディングツ-ル70を接触させ押圧する。これにより少なくともはんだバンプ36を、はんだバンプ36の融点より10℃ないし20℃程度低い温度に加熱すると共に、はんだバンプ36に変形を生じない程度の荷重を印加して、はんだバンプ36とはんだバンプ56とを熱圧着する。
【0038】
次いで、図7(p)に示すように、上記熱圧着時の加熱温度ないしそれ以下の、例えば室温において、半導体素子30と配線基板50との間にアンダ-フィル樹脂60を、例えば周知のポッティング等の方法で充填したのち、全体をはんだバンプ36の融点ないし、例えばそれより30℃程度高い温度に加熱する。これにより、少なくともはんだバンプ36は溶融し、はんだバンプ56と十分な接合状態になる。同時にアンダ-フィル樹脂60が硬化する。そののち、全体を室温に冷却する。この間においては、各々のはんだバンプ36は、アンダ-フィル樹脂60内に閉じ込められた状態で溶融および固化するので、はんだバンプの変形や隣接するはんだバンプどうしの間にブリッジが生じるおそれはない。
【0039】
前述のように、はんだ層36'の組成を上記のようにインジウムを必須成分とし、錫、銀、ビスマス、亜鉛のうちの少なくとも1種類を第二成分として含むように選択することにより、はんだバンプ36の融点および熱圧着時の加熱温度におけるヤング率を、配線基板50に形成されたはんだバンプ56のそれらよりも低くすることができる。その結果、熱圧着工程における加熱温度や押圧力をより低く設定することができる。さらに、熱圧着時に印加する加熱温度、押圧力およびはんだバンプ56の高さの基板面内における分布に不均一性が存在しても、はんだバンプ36の変形によりその影響が吸収されてしまう効果がある。
【0040】
上記のような半導体素子上に金属バンプを形成する第一の実施形態と、配線基板上に半導体素子上の対向電極より高さの高い金属バンプ形成する第二の実施形態の違いについて図8を参照して説明する。
図8(a)および(b)は半導体素子30上に金属バンプ36が形成されている第一の実施形態の場合である。
【0041】
図8(c)は配線基板50上に高さが高い金属バンプ56が、半導体素子30上に高さが低い金属バンプ36が形成されている第二の実施形態の場合である。
図8(a)における金属バンプ36を通る熱伝導パスのうち金属バンプ36部分の距離L1と図8(c)における金属バンプ36を通る熱伝導パスのうち金属バンプ36部分の距離L2を比べると、L1の方がL2より長く、図8(a)の金属バンプ36における温度降下の方が図8(c)の金属バンプ36におけるそれより大きい。すなわち後者の方が金属バンプ36と金属バンプ56の接合面にはボンディングツ-ル70の温度に近い温度が印加される。接合面の温度を一定とすれば、後者の方がボンディングツ-ル70の温度を低く設定できることを意味する。また、後者の方が接合面から配線基板50までの距離が大きいため、金属バンプの熱圧着時の加熱による配線基板50の温度上昇が低減され、半導体素子30との熱膨張特性の差の影響が小さくなり、接合の信頼性を向上できる。
【0042】
以下に本発明の具体的な実施例を説明する。本発明は以下の実施例に限定されるものではない。
以下の実施例に共通の事項をあらかじめ列挙しておく。
イ)金属バンプ用原材料
錫、銀、ビスマス、銅、亜鉛電解めっき液(石原薬品製)
インジウム電解めっき液(大和化成製)
これらのめっき液をはんだバンプの組成によって適宜混合して用いるか、または単独または小品種を混合したものを用いて複数段階に分けてめっきを行う。
ロ)マスク絶縁膜用樹脂材料
アクリレ-ト系ドライフィルム(日立化成製RY−32シリーズ) 膜厚25 μm,30μm,50μm
ハ)アンダ-フィル用樹脂材料
下記の(1)(アンダ-フィル樹脂1)または(2)(アンダ-フィル樹脂2)
(1)次の組成で調製したもの
・主剤:ビスフェノールF型エポキシ樹脂100重量部およびナフタレン型エポキシ樹脂100重量部
・硬化剤:Me・THPA(メチル・テトラヒドロフタリックアンハイドライド)(KRM−291−5:旭電化製)100重量部
・硬化促進剤:イミダゾール0.5重量部
・有機酸:無水こはく酸20重量部
・ ・無機フィラ-:シリカ粉末334重量部
カップリング剤:γ−グリシドキシプロピルトリメトキシシラン1重量部およびヘキサメチルジシラザン1重量部
なお、上記における組成において、無機フィラ-と無機フィラ-以外の接着 剤組成物の混合比は、無機フィラ-量が0.50〜70重量%、残りを接着 剤組成物とした。
【0043】
(2)エポキシ系フラックスフィル(千住金属製)にシリカ粉末(平均粒度4 μm)を50〜80重量%の割合で混合したもの
ニ)はんだ金属層のウエットバック用フラックス(αメタルズ社製R5003) なお、以下の各実施例において、このフラックスは必須ではない。
上記におけるアンダ-フィル用樹脂材料における接着剤組成物および無機フィラ-については、上記以外にも下記の材料から選択とすることが可能である。
【0044】
・主剤:脂環式エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビフェニル型エポキシ樹脂、ノボラック型エポキシ樹脂
・活性剤:こはく酸、セバシン酸、アジピン酸、ステアリン酸、パルミチン酸、マレイン酸、無水酢酸、テトラエチレングリコール、ポリエチレングリコール
・カップリング剤:β−(3,4エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドきしプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリメトキシシラン、γ−メルカプトピロピルトリメトキシシラン、ヘキサメチルジシラザン、シリコン系カップリング剤・硬化促進剤:イミダゾール(2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−シアノエチル−2−メチルイミダゾール、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−メチル−2−エチルイミダゾール)、有機ホスフィン(トリフェニルホスフィン、トリメタトリルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィントリフェニルボラン)、ジアザビシクロウンデンセン、ジアザビシクロウンデンセントリエンスルホン酸塩、ジアザビシクロウンデンセンオクチル酸塩0.1〜40重複部
・硬化剤:メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、テトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸、無水ナジック酸
添加量はエポキシ等の量により算出
・無機フィラ-:シリカ、アルミナ
具体的実施例1
直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚30μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径30μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に、錫-ビスマス(Sn-Bi)系のはんだ金属層を、膜厚が約40±1μmとなるように、電解めっきにより形成した。この場合、Sn-Biはんだ金属層の組成例はBi量が57重量%である。このSn-Biはんだ金属層の融点は139℃であった。(以下の実施例においても同様)。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0045】
次いで、通常のボンダーを用い、半導体素子(チップ)上に形成されているSn-Biはんだバンプと配線基板上に形成されている対向電極とが対向するように、半導体素子と配線基板とを位置合せし、温度129℃で20秒間熱圧着した。そののち、半導体素子と配線基板との間に上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なおこの温度は、Biが57%のSn-Bi合金の共晶温度が139℃であるのに対し比較的高めに設定されている。これは、電解めっきによって形成されるはんだ金属層は、めっきの進行に伴うめっき液の組成変化等によって、初期と終期とでは必ずしも合金組成が均一ではないためである。組成の均一によっては、温度マ-ジンをより小さく設定してもよいことはもちろんである。また、上記の条件で、熱圧着に印加した荷重は1チップ当たり約1.5kgであった。
【0046】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を2000サイクル行ったところ、接合部分の抵抗増加は、最大でも10%以下と良好であった。
具体的実施例2
直径20μmのパッド電極が、ピッチ40μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径20μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に、錫-ビスマス(Sn-Bi)系のはんだ金属層を、膜厚が約35±1μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0047】
次いで、通常のボンダーを用い、半導体素子上に形成されているSn-Biはんだバンプと配線基板上に形成されている対向電極とが対向するように、半導体素子と配線基板とを位置合せし、温度129℃で20秒間熱圧着した。そののち、半導体素子と配線基板との間に上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。上記の条件で、熱圧着に印加した荷重は1チップ当たり約1.5kgであった。
【0048】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を2000サイクル行ったところ、接合部分の抵抗増加は、最大でも10%以下と良好であった。
具体的実施例3
直径50μmのパッド電極が、ピッチ100μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚50μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径50μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に、錫-銀(Sn-Ag)系のはんだ金属層を、膜厚が約60±6μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高250℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0049】
次いで、通常のボンダーを用い、半導体素子上に形成されているSn-Agはんだバンプが配線基板上に形成されている対向電極とそれぞれ対向するように、半導体素子と配線基板とを位置合せし、温度210℃で20秒間熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度250℃で2分間加熱した。なお、Agが3.5%のSn-Ag合金の共晶温度は221℃である。上記の条件で、熱圧着に印加した荷重は1チップ当たり約2.0kgであった。
【0050】
以上の結果、半導体素子と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を2000サイクル行ったところ、接合部分の抵抗増加は、最大でも10%以下と良好であった。
具体的実施例4
直径50μmのパッド電極が、ピッチ100μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、膜厚50μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径50μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に、インジウム(In)はんだ金属層を、膜厚が約70±5μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高250℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0051】
次いで、通常のボンダを用い、半導体素子上に形成されているInはんだバンプが配線基板上に形成されている対向電極とそれぞれ対向するように、半導体素子と配線基板とを位置合せし、温度148℃で20秒間熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なお、Inの融点は157℃である。上記の条件で、熱圧着に印加した荷重は1チップ当たり約1.5kgであった。
【0052】
以上の結果、半導体基板と配線基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を2000サイクル行ったところ、接合部分の抵抗増加は、最大でも10%以下と良好であった。
上記各具体的実施例においては、半導体素子にはんだバンプを形成する場合を説明したが、上記における半導体素子と配線基板とを入れ換えても本発明の主旨は変わることなく実施可能である。
具体的実施例5
直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径10μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内にインジウム(In)層を、膜厚が約5±1μmとなるように、電解めっきにより形成した。このようにして形成したインジウム層にフラックスを塗布し、最高190℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0053】
一方、直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径30μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス(Sn-Bi)はんだ金属層を、膜厚が約35±1μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。
【0054】
次いで、半導体素子上に形成されているInはんだバンプが配線基板上に形成されているSn-Biはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度135℃で10秒間押圧してInはんだバンプとSn-Biはんだバンプとを熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なお、Inの融点は157℃である。
【0055】
上記熱圧着において印加した荷重は1チップ当たり約0.5kgであった。この値は上記具体的実施例1〜4の場合の印加荷重の1/3であった。また、熱圧着時における配線基板のピーク温度は98℃であり、具体的実施例1〜4の場合に比べて30℃以上低いことが分かった。
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を500サイクル行ったところ、接合部分の抵抗増加は、10%以下と良好であった。
具体的実施例6
直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径10μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内にインジウム(In)と48重量%の錫(Sn)から成るIn-48wt%Snはんだ金属層を、膜厚が約5±1μmとなるように、電解めっきにより形成した。このようにして形成したインジウム-錫はんだ金属層にフラックスを塗布し、最高147℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0056】
一方、直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径30μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス(Sn-Bi)はんだ金属層を、膜厚が約35±1μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。
【0057】
次いで、半導体素子上に形成されているIn-Snはんだバンプが配線基板上に形成されているSn-Biはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度110℃で10秒間応圧してIn-SnはんだバンプとSn-Biはんだバンプとを熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なお、In48wt%-Snの融点は117℃である。上記の条件で、熱圧着に印加した荷重は1チップ当たり約0.5kgであった。また、熱圧着時における配線基板のピーク温度は78℃であり、具体的実施例1〜4の場合に比べて50℃以上低いことが分かった。
【0058】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を500サイクル行ったところ、接合部分の抵抗増加は、10%以下と良好であった。
具体的実施例7
直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径10μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内にインジウム(In)と2.8重量%の亜鉛(Zn)から成るIn-2.8wt%Znはんだ金属層を、膜厚が約5±1μmとなるように、電解めっきにより形成した。このようにして形成したインジウム-亜鉛はんだ金属層にフラックスを塗布し、最高180℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0059】
一方、直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径30μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス(Sn-Bi)はんだ金属層を、膜厚が約35±1μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。
【0060】
次いで、半導体素子上に形成されているIn-Znはんだバンプが配線基板上に形成されているSn-Biはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度135℃で10秒間応圧してIn-ZnはんだバンプとSn-Biはんだバンプとを熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なお、In-2.8wt%Znの融点は144℃である。上記の条件で、熱圧着に印加した荷重は1チップ当たり約1.0kgであり、具体的実施例1〜4の場合の2/3であった。また、熱圧着時における配線基板のピーク温度は98℃であり、具体的実施例1〜4の場合に比べて30℃以上低いことが分かった。
【0061】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を500サイクル行ったところ、接合部分の抵抗増加は、10%以下と良好であった。
具体的実施例8
直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径10μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内にインジウム(In)と1.0重量%の銅(Cu)から成るIn-1.0wt%Cuはんだ金属層を、膜厚が約5±1μmとなるように、電解めっきにより形成した。このようにして形成したインジウム-銅はんだ金属層にフラックスを塗布し、最高150℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0062】
一方、直径30μmのパッド電極が、ピッチ50μmで2000個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径30μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス(Sn-Bi)はんだ金属層を、膜厚が約35±1μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。
【0063】
次いで、半導体素子上に形成されているIn-Cuはんだバンプが配線基板上に形成されているSn-Biはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度135℃で10秒間応圧してIn-CuはんだバンプとSn-Biはんだバンプとを熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なお、In-1.0wt%Cuの融点は144℃である。上記の条件で、熱圧着に印加した荷重は1チップ当たり約0.5kgであった。また、熱圧着時における配線基板のピーク温度は110℃であり、具体的実施例1〜4の場合に比べて20℃以上低いことが分かった。
【0064】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を500サイクル行ったところ、接合部分の抵抗増加は、10%以下と良好であった。
具体的実施例9
直径20μmのパッド電極が、ピッチ40μmで2000個、周辺部にマトリックス状に配置された半導体素子領域が複数画定された半導体ウエハの表面に、アクリレ-ト樹脂から成る膜厚25μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径10μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内にインジウム(In)から成るはんだ金属層を、膜厚が約5±1μmとなるように、電解めっきにより形成した。このようにして形成したインジウムはんだ金属層にフラックスを塗布し、最高187℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。レジストマスクを除去した半導体ウエハを、周知のダイシングマシンを用いて、個々の半導体素子領域ごとに切断分離し、半導体素子を切り出した。
【0065】
一方、直径20μmのパッド電極が、ピッチ40μmで2000個、周辺部にマトリックス状に配置された配線基板の表面に、アクリレ-ト樹脂から成る膜厚20μmのドライフィルムを100℃で張り付け、露光および現像を行って、パッド電極上に直径20μmの開口を形成することにより、レジストマスクを形成した。このときの現像剤としては、nメチル2−ピロリドンを用いた。このレジストマスクの開口内に錫−ビスマス(Sn-Bi)はんだ金属層を、膜厚が約25±1μmとなるように、電解めっきにより形成した。はんだ金属層にフラックスを塗布し、最高200℃の温度プロファイルで加熱してウエットバックしてはんだバンプを形成した。そののち、5%モノエタノ-ルアミン水溶液を用いて、レジストマスクを除去した。
【0066】
次いで、半導体素子上に形成されているInはんだバンプが配線基板上に形成されているSn-Biはんだバンプとそれぞれ対向するように、半導体素子と配線基板とを位置合せし、通常のボンダーを半導体素子の背面に接触させ、温度135℃で10秒間応圧してIn-CuはんだバンプとSn-Biはんだバンプとを熱圧着した。そののち、上記アンダ-フィル樹脂を充填し、温度200℃で2分間加熱した。なお、Inの融点は157℃である。上記の条件で、熱圧着に印加した荷重は1チップ当たり約0.5kgであり、実施例1〜4の場合の1/3であった。また、熱圧着時における配線基板のピーク温度は110℃であり、実施例1〜4の場合に比べて20℃以上低いことが分かった。
【0067】
以上の結果、半導体基板と配線回路基板との間で良好な電気的接続が得られていることを確認した。接続の信頼性試験として、-55℃〜125℃の温度サイクル試験を500サイクル行ったところ、接合部分の抵抗増加は、10%以下と良好であった。
なお、上記各実施例においては、はんだ金属層をエッチバックする際にフラックスを用いたが、フラックスがなくても結果にはほとんど差がみられなかった。また、アンダ-フィル樹脂としては、前記ハアンダ-フィル用樹脂材料の項に記したアンダ-フィル樹脂1およびアンダ-フィル樹脂2のいずれを用いても差はみられなかった。さらに、はんだバンプを対向電極に熱圧着したのち、半導体素子と配線基板との間に充填したアンダ-フィル樹脂の硬化と、はんだバンプの溶融による対向電極との接合とを同時に同一温度で行っているが、はんだバンプの融点以下の温度で熱硬化性樹脂を硬化したのちにはんだバンプを溶融・固化させても差し支えない。
【0068】
本発明は以下の態様を含むものとする。
(付記1) 半導体素子の電極と配線基板の電極とを接続する半導体装置の製造方法に関し、共に主表面に電極を有する半導体素子と配線基板の少なくとも何れか一方の該電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に該絶縁膜の膜厚以上の高さの金属層を形成する工程と、加熱により該金属層を溶融したのち凝固して第1の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該金属バンプを他方の電極に位置合わせしたのち熱圧着する工程と、該金属バンプと電極が熱圧着された該半導体素子と該配線基板との間にフラックス作用を有する熱硬化性接着剤を充填する工程と、加熱により該熱硬化性樹脂を硬化させると共に該金属バンプによって双方の該電極を電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。
【0069】
(付記2) 前記第1の金属バンプの組成は錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも1種類以上を含むことを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 前記半導体金属の前記電極上に開口部を有する絶縁膜を形成する工程と、該開口内該絶縁膜の膜厚以上の高さの金属層を形成する工程と、加熱により該金属層を溶融したのち凝固して第1の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、前記半導体素子の該電極上に開口部を有する絶縁膜を形成する工程と、該開口部内に第2の金属バンプを形成する工程と、しかる後に該絶縁膜を除去する工程と、該第1の金属バンプと該第2の金属バンプとを位置合わせしたのち熱圧着する工程とを含むことを特徴とする付記1記載の半導体装置の製造方法。
【0070】
(付記4) 前記第2の金属バンプの組成は、インジウムを含み第2成分として錫、銀、ビスマス、銅、亜鉛のうち少なくとも1種類を含むことを特徴とする付記3記載の半導体装置の製造方法。
(付記5) 付記1に記載の方法により製造されたことを特徴とする半導体装置。
【0071】
(付記6) 前記絶縁膜の開口部に金属層を形成する工程は電解めっき法あるいは蒸着法のいずれかを用いることを特徴とする付記1記載の半導体装置の製造方法。
(付記7) 前記金属バンプは100℃ないし300℃の範囲にある融点を有する金属または合金であることを特徴とする付記1記載の半導体装置の製造方法。
【0072】
(付記8) 前記配線基板に形成する前記金属バンプは138℃ないし300℃の融点を有する金属または合金であることを特徴とする付記3記載の半導体装置の製造方法。
(付記9) 前記絶縁膜は感光性を有していることを特徴とする付記1記載の半導体装置の製造方法。
【0073】
(付記10)前記金属バンプを他方の電極に位置合わせしたのち熱圧着する工程は該金属バンプの融点より低い温度で行うことを特徴とする付記1記載の半導体装置の製造方法。
(付記11)前記熱硬化性接着剤は有機酸を含有し向きフィラ-および有機フィラ-のうちの少なくとも1種類を含有することを特徴とする付記1記載の半導体装置の製造方法。
【0074】
(付記12)前記第1の金属バンプは錫、銀、ビスマス、インジウム、銅、アンチモン、金、亜鉛のうちの少なくとも1種を含むことを特徴とする付記1記載の半導体装置の製造方法。
(付記13)前記第2の金属バンプはインジウムを含み第2成分として錫、銀、ビスマス、銅、亜鉛のうちの少なくとも一種を含むことを特徴とする付記3記載の半導体装置の製造方法。
【0075】
(付記14) 半導体基板および配線基板の少なくとも一方に形成された金属バンプを他方に形成された対向電極に該金属バンプの融点直下近傍の温度において熱圧着することにより接合することを特徴とする半導体装置の製造方法。
(付記15) 前記金属バンプの融点直下近傍の温度は該金属バンプの融点と該融点から20℃程度低い温度までの間の範囲にあることを特徴とする付記14記載の半導体装置の製造方法。
【0076】
(付記16) 前記金属バンプと前記対向電極が熱圧着により接合された前記半導体基板と前記配線基板との間に熱硬化性樹脂を充填したのち前記融点より高い温度を印加して該金属バンプを該他方の電極に溶融接合すると共に該熱硬化性樹脂を硬化させることを特徴とする付記14記載の半導体装置の製造方法。
【0077】
【発明の効果】
本発明によれば、半導体素子または配線基板のいずれか一方に形成されたはんだバンプを他方に形成された対向電極に、はんだバンプの融点近傍直下の温度で熱圧着した状態で、半導体素子と配路基板との間にアンダ-フィル樹脂を充填し、この状態で加熱により、はんだバンプを溶融させて対向電極との接合を完成させると共に、アンダ-フィル樹脂を硬化させるので、アスペクト比の高い高密度で配列された微細なはんだバンプに型崩れやブリッジを生じることがなく、また、半導体素子と配線基板との接合における押圧力が軽減可能となり、Low-k絶縁膜の損傷が回避される。さらにまた、本発明によれば、半導体素子と配線基板とのバンプ接合において、配線基板に印加される温度が低減可能となり、半導体素子との熱膨張特性の差に起因する熱応力による接合の信頼性が向上できる。
【図面の簡単な説明】
【図1】従来のはんだバンプ形成方法の工程を説明するための要部断面図
【図2】従来のバンプ電極と対向電極との接合における問題点を説明するための要部断面図
【図3】本発明の一実施形態における工程の前半を説明するための要部断面図
【図4】本発明の一実施形態における工程の後半を説明するための要部断面図
【図5】本発明の別の実施形態における工程の前半の一方を説明するための要部断面図
【図6】本発明の別の実施形態における工程の前半の他方を説明するための要部断面図
【図7】本発明の別の実施形態における工程の後半を説明するための要部断面図
【図8】本発明の二つの実施形態における効果の違い説明するための要部断面図
【符号の説明】
30 半導体素子
32,52 絶縁膜
34,54 パッド電極
36',56' はんだ層
36,56 はんだバンプ(金属バンプ)
40 ドライフィルム
42 レジストマスク
50 配線基板
60 アンダ-フィル樹脂
70 ボンディングツ-ル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device manufactured by the method, and in particular, in the manufacture of a semiconductor device in which a semiconductor element is bonded to a wiring board via a so-called metal bump, the density of metal bumps is high. The present invention relates to a method that makes it possible.
[0002]
[Prior art]
There is an ever-increasing demand for high-density mounting of electronic components, and the bare chip method is regarded as important as a method of mounting a semiconductor element on a wiring board. From the viewpoint of the electrical external connection structure in the bare chip mounting method, the face up mounting using the wire bonding method is changing to the face down mounting by flip chip bonding using solder bumps.
[0003]
In flip chip bonding using solder bumps, solder bumps are formed on the electrodes on the surface of the semiconductor element. As the solder bump forming method, there is the following method.
B) After depositing a desired metal by a vapor deposition method on a dummy wafer through a metal mask so as to have a target circuit pattern, the desired metal is aligned and transferred to the wafer on which the semiconductor element chip is formed. After applying the flux, it is wet-backed (melted and made liquid).
B) A resist mask is formed on the wafer on which the semiconductor element chip is formed, and a solder metal layer having a desired composition and film thickness is formed by electrolytic plating on the electrode exposed in the opening of the mask. After applying, wet back.
C) A mask made of a heat-resistant insulating film having an opening for exposing an electrode is formed on a wafer on which a semiconductor element chip is formed, and a solder paste mixed with a flux component is put into the mask opening with a squeegee or the like. After filling, it is heated and melted, and after further removing the insulating film, it is wet-backed. (For example, see Patent Document 1)
[0004]
[Patent Document 1]
JP 2000-277552 A (page 3-4, FIG. 1)
[0005]
[Problems to be solved by the invention]
Conventionally, solder bumps with an array pitch of several hundreds of μm (for example, 200 μm) have been formed by using any of the above methods, but the array pitch tends to further decrease in the future. There is a growing demand for 100 μm or less, for example, 50 μm. Along with this, the bump diameter is also reduced.
[0006]
When the bump diameter is 50 μm or less, the solder bump after a normal wet-back becomes a spherical shape. This example will be described with reference to FIG.
As shown in FIG. 1A, for example, a photosensitive
[0007]
When such a solder bump becomes spherical with a diameter of about 50 μm or less, the measurement error of the sphere recognition degree becomes large. As a result, the measurement error of the bump height is increased, and the alignment accuracy is lowered. As a result, it is easy to cause a bonding failure due to a positional deviation or the like.
In addition, when the bump height is reduced, the ability to relieve the strain caused by the difference in thermal expansion coefficient between the semiconductor element and the wiring board joined via the bump is lowered, and the joint in a long-time temperature cycle test is reduced. Concerns arise about the assurance of reliability. This means that the conventional wetback method in which the solder bumps have a spherical shape is not preferable as the bumps are reduced.
[0008]
In addition, the solder bump forming method of item (c) is effective from the viewpoint of cost reduction. However, when the solder bump array pitch becomes finer than 50μm, the particle size distribution and shape variation of the solder metal powder will cause the volume variation between the bumps. There is a problem that the reliability of the joining is reduced.
[0009]
Further, as another problem to be considered along with high-density mounting of electronic components, there is the adoption of a low-k (that is, low dielectric constant) film. For high-density mounting of electronic components, it is essential to narrow the pitch of the electrodes and increase the number of wiring layers. For this purpose, a low-k insulating film is used as an interlayer insulating film. At present, porous organic or inorganic films have been proposed as low-k insulating films. Such a porous interlayer insulating film has low mechanical strength, and if an ultrasonic bonder load is applied to the electrode formed thereon, for example, during stack wire bonding, the interlayer insulating film may be crushed and damaged. is there. Accordingly, when bump bonding a semiconductor element using such an interlayer insulating film to a wiring board, it is necessary to be able to bond it by applying as little load as possible.
[0010]
In flip chip mounting, the thermal expansion characteristic is adjusted in the gap between the semiconductor element and the wiring board in order to relieve stress caused by the difference in thermal expansion characteristic between the semiconductor element and the wiring board on which the semiconductor element is mounted. Filling (under-filling) resin is performed. In this case, before the semiconductor element is bump-bonded to the wiring board, for example, an underfill resin is supplied to the surface of the wiring board on which the counter electrode is formed, and then the semiconductor element is bump-bonded, for example. .
[0011]
For example, as shown in FIG. 2A, a
[0012]
This method is more difficult to fill the underfill resin in a state where the semiconductor element and the wiring board are bonded, as the gap between the semiconductor element and the wiring board becomes narrower, the number of bumps increases, and the arrangement pitch becomes denser. This is an effective way to solve this problem. However, the
[0013]
[Means for Solving the Problems]
An object of the present invention is to provide a technique for comprehensively solving the above-described problems, and in particular, to provide a method capable of bonding a semiconductor element and a wiring board with a force that does not damage a low-k insulating film. For the purpose. It is another object of the present invention to provide a method capable of ensuring electrical connection between a bump-bonded semiconductor element and a wiring board regardless of the filler in the underfill resin. Another object of the present invention is to provide an effective method for reducing the heating temperature in the step of face-down bonding the semiconductor element to the wiring board and for suppressing the temperature rise of the wiring board having a larger thermal expansion coefficient than that of the semiconductor element. And
[0014]
An object of the present invention is to provide a method of manufacturing a semiconductor device in which an electrode of a semiconductor element and an electrode of a wiring board are connected, a step of forming an insulating film having an opening on the electrode of the wiring board, and a metal layer in the opening Forming a first metal bump by melting the metal layer by heating and solidifying the metal layer, then removing the insulating film, and forming an opening on the electrode of the semiconductor element. A step of forming an insulating film, a step of forming a metal layer in the opening, a second metal bump having a height lower than that of the first metal bump by solidifying after melting the metal layer by heating. A step of forming, a step of subsequently removing the insulating film, a step of thermocompression bonding after aligning the first metal bump and the second metal bump, A step of filling a thermosetting adhesive having a flux action between the thermocompression-bonded wiring board and the semiconductor element; and curing the thermosetting adhesive by heating; and the first metal bump Electrically connecting the electrode of the wiring board and the electrode of the semiconductor element with the second metal bump; It is solved by the manufacturing method of the semiconductor device characterized by including.
[0015]
The above will be described in some detail. First, in the present invention, the solder bump is heated to a temperature lower by about 10 ° C. to 20 ° C. than its melting point in a state where it is in contact with the counter electrode. At this temperature, the Young's modulus of the solder bump is significantly lower than the value at room temperature. For example, in the case of a tin-bismuth alloy solder having a melting point of 138 ° C., the Young's modulus at 128 ° C. is about 1/3 at room temperature. As a result, the solder bump can be thermocompression bonded to the counter electrode with a low load.
[0016]
Even in this state, a certain degree of mechanical strength and electrical connection is obtained, but between the semiconductor element and the wiring board, a thermosetting underfill resin is filled, and the whole is higher than the melting point of the solder bump. For example, it is heated to a
[0017]
According to the present invention, the metal bump is formed in a columnar shape by performing wet-back of the solder layer before removing the resist mask used for forming the solder layer on the pad electrode of the semiconductor element to form the metal bump. Is done. Therefore, the height of the metal bump is about twice as high as when the wet bump is performed after removing the resist mask and the metal bump becomes spherical. As a result, it is possible to use metal bumps having a fine pitch and a large aspect ratio.
[0018]
In addition, a metal bump is thermocompression bonded to the counter electrode with a low load. This, combined with the fact that the aspect ratio of the metal bump can be increased, makes it possible to avoid damage to the low-k insulating film due to the pressing force during thermocompression bonding.
The underfill resin is filled in a state where the metal bumps are columnar and have a large aspect ratio, and the metal bumps are temporarily bonded to the counter electrode by thermocompression bonding. As a result, filling can be performed quickly and easily, and the filler mixed with the underfill resin does not affect the electrical and mechanical bonding between the metal bump and the counter electrode, and the thermal and other properties of the underfill resin. There is an advantage that can be easily adjusted.
[0019]
In the present invention, a metal bump having a high height is formed on a wiring board on which a semiconductor element is mounted, and a metal bump having a lower height is formed on the semiconductor element, or only a pad electrode is used as a counter electrode. Including doing. As a result, the heat conduction path in the thermocompression bonding between the counter electrode of the semiconductor element and the metal bump of the wiring board is shorter on the semiconductor substrate side than the bonding surface of the counter electrode and the metal bump, and on the wiring board side. long.
[0020]
Normally, heating is performed from the semiconductor element side by a bonding tool. By setting the height of the metal bumps to the above relationship, the temperature drop at the metal pad on the semiconductor element side is small, and the wiring board side is heated. The temperature drop at the metal pad is greater. As a result, the set temperature of the bonding tool for heating the bonding surface to a predetermined temperature can be lowered. Further, the temperature rise of the wiring board is reduced, and the generation of thermal stress due to the thermal expansion of the wiring board can be suppressed. As a result, the reliability of bonding can be improved.
[0021]
In the present invention, a solder bump made of at least one of tin, silver, bismuth, indium, copper, antimony, gold, and zinc is used as the metal bump. In particular, by using solder bumps containing indium and at least one of tin, silver, bismuth and zinc as the second component as metal bumps on semiconductor elements, the bonding temperature and the Young's modulus of the solder bumps at the bonding temperature are reduced. Therefore, it is possible to realize the joining under a low load and improve the joining reliability.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
A method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 3A, for example, a photosensitive
[0023]
Next, as shown in FIG. 3E, a
[0024]
The metal component constituting the
[0025]
Next, with the resist
Next, after cooling to below the melting point and solidifying, the resist
[0026]
Next, the
[0027]
Next, as shown in FIG. 4 (i), the
[0028]
Next, as shown in FIG. 4 (j), an
[0029]
Thereafter, the whole is cooled to room temperature. During this time, each
In the first embodiment, the columnar solder bumps 36 are formed on the
[0030]
As shown in FIG. 5A, for example, a photosensitive
[0031]
Next, as shown in FIG. 5 (e), a
[0032]
Next, with the resist
Next, as shown in FIG. 5G, after cooling to a melting point or lower and solidifying, the resist
[0033]
On the other hand, as shown in FIG. 6 (h), for example, a photosensitive
[0034]
Next, as shown in FIG. 6L, a
[0035]
The metal component constituting the
[0036]
Next, with the resist
Next, after cooling to below the melting point and solidifying, the resist
[0037]
Next, referring to FIG. 7, the
Next, as shown in FIG. 7 (o), with the solder bumps 36 of the
[0038]
Next, as shown in FIG. 7 (p), an
[0039]
As described above, by selecting the composition of the solder layer 36 'so that indium is an essential component and at least one of tin, silver, bismuth, and zinc is included as a second component as described above, solder bumps can be obtained. The Young's modulus at the melting point of 36 and the heating temperature at the time of thermocompression bonding can be made lower than those of the solder bumps 56 formed on the
[0040]
FIG. 8 shows the difference between the first embodiment in which metal bumps are formed on the semiconductor element as described above and the second embodiment in which metal bumps having a height higher than the counter electrode on the semiconductor element are formed on the wiring board. The description will be given with reference.
8A and 8B show the case of the first embodiment in which the metal bumps 36 are formed on the
[0041]
FIG. 8C shows the case of the second embodiment in which the
The distance L between the metal bumps 36 in the heat conduction path passing through the metal bumps 36 in FIG. 1 And distance L of the
[0042]
Specific examples of the present invention will be described below. The present invention is not limited to the following examples.
Items common to the following embodiments are listed in advance.
B) Raw materials for metal bumps
Tin, silver, bismuth, copper, zinc electroplating solution (Ishihara Yakuhin)
Indium electrolytic plating solution (manufactured by Daiwa Kasei)
These plating solutions are used by appropriately mixing depending on the composition of the solder bumps, or plating is performed in a plurality of stages using a single or a mixture of small varieties.
B) Resin material for mask insulation film
Acrylate dry film (RY-32 series, manufactured by Hitachi Chemical Co., Ltd.)
C) Resin material for underfill
The following (1) (under-fill resin 1) or (2) (under-fill resin 2)
(1) Prepared with the following composition
Main agent: 100 parts by weight of bisphenol F type epoxy resin and 100 parts by weight of naphthalene type epoxy resin
Curing agent: Me.THPA (methyl tetrahydrophthalic anhydride) (KRM-291-5: manufactured by Asahi Denka) 100 parts by weight
Curing accelerator: 0.5 part by weight of imidazole
・ Organic acid: 20 parts by weight of succinic anhydride
Inorganic filler: 334 parts by weight of silica powder
Coupling agent: 1 part by weight of γ-glycidoxypropyltrimethoxysilane and 1 part by weight of hexamethyldisilazane
In the composition described above, the mixing ratio of the inorganic filler and the adhesive composition other than the inorganic filler was such that the amount of inorganic filler was 0.50 to 70% by weight, and the remainder was the adhesive composition.
[0043]
(2) Silica powder (
D) Wet-back flux for solder metal layer (R5003 manufactured by α Metals) This flux is not essential in each of the following examples.
In addition to the above, the adhesive composition and the inorganic filler in the underfill resin material can be selected from the following materials.
[0044]
・ Main agent: Alicyclic epoxy resin, bisphenol A type epoxy resin, biphenyl type epoxy resin, novolac type epoxy resin
・ Activators: Succinic acid, sebacic acid, adipic acid, stearic acid, palmitic acid, maleic acid, acetic anhydride, tetraethylene glycol, polyethylene glycol
Coupling agent: β- (3,4 epoxycyclohexyl) ethyltrimethoxysilane, γ-glycidoxypropyl propyltriethoxysilane, N-phenyl-γ-aminopropyltrimethoxysilane, γ-mercaptopyropyltrimethoxysilane, hexa Methyl disilazane, silicon coupling agent / curing accelerator: imidazole (2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-phenylimidazole, 1- Benzyl-2-methylimidazole, 1-cyanoethyl-2-methylimidazole, 1-cyanoethyl-2-ethyl-4-methylimidazole, 1-methyl-2-ethylimidazole), organic phosphine (triphenylphosphine, trimethallylphos) Phi , Tetraphenylphosphonium tetraphenyl borate, triphenylphosphine triphenyl borane), diazabicyclo down den Sen, diazabicyclo down den St. Lien sulfonate, diazabicyclo down Den Sen octylate 0.1-40 overlapping portion
Curing agent: methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, methylhymic anhydride, hexahydrophthalic anhydride, trialkyltetrahydrophthalic anhydride, tetrahydrophthalic anhydride, methylcyclohexenedicarboxylic acid, nadic anhydride
Addition amount is calculated by the amount of epoxy, etc.
・ Inorganic filler: silica, alumina
Specific Example 1
A dry film having a film thickness of 30 μm is pasted at 100 ° C. on the surface of a semiconductor wafer in which 2000 pad electrodes having a diameter of 30 μm are arranged at a pitch of 50 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are adhered at 100 ° C. Development was performed to form an opening having a diameter of 30 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn-Bi) solder metal layer was formed in the opening of the resist mask by electrolytic plating so that the film thickness was about 40 ± 1 μm. In this case, the composition example of the Sn—Bi solder metal layer has a Bi content of 57% by weight. The melting point of this Sn—Bi solder metal layer was 139 ° C. (The same applies to the following examples). Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0045]
Next, using an ordinary bonder, position the semiconductor element and the wiring board so that the Sn-Bi solder bumps formed on the semiconductor element (chip) and the counter electrode formed on the wiring board face each other. Combined and thermocompression bonded at a temperature of 129 ° C. for 20 seconds. Thereafter, the underfill resin was filled between the semiconductor element and the wiring board and heated at a temperature of 200 ° C. for 2 minutes. This temperature is set relatively high while the eutectic temperature of the Sn—Bi alloy with Bi of 57% is 139 ° C. This is because the solder metal layer formed by electrolytic plating does not necessarily have a uniform alloy composition at the initial stage and the final stage due to a change in the composition of the plating solution accompanying the progress of plating. Of course, the temperature margin may be set smaller depending on the uniformity of the composition. Moreover, the load applied to the thermocompression bonding under the above conditions was about 1.5 kg per chip.
[0046]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor element and the wiring board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed 2000 cycles. As a result, the increase in resistance at the joint portion was as good as 10% or less at maximum.
Specific Example 2
A dry film having a film thickness of 25 μm is pasted at 100 ° C. on the surface of a semiconductor wafer in which 2000 pad electrodes having a diameter of 20 μm are arranged at a pitch of 40 μm and a plurality of semiconductor element regions are arranged in a matrix at the periphery, and exposure and Development was performed to form an opening having a diameter of 20 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn-Bi) solder metal layer was formed in the opening of the resist mask by electrolytic plating so that the film thickness was about 35 ± 1 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0047]
Next, using a normal bonder, the semiconductor element and the wiring board are aligned so that the Sn-Bi solder bump formed on the semiconductor element and the counter electrode formed on the wiring board face each other. Thermocompression bonding was performed at a temperature of 129 ° C. for 20 seconds. Thereafter, the underfill resin was filled between the semiconductor element and the wiring board and heated at a temperature of 200 ° C. for 2 minutes. Under the above conditions, the load applied to thermocompression bonding was about 1.5 kg per chip.
[0048]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor element and the wiring board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed 2000 cycles. As a result, the increase in resistance at the joint portion was as good as 10% or less at maximum.
Specific Example 3
A dry film having a film thickness of 50 μm is pasted at 100 ° C. on the surface of a semiconductor wafer in which 2000 pad electrodes having a diameter of 50 μm are arranged at a pitch of 100 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are adhered at 100 ° C. Development was performed to form an opening having a diameter of 50 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-silver (Sn-Ag) solder metal layer was formed in the opening of the resist mask by electrolytic plating so that the film thickness was about 60 ± 6 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 250 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0049]
Next, using a normal bonder, the semiconductor element and the wiring board are aligned so that the Sn-Ag solder bumps formed on the semiconductor element face the counter electrodes formed on the wiring board, respectively. Thermocompression bonding was performed at 210 ° C. for 20 seconds. Thereafter, the underfill resin was filled and heated at a temperature of 250 ° C. for 2 minutes. The eutectic temperature of the Sn-Ag alloy with 3.5% Ag is 221 ° C. Under the above conditions, the load applied to thermocompression bonding was about 2.0 kg per chip.
[0050]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor element and the wiring board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed 2000 cycles. As a result, the increase in resistance at the joint portion was as good as 10% or less at maximum.
Specific Example 4
A dry film having a film thickness of 50 μm is pasted at 100 ° C. on the surface of a semiconductor wafer in which 2000 pad electrodes having a diameter of 50 μm are arranged at a pitch of 100 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are adhered at 100 ° C. Development was performed to form an opening having a diameter of 50 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. An indium (In) solder metal layer was formed in the opening of the resist mask by electrolytic plating so that the film thickness was about 70 ± 5 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 250 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0051]
Next, using a normal bonder, the semiconductor element and the wiring board are aligned so that the In solder bumps formed on the semiconductor element face the counter electrodes formed on the wiring board, respectively, and the temperature is 148. Thermocompression bonding was performed at 20 ° C. for 20 seconds. Thereafter, the underfill resin was filled and heated at a temperature of 200 ° C. for 2 minutes. The melting point of In is 157 ° C. Under the above conditions, the load applied to thermocompression bonding was about 1.5 kg per chip.
[0052]
As a result, it was confirmed that good electrical connection was obtained between the semiconductor substrate and the wiring substrate. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed 2000 cycles.
In each of the specific embodiments described above, the case where the solder bumps are formed on the semiconductor element has been described. However, the present invention can be implemented without changing the semiconductor element and the wiring board.
Specific Example 5
A dry film having a film thickness of 25 μm made of an acrylate resin is applied to the surface of a semiconductor wafer in which 2000 pad electrodes with a diameter of 30 μm are arranged at a pitch of 50 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are defined. The resist mask was formed by pasting at 0 ° C., exposing and developing to form an opening having a diameter of 10 μm on the pad electrode. As the developer at this time, n-methyl 2-pyrrolidone was used. An indium (In) layer was formed in the opening of the resist mask by electrolytic plating so that the film thickness was about 5 ± 1 μm. A flux was applied to the indium layer thus formed, heated at a maximum temperature profile of 190 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0053]
On the other hand, a dry film having a film thickness of 25 μm made of an acrylate resin was attached to the surface of a wiring board having 2000 pad electrodes with a diameter of 30 μm at a pitch of 50 μm and arranged in a matrix at the periphery at 100 ° C. Development was performed to form an opening having a diameter of 30 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn—Bi) solder metal layer was formed in the resist mask opening by electrolytic plating so that the film thickness was about 35 ± 1 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution.
[0054]
Next, the semiconductor element and the wiring board are aligned so that the In solder bumps formed on the semiconductor element face the Sn-Bi solder bumps formed on the wiring board, and a normal bonder is used as the semiconductor. The In solder bump and the Sn-Bi solder bump were thermocompression bonded by contacting the back surface of the element and pressing at a temperature of 135 ° C. for 10 seconds. Thereafter, the underfill resin was filled and heated at a temperature of 200 ° C. for 2 minutes. The melting point of In is 157 ° C.
[0055]
The applied load in the thermocompression bonding was about 0.5 kg per chip. This value was 1/3 of the applied load in the specific examples 1 to 4 described above. Moreover, the peak temperature of the wiring board at the time of thermocompression bonding was 98 degreeC, and it turned out that it is 30 degreeC or more lower than the case of specific Examples 1-4.
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor substrate and the printed circuit board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed for 500 cycles.
Specific Example 6
A dry film having a film thickness of 25 μm made of an acrylate resin is applied to the surface of a semiconductor wafer in which 2000 pad electrodes with a diameter of 30 μm are arranged at a pitch of 50 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are defined. The resist mask was formed by pasting at 0 ° C., exposing and developing to form an opening having a diameter of 10 μm on the pad electrode. As the developer at this time, n-methyl 2-pyrrolidone was used. An In-48 wt% Sn solder metal layer made of indium (In) and 48 wt% tin (Sn) was formed in the opening of the resist mask by electrolytic plating so as to have a film thickness of about 5 ± 1 μm. A flux was applied to the indium-tin solder metal layer thus formed, heated at a maximum temperature profile of 147 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0056]
On the other hand, a dry film having a film thickness of 25 μm made of an acrylate resin was attached to the surface of a wiring board having 2000 pad electrodes with a diameter of 30 μm at a pitch of 50 μm and arranged in a matrix at the periphery at 100 ° C. Development was performed to form an opening having a diameter of 30 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn—Bi) solder metal layer was formed in the resist mask opening by electrolytic plating so that the film thickness was about 35 ± 1 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution.
[0057]
Next, the semiconductor element and the wiring board are aligned so that the In-Sn solder bumps formed on the semiconductor element face the Sn-Bi solder bumps formed on the wiring board, respectively. Was brought into contact with the back surface of the semiconductor element, and the In-Sn solder bump and the Sn-Bi solder bump were thermocompression bonded by applying pressure at a temperature of 110 ° C. for 10 seconds. Thereafter, the underfill resin was filled and heated at a temperature of 200 ° C. for 2 minutes. Note that In48wt% -Sn has a melting point of 117 ° C. Under the above conditions, the load applied to thermocompression bonding was about 0.5 kg per chip. Moreover, the peak temperature of the wiring board at the time of thermocompression bonding was 78 degreeC, and it turned out that it is 50 degreeC or more lower than the case of specific Examples 1-4.
[0058]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor substrate and the printed circuit board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed for 500 cycles.
Specific Example 7
A dry film having a film thickness of 25 μm made of an acrylate resin is applied to the surface of a semiconductor wafer in which 2000 pad electrodes with a diameter of 30 μm are arranged at a pitch of 50 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are defined. The resist mask was formed by pasting at 0 ° C., exposing and developing to form an opening having a diameter of 10 μm on the pad electrode. As the developer at this time, n-methyl 2-pyrrolidone was used. An In-2.8 wt% Zn solder metal layer composed of indium (In) and 2.8 wt% zinc (Zn) is formed in the resist mask opening by electrolytic plating so that the film thickness is about 5 ± 1 μm. Formed. A flux was applied to the indium-zinc solder metal layer thus formed, heated at a maximum temperature profile of 180 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0059]
On the other hand, a dry film having a film thickness of 25 μm made of an acrylate resin was attached to the surface of a wiring board having 2000 pad electrodes with a diameter of 30 μm at a pitch of 50 μm and arranged in a matrix at the periphery at 100 ° C. Development was performed to form an opening having a diameter of 30 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn—Bi) solder metal layer was formed in the resist mask opening by electrolytic plating so that the film thickness was about 35 ± 1 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution.
[0060]
Next, the semiconductor element and the wiring board are aligned so that the In-Zn solder bumps formed on the semiconductor element face the Sn-Bi solder bumps formed on the wiring board, respectively. Was brought into contact with the back surface of the semiconductor element, and the In-Zn solder bump and the Sn-Bi solder bump were thermocompression bonded by applying pressure at a temperature of 135 ° C. for 10 seconds. Thereafter, the underfill resin was filled and heated at a temperature of 200 ° C. for 2 minutes. The melting point of In-2.8 wt% Zn is 144 ° C. Under the above conditions, the load applied to thermocompression bonding was about 1.0 kg per chip, which was 2/3 of the specific examples 1 to 4. Moreover, the peak temperature of the wiring board at the time of thermocompression bonding was 98 degreeC, and it turned out that it is 30 degreeC or more lower than the case of specific Examples 1-4.
[0061]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor substrate and the printed circuit board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed 500 cycles. As a result, the increase in resistance at the joint portion was as good as 10% or less.
Specific Example 8
A dry film having a film thickness of 25 μm made of an acrylate resin is applied to the surface of a semiconductor wafer in which 2000 pad electrodes with a diameter of 30 μm are arranged at a pitch of 50 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are defined. The resist mask was formed by pasting at 0 ° C., exposing and developing to form an opening having a diameter of 10 μm on the pad electrode. As the developer at this time, n-methyl 2-pyrrolidone was used. An In-1.0 wt% Cu solder metal layer composed of indium (In) and 1.0 wt% copper (Cu) is formed in the resist mask opening by electrolytic plating so that the film thickness is about 5 ± 1 μm. Formed. A flux was applied to the indium-copper solder metal layer thus formed, heated at a maximum temperature profile of 150 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0062]
On the other hand, a dry film having a film thickness of 25 μm made of an acrylate resin was attached to the surface of a wiring board having 2000 pad electrodes with a diameter of 30 μm at a pitch of 50 μm and arranged in a matrix at the periphery at 100 ° C. Development was performed to form an opening having a diameter of 30 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn—Bi) solder metal layer was formed in the resist mask opening by electrolytic plating so that the film thickness was about 35 ± 1 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution.
[0063]
Next, the semiconductor element and the wiring board are aligned so that the In-Cu solder bumps formed on the semiconductor element face the Sn-Bi solder bumps formed on the wiring board, respectively. Was brought into contact with the back surface of the semiconductor element, and pressure was applied at a temperature of 135 ° C. for 10 seconds to thermally press the In—Cu solder bump and the Sn—Bi solder bump. Thereafter, the underfill resin was filled and heated at a temperature of 200 ° C. for 2 minutes. The melting point of In-1.0 wt% Cu is 144 ° C. Under the above conditions, the load applied to thermocompression bonding was about 0.5 kg per chip. Moreover, it turned out that the peak temperature of a wiring board at the time of thermocompression bonding is 110 degreeC, and is 20 degreeC or more lower than the case of specific Examples 1-4.
[0064]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor substrate and the printed circuit board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed for 500 cycles.
Specific Example 9
A dry film having a film thickness of 25 μm made of an acrylate resin is applied to the surface of a semiconductor wafer in which 2000 pad electrodes having a diameter of 20 μm are arranged at a pitch of 40 μm and a plurality of semiconductor element regions arranged in a matrix at the periphery are defined. The resist mask was formed by pasting at 0 ° C., exposing and developing to form an opening having a diameter of 10 μm on the pad electrode. As the developer at this time, n-methyl 2-pyrrolidone was used. A solder metal layer made of indium (In) was formed in the opening of the resist mask by electrolytic plating so that the film thickness was about 5 ± 1 μm. A flux was applied to the indium solder metal layer thus formed, heated at a maximum temperature profile of 187 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution. The semiconductor wafer from which the resist mask was removed was cut and separated into individual semiconductor element regions using a known dicing machine, and the semiconductor elements were cut out.
[0065]
On the other hand, a dry film having a film thickness of 20 μm made of an acrylate resin is attached to the surface of a wiring board having a diameter of 20 μm and having 2000 pads with a pitch of 40 μm and arranged in a matrix at the periphery at 100 ° C. Development was performed to form an opening having a diameter of 20 μm on the pad electrode, thereby forming a resist mask. As the developer at this time, n-methyl 2-pyrrolidone was used. A tin-bismuth (Sn—Bi) solder metal layer was formed in the resist mask opening by electrolytic plating so that the film thickness was about 25 ± 1 μm. Flux was applied to the solder metal layer, heated at a maximum temperature profile of 200 ° C., and wet-backed to form solder bumps. After that, the resist mask was removed using a 5% monoethanolamine aqueous solution.
[0066]
Next, the semiconductor element and the wiring board are aligned so that the In solder bumps formed on the semiconductor element face the Sn-Bi solder bumps formed on the wiring board, and a normal bonder is used as the semiconductor. The In-Cu solder bump and the Sn-Bi solder bump were thermocompression bonded by contacting with the back surface of the element and applying pressure at a temperature of 135 ° C. for 10 seconds. Thereafter, the underfill resin was filled and heated at a temperature of 200 ° C. for 2 minutes. The melting point of In is 157 ° C. Under the above conditions, the load applied to thermocompression bonding was about 0.5 kg per chip, which was 1/3 of that in Examples 1-4. Moreover, it turned out that the peak temperature of the wiring board at the time of thermocompression bonding is 110 degreeC, and is 20 degreeC or more lower than the case of Examples 1-4.
[0067]
As a result, it was confirmed that a good electrical connection was obtained between the semiconductor substrate and the printed circuit board. As a connection reliability test, a temperature cycle test of −55 ° C. to 125 ° C. was performed for 500 cycles.
In each of the above examples, a flux was used when the solder metal layer was etched back, but even if there was no flux, there was almost no difference in the results. Further, as the underfill resin, no difference was observed when either the
[0068]
The present invention includes the following aspects.
(Additional remark 1) It is related with the manufacturing method of the semiconductor device which connects the electrode of a semiconductor element, and the electrode of a wiring board, and has an opening part on at least any one of the semiconductor element which has an electrode in a main surface, and a wiring board. Forming an insulating film; forming a metal layer having a height equal to or greater than the thickness of the insulating film in the opening; and melting and solidifying the metal layer by heating to form a first metal bump A step of removing the insulating film after that, a step of thermocompression bonding after aligning the metal bump with the other electrode, and the semiconductor element and the wiring board in which the metal bump and the electrode are thermocompression bonded A step of filling a thermosetting adhesive having a flux action between the two and a step of curing the thermosetting resin by heating and electrically connecting both electrodes by the metal bumps. Features and A method for manufacturing a semiconductor device.
[0069]
(Supplementary note 2) The manufacturing method of the semiconductor device according to
(Additional remark 3) The process of forming the insulating film which has an opening part on the said electrode of the said semiconductor metal, the process of forming the metal layer more than the film thickness of this insulating film in this opening, and this metal by heating Melting the layer and then solidifying to form a first metal bump; then removing the insulating film; forming an insulating film having an opening on the electrode of the semiconductor element; Forming a second metal bump in the opening, removing the insulating film thereafter, aligning the first metal bump and the second metal bump, and then thermocompression bonding; The method for manufacturing a semiconductor device according to
[0070]
(Supplementary Note 4) The manufacturing method of the semiconductor device according to
(Supplementary Note 5) A semiconductor device manufactured by the method according to
[0071]
(Additional remark 6) The manufacturing method of the semiconductor device of
(Additional remark 7) The said metal bump is a metal or alloy which has the melting | fusing point which exists in the range of 100 to 300 degreeC, The manufacturing method of the semiconductor device of
[0072]
(Supplementary note 8) The method of manufacturing a semiconductor device according to
(Additional remark 9) The said insulating film has photosensitivity, The manufacturing method of the semiconductor device of
[0073]
(Supplementary note 10) The method of manufacturing a semiconductor device according to
(Supplementary note 11) The method for manufacturing a semiconductor device according to
[0074]
(Supplementary note 12) The method of manufacturing a semiconductor device according to
(Supplementary note 13) The method of manufacturing a semiconductor device according to
[0075]
(Appendix 14) A semiconductor characterized in that a metal bump formed on at least one of a semiconductor substrate and a wiring substrate is bonded to a counter electrode formed on the other by thermocompression bonding at a temperature immediately below the melting point of the metal bump. Device manufacturing method.
(Supplementary note 15) The method of manufacturing a semiconductor device according to
[0076]
(Supplementary Note 16) A thermosetting resin is filled between the semiconductor substrate and the wiring substrate in which the metal bump and the counter electrode are joined by thermocompression bonding, and then the metal bump is applied by applying a temperature higher than the melting point. 15. The method of manufacturing a semiconductor device according to
[0077]
【The invention's effect】
According to the present invention, a solder bump formed on one of the semiconductor element and the wiring board is thermocompression bonded to the counter electrode formed on the other at a temperature just below the melting point of the solder bump. Underfill resin is filled between the road substrate and the solder bump is melted by heating in this state to complete the bonding with the counter electrode and the underfill resin is hardened. There is no loss of shape or bridging in the fine solder bumps arranged in density, and the pressing force at the bonding between the semiconductor element and the wiring board can be reduced, and damage to the low-k insulating film is avoided. Furthermore, according to the present invention, in the bump bonding between the semiconductor element and the wiring board, the temperature applied to the wiring board can be reduced, and the reliability of the bonding due to the thermal stress caused by the difference in thermal expansion characteristics from the semiconductor element can be reduced. Can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an essential part for explaining the steps of a conventional solder bump forming method.
FIG. 2 is a cross-sectional view of an essential part for explaining a problem in conventional bonding of a bump electrode and a counter electrode.
FIG. 3 is a cross-sectional view of an essential part for explaining the first half of a process in one embodiment of the present invention
FIG. 4 is a fragmentary cross-sectional view for explaining the second half of the process in an embodiment of the present invention.
FIG. 5 is a cross-sectional view of a main part for explaining one of the first half of a process in another embodiment of the present invention.
FIG. 6 is a cross-sectional view of an essential part for explaining the other half of the first half of the process in another embodiment of the present invention.
FIG. 7 is a cross-sectional view of an essential part for explaining the second half of the process in another embodiment of the present invention.
FIG. 8 is a cross-sectional view of an essential part for explaining the difference in effect between two embodiments of the present invention
[Explanation of symbols]
30 Semiconductor elements
32,52 Insulating film
34,54 Pad electrode
36 ', 56' solder layer
36, 56 Solder bump (metal bump)
40 Dry film
42 resist mask
50 Wiring board
60 Underfill resin
70 Bonding tools
Claims (3)
該配線基板の電極上に開口部を有する絶縁膜を形成する工程と、
該開口部内に金属層を形成する工程と、
該金属層を加熱によって溶融したのち凝固して第1の金属バンプを形成する工程と、
しかる後に該絶縁膜を除去する工程と、
該半導体素子の電極上に開口部を有する絶縁膜を形成する工程と、
該開口部内に金属層を形成する工程と、
該金属層を加熱によって溶融したのち凝固して該第1の金属バンプより高さの低い第2の金属バンプを形成する工程と、
しかる後に該絶縁膜を除去する工程と、
該第1の金属バンプと該第2の金属バンプとを位置合わせしたのち熱圧着する工程と、
熱圧着された該配線基板と該半導体素子との間に、フラックス作用を有する熱硬化性接着剤を充填する工程と、
該熱硬化性接着剤を加熱によって硬化させると共に、該第1の金属バンプと該第2の金属バンプとによって該配線基板の電極と該半導体素子の電極とを電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device for connecting an electrode of a semiconductor element and an electrode of a wiring board,
Forming an insulating film having an opening on the electrode of the wiring board;
Forming a metal layer in the opening;
A step of melting the metal layer by heating and then solidifying to form a first metal bump;
A step of removing the insulating film thereafter,
Forming an insulating film having an opening on the electrode of the semiconductor element;
Forming a metal layer in the opening;
A step of melting the metal layer by heating and then solidifying to form a second metal bump having a height lower than that of the first metal bump;
A step of removing the insulating film thereafter,
A step of aligning the first metal bump and the second metal bump and then thermocompression bonding ;
A step of filling a thermosetting adhesive having a flux action between the thermocompression-bonded wiring board and the semiconductor element;
Curing the thermosetting adhesive by heating, and electrically connecting the electrode of the wiring board and the electrode of the semiconductor element by the first metal bump and the second metal bump. A method for manufacturing a semiconductor device.
該第2の金属バンプの組成は、インジウムと、少なくとも錫、銀、ビスマス、銅または亜鉛の一つとを含むことを特徴とする請求項1記載の半導体装置の製造方法。The composition of the first metal bump includes at least one of tin, silver, bismuth, indium, copper, antimony, gold or zinc,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the composition of the second metal bump includes indium and at least one of tin, silver, bismuth, copper, or zinc.
前記熱圧着する工程において、該第1の金属バンプと該第2の金属バンプとを、少なくとも該第2の金属バンプが溶融しない加熱温度で熱圧着することを特徴とする請求項1又は請求項2記載の半導体装置の製造方法。2. The thermocompression bonding of the first metal bump and the second metal bump at a heating temperature at which the second metal bump does not melt at least in the thermocompression bonding step. 3. A method for manufacturing a semiconductor device according to 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194660A JP4089531B2 (en) | 2003-07-09 | 2003-07-09 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194660A JP4089531B2 (en) | 2003-07-09 | 2003-07-09 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032885A JP2005032885A (en) | 2005-02-03 |
| JP4089531B2 true JP4089531B2 (en) | 2008-05-28 |
Family
ID=34205737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194660A Expired - Fee Related JP4089531B2 (en) | 2003-07-09 | 2003-07-09 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4089531B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4904710B2 (en) * | 2005-03-30 | 2012-03-28 | 富士通株式会社 | Semiconductor device manufacturing method and semiconductor device |
| JP2007180361A (en) * | 2005-12-28 | 2007-07-12 | Toyota Motor Corp | Semiconductor device inspection method and semiconductor device |
| JP5134221B2 (en) * | 2006-08-24 | 2013-01-30 | セイコーインスツル株式会社 | Manufacturing method of semiconductor device |
| US7600667B2 (en) | 2006-09-29 | 2009-10-13 | Intel Corporation | Method of assembling carbon nanotube reinforced solder caps |
| JP5493327B2 (en) * | 2007-12-18 | 2014-05-14 | 日立化成株式会社 | Resin composition for sealing filling, semiconductor device and method for manufacturing the same |
| JP2010199207A (en) * | 2009-02-24 | 2010-09-09 | Panasonic Corp | Method of assembling semiconductor device |
| JP6325053B2 (en) * | 2016-11-01 | 2018-05-16 | ボンドテック株式会社 | Bonding system, bonding method, and semiconductor device manufacturing method |
| JP7215206B2 (en) * | 2019-02-19 | 2023-01-31 | 富士電機株式会社 | Semiconductor device manufacturing method |
| JP7305985B2 (en) * | 2019-02-28 | 2023-07-11 | 大日本印刷株式会社 | Wiring board and device |
| JP2021070057A (en) * | 2019-11-01 | 2021-05-06 | パナソニックIpマネジメント株式会社 | Solder paste and mounting structure |
| CN116944759A (en) * | 2023-09-20 | 2023-10-27 | 武汉高芯科技有限公司 | Flip-chip bonding processing method with low contact resistance and flip-chip interconnection structure |
-
2003
- 2003-07-09 JP JP2003194660A patent/JP4089531B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005032885A (en) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224713B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7202569B2 (en) | Semiconductor device and manufacturing method of the same | |
| CN101312162B (en) | A method of manufacturing a semiconductor device | |
| US6933221B1 (en) | Method for underfilling semiconductor components using no flow underfill | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| JP6651228B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8710642B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus | |
| WO2005093817A1 (en) | Semiconductor device and process for manufacturing the same | |
| JP6556936B2 (en) | Adhesive film, semiconductor device manufacturing method, and semiconductor device | |
| US7498199B2 (en) | Method for fabricating semiconductor package | |
| CN1531076A (en) | Semiconductor device and manufacturing method thereof | |
| JP4089531B2 (en) | Manufacturing method of semiconductor device | |
| JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
| JP2006295127A (en) | Flip chip package structure and manufacturing method thereof | |
| JP2007511101A (en) | Electronic packaging materials for use with LOW-K dielectric containing semiconductor devices | |
| KR102006637B1 (en) | Method Of Forming Bump And Semiconductor device including The Same | |
| JP3454977B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6502578B2 (en) | Semiconductor device | |
| JP2003258034A (en) | Method for manufacturing multilayer wiring substrate and multilayer wiring substrate | |
| WO2020122014A1 (en) | Wiring board for semiconductor device, method of manufacturing same, and semiconductor device | |
| TW200415749A (en) | Method of forming electrode-to-electrode connection structure and electrode-to-electrode connection structure formed thereby | |
| JP2003100810A (en) | Semiconductor device and manufacturing method thereof | |
| US20060211171A1 (en) | Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby | |
| JP4533724B2 (en) | Method for forming connection bump and method for manufacturing semiconductor device | |
| US9343420B2 (en) | Universal solder joints for 3D packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |