JP4082031B2

JP4082031B2 - 素子の配列方法、及び表示装置

Info

Publication number: JP4082031B2
Application number: JP2002009265A
Authority: JP
Inventors: 友志菊谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-01-17
Filing date: 2002-01-17
Publication date: 2008-04-30
Anticipated expiration: 2022-01-17
Also published as: JP2003216052A

Description

【０００１】
【発明の属する技術分野】
本発明は、素子の配列方法、表示装置の製造方法、及び表示装置に関し、特に、素子を自己整列して配列させる素子の配列方法、表示装置の製造方法、及び表示装置に関する。
【０００２】
【従来の技術】
従来、発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置（ＬＥＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）やプラズマディスプレイ（ＰＤＰ：ＰｌａｓｍａＤｉｓｐｌａｙＰａnｅｌ）のように基板上に素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。
【０００３】
従来のＬＥＤ、ＰＤＰのごとき画像表示装置においては、素子や画素のピッチとその製造プロセスに関し、素子分離ができないために製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。一方、ＬＥＤディスプレイの場合には通常、ＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンド若しくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列される。
【０００４】
各素子を集積度高く形成し、各素子を広い領域に転写などによって離間させながら移動させ、画像表示装置などの比較的大きな表示装置を構成する技術があり、例えば米国特許Ｎｏ．５４３８２４１に記載される薄膜転写法や、特開平１１−１４２８７８号公報に記載される表示用トランジスタアレイパネルの形成方法などの技術が知られている。
【０００５】
このような転写技術に対して、転写によらずに自己整列（ｓｅｌｆ−ａｌｉｇｎ）して配置させる方法が開発されている。例えば、特開平９−１２０９４３号公報のように、窪みなどの接合部や受容部を有する基板上面に流体を介してスラリー（Ｓｌｕｒｙ）に含まれた状態で成形ブロックなどを搬送し、搬送時に成形ブロックがその形状のために窪みに自己整列して合体させる方法が開発されている。
【０００６】
【発明が解決しようとする課題】
しかし、転写技術により素子を配列し画像表示装置を製造する場合、転写対象となる素子が選択的に、かつ確実に転写される必要があり、また効率の良い転写、精度の良い転写も要求される。そのため、素子を置くときには規則正しく１つずつ置いていく作業が必要になり、極めて煩雑であるだけでなく、基板の全面に熱可塑性樹脂を塗布した後に基板全面を加熱して素子や部品を転写する場合には全面加熱による他の素子や部品の位置ずれや剥離なども問題になる。
【０００７】
転写によらず素子を自己整列させる特開平９−１２０９４３号公報の方法では、成形ブロックを含むスラリーを循環装置で循環させて成形ブロックを窪みに自己整列して配列させるため、効率良く成形ブロックを配列させることができない。また、基板上の全ての窪みに成形ブロックが配列するまで成形ブロックを循環させるため、基板上の全ての窪みに成形ブロックを配列させるのに必要以上の成形ブロックが必要となり、生産コストが上昇する。
【０００８】
そこで、本発明は、かかる従来の実情に鑑みて提案されたものであり、基板上に素子を確実に自己整列して配列することができ、素子を効率良く且つ精度良く自己整列して配列させることができる素子の配列方法を提供することを目的とし、さらには素子の自己整列により配列する表示装置の製造方法及び表示装置を提供することを目的とする。
【０００９】
【問題を解決するための手段】
本発明における素子の配列方法は、基板上に素子を配列する素子の配列方法において、前記基板上の前記素子の配列位置及び前記素子の底部に磁性体膜を形成し、前記基板上に前記素子を散乱して前記素子が配列することを特徴とする。
【００１０】
本発明の素子の配列方法は、基板上の素子の配列位置と素子の底部に磁性体膜を形成し、基板上に素子を散乱して素子を自己整列により配列させる。基板上の素子の配列位置及び素子の底部に磁性体膜を形成するため、磁性体膜の間の磁力を用いて素子を確実且つ精度良く配列することができ、素子を配列した後であっても素子の位置ずれを防止することができる。
【００１１】
さらに、基板上の素子の配列位置及び素子の底部に形成される磁性体膜の磁力を用いて素子が自己整列して配列することができるため、必要以上の素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板上の素子の配列位置及び素子の底部に形成される磁性体膜の磁力を用いて素子が自己整列するため、基板上に素子を散乱させて容易且つ効率良く素子が自己整列して配列することができる。
【００１２】
本発明における表示装置の製造方法は、基板上に発光素子を配列して形成される表示装置の製造方法において、前記基板上の前記発光素子の配列位置及び前記発光素子の底部に磁性体膜を形成する工程と、前記基板上に前記発光素子を散乱する工程とを具備することを特徴とする。
【００１３】
本発明の表示装置の製造方法は、基板上の発光素子の配列位置と発光素子の底部に磁性体膜を形成し、基板上に発光素子を散乱して発光素子を自己整列により配列させる。基板上の発光素子の配列位置及び発光素子の底部に磁性体膜を形成するため、磁性体膜の間の磁力を用いて発光素子を確実且つ精度良く配列することができ、発光素子を配列した後であっても発光素子の位置ずれを防止することができる。
【００１４】
さらに、基板上の発光素子の配列位置及び発光素子の底部に形成される磁性体膜の磁力を用いて発光素子が自己整列して配列することができるため、必要以上の発光素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板上の発光素子の配列位置及び発光素子の底部に形成される磁性体膜の磁力を用いて発光素子が自己整列するため、基板上に発光素子を散乱させて容易且つ効率良く発光素子が自己整列して配列することができる。
【００１５】
本発明における表示装置は、基板上に発光素子を配列して形成される表示装置において、前記基板上の前記発光素子の配列位置及び前記発光素子の底部に磁性体膜が形成され、前記基板上に前記発光素子が散乱されて前記発光素子が配列して形成されることを特徴とする。
【００１６】
本発明の表示装置は、基板上の発光素子の配列位置と発光素子の底部に磁性体膜が形成され、基板上に発光素子が散乱されて発光素子が自己整列して形成される。基板上の発光素子の配列位置及び発光素子の底部に磁性体膜が形成されるため、磁性体膜の間の磁力を用いて発光素子が確実且つ精度良く配列されて形成され、発光素子を配列した後であっても発光素子の位置ずれが生じることない。
【００１７】
さらに、基板上の発光素子の配列位置及び発光素子の底部に形成される磁性体膜の磁力を用いて発光素子が自己整列して形成されるため、必要以上の発光素子を使うことなく効率良く配列されて形成され、生産コストの上昇を回避された表示装置となる。また、基板上の発光素子の配列位置及び発光素子の底部に形成される磁性体膜の磁力を用いて発光素子が自己整列するため、基板上に発光素子を散乱させて容易且つ効率良く発光素子が自己整列して形成される表示装置を実現することができる。
【００１８】
本発明における素子の配列方法は、基板上に素子を配列する素子の配列方法において、底部の断面形状が略同一となるように前記素子を形成し、前記基板上に、前記素子の底部に嵌合する嵌合部を形成し、該嵌合部の断面積の大きな順に前記基板上に前記素子を散乱した後に前記基板に物理的外力を与え、該物理的外力により前記素子が配列することを特徴とする。
【００１９】
本発明の素子の配列方法は、素子の底部を断面形状が略同一となるように形成し、基板上に素子の底部に嵌合する嵌合部を形成し、基板上に嵌合部の断面積が大きな順に素子を散乱させた後に基板に振動を与え、素子を自己整列して配列させる。基板上に素子の底部に嵌合する嵌合部を形成し、嵌合部の断面積の大きな順に素子を散乱されて基板に振動を与えて素子が自己整列して配列させるため、底部の断面積が大きな素子から順に素子を確実且つ精度良く配列することができ、また素子が嵌合部に嵌合して配列されるため、素子を配列した後であっても素子の位置ずれを防止することができる。
【００２０】
さらに、基板上の嵌合部に素子が嵌合して自己整列して配列することができるため、必要以上の素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板上の嵌合部に素子が嵌合して自己整列するため、基板上に素子を散乱させた後に基板に振動を与えて容易且つ効率良く素子が自己整列して配列することができる。
【００２１】
本発明における表示装置の製造方法は、基板上に発光素子を配列する表示装置の製造方法において、底部の断面形状が略同一となるように前記発光素子を形成する工程と、前記基板上に、前記発光素子の底部に勘合する嵌合部を形成する工程と、該嵌合部の断面積の大きな順に前記基板上に前記発光素子を散乱する工程と、前記基板に物理的外力を与える工程と、該物理的外力により前記発光素子が配列する工程とを具備することを特徴とする。
【００２２】
本発明の表示装置の製造方法は、発光素子の底部を断面形状が略同一となるように形成し、基板上に発光素子の底部に嵌合する嵌合部を形成し、基板上に嵌合部の断面積が大きな順に発光素子を散乱させた後に基板に振動を与え、発光素子を自己整列して配列させる。基板上に発光素子の底部に嵌合する嵌合部を形成し、嵌合部の断面積の大きな順に発光素子を散乱されて基板に振動を与えて発光素子が自己整列して配列させるため、底部の断面積が大きな発光素子から順に発光素子を確実且つ精度良く配列することができ、また発光素子が嵌合部に嵌合して配列されるため、発光素子を配列した後であっても発光素子の位置ずれを防止することができる。
【００２３】
さらに、基板上の嵌合部に発光素子が嵌合して自己整列して配列することができるため、必要以上の発光素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板上の嵌合部に発光素子が嵌合して自己整列するため、基板上に発光素子を散乱させた後に基板に振動を与えて容易且つ効率良く発光素子が自己整列して配列することができる。
【００２４】
本発明における表示装置は、基板上に発光素子を配列して形成される表示装置において、底部の断面形状が略同一となるように前記発光素子が形成され、前記基板上に、前記発光素子の底部に勘合する嵌合部が形成され、該嵌合部の断面積の大きな順に前記基板上に前記発光素子が散乱された後に前記基板に物理的外力が与えられ、該物理的外力により前記発光素子が配列することを特徴とする。
【００２５】
本発明の表示装置は、発光素子の底部の断面形状が略同一となるように形成され、基板上に発光素子の底部に嵌合する嵌合部が形成され、基板上に嵌合部の断面積が大きな順に発光素子が散乱された後に基板に振動が与えられ、発光素子が自己整列して形成される。基板上に発光素子の底部に嵌合する嵌合部が形成され、嵌合部の断面積の大きな順に発光素子が散乱されて基板に振動が与えられて発光素子が自己整列して形成させるため、底部の断面積が大きな発光素子から順に発光素子が確実且つ精度良く配列されて形成され、また発光素子が嵌合部に嵌合して配列されるため、発光素子を配列した後であっても発光素子の位置ずれが生じることがない。
【００２６】
さらに、基板上の嵌合部に発光素子が嵌合して自己整列して形成されるため、必要以上の発光素子を使うことなく効率良く形成され、生産コストの上昇を回避された表示装置となる。また、基板上の嵌合部に発光素子が嵌合して自己整列するため、基板上に発光素子が散乱された後に基板に振動が与えられて容易且つ効率良く発光素子が自己整列して形成される表示装置を実現することができる。
【００２７】
本発明の素子の配列方法は、基板上に素子を配列する素子の配列方法において、底部の形状が異なるように前記素子を形成し、前記基板上に、前記素子の底部に嵌合する嵌合部を形成し、前記基板上に前記素子を同時に散乱した後に前記基板に物理的外力を与え、該物理的外力により前記素子が配列することを特徴とする。
【００２８】
本発明の素子の配列方法は、素子の底部を断面形状が異なるように形成し、基板上に素子の底部に嵌合する嵌合部を形成し、基板上に同時に素子を散乱させた後に基板に振動を与え、素子を自己整列して配列させる。基板上に素子の底部に嵌合する嵌合部を形成し、基板上に同時に素子を散乱されて基板に振動を与えて素子が自己整列して配列させるため、素子を確実且つ精度良く配列することができ、また素子が嵌合部に嵌合して配列されるため、素子を配列した後であっても素子の位置ずれを防止することができる。
【００２９】
さらに、基板上の嵌合部に素子が嵌合して自己整列して配列することができるため、必要以上の素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板上に同時に素子が散乱され、基板上の嵌合部に素子が嵌合して自己整列するため、基板上に素子を散乱させた後に基板に振動を与えて容易且つ効率良く素子が自己整列して配列することができる。
【００３０】
本発明の表示装置の製造方法は、基板上に発光素子を配列する表示装置の製造方法において、底部の形状が異なるとなるように前記発光素子を形成する工程と、前記基板上に、前記発光素子の底部に勘合する嵌合部を形成する工程と、前記基板上に前記発光素子を同時に散乱する工程と、前記基板に物理的外力を与える工程と、該物理的外力により前記発光素子が配列する工程とを具備することを特徴とする。
【００３１】
本発明の表示装置の製造方法は、発光素子の底部を断面形状が異なるように形成し、基板上に発光素子の底部に嵌合する嵌合部を形成し、基板上に同時に発光素子を散乱させた後に基板に振動を与え、発光素子を自己整列して配列させる。基板上に発光素子の底部に嵌合する嵌合部を形成し、発光素子を散乱されて基板に振動を与えて発光素子が自己整列して配列させるため、発光素子を確実且つ精度良く配列することができ、また発光素子が嵌合部に嵌合して配列されるため、発光素子を配列した後であっても発光素子の位置ずれを防止することができる。
【００３２】
さらに、基板上の嵌合部に発光素子が嵌合して自己整列して配列することができるため、必要以上の発光素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板上に同時に発光素子が散乱され、基板上の嵌合部に発光素子が嵌合して自己整列するため、基板上に発光素子を散乱させた後に基板に振動を与えて容易且つ効率良く発光素子が自己整列して配列することができる。
【００３３】
本発明の表示装置は、基板上に発光素子を配列して形成される表示装置において、底部の形状が異なるとなるように前期発光素子が形成され、前記基板上に、前記発光素子の底部に勘合する嵌合部が形成され、前記基板上に前記発光素子が同時に散乱された後に前記基板に物理的外力が与えられ、該物理的外力により前記発光素子が配列することを特徴とする。
【００３４】
本発明の表示装置は、発光素子の底部の断面形状が異なるように形成され、基板上に発光素子の底部に嵌合する嵌合部が形成され、基板上に嵌合部の断面積が大きな順に発光素子が散乱された後に基板に振動が与えられ、発光素子が自己整列して形成される。基板上に発光素子の底部に嵌合する嵌合部が形成され、基板上に同時に発光素子が散乱されて基板に振動が与えられて発光素子が自己整列して形成させるため、発光素子が確実且つ精度良く配列されて形成され、また発光素子が嵌合部に嵌合して配列されるため、発光素子を配列した後であっても発光素子の位置ずれが生じることがない。
【００３５】
さらに、基板上の嵌合部に発光素子が嵌合して自己整列して形成されるため、必要以上の発光素子を使うことなく効率良く形成され、生産コストの上昇を回避された表示装置となる。また、基板上に同時に発光素子がされ、基板上の嵌合部に発光素子が嵌合して自己整列するため、基板上に発光素子が散乱された後に基板に振動が与えられて容易且つ効率良く発光素子が自己整列して形成される表示装置を実現することができる。
【００３６】
【発明の実施の形態】
以下、本発明の実施形態について図を参照しながら説明する。
【００３７】
まず、本実施形態において用いられる半導体素子の一例について説明し、次に本実施形態におけるいくつかの素子の配列方法について説明する。
【００３８】
本実施形態で用いる半導体素子は、断面略三角形形状で六角錘形状の半導体素子であるが、基板主面に平行に積層して形成されるプレナー型の半導体素子であっても良い。また、本実施形態において用いる半導体素子では、不純物がドープされる下地成長層と不純物がドープされない下地成長層の二層が形成され、ドープされる下地成長層の裏面には電極の一方を形成されるが、下地成長層の全面に不純物をドープして下地成長層の裏面に電極の一方を形成しても良い。
【００３９】
図１（ａ）に示す成長基板１１は、窒化ガリウム（ＧａＮ）系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイア基板などのウルツ鉱型化合物半導体成長層を形成し得る基板である。成長基板１１は、後述の工程において裏側からのレーザ光照射により半導体成長層を成長基板１１から分離するため、レーザ光に対して透過性を有する基板である。成長基板１１上に形成される下地成長層１２は、不純物のドープされないアンドープの下地成長層１２ａと、不純物がドープされたドープの下地成長層１２ｂからなる。下地成長層１２としては、後の工程で六角錘のピラミッド構造を形成することことから窒化ガリウム（ＧａＮ）系化合物半導体などのウルツ鉱型の化合物半導体を用いることができ、有機金属化合物気相成長法（ＭＯＶＰＥ）などにより形成される。また、下地成長層１２の底部側には所要のバッファ層を形成しても良い。
【００４０】
下地成長層１２上の全面にシリコン酸化膜やシリコン窒化膜などの成長阻害膜１３をスパッタ法などにより形成し、マスクとして機能する成長阻害膜１３の一部を除去して開口部を形成する。一般に、選択成長する上で開口部の形状は、基板主面に対して傾斜した傾斜面を有するファセット構造に形成することができる形状であれば特に限定されず、一例としてストライプ状、円形状、多角形形状などとされる。成長阻害膜１３の下部に形成されているドープの下地成長層１２ｂは開口部の形状を反映してその表面が露出し、断面略三角形状で六角錐状の半導体成長層が形成される。また、断面略三角形状の六角錐形状に半導体成長層を選択成長させることができる形状としては、円形状や六角形状などがある。
【００４１】
第一導電層１４は下地成長層１２と同様に、ウルツ鉱型の化合物半導体層であって、例えばシリコンドープのＧａＮの如き材料から形成される。この第一導電層１４はｎ型クラッド層として機能する。この第一導電層１４は、例えば、成長基板１１がサファイア基板として、その主面がＣ面である場合には、選択成長によって断面略三角形状の六角錐形状に形成することができる。
【００４２】
活性層１５は、半導体発光素子の光を生成するための層であり、例えばＩｎＧａＮ層やＩｎＧａＮ層をＡｌＧａＮ層で挟む構造の層からなる。この活性層１５は、第一導電層１４の傾斜面からなるファセットに沿って延在され、発光するのに好適な膜厚を有する。また、活性層１５は単一のバルク活性層で構成することも可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子井戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。
【００４３】
第二導電層１６は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのＧａＮの如き材料から形成される。この第二導電層１６はｐ型クラッド層として機能する。この第二導電層１６も第一導電層１４の傾斜面からなるファセットに沿って延在される。選択成長によって形成される六角錐形状の傾斜面は例えばＳ面、｛１１−２２｝面及びこれら各面に実質的に等価な面の中から選ばれる面とされる。
【００４４】
また、第一導電層１４及び第二導電層１６にドープする不純物が拡散して活性層１５の結晶品位が低下したり、活性層１５が劣化したりするのを防止するために、第一導電層１４や第二導電層１６と活性層１５との間に活性層１５に近接してアンドープの結晶層を形成しても良い。
【００４５】
六角錐形状の半導体成長層の最外部にある第二導電層１６の表面に、Ｎｉ/Ｐｔ/Ａｕ電極構造またはＰｄ/Ｐｔ/Ａｕ電極構造を有するｐ側電極１７を蒸着法などにより形成する（図１（ａ））。
【００４６】
断面略三角形状で六角錐形状の半導体成長層が形成された成長基板１１を一時保持用基板２０に対峙させ、半導体成長層を一時保持用基板２０に転写する。この際、一時保持用基板２０の成長基板１１に対峙する面には剥離層１８と接着層１９が形成されている。一時保持用基板２０は、ガラス基板やプラスチック基板などの基板であり、剥離層１８にはポリイミドなど、接着層１９には紫外線（ＵＶ）硬化型接着剤や熱硬化性接着剤などを用いることができる。
【００４７】
図１（ｂ）に示すように、成長基板１１の裏面からレーザ光を照射してアブレーションにより半導体成長層を成長基板１１から分離する。このとき、ＧａＮ系の半導体成長層は成長基板１１との界面でガリウムと窒素に分解して、半導体成長層は成長基板１１より比較的簡単に分離することができる。また、成長基板１１の裏面より照射するレーザ光としてはエキシマレーザ、高調波ＹＡＧレーザなどが用いられる。成長基板１１から分離した半導体成長層の裏面に露出するアンドープの下地成長層１２ａを水酸化ナトリウム溶液などにより等方性エッチングを施して除去し、ｎ側電極が形成されるドープの下地成長層１２ｂを露出する。
【００４８】
半導体成長層の分離により露出する下地成長層１２の裏面にニッケルなどを用いて素子分離溝を形成する際に保護膜となるマスク２１をスパッタ法などにより形成する。素子分離溝を形成するためにマスク２１をパターニングした後、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）などの異方性エッチングにより素子分離溝２２を形成し、半導体成長層を複数の半導体素子に分離する（図１（ｃ））。後述するように、この素子分離溝２２により複数の半導体素子に分離する際、ｎ側電極が形成されるドープの下地成長層１２ａの形状が種々の形状となるように素子分離溝２２を形成することができ、その形状に合わせて半導体素子を配列する基板上に凹部が形成される。
【００４９】
半導体成長層を複数の半導体素子に分離した後、マスク２１を除去し、半導体素子の裏面にｎ側電極２３を形成する。ｎ側電極２３は、一例として、Ｔｉ/Ａｌ/Ｐｔ/Ａｕ電極構造であり、蒸着法などによって形成され（図２（ｄ））、図２（ｄ）に示すように、裏面にｎ側電極が形成される断面三角形状で六角錐形状である半導体素子が形成される。また、後述する素子の配列方法におけるように、基板上の凹部及びｎ側電極に磁性体を用いて形成する場合には、ｎ側電極２３はＦｅやＮｉなどの磁性体を用いて形成される。
【００５０】
このように、成長基板１１上に形成された半導体成長層を一時保持用基板２０に転写して半導体成長層の裏面から素子分離溝２２を形成する場合、半導体成長層の裏面が平面であるため、ドープの下地成長層１２ｂ上に形成するマスク２１のパターニングを所望の形状とすることができる。そのため、断面略円形形状で円柱状や断面略六角形状で六角柱状など、所望の形状に半導体素子の底部を容易に形成することができる。また、成長基板１１から半導体成長層を裏面から分離し、半導体成長層の裏面にｎ側電極２３を形成するため、磁性体膜を用いてｎ側電極２３を形成する場合に容易に且つ効率良くを形成することができる。
【００５１】
前述のように、断面略三角形状で六角錐形状である半導体素子を用いる場合、下地成長層１２上で半導体素子は素子毎に分離された状態であるため、従来例のようなプレナー型の半導体素子を用いる場合に比べて、底部の形状や大きさが所望の形状や大きさを有する半導体素子を形成することできる。
【００５２】
なお、本実施形態における半導体素子として発光素子を用いて説明したが、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などの素子であっても良い。
【００５３】
また、素子の底面を所望の形状に形成して基板上の位置決め手段に嵌合して自己整列するが、例えば、図１２及び図１３に示すような素子が樹脂に覆われて固められた樹脂形成チップとして、素子を自己整列して配列しても良い。素子を樹脂により覆って固めた樹脂形成チップとして自己整列して配列する場合には、樹脂が所望の形状に加工しやすいため、素子を覆う樹脂を所望の形状とすることにより基板上に形成される凹部の形状を容易変えることができる。また、樹脂形成チップには素子の電極を取り出す電極パッドを形成するのであるが、樹脂形成チップに電極パッドを形成することにより基板上に設けられた配線に確実に接続することができ、より容易且つ確実に素子を自己整列して配列することができる。
【００５４】
次に、素子の自己整列により基板上に素子を配列させる素子の配列方法について説明する。
【００５５】
［第一の素子の配列方法］
第一の素子の配列方法においては、基板上の素子の配列位置及び素子の底部に磁性体膜を形成し、液体中や真空中で基板上に素子を散乱させ、基板上の磁性体膜と素子の底部の磁性体膜との間の磁力により素子が自己整列して基板上に素子を配列される場合について説明する。
【００５６】
第一の素子の配列方法におけるように、磁力を利用して素子の自己整列により基板上に素子を配列させる場合、まず配列する半導体素子に磁性体膜を形成するのであるが、例えば、前述の半導体素子では裏面に露出するドープの下地成長層上にｎ側電極が形成され、このｎ側電極を磁性体膜により形成することができる。磁性体からなるｎ側電極は、磁性体材料、例えばＦｅ、Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施したりすることにより、容易に形成することができる。これに半導体素子の裏面に磁性体膜を形成するのに対して、半導体素子が配列される基板上の素子配列位置にも磁性体膜を形成する。
【００５７】
第一の素子の配列方法で磁力を用いて素子の自己整列により基板上に素子を配列させる方法において、磁場の印加方法としては、種々の方法が考えられる。一例として、外部磁場を利用する方法やｎ側電極の磁性体膜自体の磁化を利用する方法等がある。外部磁場を利用する方法では、例えば素子のｎ側電極及び基板上の磁性体膜をともに軟質磁性体膜（いわゆるソフト膜）とし、基板の裏面側から外部磁場を印加する方法がある。基板の裏面側から外部磁場を印加すると、基板上に形成された誘磁率の高い磁性体膜に磁束が収束し、これによって磁性体膜からなるｎ側電極が基板上の磁性体膜に引き寄せられる。ｎ側電極の磁性体膜自体の磁化を利用する方法では、基板上に形成された磁性体膜を硬質磁性体膜（いわゆるハード膜）とし、これを磁化する方法がある。この場合、基板上の磁性体膜から生ずる磁力によって、素子のｎ側電極が引き寄せられる。このとき、ｎ側電極に用いられる磁性体は、軟質磁性体膜であっても良いし、硬質磁性体膜であっても良い。ｎ側電極の磁性体膜を硬質磁性体膜とする場合には、これを基板側の磁性体膜と同様に磁化し、磁石同士が引き合うように素子が自己整列して基板上に素子を配列することができる。このように基板上の磁性体膜及びｎ側電極をともに硬質磁性体膜とする場合には、例えば断面略矩形形状で矩形柱状に形成することにより、形状磁気異方性によって磁化の向きを容易に制御することができ、配列する際の素子の向きを制御することができる。なお、ここで基板上に形成された磁性体膜を磁化する方法について説明したが、半導体素子のｎ側電極を硬質磁性体膜とし、これを磁化する方法も考えることができる。この場合には、半導体素子が互いに吸着する虞があるので注意を要する。
【００５８】
第一の素子の配列方法においては、基板上の素子の配列位置及び素子の底部に形成される磁性体膜の種類が二種類である場合について説明するが、二以上の種類の場合でも同様であり、例えば画素のＲＢＧのそれぞれに対応して複数の異なる種類の磁性体膜を基板上の凹部及び素子の底部に形成し、磁性体膜の飽和磁化の磁化依存性により区別して配列することができる。例えば、Ｆｅ、Ｆｅ／Ｎｉ、及びＮｉを用いて三種類の素子を区別して配列する際には、これらの飽和磁化はＦｅ、Ｆｅ／Ｎｉ、Ｎｉの順に大きいため、基板上に素子を散乱させて磁場を基板に掛けると、素子の底部がＮｉ、Ｆｅ／Ｎｉ、Ｆｅを用いて形成した素子の順に磁化し、これらの順に基板上に磁性体との間の磁力により各素子が自己整列して配列される。後述する第四の素子の配列方法に示すように、素子の底部及び素子の底部に嵌合する凹部の大きさや形状を異なるように形成して、一種類の磁性体膜を用いて素子の底部及び基板上の凹部の大きさや形状により区別して配列しても良い。また、基板上の磁性体若しくは素子のｎ側磁性体電極の一方のみを磁化させて基板上の素子を配列しても良い。
【００５９】
なお、第一の素子の配列方法においては、前述の断面略三角形状で六角錘形状の素子を用いて説明するが、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などの素子であっても良く、素子の底部には磁性体を形成させたり磁化した金属を形成させたりすれば良い。
【００６０】
図３は、複数の素子が配列される基板３１を示す。基板３１はガラス基板やプラスチック基板などであり、基板３１上には、底部に基板側磁性体３２ａを有する磁性体凹部３２が形成されている。基板３１上の磁性体凹部３２は、基板３１にガラス基板を用いて、レジストによりパターンニングをした後にフッ酸などのエッチング溶液を用いた等方性エッチングなどにより凹部を形成した後、ＮｉやＦｅを用いて底部に蒸着法やメッキ処理などを施して形成される。基板側磁性体膜３２ａは素子を散乱させる前に磁化させても良いし、素子を基板３１上に散乱させた後に基板３１の全体に磁場を掛けて磁化させても良い。磁性体凹部３２の形状は、前述の素子の底部に形成されるｎ側磁性体電極が嵌合する形状を有するのであるが、第一の素子の配列方法においては、長手方向に対する断面が略矩形形状である矩形柱状としている。
【００６１】
第一の素子の配列方法に示すような磁力を用いて素子の自己整列により基板上に素子を配列させる方法において、素子のｎ側磁性体電極自体の磁化を利用する方法や外部磁場を利用する方法等の磁場の印加方法が考えられる。素子のｎ側磁性体電極自体の磁化を利用する方法では、基板３１上に形成された基板側磁性体３２ａを硬質磁性体膜（いわゆるハード膜）とし、これを磁化する方法がある。この場合、基板３１上の基板側磁性体３２ａから生ずる磁力によって、素子のｎ側磁性体電極が引き寄せられる。このとき、ｎ側磁性体電極に用いられる磁性体は、軟質磁性体膜（いわゆるソフト膜）であっても良いし、硬質磁性体膜であっても良い。ｎ側磁性体電極の磁性体膜を硬質磁性体膜とする場合には、これを基板３１側の基板側磁性体３２ａと同様に磁化し、磁石同士が引き合うように素子が自己整列して基板３１上に素子を配列することができる。このように基板３１上の基板側磁性体３２ａ及び素子のｎ側磁性体電極をともに硬質磁性体膜とする場合には、第一の素子の配列方法に示すように断面略矩形形状で矩形柱状に形成することにより、形状磁気異方性によって磁化の向きを容易に制御することができ、配列する際の素子の向きを制御することができる。ここで基板３１上に形成された基板側磁性体３２ａを磁化する方法について説明したが、素子のｎ側磁性体電極を硬質磁性体膜とし、これを磁化する方法も考えることができるが、この場合には、素子が互いに吸着する虞があるので注意を要する。また、外部磁場を利用する方法では、例えば素子のｎ側磁性体電極及び基板３１上の基板側磁性体３２ａをともに軟質磁性体膜とし、基板３１の裏面側から外部磁場を印加する方法がある。基板３１の裏面側から外部磁場を印加すると、基板３１上に形成された誘磁率の高い基板側磁性体３２ａに磁束が収束し、これによって磁性体膜からなるｎ側磁性体電極が基板３１の基板側磁性体３２ａに引き寄せられる。なお、素子と相互に引き合って素子を固定する基板側磁性体３２ａは凹部の底部だけでなく、凹部の側面に蒸着したりしても良い。
【００６２】
図４に示すように、基板３１上に底部に基板側磁性体３２ａを有する磁性体凹部３２を形成した後にｎ側電極が磁性体を用いて形成される磁性体電極の素子３４を基板に散乱させ、基板に振動などの物理的外力を与える。基板３１上に磁性体電極の素子３４を散乱させる際、基板３１及び磁性体電極の素子３４は液体中や真空中で散乱させるのであるが、基板３１上に磁性体電極の素子３４が散乱されて落下する際の磁性体電極の素子３４へのダメージを考慮して液体中や真空中で散乱させるのが好ましい。磁性体電極の素子３４を基板３１上に散乱させると、散乱させてしばらくの間、個々の磁性体電極の素子３４はそれぞれ一定の向きの状態となることなく落下する。前述の半導体素子に示すように磁性体電極の素子３４の構造が断面略三角形状で六角錐形状であるために、また磁性体電極の素子３４の底部にそれぞれｎ側磁性体電極３４ａやドープの下地成長層が形成されるために、磁性体電極の素子３４の重心がｎ側磁性体電極３４ａの中心線上付近に位置する。そのため、時間の経過とともに底部にｎ側磁性体電極３４ａを有する磁性体電極の素子３４の個々は、ｎ側磁性体電極３４ａと基板３１とが対する状態で落下するようになり、多くの磁性体電極の素子３４は底部から基板上に落下する（図５）。
【００６３】
基板３１上に磁性体電極の素子３４が落下して基板３１上に磁性体電極の素子３４が散乱した後、基板３１に振動などの物理的外力を与えると、基板側磁性体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３４ａとの間の磁力により磁性体電極の素子３４は自己整列する（図６）。このとき、第一の素子の配列方法においては、基板３１上に磁性体凹部３２及び磁性体電極の素子３４のｎ側磁性体電極３４ａを二種類の磁性体膜を用いて形成するため、基板３１上に磁性体電極の素子３４を散乱させた後に基板３１に磁場を掛けて振動を与えると、磁性体の飽和磁化の磁化依存性により、飽和磁化の小さな磁性体膜を用いて形成した磁性体電極の素子３４から自己整列して、配列する磁性体電極の素子３４を区別して基板３１上に配列することができる。例えば、Ｆｅ及びＮｉの二種類の異なる種類の磁性体膜を基板３１上の基板側磁性体膜３２ａ及び磁性体電極の素子３４のｎ側磁性体電極３４ａに形成すると、Ｎｉの飽和磁化はＦｅの飽和磁化より小さいため、基板３１上に磁性体電極の素子３４を散乱させて磁場を基板３１上に掛けると、ｎ側磁性体電極３４ａがＮｉで形成した磁性体電極の素子３４が自己整列して配列された後、ｎ側磁性体電極３４ａがＦｅである磁性体電極の素子３４が自己整列して配列される。なお、磁性体電極の素子３４が散乱される前に基板３１上に形成される基板側磁性体膜３２ａを磁化し、基板３１上に磁性体電極の素子３４を散乱させて振動を与えるとともに磁性体電極の素子３４の自己整列により素子を配列しても良い。
【００６４】
基板３１上に磁性体電極の素子３４が自己整列する際、基板３１上の基板側磁性体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３４ａとが引き合い、磁性体電極の素子３４のｎ側磁性体電極３２ａは基板３１上の磁性体凹部３２に嵌合する。そのため、基板３１上の基板側磁性体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３４ａとの磁力によるだけでなく、磁性体電極の素子３４を確実且つ精度良く配列することができ、磁性体電極の素子３４を配列した後であっても磁性体電極の素子３４の位置ずれを防止することができる。また、基板側磁性体膜３２ａを磁性体凹部３２の底部に形成することにより、磁性体電極の素子３４のｎ側磁性体電極３４ａは磁性体凹部３２に確実に嵌め込むことができる。
【００６５】
このように、基板３１上に基板側磁性体膜３２ａを形成し、磁性体電極の素子３４の底部にｎ側磁性体電極３４ａを形成すると、基板３１上の基板側磁性体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３４ａとの間の磁力を用いて磁性体電極の素子３４は確実且つ精度良く自己整列することができ、また基板側磁性体膜３２ａとｎ側磁性体電極３４ａとの磁力により素子を配列した後であっても素子の位置ずれが生じることなく耐久性良く磁性体電極の素子３４を配列することができる。さらに、基板３１上に基板側磁性体膜３２ａを形成し、磁性体電極の素子３４の底部にｎ側磁性体電極３４ａを形成することにより、基板３１上の基板側磁性体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３４ａとの間の磁力により磁性体電極の素子３４が自己整列して磁性体電極の素子３４を配列することができるため、必要以上の磁性体電極の素子３４を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板３１上の基板側磁性体膜３２ａと磁性体電極の素子３４の底部に形成されるｎ側磁性体電極３４ａとの磁力により磁性体電極の素子３４が自己整列するため、基板３１上に磁性体電極の素子３４を散乱させた後に基板３１に振動を与えることによって容易且つ効率良く磁性体電極の素子３４が自己整列して基板３１上に磁性体電極の素子３４を配列することができる。
【００６６】
基板３１上の基板側磁性体膜３２ａ及び磁性体電極の素子３４のｎ側磁性体電極３４ａは、種々の磁性体を用いることができ、また複数の種類の磁性体を用いる場合には、磁性体の飽和磁化の磁化依存性により基板３１上に配列する磁性体電極の素子３４を区別して基板３１上に配列することができる。そのため、基板３１上の基板側磁性体膜３２ａ及び磁性体電極の素子３４のｎ側磁性体電極３４ａを形成する磁性体膜の種類を変えることにより、容易に且つ効率良く磁性体電極の素子３４を区別して基板３１上に配列することができる。また、基板３１上の基板側磁性体３２ａと磁性体電極の素子３４のｎ側磁性体電極３４ａとの間の磁力による吸着だけでなく、基板３１上に磁性体電極の素子３４の底部やｎ側磁性体電極３４ａに嵌合する磁性体凹部３２を形成し、磁性体電極の素子３４を磁性体凹部３２に嵌め込んで配列することにより、より一層確実且つ精度良く素子の自己整列により磁性体電極の素子３４を配列すことができ、またより一層位置ずれが生じるとなく耐久性良く磁性体電極の素子３４を配列することができる。
【００６７】
［第二の素子の配列方法］
第二の素子の配列方法においては、素子の底部の大きさが異なり、この大きさの異なる底部に嵌合する凹部が基板上に形成され、液体中、大気中若しくは真空中で複数の素子を基板上に散乱させ、素子の底部を基板上の凹部に嵌合させて素子の自己整列により基板上に素子を配列する場合について説明する。
【００６８】
図７は底部の大きさが異なる素子の斜視図（（ａ）は底部が大きい素子、（ｂ）は底部が小さい素子）である。複数の素子はそれぞれ底部の大きさが異なるのであるが、第二の素子の配列方法においては素子の底部の大きさが二種類である場合の素子の配列方法ついて説明するが、素子の底部の大きさが二以上である場合ついても同様であり、この場合には素子の底部の大きさが大きい方から順に素子を基板上に散乱させて素子の自己整列により配列させる。
【００６９】
第二の素子の配列方法においては、素子の裏面のｎ側電極４３Ａ及びｎ側電極４３ａは素子の裏面の全面に形成されるが、第一の素子の配列方法に示すように素子の裏面の部分に形成したり、複数の部分に形成したりしても良い。また、第二の素子の配列方法においては、各素子の底部の形状は略同一であれば良く、矩形形状、多角形形状、楕円形状などの形状にとすることができ、それに応じて素子の底部に嵌合する基板上の凹部が形成される。また、素子の底部は形状が略同一であって大きさが異なる場合について説明するが、後述する第四の素子の配列方法において説明するように、素子の底部の形状が異なっても良い。
【００７０】
基板上に配列させる底部が大きい素子及び底部が小さい素子は、素子分離後の底部の大きさを考慮した間隔に半導体成長層を形成し、半導体成長層を素子毎に分離する際に用いられるマスクを所望の大きさにパターニングして、所望の大きさの底部を有する素子を形成することができる。
【００７１】
第二の素子の配列方法では素子の裏面の大きさを利用して素子が自己整列するのであるが、配列する半導体素子に磁性体膜を形成して、素子の裏面の大きさだけでなく磁性体膜の磁力をも利用して素子の自己整列により基板上に素子を配列させても良い。例えば、前述の半導体素子では裏面に露出するドープの下地成長層上にｎ側電極４３Ａやｎ側電極４３ａが形成され、このｎ側電極４３Ａやｎ側電極４３ａを磁性体膜により形成することができる。磁性体からなるｎ側電極４３Ａやｎ側電極４３ａは、磁性体材料、例えばＦｅ、Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施したりすることにより、容易に形成することができる。これに半導体素子の裏面に磁性体膜を形成するのに対して、半導体素子が配列される基板上の素子配列位置にも磁性体膜を形成する。
【００７２】
磁性体膜の磁力を用いる方法には種々の方法が考えられ、一例として、外部磁場を利用する方法やｎ側電極の磁性体膜自体の磁化を利用する方法等の磁場の印加方法がある。外部磁場を利用する方法では、例えば素子のｎ側電極４３Ａやｎ側電極４３ａと基板上の磁性体膜とをともに軟質磁性体膜（いわゆるソフト膜）とし、基板の裏面側から外部磁場を印加する方法がある。基板の裏面側から外部磁場を印加すると、基板上に形成された誘磁率の高い磁性体膜に磁束が収束し、これによって磁性体膜からなるｎ側電極４３Ａやｎ側電極４３ａが基板上の磁性体膜に引き寄せられる。ｎ側電極４３Ａやｎ側電極４３ａの磁性体膜自体の磁化を利用する方法では、基板上に形成された磁性体膜を硬質磁性体膜（いわゆるハード膜）とし、これを磁化する方法がある。この場合、基板上の磁性体膜から生ずる磁力によって、素子のｎ側電極４３Ａやｎ側電極４３ａが引き寄せられる。このとき、ｎ側電極４３Ａやｎ側電極４３ａに用いられる磁性体は、軟質磁性体膜であっても良いし、硬質磁性体膜であっても良い。ｎ側電極４３Ａやｎ側電極４３ａの磁性体膜を硬質磁性体膜とする場合には、これを基板側の磁性体膜と同様に磁化し、磁石同士が引き合うように素子が自己整列して基板上に素子を配列することができる。このように基板上の磁性体膜及びｎ側電極４３Ａやｎ側電極４３ａをともに硬質磁性体膜とする場合には、例えば断面略矩形形状で矩形柱状に形成することにより、形状磁気異方性によって磁化の向きを容易に制御することができ、配列する際の素子の向きを制御することができる。なお、ここで基板上に形成された磁性体膜を磁化する方法について説明したが、半導体素子のｎ側電極４３Ａやｎ側電極４３ａを硬質磁性体膜とし、これを磁化する方法も考えることができる。この場合には、半導体素子が互いに吸着する虞があるので注意を要する。
【００７３】
基板上の凹部及び素子のｎ側電極に磁性体膜を形成する場合、第一の素子の配列方法に示すように、基板上の素子の配列位置に配列する素子毎に対応させて、複数の異なる種類の磁性体膜を基板上の凹部及び素子の底部に形成しても良いし、一種類の磁性体膜を用いても良い。複数の磁性体を用いてそれぞれの素子毎に配列する場合には、磁性体膜の飽和磁化の磁化依存性により飽和磁化の小さい磁性体膜を用いて形成する素子の順に区別して配列することができる。例えば、Ｆｅ、Ｆｅ／Ｎｉ、及びＮｉを用いて三種類の素子を区別して配列する際には、これらの飽和磁化はＦｅ、Ｆｅ／Ｎｉ、Ｎｉの順に大きいため、基板上に素子を散乱させて磁場を基板上に掛けると、素子の底部がＮｉ、Ｆｅ／Ｎｉ、Ｆｅである順に磁化し、これらの順に基板上に磁性体との間の磁力により各素子が自己整列して配列されることができる。
【００７４】
なお、第二の素子の配列方法で配列させる素子は、前述の断面略三角形状で六角錘形状の素子であるが、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などの素子であっても良く、底部の大きさが異なる複数の素子であれば底部の大きさが大きい方から順に素子を基板上に散乱させて配列させることができる。
【００７５】
図８は、複数の素子が配列される基板４１を示す。基板４１はガラス基板やプラスチック基板などであり、基板上には、底部が大きい素子が配列される大側凹部４２Ａ及び底部が小さい素子が配列される小側凹部４２ａとが形成されている。この基板４１上に形成される大側凹部４２Ａ及び小側凹部４２ａは、基板４１にガラス基板を用いて、レジストによりパターンニングをした後にフッ酸などのエッチング溶液を用いた等方性エッチングを施すことにより形成することができる。また、基板４１上に形成される大側凹部４２Ａ及び小側凹部４２ａの深さは、配列させる素子の底部に嵌合する深さであれば良い。
【００７６】
前述のように、配列する半導体素子に磁性体膜を形成して、素子の裏面の大きさだけでなく磁性体膜の磁力をも利用して素子の自己整列により基板４１上に素子を配列させても良い。例えば、前述の半導体素子では裏面に露出するドープの下地成長層上にｎ側電極４３Ａやｎ側電極４３ａが形成され、このｎ側電極４３Ａやｎ側電極４３ａを磁性体膜により形成することができる。磁性体からなるｎ側電極４３Ａやｎ側電極４３ａは、磁性体材料、例えばＦｅ、Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施したりすることにより、種々の磁性体膜を容易に形成することができる。このように素子の裏面に磁性体膜を形成するのに対して、素子が配列される基板４１上の素子配列位置である大側凹部４２Ａ及び小側凹部４２ａにも磁性体膜を形成する。また、第一の素子の配列方法に示すようにｎ側電極の形状を、磁性体膜の形状磁気異方性により磁化し易い断面略矩形形状で矩形柱状に形成しても良い。基板４１上の素子の配列位置に配列する素子毎に対応させ、複数の異なる種類の磁性体膜を基板４１上の大側凹部及び小側凹部に形成することにより、磁性体膜の飽和磁化の磁化依存性により明確に区別して精度良く基板４１上に素子を配列することができる。
【００７７】
図９に示すように、基板４１上に大側凹部４２Ａ及び小側凹部４２ａを形成した後に、複数の素子を基板４１に散乱させる。このとき、底部が大きい素子を大側凹部４２Ａに、底部が小さい素子を小側凹部４２ａに配列するのであるが、まず底部が大きい素子である底部大の素子４４Ａを基板４１に散乱させる。後述するように、先に基板４１に底部が小さい素子を散乱させた場合には大側凹部４２Ａに底部が小さい素子は嵌まるため、先に基板４１に底部大の素子４４Ａを散乱させることにより、大側凹部４２Ａにのみ底部大の素子４４Ａを配列させることができる。なお、底部大の素子４４Ａは液体中、大気中、若しくは真空中で基板４１に散乱させるのであるが、基板４１上に底部大の素子４４Ａが散乱して落下する際の底部大の素子４４Ａへのダメージを考慮して液体中や真空中で散乱させるのが好ましい。
【００７８】
図９のように、基板４１に複数の底部大の素子４４Ａを散乱させると、散乱させてしばらくの間、個々の底部大の素子４４Ａはそれぞれ一定の向きの状態となることなく落下する。前述の半導体素子に示すように半導体素子の構造が断面略三角形状で六角錐形状であるために、また底部大の素子４４Ａの底部にｎ側電極４３Ａやドープの下地成長層が形成されるために、底部大の素子４４Ａの重心がｎ側電極４３Ａ側の中心線上付近に位置する。そのため、時間の経過とともに個々の底部大の素子４４Ａは、ｎ側電極４３Ａと基板４１とが対する状態で落下するようになり、多くの底部大の素子４４Ａは底部から基板４１上に落下する（図１０）。
【００７９】
基板４１上に底部大の素子４４Ａがｎ側電極４３Ａと基板４１とが対峙する状態で基板４１上に落下した後、例えば基板４１を振動させたりして基板４１に物理的外力を加えることによって、基板４１上の大側凹部４２Ａと底部大の素子４４Ａの底部とは嵌合する大きさであるため、複数の底部大の素子４４Ａは自己整列して基板４１上に配列される（図１１）。このとき、先に基板４１に底部大の素子４４Ａを散乱させることにより、大側凹部４２Ａにのみ底部大の素子４４Ａを配列させることができる。
【００８０】
図１２は複数の底部小の素子４４ａを基板上の散乱した工程図を示す。前述の底部大の素子４４Ａを基板４１上の大側凹部４２Ａに嵌合させて基板４１に配列するのと同様に、基板４１に複数の底部小の素子４４ａを散乱させる。基板４１に底部小の素子４４ａを散乱させてしばらくの間、個々の底部小の素子４４ａはそれぞれ一定の向きの状態となることなく落下するが、前述の半導体素子の構造やｎ側電極４３ａの位置から底部小の素子４４ａの重心がｎ側電極４３ａ側の中心線上付近となり、時間の経過とともに個々の底部小の素子４４ａは、ｎ側電極４３ａと基板４１とが対する状態で落下するようになり、多くの底部小の素子４４ａは底部から基板上に落下する（図１３）。なお、底部小の素子４４ａは液体中、大気中、若しくは真空中で基板４１に散乱させるのであるが、基板４１上に底部小の素子４４ａが散乱して落下する際の底部小の素子４４ａへのダメージを考慮して液体中や真空中で散乱させるのが好ましい。
【００８１】
基板４１上に底部小の素子４４ａがｎ側電極４３ａと基板４１とが対峙する状態で基板上に落下した後、例えば基板４１を振動させたりして基板４１に物理的外力を加えることによって、基板４１上の小側凹部４２ａと底部小の素子４４ａの底部とは嵌合する大きさであるため、複数の底部小の素子４４ａは基板４１上に配列する（図１４）。このとき、先に基板４１に底部大の素子４４Ａを散乱させて大側凹部４２Ａに底部大の素子４４Ａを配列するため、基板４１上の大側凹部４２Ａには底部大の素子４４Ａが嵌まっており、小側凹部４２ａにのみ底部小の素子４４ａが配列される。
【００８２】
このように、基板４１上に大側凹部４２Ａ及び小側凹部４２ａとを形成し、大側凹部４２Ａ及び小側凹部４２ａのそれぞれに底部大の素子４４Ａ及び底部小の素子４４ａの底部を嵌合させるため、底部の大きさの異なる底部大の素子４４Ａ及び底部小の素子４４ａを効率良くかつ精度良く素子の自己整列により基板４１上に確実に配列することができ、底部大の素子４４Ａ及び底部小の素子４４ａを配列した後であっても素子の位置ずれ防止することができる。さらに、基板４１上に大側凹部４２Ａ及び小側凹部４２ａとを形成し、大側凹部４２Ａ及び小側凹部４２ａのそれぞれに底部大の素子４４Ａ及び底部小の素子４４ａの底部を嵌合させることにより素子が自己整列して底部大の素子４４Ａ及び底部小の素子４４ａを配列することができるため、必要以上の素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板４１上の大側凹部４２Ａ及び小側凹部４２ａのそれぞれと底部大の素子４４Ａ及び底部小の素子４４ａの底部とを嵌合させることにより底部大の素子４４Ａ及び底部小の素子４４ａが自己整列するため、基板４１上に素子を散乱させた後に基板４１に振動を与えることによって容易且つ効率良く素子が自己整列して底部大の素子４４Ａ及び底部小の素子４４ａを配列することができる。
【００８３】
底部大の素子４４Ａ及び底部小の素子４４ａの底部というように複数の大きさを有するように素子の底部を形成し、それぞれに嵌合する基板４１上の大側凹部４２Ａ及び小側凹部４２ａを形成し、素子の底部の大きさが大きな順に基板４１上に散乱させて素子の自己整列により配列するため、基板４１上に配列する素子を区別して基板４１上に配列することができる。
【００８４】
基板４１上の凹部に素子の底部を嵌合させるだけでなく、素子の凹部及び素子の底部のそれぞれに磁性体膜を形成し、それらの磁力により素子を基板４１上に吸着させて素子の自己整列により基板４１上に素子を配列させることにより、より一層確実且つ精度良く素子の自己整列により素子を配列すことができ、より一層位置ずれが生じることなく耐久性良く素子を配列することができる。また、素子の凹部及び素子の底部のそれぞれに磁性体膜を形成し、それらの磁力により素子を基板４１上に吸着させて素子の自己整列により基板４１上の素子を配列させる場合には、複数の種類の磁性体を用いて磁性体の飽和磁化の磁化依存性により基板４１上に配列する素子をより明確に区別して精度良く確実に所定の配列位置に配列することができる。
【００８５】
［第三の素子の配列方法］
第三の素子の配列方法においては、素子の底部の大きさは略同一で形状が異なり、この形状の異なる底部に嵌合する凹部が基板上に形成され、液体中、大気中若しくは真空中で複数の素子を基板上に散乱させ、素子の底部を基板上の凹部に嵌合させて素子の自己整列により基板上に素子を配列する場合について説明する。
【００８６】
図１５は底部の形状が異なる素子の斜視図（（ａ）は底部が円柱形状である素子、（ｂ）は底部が矩形柱状である素子、（ｃ）は底部が六角柱形状である素子）である。複数の素子はそれぞれ底部の形状が異なるのであるが、第三の素子の配列方法においては素子の底部の形状がと異なる三種類である場合の素子の配列方法ついて説明するが、素子の底部の形状が三以上の種類である場合ついても同様であり、同時に全ての素子を散乱させて素子の自己整列により素子を配列させる。
【００８７】
第三の素子の配列方法においては、三種類の形状が異なる素子の底部の形状を断面略円柱形状、断面略矩形柱形状、及び断面略六角柱形状としているが、断面略楕円柱形状や断面略多角柱形状としても良く、それに応じて素子の底部に嵌合する基板上の凹部の形状は変更される。また、複数の素子の底部は大きさが略同一であって形状が異なる場合について説明するが、第二の素子の配列方法に示すように、素子の底部の大きさが異なっても良い。
【００８８】
基板上に配列させる底部が円柱状の素子、底部が矩形柱状の素子及び底部が六角柱状の素子は、半導体成長層を素子分離後の底部の大きさを考慮した間隔に形成し、半導体成長層を素子毎に分離する際に用いられるマスクを所望の形状にパターニングして、所望の形状の底部を有する素子を形成することができる。
【００８９】
第三の素子の配列方法においては、素子の裏面のｎ側電極は素子の裏面の全面に形成されるが、第一の素子の配列方法に示すように素子の裏面の部分に形成したり、複数の部分に形成したりしても良い。また、第三の素子の配列方法においては、各素子の底部の形状は略同一であれば良く、矩形形状、多角形形状、楕円形状などの形状にとすることができ、それに応じて素子の底部に嵌合する基板上の凹部の形状は変更される。
【００９０】
第三の素子の配列方法では素子の裏面の形状を利用して素子が自己整列するのであるが、配列する半導体素子に磁性体膜を形成して、素子の裏面の形状だけでなく磁性体膜の磁力をも利用して素子の自己整列により基板上に素子を配列させても良い。例えば、前述の半導体素子では裏面に露出するドープの下地成長層上にｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃが形成され、このｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃを磁性体膜により形成することができる。磁性体からなるｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃは、磁性体材料、例えばＦｅ、Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施したりすることにより、容易に形成することができる。これに半導体素子の裏面に磁性体膜を形成するのに対して、半導体素子が配列される基板上の素子配列位置にも磁性体膜を形成する。
【００９１】
磁性体膜の磁力を用いる方法には種々の方法が考えられ、一例として、外部磁場を利用する方法やｎ側電極の磁性体膜自体の磁化を利用する方法等の磁場の印加方法がある。外部磁場を利用する方法では、例えば素子のｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃと基板上の磁性体膜とをともに軟質磁性体膜（いわゆるソフト膜）とし、基板の裏面側から外部磁場を印加する方法がある。基板の裏面側から外部磁場を印加すると、基板上に形成された誘磁率の高い磁性体膜に磁束が収束し、これによって磁性体膜からなるｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃが基板上の磁性体膜に引き寄せられる。ｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃの磁性体膜自体の磁化を利用する方法では、基板上に形成された磁性体膜を硬質磁性体膜（いわゆるハード膜）とし、これを磁化する方法がある。この場合、基板上の磁性体膜から生ずる磁力によって、素子のｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃが引き寄せられる。このとき、ｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃに用いられる磁性体は、軟質磁性体膜であっても良いし、硬質磁性体膜であっても良い。ｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃの磁性体膜を硬質磁性体膜とする場合には、これを基板側の磁性体膜と同様に磁化し、磁石同士が引き合うように素子が自己整列して基板上に素子を配列することができる。このように基板上の磁性体膜及び、ｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃをともに硬質磁性体膜とする場合には、例えば断面略矩形形状で矩形柱状に形成することにより、形状磁気異方性によって磁化の向きを容易に制御することができ、配列する際の素子の向きを制御することができる。なお、ここで基板上に形成された磁性体膜を磁化する方法について説明したが、半導体素子のｎ側電極４３Ａやｎ側電極４３ａを硬質磁性体膜とし、これを磁化する方法も考えることができる。この場合には、半導体素子が互いに吸着する虞があるので注意を要する。
【００９２】
基板上の凹部及び素子のｎ側電極に磁性体膜を形成する場合、第一の素子の配列方法に示すように、基板上の素子の配列位置に配列する素子毎に対応させて、複数の異なる種類の磁性体膜を基板上の凹部及び素子の底部に形成しても良いし、一種類の磁性体膜を用いても良い。複数の磁性体を用いてそれぞれの素子毎に配列する場合には、磁性体膜の飽和磁化の磁化依存性により飽和磁化の小さい磁性体膜を用いて形成する素子の順に区別して配列することができる。例えば、Ｆｅ、Ｆｅ／Ｎｉ、及びＮｉを用いて三種類の素子を区別して配列する際には、これらの飽和磁化はＦｅ、Ｆｅ／Ｎｉ、Ｎｉの順に大きいため、基板上に素子を散乱させて磁場を基板上に掛けると、素子の底部がＮｉ、Ｆｅ／Ｎｉ、Ｆｅである順に磁化し、これらの順に基板上に磁性体との間の磁力により各素子が自己整列して配列されることができる。
【００９３】
なお、第三の素子の配列方法においては、前述の断面略三角形状で六角錘形状の素子を用いて説明するが、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などの素子であっても良く、素子の底部の形状が異なる素子であれば良い。
【００９４】
図１６は、複数の素子が配列される基板５１を示す。基板５１はガラス基板やプラスチック基板などであり、基板５１には、底部が円柱状の素子が配列される円形状凹部５２ａ、底部が矩形柱状の素子が配列される矩形状凹部５２ｂ、及び底部が六角柱状の素子が配列される六角形状凹部５２ｃが形成されている。この基板５１上に形成される円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃは、基板５１にガラス基板を用いて、レジストによりパターンニングをした後にフッ酸などのエッチング溶液を用いた等方性エッチングを施すことにより形成することができる。
【００９５】
前述のように、配列する半導体素子に磁性体膜を形成して、素子の裏面の形状だけでなく磁性体膜の磁力をも利用して素子の自己整列により基板５１上に素子を配列させても良い。例えば、前述の半導体素子では裏面に露出するドープの下地成長層上にｎ側電極が形成され、このｎ側電極を磁性体膜により形成することができる。磁性体からなるｎ側電極は、磁性体材料、例えばＦｅ、Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施したりすることにより、種々の磁性体膜を容易に形成することができる。このように素子の裏面に磁性体膜を形成するのに対して、素子が配列される基板５１上の素子配列位置である円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃの底部や側面にも磁性体膜を形成する。また、第一の素子の配列方法に示すようにｎ側電極の形状を、磁性体膜の形状磁気異方性により磁化し易い断面略矩形形状で矩形柱状に形成しても良い。基板５１上の素子の配列位置に配列する素子毎に対応させ、複数の異なる種類の磁性体膜を基板５１上の凹部及び素子の底部に形成することにより、磁性体膜の飽和磁化の磁化依存性により明確に区別して精度良く基板５１上に素子を配列することができる。
【００９６】
図１７に示すように、基板５１上に円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃを形成した後に、複数の素子を基板に散乱させる。このとき、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃからなる複数の素子を散乱させるのであるが、これらの素子は三種類の形状の異なる底部を有する素子であるため、これら三種類の底部の形状が異なる素子は底部の大きさが略同一である凹部に嵌合されて配列される。ここで、例えば、円柱状凹部５２ａの大きさ及び形状が矩形状凹部５２ｂの外周円となるような場合、底部矩形柱状の素子５４ｂは底部円柱形状の素子５４ａが配列される円形状凹部５２ａに嵌合して配列されるのであるが、基板５１上の凹部の形状を楕円形状や多角形状としたり、あるいは後述するように各形状の凹部の大きさを変えたりすることにより、三種類の底部の形状を有する素子を各底部の嵌合する凹部に配列することができる。なお、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃは液体中、大気中、若しくは真空中で基板に散乱させるのであるが、基板５１上に素子が散乱して落下する際の素子へのダメージを考慮して液体中や真空中で散乱させるのが好ましい。
【００９７】
図１７のように、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃからなる複数の素子を基板に散乱させると、散乱させてしばらくの間、個々の素子はそれぞれ一定の向きの状態となることなく落下する。前述の半導体素子に示すように半導体素子の構造が断面略三角形状で六角錐形状であるために、また素子の底部にｎ側電極やドープの下地成長層が形成されるために、各素子の重心がｎ側電極側の中心線上付近に位置する。そのため、時間の経過とともに底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃからなる複数の素子の個々は、ｎ側電極と基板５１とが対する状態で落下するようになり、多くの素子は底部から基板上に落下する（図１８）。
【００９８】
基板上に、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃからなる複数の素子がｎ側電極と基板５１とが対峙する状態で落下した後、例えば基板５１を振動させたりして基板５１に物理的外力を加えることによって、底部円柱形状の素子５４ａは円形状凹部５２ａに、底部矩形柱状の素子５４ｂは矩形状凹部５２ｂに、及び底部六角柱形状の素子５４ｃは六角形状凹部５２ｃに嵌合して基板５１上に配列する（図１９）。このとき、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃからなる底部の形状の異なる三種類の素子は、基板５１上の凹部の形状を異なるようにしたり、あるいは後述するように各形状の凹部の大きさを変えたりすることにより、三種類の底部の形状を有する素子をそれぞれの形状の凹部に配列させることができる。
【００９９】
このように、基板５１上に円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃを形成し、これらのそれぞれに底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃの底部を嵌合させるため、素子を効率良くかつ精度良く素子の自己整列により基板５１上に素子を確実に配列することができ、素子の底部を基板上の円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃに嵌合させるため、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃを配列した後であっても素子の位置ずれ防止することができる。さらに、基板５１上に円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃを形成し、円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃのそれぞれに底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃを嵌合させることにより素子が自己整列して素子を配列することができるため、必要以上の素子を使うことなく効率良く配列させることができ、生産コストの上昇を回避することができる。また、基板５１上の凹部と素子の底部とを嵌合させることにより素子が自己整列するため、基板５１上に素子を散乱させた後に基板５１に振動を与えることによって容易且つ効率良く素子が自己整列して素子を配列することができる。
【０１００】
底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃの底部というように複数の形状を有するように素子の底部を形成し、それぞれに嵌合する基板上の円形状凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃを形成し、底部円柱形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５４ｃを同時に基板上に散乱させて素子の自己整列により配列するため、基板５１上に配列する素子を区別して基板５１上に効率良く配列することができる。
【０１０１】
基板５１上の凹部に素子の底部を嵌合させるだけでなく、素子の凹部及び素子の底部のそれぞれに磁性体膜を形成し、それらの磁力により素子を基板５１上に吸着させて素子の自己整列により基板５１上の素子を配列させることにより、より一層確実且つ精度良く素子の自己整列により素子を配列すことができ、より一層位置ずれが生じることなく耐久性良く素子を配列することができる。また、素子の凹部及び素子の底部のそれぞれに磁性体膜を形成し、それらの磁力により素子を基板５１上に吸着させて素子の自己整列により基板５１上の素子を配列させる場合には、複数の種類の磁性体を用いて磁性体の飽和磁化の磁化依存性により基板上に配列する素子をより明確に区別して精度良く確実に所定の配列位置に配列することができる。
【０１０２】
以上のように、素子の底部を様々な大きさや形状としたり、素子の裏面に形成するｎ側電極を磁性体電極としたり、このような素子の底部やｎ側電極に対応して基板側に素子の底部に嵌合する凹部を形成したり、その凹部の底部や側面に磁性体膜を形成したりして、これらを組み合わせて種々の大きさ、形状、磁性体膜を用いることにより、素子の底部及び基板上の凹部の大きさや形状、あるいは双方の磁性体の磁力によって素子は確実且つ精度良く基板上の所望の配置位置に自己整列することができる。また、素子の底部及び基板上の凹部に形成される磁性体膜の磁力により素子を配列した後であっても素子の位置ずれが生じることなく耐久性良く素子を配列することができる。
【０１０３】
さらに、素子の底部に嵌合する基板上の凹部や双方に形成する磁性体膜を用いることにより素子は自己整列して基板上に素子を配列させることができるため、必要以上の素子を使うことなく効率良く素子を基板上に配列させることができ、生産コストの上昇を回避することができる。また、素子の底部に嵌合する基板上の凹部や双方に形成する磁性体膜を用いることにより素子は自己整列して基板上に素子を配列させることができるため、基板上に素子を散乱させた後に基板に振動を与えることによって容易且つ効率良く素子が自己整列して素子を配列することができる。
【０１０４】
【発明の効果】
本発明によれば、素子の底部及び素子の底部に嵌合する基板上の凹部の大きさや形状を変え、さらにはその双方に磁性体膜を形成することにより、素子は確実且つ精度良く基板上の所望の配置位置に自己整列することができる。また、素子の底部及び基板上の凹部に磁性体膜を形成することにより、磁性体膜の磁力により素子を配列した後であっても素子の位置ずれが生じることなく耐久性良く素子を配列することができる。
【０１０５】
さらに、素子の底部に嵌合する基板上の凹部や双方に形成する磁性体膜を用いることにより素子は自己整列して基板上に素子が配列されるため、必要以上の素子を使うことなく効率良く素子を基板上に配列させることができ、生産コストの上昇を回避することができる。また、素子の底部に嵌合する基板上の凹部や双方に形成する磁性体膜を用いることにより素子は自己整列して基板上に素子が配列されるため、基板上に素子を散乱させた後に基板に振動を与えることによって容易且つ効率良く素子が自己整列して素子を配列することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の半導体体素子の製造方法における半導体成長層形成、半導体成長分離、及び素子分離溝形成の工程を示し、（ａ）は半導体成長層形成の工程断面図であり、（ｂ）は半導体成長層分離の工程断面図であり、（ｃ）は素子分離溝形成の工程断面図である。
【図２】本発明の実施形態の半導体素子の製造方法におけるｎ側電極形成の工程及び半導体素子を示し、（ｄ）はｎ側電極形成の工程断面図であり、（ｅ）は半導体素子の斜視図である。
【図３】本発明の実施形態の第一の素子の配列方法における基板を示す斜視図である。
【図４】本発明の実施形態の第一の素子の配列方法における底部が大きい素子を散乱した工程を示す斜視図である。
【図５】本発明の実施形態の第一の素子の配列方法における底部が大きい素子を散乱した工程を示す斜視図である。
【図６】本発明の実施形態の第一の素子の配列方法における底部が大きい素子を配列した工程を示す斜視図である。
【図７】本発明の実施形態の第一の素子の配列方法における底部が小さい素子を散乱した工程を示す斜視図である。
【図８】本発明の実施形態の第一の素子の配列方法における底部が小さい素子を散乱した工程を示す斜視図である。
【図９】本発明の実施形態の第一の素子の配列方法における底部が小さい素子を配列した工程を示す斜視図である。
【図１０】本発明の実施形態の第二の素子の配列方法における素子を示し、（ａ）は底部が円柱状の素子であり、（ｂ）は底部が矩形柱上の素子であり、（ｃ）は底部が六角柱状の素子である。
【図１１】本発明の実施形態の第二の素子の配列方法における基板を示す斜視図である。
【図１２】本発明の実施形態の第二の素子の配列方法における底部が円柱状の素子、底部が矩形柱上の素子、及び底部が六角柱状の素子を散乱した工程を示す斜視図である。
【図１３】本発明の実施形態の第二の素子の配列方法における底部が円柱状の素子、底部が矩形柱上の素子、及び底部が六角柱状の素子を散乱した工程を示す斜視図である。
【図１４】本発明の実施形態の第二の素子の配列方法における底部が円柱状の素子、底部が矩形柱上の素子、及び底部が六角柱状の素子を配列した工程を示す斜視図である。
【図１５】本発明の実施形態の第二の素子の配列方法における素子を示し、（ａ）は素子のｎ側電極形成の工程断面図であり、（ｂ）は素子の斜視図である。
【図１６】本発明の実施形態の第三の素子の配列方法における基板を示す斜視図である。
【図１７】本発明の実施形態の第三の素子の配列方法における磁性体電極の素子を散乱した工程を示す斜視図である。
【図１８】本発明の実施形態の第三の素子の配列方法における磁性体電極の素子を散乱した工程を示す斜視図である。
【図１９】本発明の実施形態の第三の素子の配列方法における磁性体電極の素子を配列した工程を示す斜視図である。
【符号の説明】
１１成長基板
１２下地成長層
１２ａアンドープの下地成長層
１２ｂドープの下地成長層
１３成長阻害膜
１４第一導電層
１５活性層
１６第二導電層
１７ｐ側電極
１８剥離層
１９接着層
２０一時保持用基板
２１マスク
２２素子分離溝
２３，４３Ａ，４３ａ，５３ａ，５３ｂ，５３ｃｎ側電極
３１，４１，５１基板
３２磁性体凹部
３２ａ，基板側磁性体
３４磁性体電極の素子
３４ａｎ側磁性体電極
４２Ａ大側凹部
４２ａ小側凹部
４４Ａ底部大の素子
４４ａ底部小の素子
５２ａ円形状凹部
５２ｂ矩形状凹部
５２ｃ六角形状凹部
５４ａ底部円柱状の素子
５４ｂ底部矩形柱状の素子
５４ｃ底部六角柱状の素子

Claims

基板上に素子を配列する素子の配列方法において、
底部の形状が異なる前記素子を複数形成し、
前記基板上に前記素子の前記底部に嵌合する凹部を形成し、
前記基板上に前記素子を同時に散乱して前記素子を配列し、
前記凹部上には第１の磁性体膜が形成され、前記素子の一方の電極は第２の磁性体膜からなる
ことを特徴とする素子の配列方法。
前記素子は窒化物系化合物半導体を用いて形成されることを特徴とする請求項１記載の素子の配列方法。
前記素子は、
前記基板上に該基板の主面に積層する結晶層を形成し、前記主面に平行な面内に延在する第一導電層、活性層、及び第二導電層を前記結晶層に形成してなる、
若しくは前記基板上に該基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平行な面内に延在する第一導電層、活性層、及び第二導電層を前記結晶層に形成してなることを特徴とする請求項１記載の素子の配列方法。
前記素子は、
光透過性を有する成長基板上に半導体成長層を形成し、
前記成長基板の裏側から照射されるレーザ光によるアブレーションにより前記成長基板から前記半導体成長層を分離し、
半導体成長層の裏面から素子毎に分離して形成されることを特徴とする請求項１記載の素子の配列方法。
前記素子は発光素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分であることを特徴とする請求項１記載の素子の配列方法。
前記凹部は前記一方の電極に嵌合することを特徴とする請求項１記載の素子の配列方法。
前記第１の磁性体膜及び前記第２の磁性体膜は、異なる磁性体膜であることを特徴とする請求項１記載の素子の配列方法。
前記第１の磁性体膜及び前記第２の磁性体膜は、鉄、ニッケル、若しくはこれらの組み合わせを用いて形成されることを特徴とする請求項１記載の素子の配列方法。
前記素子は前記基板上に液体中、大気中、若しくは真空中で散乱することを特徴とする請求項１記載の素子の配列方法。
前記基板上に前記素子を散乱した後、前記基板に物理的外力を与えることを特徴とする請求項１記載の素子の配列方法。
前記物理的外力は振動であることを特徴とする請求項１０記載の素子の配列方法。
前記第１の磁性体膜及び前記第２の磁性体膜は、軟質磁性体または硬質磁性体膜であることを特徴とする請求項１記載の素子の配列方法。
基板と、
前記基板上に形成された形状の異なる複数の凹部と、
前記凹部上に形成された第１の磁性体膜と、
前記第１の磁性体膜上に配置され、前記凹部に嵌合する、底部の形状が異なる複数の発光素子とを有し、
前記発光素子の一方の電極は、第２の磁性体膜からなる
ことを特徴とする表示装置。
前記第１の磁性体膜及び前記第２の磁性体膜は、異なる磁性体膜であることを特徴とする請求項１３記載の表示装置。
前記第１の磁性体膜及び前記第２の磁性体膜は、鉄、ニッケル、若しくはこれらの組み合わせを用いて形成されることを特徴とする請求項１３記載の表示装置。
前記第１の磁性体膜及び前記第２の磁性体膜は、軟質磁性体または硬質磁性体膜であることを特徴とする請求項１３記載の表示装置。