JP4070026B2 - 画像処理装置及び同装置に用いるプログラム - Google Patents

Description

本発明は、原稿からの光像をライン状に配列した電荷蓄積型の光電変換素子で受け、変換した画素信号をライン配列順に出力するＣＣＤラインイメージセンサ等のセンサを原稿画像読取部に有する画像処理装置（例えば、デジタル複写機、イメージスキャナ、ファクシミリ装置等）に関し、より特定すると、変換した各素子の電位信号をマルチチャンネルで出力するために、素子のライン配列を複数に区分し出力する場合に、区分間の出力のばらつきによって生じ得るつなぎ目の顕在化を抑制する手段を備えた前記画像処理装置及び同装置に用いるプログラムに関する。

従来から原稿等の画像情報をデータ化するために、原稿を光電的に読み取る、即ち原稿面を副走査（センサの主走査ラインに直交）しながら、原稿からの光像をＣＣＤ（Charge Coupled Device）ラインイメージセンサ（なお、以下で単に「ＣＣＤ」と記す場合、「ＣＣＤラインイメージセンサ」を指す）のセンサ面上に結像させ、該センサのライン状に配列した素子（フォトダイオード）により光電変換し得られる画素信号を、原稿等の読取画像データとして処理し、出力するようにした画像読取手段が種々提案され、読取手段を必要とする画像処理装置（例えば、デジタル複写機、イメージスキャナ、ファクシミリ装置等）に利用されている。
こうした原稿画像読取りにおけるＣＣＤの制御は、読取りの速度が上がる（副走査速度を上げる）ほど画素信号の送り出しの周波数が高くなり、その信号の取り扱いが困難になる。このためにＣＣＤの画像領域における画素信号の送り出しの分割を従来から行っており、一般的には、画素配列の奇数（ｏｄｄ）番と偶数（ｅｖｅｎ）番を２分割しているが、それに加えて主走査方向のフロント、リアの２分割を加えて合計４分割とし、画素送り出しの周波数を４分の１として信号の取り扱いを楽にする方法が考えられている。

このような４チャンネル出力のＣＣＤを用いた原稿画像読取り装置の従来例を図９〜１１を参照して、説明する。図９は、原稿の読取画像データをもとにコピーの印刷出力をするために、ＣＣＤ１１による画像信号入力から印刷の書き込み信号を出力するまでの画像データ処理に係わるブロック図を示し、図１０は、ＣＣＤ１１のより詳細なブロック図を示し、図１１は、さらに図１０の破線で囲んだ部分の回路構成を詳細に示す図である。
図９に示すように、ＣＣＤ１１はカラー対応のセンサであり、ＲＧＢの３カラー成分の画像信号として読取るために、３ラインのＣＣＤとして、各色毎に０Ｓ１〜ＯＳ４の４チャンネルをセンサ出力とする。４チャンネル出力０Ｓ１〜ＯＳ４は、画素配列の奇数（ｏｄｄ）と偶数（ｅｖｅｎ）で２分割し、それに加えてフロント、リアで２分割し、計４チャンネルとする。
４チャンネルのセンサ出力０Ｓ１〜ＯＳ４は、図１０に示すように、中央に順番に配列されたＳ１〜Ｓ７４００の受光素子（感光画素、フォトダイオード等）１００、２つのシフトゲート(1)１０１、シフトゲート(2)１０２、４つのＣＣＤアナログシフトレジスタ(1)〜(4)１１１〜１１４、その出力バッファ(1)〜(4)１２１〜１２４を要素として構成するＣＣＤの出力バッファからの出力である。このＣＣＤでは、４つのＣＣＤアナログシフトレジスタ(1)〜(4)１１１〜１１４を４チャンネル出力０Ｓ１〜ＯＳ４に対応して設け、ＣＣＤアナログシフトレジスタ(1)１１１によって奇数成分の左端の画素信号から順番に転送出力され、アナログシフトレジスタ(2)１１２によって偶数成分の左端の画素信号より順番に転送出力される（なお、以下「Ｆ」と記す場合、このフロント側を指す）また、アナログシフトレジスタ(3)１１３によって奇数成分の右端の画素信号より順番に転送出力され、アナログシフトレジスタ(4)１１４によって偶数成分の右端の画素信号より順番に転送出力されることになる（なお、以下「Ｌ」と記す場合、このリア側を意味する）。従って、奇数成分、偶数成分それぞれの左右（Ｆ，Ｌ）側から出力される最後の信号は、素子Ｓ１〜Ｓ７４００の中央にて、となりあわせてならぶ受光素子Ｓ３６９９，Ｓ３７００，Ｓ３７０１，Ｓ３７０２の信号となる（図１１、参照）。
ここで、この４チャンネル出力ＣＣＤを駆動するために必要な制御信号（２相転送クロックφ１Ａ、φ２Ａ、最終段転送クロックφ２Ｂ、シフトゲート信号ＳＨ、リセット信号ＲＳ、クランプ信号ＣＰ）は図示しないドライバを介してタイミング回路１２より生成される。

４チャンネル出力時の電荷転送動作について、図１０におけるＦ，Ｌ分割によるつなぎ目部の詳細拡大図を示す図１１を参照して説明すると、中央部の感光画素部はフォトダイオードとＭＯＳ容量で構成（同図には、原理化した等価回路にて示す）されている。入力光はフォトダイオードで光電変換されて光電流となり、ＭＯＳ容量に蓄積されて信号電荷となり、この電荷がシフトゲート１０１，１０２での各感光画素毎に接続されたシフト電極を通して転送部であるＣＣＤアナログシフトレジスタ１１１〜１１４に移送される。シフトゲート信号ＳＨはシフト電極をＯＮ、ＯＦＦさせるパルスであり、ＯＮすると感光画素の電荷の移送が起きる。この電荷は２相転送クロックφ１Ａ、φ２ＡによりＣＣＤアナログシフトレジスタ１１１〜１１４を順次転送されて、最終段転送クロックφ２Ｂにより出力バッファ１２１〜１２４を介して電圧信号としてＯＳ端子より出力する。

上記のようにしてＣＣＤから４チャンネルで出力する画像信号は、図９に示す従来例において、エミッタホロワ１３を経てアナログ処理回路１６で奇数と偶数の画素信号を合成しＦ，Ｌ分割による２チャンネルの信号となる。この後、２チャンネル信号それぞれのＦ用、Ｌ用のＡ／Ｄコンバータ１９の変換処理を経て、シェーディング補正及び時系列変換回路２２で各色毎に時系列の整った１ラインの画像データとなる。ここまでの過程は、基本的にＲＧＢの各色で同様に処理する。
また、シェーディング補正及び時系列変換回路２２で処理し、１ライン化した各色の画像データに、ライン間補正２３，２４、ドット補正２５、スキャナγ（ガンマ）補正２６、ディレーメモリ２７、ＲＧＢフィルタ・色変換・変倍処理・クリエイト３０、プリンタγ（ガンマ）補正・書き込み処理３１といった、カラー印刷に用いる書き込み信号として出力するまでの各種の処理を行う。
こうしたＣＣＤ１１による画像信号入力からカラー印刷の書き込み信号を出力するまでの一連の画像データ処理は、原稿のスキャナ読取を行うスキャナ・ＩＰＵ（画像処理ユニット）部全体を制御するＣＰＵ１によって用意されたプログラムに従って処理が実行される。この従来例の場合、全体は複写装置を構成するので、ＣＰＵ１により制御されるスキャナ読取動作は、さらに、装置全体を制御するシステム制御部４の指令に従い、また、操作部５で設定される読取や画像処理条件等の設定や起動の指示はシステム制御部４を通して行われる。

ところで、４チャンネル出力のＣＣＤの構成は白黒機に基礎をおいているものであり、白黒機においては、白黒が明確にわかるように、地肌を白レベルに合わせるＡＥ（地肌除去）処理されることが一般的なユーザーには望まれており、中間調での濃度はあまり問題とならなかった。しかし、カラー対応の３ラインＣＣＤにおいては色再現性の追求により中間調での色再現の要求が高いためＦ，Ｌ分割型ＣＣＤに特有の次のような不具合が起こる可能性がある。
即ち、ＣＣＤの画素配列を分割して送り出す４チャンネルの出力は、それぞれ分離独立したＣＣＤアナログシフトレジスタと出力バッファアンプを通ることから、４種類のＣＣＤアナログシフトレジスタの転送効率、バッファアンプの出力遅延差によるオフセットやリニアリティのずれが画像の濃度に影響することが考えられる。例えば、階調性の見地から中間調の画像、例えばグレーチャートなどを読取った場合、４分割した画素部分の出力において、本来の画像濃度にＣＣＤアナログシフトレジスタからのバッファアンプの出力遅延差によるオフセットやリニアリティのずれが加わり、同一画像の読取りにおいて、結果的に４つの階調を持つことになる。また、この傾向は、奇数、偶数の２分割においてはその差が１画素毎に交互に現れる差となるので目立たないが、フロント、リア（Ｆ，Ｌ）の２分割においては、つなぎ目を挟んで領域を２分し、即ち主走査方向の中央部分にて副走査方向に一直線にその違いが発生するようになることから、明らかな濃度差として視認される可能性がある。

このようなＦ，Ｌ分割型ＣＣＤに特有の問題を解決するために提案された従来技術として、下記特許文献１或いは特許文献２を挙げることができる。
特許文献１に示される装置は、左右（Ｆ，Ｌに相当）補正回路を高速スキャナ制御ＡＳＩＣに備え、左右のＣＣＤ特性のばらつきによるスキャナ読取画像信号に生じる出力レベルを補正回路によって補正し、左右の濃度差のない安定した画像濃度を再現する、としている。ここでは、補正データを基準となる階調パターンを読取らせて左右の画像データ出力に生じる差に基づいて算出した補正データによって作成した補正テーブルを補正回路に設定するという方法を用いている。
また、特許文献２に示される装置は、前半部と後半部のつなぎ目の画像データ出力差を無くす調整手段をアナログ信号処理回路に備え、つなぎ目の濃度差を発生させないようにして、安定した画像濃度を再現する、としている。ここでは、基準白板を読取らせて前半部と後半部のつなぎ目の読取出力が同一となるように、アナログ信号処理回路におけるアンプのゲインを調整するという方法を用いている。
特開平11-215298号公報 特開2002-158837号公報

しかしながら、特許文献１に示される装置では、左右の読取画像出力に生じるレベル差を補正テーブルによって補正するとしているが、階調パターンを読取らせて補正テーブルデータを作成する過程を必要とし、しかも補正データは作成方法の性質からその時の装置条件が反映されたもので、装置条件は経時的に変化するために補正時に必ずしも適合しない場合が起こり得ることから、左右の濃度差の発生を回避するための最適な条件を常に保つことは困難である。また、特許文献２に示される装置についても、基準白板の読取りデータをもとにアナログ信号処理回路におけるアンプのゲインを調整するという方法の性質上、変動する装置条件の影響を受けることが上記特許文献１と同様に避けることができない。
本発明は、上記した従来技術の問題点に鑑み、これを解決するためになされたもので、その解決課題は、電荷蓄積型の光電変換素子の配列ラインを複数に区分し出力する画素信号出力手段を用いた原稿画像読取において、区分間の濃度差がつなぎ目と視認されることを抑制する方法として、読取画像データに補正をかける上記従来法に不可避の問題である、装置条件の経時変化による影響等、を受けずに、常時安定して用いることができる方法を提供し、高画質の出力が行える画像データを生成することを可能にすることにある。

請求項１の発明は、原稿からの光像をライン状に配列した電荷蓄積型の光電変換素子で受け、変換した各素子の画素電位信号をマルチチャンネルで出力するために、素子の配列ラインを複数に区分し出力する画素信号出力手段を備えたイメージセンサを原稿画像読取部に有する画像処理装置であって、前記画素信号出力手段によって区分する画素数を可変する区分可変手段を備えたことを特徴とする画像処理装置である。
請求項２の発明は、請求項１に記載された画像処理装置において、前記画素信号出力手段は、アナログシフトレジスタからなる転送手段と、光電変換素子の蓄積電荷を前記転送手段へ移送するシフト電極を備えたことを特徴とするものである。
請求項３の発明は、請求項２に記載された画像処理装置において、前記区分可変手段がシフト電極の接続を選択する手段であることを特徴とするものである。

請求項４の発明は、請求項１乃至３のいずれかに記載された画像処理装置において、前記区分可変手段は、所定ライン数間隔で前記可変画素数値を設定可能とする画素数設定手段を備えたことを特徴とするものである。
請求項５の発明は、請求項４に記載された画像処理装置において、前記画素数設定手段がシリアルデータの設定入力に対応する手段であることを特徴とするものである。
請求項６の発明は、請求項４又は５に記載された画像処理装置において、前記画素数設定手段が設定する画素数値を乱数により決定するようにしたことを特徴とするものである。

請求項７の発明は、請求項４又は５に記載された画像処理装置において、読取った原稿画像データの特徴を認識する画像データ認識手段を備え、前記画素数設定手段は、設定する画素数値を画像データ認識手段の認識結果により決定する手段を備えることを特徴とするものである。
請求項８の発明は、請求項７に記載された画像処理装置において、画像データ認識手段が、画像データの変化量が予め定めた値を超える画素位置を認識する手段であることを特徴とするものである。

請求項９の発明は、請求項７又は８に記載された画像処理装置において、画像データ認識手段が認識対象とする画像データをプレスキャンによって得るようにしたことを特徴とするものである。
請求項１０の発明は、請求項７又は８に記載された画像処理装置において、画像データ認識手段が認識対象とする画像データを前ラインの出力としたことを特徴とするものである。

請求項１１の発明は、請求項８乃至１０のいずれかに記載された画像処理装置において、画像データ認識手段によって画像データの変化量が予め定めた値を超える画素位置を認識できないことを条件に、前記画素数設定手段が設定する画素数値を乱数により決定するようにしたことを特徴とするものである。
請求項１２の発明は、請求項８乃至１０のいずれかに記載された画像処理装置において、前記画像データ認識手段によって画像データの変化量が予め定めた値を超える画素位置を認識した結果を用いて画素数値を決定するモードと、画像データ認識手段によって画像データの変化量が予め定めた値以下であることを認識した結果を用いて画素数値を乱数により決定するモードとを切り替え可能としたことを特徴とするものである。

請求項１３の発明は、原稿からの光像をライン状に配列した電荷蓄積型の光電変換素子で受け、変換した各素子の電位信号をマルチチャンネルで出力するために、素子の配列ラインを画素数の設定によって複数に区分し出力する画素信号出力手段を備えたイメージセンサを原稿画像読取部に有する画像処理装置の制御部に備えたコンピュータに、読取った原稿画像データの特徴を認識する手順と、所定ライン数間隔で設定する画素数値を画像データの特徴を認識した結果により決定する手順と、決定した設定値を画素信号出力手段に設定する手順を実行させるためのプログラムである。

請求項１の発明によると、画素信号出力手段によって区分する素子配列ラインの画素数を可変することにより、装置条件の経時変化の影響を受けない方法で、区分間の濃度差が顕在化し、区分間につなぎ目が視認されることを抑制するが可能になる。
請求項２，３の発明によると、既存のＣＣＤラインイメージセンサにおける光電変換素子の蓄積電荷を転送手段へ移送するシフト電極の接続を選択することで、素子配列ラインの画素数を可変するようにしたことにより、簡単かつ有効な実施化が可能になる。
請求項４の発明によると、所定ライン数間隔で可変画素数値を設定可能としたことにより、目的を実現するための制御動作を最適化することが可能になる。
請求項５の発明によると、１本のシリアルデータにより画素数設定ができるので、イメージセンサへの設定入力の制御線を大幅に低減することが可能になる。
請求項６の発明によると、可変画素数値を乱数により決定するようにしたことにより、不変の条件として装置条件に関係なく予め設定することが可能であり、安定した動作を可能とする。

請求項７，８，１３の発明によると、読取った原稿画像データの特徴（画像データの変化量が予め定めた値を超える画素位置）を認識し、認識結果を用いてつなぎ目を目立たない位置に設定することにより、つなぎ目の顕在化の抑制を可能とする。
請求項９の発明によると、認識対象とする画像データをプレスキャンによって得るようにしたことにより、対象ラインのデータそのものを用いてことができ、正しい認識結果を導くことを可能にする。
請求項１０の発明によると、認識対象とする画像データを前ラインの出力としたことにより、プレスキャンの場合よりも精度が劣るが、迅速な処理が可能になる。
請求項１１の発明によると、画像データの変化量が予め定めた値を超える画素位置を認識できないことを条件に、設定する画素数値を乱数により決定するようにしたことにより、画像データの特徴に合った制御動作を可能にする。
請求項１２の発明によると、画像データの変化量が予め定めた値を超える画素位置を認識した結果を用いて画素数値を決定するモードと、画像データの変化量が予め定めた値以下であるという認識結果を得た場合に画素数値を乱数により決定するモードとを切り替え可能としたことにより、常に最適なつなぎ目位置を決定することが可能になる。

本発明に係わる画像処理装置を添付する図面とともに示す以下の実施形態に基づき説明する。なお、以下に示す実施形態は、画像処理装置としてのデジタル複写機の画像読取部を構成する原稿画像読取装置に適用した例を示すが、イメージスキャナ、ファクシミリ装置等の画像読取部にも同様の形態で実施し得る。即ち、画像読取部以降の読取画像データを出力するために行う処理は、イメージスキャナ、ファクシミリ装置等の画像処理装置においてそれぞれに特有の処理を必要とするが、本発明が目的とする画像読取に係わる処理は基本的に変わりがない。
図1は、本実施形態に係わる画像読取装置の構成の一例を示す概略図である。なお、図１に示す装置構成は、本発明の適用対象となる画像読取装置全体を概略的に示すものであり、従来装置と基本的に変わりが無い。
図１に示すように、原稿画像読取装置は、原稿を搭載するコンタクトガラス５１、シェーデイングデータ生成用の基準白板５３、原稿を照射するランプ５７及び第１ミラー５６ａが搭載される第１キャリッジ５５ａ、第２ミラー５６ｂ・第３ミラー５６ｃが搭載される第２キャリッジ５５ｂ、ＣＣＤイメージセンサ上に縮小結像させるレンズユニット５８、ＣＣＤイメージセンサを搭載した画像読取回路基板５９、また図示してはいないが第１・第２キャリッジを駆動するスキャナ駆動モータ、ホームポジションセンサ、原稿検知センサ等を構成要素とする。

図1に示す原稿画像読取装置では、コンタクトガラス５１上に原稿D2が載置された場合に、ランプ５７を点灯し、第１キャリッジ５５ａ及び第２キャリッジ５５ｂをスキャナモータにより図面の右方向（副走査方向）に移動走査して原稿D2の読み取りを行う。
この時、原稿面照明用光源としての５７により照明された原稿を載置するコンタクトガラス５１上の原稿D1の原稿画像情報を、走査用の第１、第２、第３のミラー５５ａ、５５ｂ、５５ｃを介して結像レンズ５８により光電変換手段（ＣＣＤ）１１のセンサ面上に結像させ、該原稿D1の画像情報を読み取り、光電変換手段（ＣＣＤ）１１の出力信号をＡＤ変換器によりデジタル信号に変換することで、原稿画像データをデジタルデータとして得る。
デジタルデータに変換された原稿画像情報は、例えば出力装置に送られプリント出力として画像情報の出力が行なわれる場合や、あるいは記憶装置に送られ入力画像情報の記憶が行なわれる場合等があり、画像読取手段を通して入力された情報に対する多様な利用のし方に応じた処理を行うようにしている。

図１において、キャリッジを移動走査させて副走査方向に原稿読み取りを行う場合、原稿D1面の画像を一定の関係でＣＣＤ１１のセンサ面上に結像させるために、例えば走査用の第１、第２キャリッジ５５ａ，５５ｂを図中矢印方向に所定の関係を保って移動させる。即ち、走査用の各キャリッジの走査速度は、例えば第１キャリッジ５５ａの速度をＶとしたとき、第２キャリッジ５５ｂの走査速度はＶ/２となるように設計されている。
このように原稿を走査して画像データを読み取る場合、原稿の読み取りに先立って、図1に示すように、原稿D1の手前に配置されているシェーディング補正用基準白板５３の読み取りデータを走査して、シェーディング補正用データを生成し、メモリに記憶しておき、そのシェーディング補正用データで原稿D1の画像データ読み取りながら正規化することで、該装置における光量分布ムラ、ＣＣＤ１１の感度ムラ、そして出力変動等を補正し、原稿の画像情報を精度よく読み取っている。
また、図１に示す画像読取装置において、読取速度の高速化を実現する為に、画像読取回路基板１１のＣＣＤイメージセンサには、４チャンネルでセンサ出力を行うもの（詳細は後述）を用いている。

上記の装置構成（図１）において、ランプ５７を点灯し原稿を読み取る場合、コンタクトガラス５１上に原稿D1を載せ、第１、第２キャリッジ５５ａ，５５ｂを図示の右方向（副走査方向）に移動走査させて原稿読み取りを行う読み取り方式と、第１、第２キャリッジ５５ａ，５５ｂは停止した状態のまま、原稿搬送装置５４によって搬送される原稿D2を読み取る読み取り方式が選択可能である。
前者の場合、原稿D1面の画像を一定の関係で画像読取回路基板１４のＣＣＤ１１のセンサ面上に結像させるために、例えば走査用の第１、第２キャリッジ５５ａ，５５ｂを図中矢印方向に所定の関係を保って（例えば、第１キャリッジ５５ａの速度をＶとしたとき、第２キャリッジ５５ｂの走査速度はＶ/２とする）移動させる。
キャリッジを走査して、原稿を読み取る場合には、原稿の読み取りに先立って基準白板５３のデータを取得しシェーディング補正データを生成する。シェーディング補正データ生成後、原稿読み取り領域のスキャンが行われ読み取り動作と並行してシェーディング補正処理が実行される。 また、キャリッジは停止した状態のまま、原稿D2を搬送して原稿画像データを読み取るシートスルー読み取りの場合には、原稿D2の読み取りに先立ってまず、キャリッジを基準白板５３の下に移動させてシェーディング補正データを生成し、シートスルー読み取り位置に復帰させてから原稿の搬送を開始して原稿読み取り動作を開始する。この場合にも、読み取り動作と並行してシェーディング補正処理が実行される。

ここで、本実施形態の画像読取装置の回路部について説明する。本例に示す回路部は、ＣＣＤイメージセンサの出力をもとに高精度の原稿画像データを得るための回路手段として、ＣＣＤイメージセンサの駆動やセンサ出力に対する補正処理、及び装置全体を制御するための回路を要素とする。
図２は、本実施形態に係る画像読取装置の回路部のブロック図であり、原稿の読取画像データをもとにコピー出力をするために、ＣＣＤ１１による画像信号入力から印刷の書き込み信号を出力するまでの画像データ処理に係わる構成を示す。
図２に示すように、画像信号入力端のＣＣＤ１１はカラー対応であり、出力端のプリンタγ（ガンマ）補正・書き込み処理３１までの一連の画像データ処理は、ＣＰＵ１の制御の下に実行される。ＣＰＵ１は、原稿のスキャナ読取を行うスキャナ・ＩＰＵ（画像処理ユニット）部全体の制御部として機能し、ＲＯＭ２に格納された制御プログラムに従い、ＲＡＭ３を処理に必要なワークメモリとして用いる。本例の場合、全体は複写装置を構成するので、ＣＰＵ１により制御されるスキャナ読取動作は、さらに、装置全体を制御するシステム制御部４とシリアル通信で接続されおり、コマンド及びデータの送受信により指令された動作を行う。システム制御部４は、操作表示部５とシリアル通信で接続されており、ユーザーからのキー入力指示により動作モード等の指示を設定することができる。さらに、ＣＰＵ１は、Ｉ／Ｏ６を通して原稿検知センサ、ＨＰセンサ、圧板開閉センサ等のセンサの検知信号を得、冷却ファンのＯＮ／ＯＦＦ等の制御動作を行う。スキャナモータドライバ７はＣＰＵ１からのＰＷＭ出力によりドライブされ励磁パルスシーケンスを発生し原稿走査駆動用のパルスモータ８を駆動する。

原稿画像は、ランプレギュレータ９で駆動されたハロゲンランプ５７により照明された原稿からの反射光を図１で説明したように複数ミラー及びレンズを通り３ラインＣＣＤ１１の受光面上に結像することにより入力される。３ラインＣＣＤ１１は、スキャナＩＰＵ制御上のタイミング回路１２によって、各駆動クロックを与えられてＲＧＢ各色についてＦ（Ｆｉｒｓｔ）側とＬ（Ｌａｓｔ）側の各ｏｄｄ，ｅｖｅｎの４チャンネルアナログ画像信号をエミッタホロワ１３Ｆ，Ｌ〜１５Ｆ，Ｌに出力している。エミッタホロワからアナログ処理回路１６Ｆ，Ｌ〜１８Ｆ，Ｌへ入力された信号は、アナログ処理回路内で減算法ＣＤＳ（相関２重サンプリング）を実行し、ＣＣＤ１１のオプティカルブラック部でラインクランプを実施し、Ｆ側とＬ側のｏｄｄとｅｖｅｎの出力差を補正し、それぞれのアンプゲイン調整を行う。ゲイン調整後はマルチプレクサでｏｄｄとｅｖｅｎを合成して、最終的にＤＣレベルのオフセット調整後にＡ／Ｄコンバータ１９Ｆ，Ｌ〜２１Ｆ，Ｌへ入力される。
Ａ／Ｄコンバータへ入力されたアナログ信号はデジタル化されて、Ｆ側とＬ側の出力がシェーディング補正及び時系列変換回路２２へ入力される。シェーディング補正回路ではＦ，Ｌ出力を１ライン化して、照明系の光量不均一やＣＣＤの画素出力のバラツキを補正する機能を持っている。時系列変換回路ではＦ側とＬ側の出力をＦＩＦＯまたはＬＩＦＯなどのメモリを用いて１ライン化する機能を持っている。１ライン化された画像データはライン間補正メモリ２３、２４へ入力されて３ラインＣＣＤのＢとＧ、ＢとＲのライン数の画像データをメモリで遅延させて、ＢＧＲ各色の読取画像における１ライン以上の位置合わせを行いドット補正２５へ出力する。
ドット補正２５ではライン間補正メモリ２３，２４から出力された画像データをＲＧＢデータの１ライン以内のドットズレを補正する。スキャナγ（ガンマ）補正２６で反射率リニアデータをルックアップテーブル方式で補正する。

スキャナγ（ガンマ）補正後の画像データは自動原稿色判定回路２８と自動画像分離回路２９とディレーメモリ２７を介してＲＧＢフィルタ・色変換・変倍処理・クリエイト３０に入力される。
自動原稿色判定回路２８ではＡＣＳ（有彩／無彩判定）処理を行い、その結果が自動画像分離回路２９の（文字／網点）処理に必要なデータとして入力される。ＡＣＳ処理では黒及び灰色の判定も行う。像域分離処理ではエッジ判定（白画素と黒画素の連続性により判定）、網点判定（画像中の山／谷ピーク画素の繰り返しパターンにより判定）、写真判定（文字・網点外で画像データある場合）を行い、文字及び印刷（網点）部、写真部の領域を判定してＣＰＵ１に伝え、後段のＲＧＢフィルタ、色変換、プリンタγ補正、ＹＭＣＫフィルタ、階調処理でパラメータや係数の切り換えに使用される。
画像データはＲＧＢフィルタに入力されると、ここで、先の判定領域により切り換え設定されるＲＧＢのＭＴＦ補正、平滑化、エッジ強調、スルー等のフィルタ係数を用いて、補正が施される。色変換処理ではＲＧＢデータからＹＭＣＫ変換、ＵＣＲ、ＵＣＡ処理を実行する。
変倍処理では、入力された主走査の画像データに対して拡大／縮小処理を実行する。画像表示部３２の分岐は、この処理後に行われ、Ｉ／Ｆを介して接続された画像表示部３２にデータが送られる。
クリエイトではクリエイト編集、カラー加工を行う。クリエイト編集では斜体、ミラー、影付け、中抜き処理等を実行する。カラー加工では、カラー変換、指定色消去、アンダーカラー等を実行する。
プリンタγ（ガンマ）補正・書き込み処理では先の判定領域に基づいてプリンタγ変換とフィルタ係数の設定する。階調処理ではディザ処理を実行し、ビデオコントロールでは書き込みタイミング設定や画像領域、白抜き領域の設定やグレースケールやカラーパッチ等のテストパターン発生を行うことができ、最終画像データの書き込み処理でＬＤ（レーザーダイオード）へ出力できるように処理されてＬＤへ出力する。
各機能処理はＣＰＵ１に接続されおりＲＯＭ２に格納されているプログラムにより各処理の設定と動作をシステム制御部４の指示により実行する。
外部出力として外部の画像評価装置３４へスキャナγ補正後のＲＧＢ画像データを出力することができる。この画像評価装置３４は、ＣＣＤ１１の動作を調整するためのデータを提供することができ、画像データから転送効率を算出して、転送効率の低下、電荷先送り現象の結果よりφ２Ｂの位相調整遅れ進み方向、位相シフト量を決定してシリアル通信でシステム制御部４を介して画像読取装置のＣＰＵ１へ入力してＣＣＤ出力の調整を可能とする。

上記した画像読取装置の回路部（図２）に用いるＣＣＤ１１について、さらに詳細に説明する。
本実施形態のＣＣＤ１１は、光電変換素子（フォトダイオード)の配列ラインをＦ（Ｆｉｒｓｔ）側とＬ（Ｌａｓｔ）側に区分し出力する画素信号出力手段（ＣＣＤアナログシフトレジスタ）を用いた場合に、従来技術のＣＣＤに起きる可能性がある、区分間の濃度差がつなぎ目と視認されること（上述の[背景技術]の項における図１０，図１１を参照した記述、参照）を抑制することを課題として、その解決手段を提供するものである。
従来、区分間の濃度差がつなぎ目と視認されるのは、Ｆ，Ｌ分割が固定されているために、分割部分で副走査方向につなぎ目が一直線になって、その違いが明らかな濃度差として視認されることになる。そこで、本実施形態では、Ｆ，Ｌ分割を固定化しないで、分割位置を読取ライン単位で変更可能とする。即ち、区分する素子配列ラインの画素数を画素信号出力手段（ＣＣＤアナログシフトレジスタ）への制御データとして設定することによって、分割位置を可変することにより、区分間の濃度差がつなぎ目として顕在化することを抑制する。

図３は、本実施形態のＣＣＤ１１の構成を示すブロック図であり、図４は、図３の破線で囲んだ部分の回路構成をより詳細に示す図である。なお、図２に示すＣＣＤ１１は、カラー対応の３ラインＣＣＤで、ＲＧＢ出力は１ライン毎の感光画素の表面に塗布されるＲＧＢフィルタにより３ラインとしたもので、フィルタ以外の構成は各色において変わりがない。従って、図３，図４では、１色分の４チャンネル出力のＣＣＤについて、その構成を示す。
図３を参照すると、ＯＳ１、ＯＳ３出力のｏｄｄ側のＣＣＤアナログシフトレジスタ(1)１１１、ＣＣＤアナログシフトレジスタ(3)１１３と、ＯＳ２、ＯＳ４出力のｅｖｅｎ側のＣＣＤアナログシフトレジスタ(2)１１２、ＣＣＤアナログシフトレジスタ(4)１１４がそれぞれ素子配列の中央画素でオーバーラップする領域を形成する構成となっている。オーバーラップ領域は最大で全画素数を取る構成も可能であるが、高速化のメリットがなくなるので中央付近においてつなぎ目を変動させることによって、濃度差がつなぎ目として顕在化せず、視認し難い範囲として定め、設定画素数の設定を変更できる範囲とする。本実施形態では、中央部から±２００画素としてオーバーラップ領域は４００画素の例を示す。
つなぎ目の位置設定は、画素数設定回路１０３に対して画素数として設定するが、この設定値は、図２のＣＰＵ１からタイミング回路１２を介して３ラインＣＣＤの画素数設定回路１０３に制御線で接続し、そこをシリアルデータで送信することにより、有効な画素数の制御を行うようにする。

４チャンネル出力時の電荷転送動作について、図３におけるＦ，Ｌ分割によるつなぎ目部の詳細拡大図を示す図４を参照して説明する。なお、図３及び図４に示すＣＣＤの構成は、Ｆ，Ｌ分割位置の変更を可能にするための構成として、ＣＣＤアナログシフトレジスタのオーバラップ部、電荷移送に用いるオーバラップ部のＣＣＤアナログシフトレジスタを選択するシフト電極２（後述）及び画素数設定回路１０３を設けた点を除いて、それ以外の構成及び動作は、図１０及び図１１に示した従来例と同様であるから、先の[背景技術]の項に記載した説明を参照することとする。
ｏｄｄ側のＣＣＤアナログシフトレジスタ(1)１１１、ＣＣＤアナログシフトレジスタ(3)１１３のオーバラップ部を例に説明すると、どちらのシフトレジスタに電荷を移送するかは、シフトゲート(1)１０１のシフト電極２により選択が可能であり、画素数設定回路１０３のＨ、Ｌレベルに従うシフト電極２の接続状態によりＣＣＤアナログシフトレジスタ(1)１１１、ＣＣＤアナログシフトレジスタ(3)１１３のどちらのシフトレジスタに電荷を移送するかが決まる。即ち、シフトゲート信号ＳＨが入力されるとシフト電極１を介して感光画素の電荷がシフト電極２により選択されたＣＣＤアナログシフトレジスタに移送され、その後、ＣＣＤアナログシフトレジスタ内を転送クロックφ１Ａ、φ２Ａにより転送され、出力バッファ経由で出力される。
シフトゲート信号ＳＨのＯＦＦ時間につなぎ目を次の画素数位置に変更するように、画素数値の設定を指示するシリアルデータが入力され、シフト電極２のＯＮ、ＯＦＦによりつなぎ目位置を制御する。こうした動作を繰り返すことで、１ライン毎のつなぎ目の位置を変更することが可能となり、つなぎ目が直線上に連続して並ばないようにすることで分割区分間の濃度差が目立たない（顕在化しない）レベルに抑制することが可能になる。なお、本実施形態では、１ライン毎に可変画素数値を設定可能としたが、数ライン毎といったように、所定ライン数間隔で可変画素数値を設定可能としても良い。
Ｆ側とＬ側双方のＣＣＤアナログシフトレジスタのオーバーラップ部分では、シフト電極２のＯＮ側は有効な画素信号となるが、ＯＦＦ側は無効な画素信号扱いとなり、それぞれのＣＣＤアナログシフトレジスタで空送りとして転送される。これは後段の時系列変換回路２２（図２）により、Ｆ側とＬ側の出力を時系列変換し、１ライン化する時に画素数設定回路１０３に設定したと同じシリアルデータに基づいて、削除され、合成されることになる。
また、画素数設定回路１０３に設定されるシリアルデータは、つなぎ目部による副走査方向で連続性が認識できないように（典型的には、つなぎ目が直線上に連続して並ばないようにする）、規則性がないものとする必要がある。実施手段としては、例えば、図２のＲＯＭ２上に不規則なデータとして乱数を予め書き込んでおいて、ＣＰＵ１から読み込み、タイミング回路１２を介して設定する方式を採用することが可能である。

上記実施形態では、Ｆ，Ｌ分割を固定化しないで、分割位置を変えることができる画素信号出力手段、即ちＦ側とＬ側のＣＣＤアナログシフトレジスタにオーバーラップ部分を設け、オーバーラップ部分でシフト電極２によりどちらのシフトレジスタに電荷を移送するかを選択することにより、Ｆ，Ｌ分割位置を変更可能とするための手段を備えたＣＣＤ(図２及び図３、参照)を示した。
次に示す実施形態では、このＦ，Ｌ分割位置を変更可能とした画素信号出力手段を利用して、分割区分間の濃度差を目立たせない（顕在化させない）レベルに抑制する方法として、つなぎ目が直線上に連続して並ばないようにする上記実施形態の方法とは別の解決方法を提供するものである。
本実施形態では、読取対象となる原稿を読取って得た画像データから画像の特徴を認識し、その結果を利用して分割区分間の濃度差の顕在化を抑制する方法を採用する。
具体的には、画像データ値の変化量を検出して、その変化量が予め定めた値を超える画素位置をＦ，Ｌ分割位置として定め、ＣＣＤのシフト電極２を制御する、という方法による。この方法によると、画像濃度が大きく変化する部分でＦ，Ｌ分割を行うので、人間の目では分割区分間の濃度差を認識できず、目立たなくすることが可能になる。

図５は、本実施形態に係る画像読取装置の回路部のブロック図である。図５に示す回路部は、本実施形態に特有の上述した区分間の濃度差の顕在化抑制方法を実現するための手段を付加した以外、図２に示した上記実施形態に係わる回路部と変わりがなく、原稿の読取画像データをもとにコピー出力をするために、Ｆ，Ｌ分割位置を可変としたＣＣＤ１１による画像信号入力から印刷の書き込み信号を出力するまでの画像データ処理に係わる構成を示す。
本実施形態に特有の回路部の構成要素として、スキャナγ補正後２６の後段に画像データ認識回路３４と乱数発生回路３５を設ける。
この画像データ認識回路３４ではオーバーラップ領域でのエッジ検出を行う。エッジ検出は白から黒または黒から白の変化を検出する回路であり、オーバーラップ領域での上記最大変化点を検出し、その変化点に対応する画素数をデータバス経由でＣＰＵ１へ通知する。この通知によりＣＰＵ１は、最大変化点の画素数をシリアルデータに変換してタイミング回路１２を介してＣＣＤ１１へ送信する。
ただし、オーバーラップ領域内が均一な濃度の原稿の場合（白から黒または黒から白の変化を示すエッジ検出ができない）は、最大変化点をつなぎ目に設定することによると、かえって規則性が発生し目立たせてしまうことが考えられる。このような場合には、ランダムな画素数として設定する方が良い結果が得られることがあるので、以下に示す実施形態では乱数発生回路３５を画像データ認識回路３４に接続することによって、認識結果（画像濃度の変化の程度）によって、つなぎ目部の画素数をランダムな設定にもできるようにする。また、装置条件や原稿の画像条件によっては、乱数発生回路３５を用いない形態で実施するようにしても良い。

図６は、図５に示した画像データ認識回路３４と乱数発生回路３５をより詳細に示すブロック図である。
図６に示すように、画像データ認識回路３４は、ＲＧＢ各色に対し同一の要素からなる画像データ認識ブロック３４Ｄと、コントロールロジック回路３４Ｃを有し、各色の認識ブロック３４Ｄは、前画素差算出回路３４１、最大値検出回路３４２、最大値保持レジスタ３４３、最大画素カウンタ値保持レジスタ３４４、比較回路３４５を備える。また、乱数発生回路３５は、ＲＧＢ各色に対し同一構成のランダムビット生成回路３５Ｄと、コントロールロジック回路３５Ｃを有する。
図６に示す画像データ認識回路３４と乱数発生回路３５の動作を説明すると、スキャナγ補正２６後のＲＧＢ各色の画像データは画像データ認識回路３４に入力される。画像データ認識回路３４では、前画素差算出回路３４１によって主走査ラインの前画素との差分演算を行う。そのとき、差分演算を行う画素データを、オーバーラップ領域の画素データをコントロールロジック回路３４Ｃの設定（アドレスバスとデータバス経由でＣＰＵ１によって設定）に従って取り込む。コントロールロジック回路３４Ｃには、タイミング回路１２からの画像クロック及びライン同期信号（図示せず）が入力されており、この信号から同期をとることにより、オーバーラップ領域における画像データのエッジ部の画素位置をカウントし、上記の差分演算を実行することができる。

差分演算結果は、次段の最大値検出回路３４２に入力され、最大値検出回路３４２で、主走査１ライン毎に差分結果の最大値を最大値保持レジスタ３４３へ入力し、また最大値を示す画素位置を最大画素カウンタ値保持レジスタ３４４へ入力する。最大画素カウンタ値保持レジスタ３４４のレジスタ値は、コントロールロジック回路３４Ｃを介して割り込み処理等でＣＰＵ１により読取られる。このようにして、つなぎ目部の画素数を決定することができる。
図７は、画像データ認識回路３４への入力原稿画像データと差分演算結果の１例を示すグラフであり、横軸はオーバーラップ領域の画素数（４００画素）、縦軸は画像データ値をとっている。図７の例に示す原稿のように、オーバーラップ領域内のエッジ部が、１２８画素目、２２０画素目、３１５画素目の３箇所である場合には、ライン内における全画素差の中で最大値を示す“−６０”が最大値保持レジスタ３４３に保持され、又、この差分結果の最大値に対応する１２８画素目が最大画素カウンタ値保持レジスタ３４４に保持される。

比較回路３４５では、最大値保持レジスタ３４３に保持した差分結果の最大値をＣＰＵ１から設定されるレベルと比較する。比較の結果、レベル以下である場合に、コントロールロジック回路３４Ｃを介してＲＧＢ別に乱数発生要求信号を乱数発生回路３５に入力する。このために、比較回路３４５は、設定レベル以上であれば、Ｈレベル信号を生成し、設定レベル以下であれば、Ｌレベル信号を生成し、それぞれコントロールロジック回路３４Ｃに送る。比較回路３４５に設定されるレベルは、上記図７の例を引くと、例えば、差分値を±５としてレベル設定する。この場合には、図７の例では、“−６０”が最大値保持レジスタ３４３に保持されているので、比較結果はレベル以下ではないから、乱数発生要求信号は発生させなず、最大値“−６０”に対応するオーバーラップ領域内の１２８画素目をつなぎ目部の画素数として決定する。
乱数発生回路３５は、ランダムビット生成回路３５Ｄによりオーバーラップ領域内の画素位置のランダムな値を出力する機能を有している。ランダムビット生成回路３５Ｄの内部にある画素カウンタの設定範囲内のランダムな画素位置を出力する。この画素カウンタの設定は、ＣＰＵ１からアドレスバスとデータバス経由でコントロールロジック回路３５Ｃを介して設定される。
コントロールロジック回路３５Ｃには、タイミング回路１２からの画像クロック及びライン同期信号（図示せず）が入力されており、この信号から同期をとることにより、オーバーラップ領域における画素位置をカウントすることができる。
乱数発生要求信号がＨレベル信号時は、ランダムビット生成回路３５Ｄは動作しない。他方、Ｌレベル信号時は、ランダムビット生成回路３５Ｄが動作し、ランダムなつなぎ目部の画素数を決定しＣＰＵ１に伝える。

上記のように、画像データ認識回路３４により入力画像データの変化点における差分値が一定レベル以下であるという結果を得た場合は、乱数発生要求信号をＬレベルにすることで乱数発生回路３５へ乱数発生を指示し、乱数発生回路３５はランダムビット生成回路３５Ｄが生成するランダムな画素数をデータバス経由でＣＰＵ１へ通知する。また、画像データ認識回路３４により入力画像データの変化点における差分値が一定レベル以上であるという結果を得た場合は、乱数発生要求信号はＨレベルを維持し、乱数発生の要求は生じることなく画像データ認識回路３４からオーバーラップ領域での上記最大変化点を検出し最大画素カウンタ値保持レジスタ３４４に保持した画素数をデータバス経由でＣＰＵへ通知する。なお、本実施形態では、カラー３ラインＣＣＤなので、画像データ認識回路３４においてＲＧＢ各色に対して上記動作を行う。
ＣＰＵ１は、最大画素カウンタ値保持レジスタ３４４のレジスタ値、又はランダムビット生成回路３５Ｄが生成するデータ値として得た、つなぎ目部の位置を示す画素数値をシリアルデータに変換し、タイミング回路１２を経てＣＣＤ１１の画素数設定回路１０３に設定する。

上記では、Ｆ，Ｌ分割位置を変更可能とした画素信号出力手段を利用して、分割区分間の濃度差を目立たせない（顕在化させない）レベルに抑制する方法として、つなぎ目が直線上に連続して並ばないように所定のライン間隔でＦ，Ｌ分割位置を変化させる方法と原稿画像データの最大変化点をＦ，Ｌ分割位置に設定する方法を示した。次に示す実施形態では、上記したつなぎ目の顕在化抑制方法をそれぞれ異なる動作モードとして実行し得るように用意し、その中から実際に用いる動作モードを選択し、実行することができるようにし、最適化を図ることを可能とする制御動作を示す。
本実施形態では、つなぎ目の顕在化を抑制するための動作モードとして、「ランダムモード」、「最大変化検出モード」、「最大変化検出モード＋ランダムモード」の３動作モードを選択可能とする。「ランダムモード」はＦ，Ｌ分割位置の画素数設定を無条件に乱数で行い、「最大変化検出モード」は原稿画像データの最大変化点で行い、「最大変化検出モード＋ランダムモード」は最大変化点のレベルによって最大変化検出モードとランダムモードとを切り替えるようにする。この実施形態では、動作モードの選択は、操作表示部５からのユーザによるモード選択操作により指示する方法をとる。

さらに、この実施形態では、プレスキャンモードを行うか否かを選択可能とする。プレスキャンモードは、予め原稿画像データの読取を行い、画像データ認識回路３４による処理を行いその結果（ラインに対応付けた設定画素数値）をシリアルデータとして、或いは読取った原稿画像データをメモリに蓄積しておくようにして、本スキャンの原稿読取の際に遅れなしにＣＣＤの出力動作を行うことを可能にする。
なお、プレスキャンモードを行わない場合には、１回のスキャンで画像データ認識回路３４による処理を行い、求めた画素数値をシリアルデータとして設定するので、最低でも１ライン以上の遅れが生じる。この遅れを大きくしないための方法として、前ラインの読取画像データを現ラインに適用する方法を採用することができる。この方法によると、プレスキャンの必要がなくなり、ファーストコピースピード、コストパフォーマンスの向上を図ることができる。また、前ラインのデータと現ラインの相関が高い程、つなぎ目の顕在化の抑制効果が高くなる。

図８は、本実施形態の動作モードを選択可能にしたＦ，Ｌ分割位置の制御フローを示す。
図８を参照して、ＣＰＵ１が実行するＦ，Ｌ分割位置の制御フローを説明すると、まず、プレスキャンモードが設定されているか否かをチェックする（ステップＳ１０１）。本例では、Ｆ，Ｌ分割位置の制御モード（即ち、画像データ認識回路３４と乱数発生回路３５における画像データ認識モード）の設定は、操作表示部５或いはＳＰモードの各キー入力によりユーザーまたはサービスマンによって行われ、その中にプレスキャンモードの動作を行わせるか、否かの設定についても含まれる。
従って、始めにプレスキャンモードの設定をチェックし、キーが押されていれば、プレスキャンを実行（即ち、Ｆ，Ｌ分割制御の画素数値をシリアルデータとして蓄積する処理）し、Ｆ，Ｌ分割制御時に蓄積したデータによるシリアルデータ送信処理の設定を行う（ステップＳ１０３）。押されていない場合は（ステップＳ１０１-NO）、シリアルデータ常時送信処理の設定を行う（ステップＳ１０２）。その後通常の読取に移行させる。
シリアルデータ常時送信処理の場合には、通常読取を行いながら画像データ認識を行い、上記した最大変化点検出を行うために、最低でも１ライン以上の遅れが発生する。実際には、各種画像処理（実施例ではシェーディング補正２２、ライン間補正２３，２４、ドット補正２５、スキャナγ補正２６等）を経由してくるため、数ラインの遅れが生じる。ここで生じる数ライン程度の遅れは、通常の原稿画像は副走査方向においても相関性があるので、あまり問題とならないが、相関性のない特殊な原稿の読取時は問題となる場合があるので、この場合には、プレスキャンモードの設定によりこの画像データ認識処理を実行する。
プレスキャンモードでは、シリアルデータ蓄積処理の設定を行い、プレスキャンで原稿の読取を行い、画像データ認識回路３４で処理した結果（ラインに対応付けた設定画素数値）をシリアルデータとして、或いは読取った原稿画像データを予めメモリに蓄積する。この蓄積処理によって、予め用意したデータを用いて即時に読み込むことができるため、上記シリアルデータ常時送信処理におけるようなラインの遅れを生じることなしに、つなぎ目の画素数設定が可能となる。

プレスキャンモードの有無による設定処理を行った後、「ランダムモード」、「最大変化検出モード」、「最大変化検出モード＋ランダムモード」の３動作モードの選択に従った設定処理を行う。「ランダムモード」は、画像データ認識回路３４へランダムモード設定を行うことにより、常時、乱数を発生するように接続信号線をＬレベルにし乱数発生回路３５よりオーバーラップ領域でのランダムな画素数設定を行う。「最大変化検出モード」は、常時最大変化検出を行い、オーバーラップ領域での最大変化点の画素数を設定する。「最大変化検出モード＋ランダムモード」は、最大変化点のレベルにより、変化点が一定レベル以上の場合は最大変化検出モードを実行し、変化点が一定レベル以下の場合はランダムモードを実行する、モード切り替え（図６、参照）を行う。
図８のフローでは、操作表示部５設定された「ランダムモード」、「最大変化検出モード」、「最大変化検出モード＋ランダムモード」の３動作モードのユーザー設定をそれぞれチェックし（ステップＳ１０４，Ｓ１０６，Ｓ１０８）、選択されたいずれかの動作モードに従って、Ｆ，Ｌ分割位置の画素数設定を行うことにより、Ｆ，Ｌ分割動作を制御し（ステップＳ１０５，Ｓ１０７，Ｓ１０９）、この制御フローを終了する。

本発明に係わる画像読取装置の構成の一例を示す概略図である。 本発明の実施形態に係わるＣＣＤ入力から印刷書き込み信号出力するまでの画像データ処理のブロック図を示す。 図２の読取回路に用いる４チャンネル出力のＣＣＤの詳細なブロック図を示す。 図３に示したＣＣＤの破線で囲んだ部分の回路構成を詳細に示す。 本発明の他の実施形態に係わるＣＣＤ入力から印刷書き込み信号出力するまでの画像データ処理のブロック図を示す。 図５中の破線で囲んだ画像データ認識回路及び乱数発生回路の構成をより詳細に示す。 画像データ認識回路への入力原稿画像データと差分演算結果の１例を示すグラフである。 動作モードを選択可能にしたＦ，Ｌ分割の制御フローを示す。 従来例に係わるＣＣＤ入力から印刷書き込み信号出力するまでの画像データ処理のブロック図を示す。 図９の読取回路に用いる４チャンネル出力のＣＣＤの詳細なブロック図を示す。 図１０に示したＣＣＤの破線で囲んだ部分の回路構成を詳細に示す。

符号の説明

１・・ＣＰＵ、 ４・・システム制御部、
５・・操作表示部、 １１・・ＣＣＤラインイメージセンサ、
３４・・画像データ認識回路、 ３５・・乱数発生回路、
１００・・フォトダイオード、 １０１・・シフトゲート(1)、
１０２・・シフトゲート(2)、 １０３・・画素数設定回路、
１１１〜１１４・・ＣＣＤアナログシフトレジスタ(1)〜(4)。

Claims (13)

1. 原稿からの光像をライン状に配列した電荷蓄積型の光電変換素子で受け、変換した各素子の画素電位信号をマルチチャンネルで出力するために、素子の配列ラインを複数に区分し出力する画素信号出力手段を備えたイメージセンサを原稿画像読取部に有する画像処理装置であって、前記画素信号出力手段によって区分する画素数を可変する区分可変手段を備えたことを特徴とする画像処理装置。
2. 請求項１に記載された画像処理装置において、前記画素信号出力手段は、アナログシフトレジスタからなる転送手段と、光電変換素子の蓄積電荷を前記転送手段へ移送するシフト電極を備えたことを特徴とする画像処理装置。
3. 請求項２に記載された画像処理装置において、前記区分可変手段がシフト電極の接続を選択する手段であることを特徴とする画像処理装置。
4. 請求項１乃至３のいずれかに記載された画像処理装置において、前記区分可変手段は、所定ライン数間隔で前記可変画素数値を設定可能とする画素数設定手段を備えたことを特徴とする画像処理装置。
5. 請求項４に記載された画像処理装置において、前記画素数設定手段がシリアルデータの設定入力に対応する手段であることを特徴とする画像処理装置。
6. 請求項４又は５に記載された画像処理装置において、前記画素数設定手段が設定する画素数値を乱数により決定するようにしたことを特徴とする画像処理装置。
7. 請求項４又は５に記載された画像処理装置において、読取った原稿画像データの特徴を認識する画像データ認識手段を備え、前記画素数設定手段は、設定する画素数値を画像データ認識手段の認識結果により決定する手段を備えることを特徴とする画像処理装置。
8. 請求項７に記載された画像処理装置において、画像データ認識手段が、画像データの変化量が予め定めた値を超える画素位置を認識する手段であることを特徴とする画像処理装置。
9. 請求項７又は８に記載された画像処理装置において、画像データ認識手段が認識対象とする画像データをプレスキャンによって得るようにしたことを特徴とする画像処理装置。
10. 請求項７又は８に記載された画像処理装置において、画像データ認識手段が認識対象とする画像データを前ラインの出力としたことを特徴とする画像処理装置。
11. 請求項８乃至１０のいずれかに記載された画像処理装置において、画像データ認識手段によって画像データの変化量が予め定めた値を超える画素位置を認識できないことを条件に、前記画素数設定手段が設定する画素数値を乱数により決定するようにしたことを特徴とする画像処理装置。
12. 請求項８乃至１０のいずれかに記載された画像処理装置において、前記画像データ認識手段によって画像データの変化量が予め定めた値を超える画素位置を認識した結果を用いて画素数値を決定するモードと、画像データ認識手段によって画像データの変化量が予め定めた値以下であることを認識した結果を用いて画素数値を乱数により決定するモードとを切り替え可能としたことを特徴とする画像処理装置。
13. 原稿からの光像をライン状に配列した電荷蓄積型の光電変換素子で受け、変換した各素子の電位信号をマルチチャンネルで出力するために、素子の配列ラインを画素数の設定によって複数に区分し出力する画素信号出力手段を備えたイメージセンサを原稿画像読取部に有する画像処理装置の制御部に備えたコンピュータに、読取った原稿画像データの特徴を認識する手順と、所定ライン数間隔で設定する画素数値を画像データの特徴を認識した結果により決定する手順と、決定した設定値を画素信号出力手段に設定する手順を実行させるためのプログラム。

Images