[go: up one dir, main page]

JP4057520B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4057520B2
JP4057520B2 JP2003427764A JP2003427764A JP4057520B2 JP 4057520 B2 JP4057520 B2 JP 4057520B2 JP 2003427764 A JP2003427764 A JP 2003427764A JP 2003427764 A JP2003427764 A JP 2003427764A JP 4057520 B2 JP4057520 B2 JP 4057520B2
Authority
JP
Japan
Prior art keywords
electrode
layer
piezoelectric
hole
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003427764A
Other languages
English (en)
Other versions
JP2005191087A (ja
Inventor
誠志 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003427764A priority Critical patent/JP4057520B2/ja
Priority to US11/014,966 priority patent/US7253553B2/en
Publication of JP2005191087A publication Critical patent/JP2005191087A/ja
Application granted granted Critical
Publication of JP4057520B2 publication Critical patent/JP4057520B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、電気的な接続にスルーホールが用いられた電子部品に関する。
従来におけるこの種の電子部品として、例えば特許文献1に記載された積層型圧電素子がある。この積層型圧電素子は、多数の個別電極がパターン形成された圧電体層と、コモン電極がパターン形成された圧電体層とが交互に積層され、積層型圧電素子の厚さ方向に整列した各個別電極が、圧電体層に形成されたスルーホールを介して導電部材により接続されたものである。
このような積層型圧電素子においては、最上層の圧電体層に形成された各端子電極に、駆動電源等に接続するためのリード線が半田付けされる。そして、リード線を介して所定の個別電極とコモン電極との間に電圧が印加されることで、圧電体層において当該所定の個別電極に対応する活性部(圧電効果により歪みが生じる部分)が選択的に変位させられる。
特開2002−254634号公報
しかしながら、上述したような積層型圧電素子にあっては、端子電極にリード線を半田付けする際に、端子電極下に形成されたスルーホール内の導電部材が、溶融した半田に溶け込み(いわゆる半田食われ)、スルーホール内における電気的な接続が切断されるおそれがある。また、隣り合う端子電極間において、リード線を半田付けするための半田がはみ出し等により互いに接合してしまい、当該隣り合う端子電極同士がショートするおそれがある。
そこで、本発明は、このような事情に鑑みてなされたものであり、スルーホール内の導電部材に接続された複数の端子電極のそれぞれにリード線等を確実に半田付けすることができる電子部品を提供することを目的とする。
上記目的を達成するために、本発明に係る電子部品は、所定の方向に沿って基体の表面に配列された複数の端子電極のそれぞれが、基体に形成されたスルーホール内の導電部材に接続された電子部品であって、隣り合う端子電極のうち、所定の方向と直交する方向における他端側に半田によりリード線が接続される一方の端子電極は、所定の方向と直交する方向における一端側においてスルーホール内の導電部材に接続されており所定の方向と直交する方向における一端側に半田によりリード線が接続される他方の端子電極は、所定の方向と直交する方向における他端側においてスルーホール内の導電部材に接続されていることを特徴とする。
この電子部品においては、隣り合う端子電極のうち一方の端子電極に対しては、所定の方向と直交する方向における他端側にリード線等を半田付けし、他方の端子電極に対しては、所定の方向と直交する方向における一端側にリード線等を半田付けすることができる。ここで、一方の端子電極の他端側及び他方の端子電極の一端側は、スルーホール内の導電部材に接続される側の反対側であるため、溶融した半田にスルーホール内の導電部材が溶け込むのを防止することが可能になる。しかも、上述したようにリード線等を半田付けすることで、リード線等を半田付けするための半田が所定の方向において隣り合うことを回避することができるため、隣り合う端子電極間において半田が互いに接合するのを防止することが可能になる。よって、この電子部品によれば、スルーホール内の導電部材に接続された複数の端子電極のそれぞれにリード線等を確実に半田付けすることができる。
また、端子電極は、所定の方向と直交する方向を長手方向とする形状に形成されていることが好ましい。これにより、端子電極において、スルーホール内の導電部材に接続される部分と、リード線等が半田付けされる部分との距離を長くとることができるため、端子電極にリード線等を半田付けする際に、溶融した半田にスルーホール内の導電部材が溶け込むのをより確実に防止することが可能になる。更にこのとき、隣り合う端子電極の形成間隔を狭くしても、当該隣り合う端子電極のそれぞれにおいてリード線等が半田付けされる部分間の距離が長くなるため、当該隣り合う端子電極間において半田が互いに接合するのをより確実に防止することが可能になる。
また、端子電極は、基体の表面に形成された第1の電極層と、第1の電極層の表面に形成された第2の電極層とを有し、第1の電極層は、所定の方向と直交する方向における一端側又は他端側においてスルーホール内の導電部材に接続されており、第2の電極層は、第1の電極層スルーホール内の導電部材接続される側の反対側において第1の電極層に形成されていることが好ましい。これにより、半田が乗り易い材料(すなわち、半田ぬれ性の良好な材料)で第2の層を形成すれば、スルーホール内の導電部材に接続される側の反対側に確実にリード線等を半田付けすることが可能になる。
また、端子電極には、半田によりリード線が接続されていることが好ましい。この電子部品においては、上述したように、溶融した半田へのスルーホール内の導電部材の溶け込み、及び隣り合う端子電極間における半田の互いの接合が防止されるため、スルーホール内の導電部材に接続された複数の端子電極のそれぞれにリード線等が確実に半田付けされる。
本発明によれば、スルーホール内の導電部材に接続された複数の端子電極のそれぞれにリード線等を確実に半田付けすることができる。
以下、本発明に係る電子部品の好適な実施形態としての積層型圧電素子について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。
[第1実施形態]
図1に示すように、第1実施形態の積層型圧電素子1は、個別電極2が形成された圧電体層3と、コモン電極4が形成された圧電体層5とを交互に積層し、更に、端子電極17,18が形成された圧電体層7を最上層に積層して構成されている。
各圧電体層3,5,7は、チタン酸ジルコン酸鉛等のセラミックスを主成分とし、例えば「10mm×30mm,厚さ30μm」の長方形薄板状に形成されている。また、個別電極2及びコモン電極4は、銀及びパラジウムを主成分とする材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極17,18を除き、以下に述べる各電極についても同様である。
最上層の圧電体層7から数えて2層目、4層目、6層目、8層目の圧電体層3aの上面には、図2に示すように、多数の長方形状の個別電極2がマトリックス状に配置されている。各個別電極2は、その長手方向が圧電体層3aの長手方向と直交するように配置されており、隣り合う個別電極2,2は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
ここで、圧電体層3aの長手方向を行方向、当該長手方向と直交する方向を列方向とすると、個別電極2は、例えば4行75列というように配置されている(明瞭化のため図面では4行20列とする)。このように、多数の個別電極2をマトリックス状に配置することで、圧電体層3aに対して効率の良い配置が可能となるため、圧電体層3aにおいて振動に寄与する活性部の面積を維持しつつ、積層型圧電素子1の小型化或いは個別電極2の高集積化を図ることができる。
1行目及び2行目の個別電極2は、1行目と2行目との間で対向する端部を接続端部2aとし、その接続端部2aの直下において圧電体層3aに形成されたスルーホール13内の導電部材に接続されている。同様に、3行目及び4行目の個別電極2は、3行目と4行目との間で対向する端部を接続端部2aとし、その接続端部2aの直下において圧電体層3aに形成されたスルーホール13内の導電部材に接続されている。
更に、圧電体層3aの上面の縁部には、上下に位置する圧電体層5のコモン電極4,4を電気的に接続するための中継電極6が形成されている。この中継電極6は、その直下において圧電体層3aに形成されたスルーホール8内の導電部材に接続されている。
なお、最下層の圧電体層3bの上面にも、上述した2層目、4層目、6層目、8層目の圧電体層3aと同様に個別電極2がマトリックス状に配置されている。ただし、図3に示すように、最下層の圧電体層3bは、中継電極6及びスルーホール8,13が形成されていない点で圧電体層3aと異なっている。
また、最上層の圧電体層7から数えて3層目、5層目、7層目の圧電体層5aの上面には、図4に示すように、積層型圧電素子1の積層方向(換言すれば、積層型圧電素子1の厚さ方向、すなわち、圧電体層3,5の厚さ方向)において圧電体層3aの各接続端部2aに対向するように中継電極16が形成されている。各中継電極16は、その直下において圧電体層5に形成されたスルーホール13内の導電部材に接続されている。
更に、圧電体層5aの上面にはコモン電極4が形成されているが、このコモン電極4は、1行目及び2行目の中継電極16の集合と、3行目及び4行目の中継電極16の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極2の接続端部2aを除く部分と重なっている。これにより、圧電体層3,5において各個別電極2の接続端部2aを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。なお、コモン電極4は、圧電体層5aの外周部から所定の間隔をとって形成され、積層方向において圧電体層3aの中継電極6に対向するように圧電体層5に形成されたスルーホール8内の導電部材に接続されている。
なお、9層目の圧電体層5bの上面にも、上述した3層目、5層目、7層目の圧電体層5aと同様に中継電極16及びコモン電極4が形成されている。ただし、図5に示すように、9層目の圧電体層5bは、スルーホール8が形成されていない点で圧電体層5aと異なっている。
また、最上層の圧電体層7の上面には、図6に示すように、積層方向において圧電体層3aの各個別電極2の接続端部2aに対向するように端子電極17が形成され、積層方向において圧電体層3aの中継電極6に対向するように端子電極18が形成されている。各端子電極17は、その直下において圧電体層7に形成されたスルーホール13内の導電部材に接続され、端子電極18は、その直下において圧電体層7に形成されたスルーホール8内の導電部材に接続されている。これらの端子電極17,18には、駆動電源に接続するためのリード線が半田付けされる。
以上のように電極パターンが形成された圧電体層3,5,7の積層によって、最上層の各端子電極17に対しては、積層方向において5つの個別電極2が中継電極16を介在させて整列し、整列した各電極2,16,17は、図7に示すように、スルーホール13内の導電部材14により電気的に接続されることになる。一方、最上層の端子電極18に対しては、積層方向において4つのコモン電極4が中継電極6を介在させて整列し、整列した各電極4,6,18は、スルーホール8内の導電部材14により電気的に接続されることになる。
このような積層型圧電素子1における電気的接続により、所定の端子電極17と端子電極18との間に電圧を印加すると、当該所定の端子電極17下に整列する個別電極2とコモン電極4との間に電圧が印加されることになる。これにより、圧電体層3,5においては、図7に示すように、個別電極2とコモン電極4とで挟まれる部分に電界Eが生じ、当該部分が活性部Aとして変位することになる。従って、電圧を印加する端子電極17を選択することで、マトリックス状に配置された各個別電極2に対応する活性部Aのうち、選択した端子電極17下に整列する活性部Aを積層方向に変位させることができる。このような積層型圧電素子1は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
次に、上述した端子電極17について、より詳細に説明する。圧電体層(基体)7の長手方向を行方向、当該長手方向と直交する方向を列方向とすると、図6に示すように、端子電極17は、積層方向において圧電体層3aの各個別電極2の接続端部2aに対向するため、例えば4行75列というように圧電体層7の表面7aに配置されることになる(明瞭化のため図面では4行20列とする)。各端子電極17は長方形状に形成され、その長手方向が列方向と一致するように配置されている。
行方向に沿って圧電体層7の表面7aに配列された各端子電極17の直下に形成されたスルーホール13は、行方向において千鳥状に配置されている。従って、図8に示すように、1行目〜4行目の各行では、行方向において隣り合う端子電極17,17のうち一方の端子電極17は、その長手方向における一端側においてスルーホール13内の導電部材14に接続され、他方の端子電極17は、その長手方向における他端側においてスルーホール13内の導電部材14に接続されることになる。
図8及び図9に示すように、端子電極17は、スルーホール13の開口を覆うように圧電体層7の表面7aに形成された第1の電極層21と、この第1の電極層21の表面21aに形成された第2の電極層23とを有している。この第2の電極層23は、リード線24が半田25により接続される部分であり、第1の電極層21においてスルーホール13内の導電部材14に接続される側の反対側に形成されている。なお、第1の電極層21は、銀及びパラジウムを主成分とする材料からなり、第2の電極層23は、銀を主成分とする材料からなる。
以上のように、第1実施形態の積層型圧電素子1においては、隣り合う端子電極17,17のうち一方の端子電極17に対しては、その長手方向における他端側に形成された第2の電極層23にリード線24が半田付けされ、他方の端子電極17に対しては、その長手方向における一端側に形成された第2の電極層23にリード線24が半田付けされる。ここで、一方の端子電極17の他端側及び他方の端子電極17の一端側は、スルーホール13内の導電部材14に接続される側の反対側であるため、各端子電極17の第2の電極層23にリード線24を半田付けする際に、溶融した半田25にスルーホール13内の導電部材14が溶け込むのを防止することが可能になる。しかも、上述したようにリード線24を半田付けすることで、半田25が端子電極17の長手方向と直交する方向において隣り合うことを回避することができる。そのため、隣り合う端子電極17,17間において半田25が互いに接合するのを防止することが可能になる。よって、第1実施形態の積層型圧電素子1によれば、スルーホール13内の導電部材14に接続された複数の端子電極17のそれぞれにリード線24を確実に半田付けすることができる。
なお、端子電極17は、その配列方向(すなわち、行方向)と直交する列方向を長手方向とする長方形状に形成されている。これにより、端子電極17において、スルーホール13内の導電部材14に接続される部分と、リード線24が半田付けされる第2の電極層23との距離が長くなるため、溶融した半田25へのスルーホール13内の導電部材14の溶け込みの防止がより確実化される。更にこのとき、隣り合う端子電極17,17の形成間隔を狭くしても、当該隣り合う端子電極17,17のそれぞれにおいてリード線24が半田付けされる第2の電極層23,23間の距離が長くなるため、当該隣り合う端子電極17,17間における半田25の互いの接合の防止がより確実化される。
また、リード線24が半田25により接続される部分である第2の電極層23は、半田が乗り易い材料である銀を主成分とする材料からなる。そのため、スルーホール13内の導電部材14に接続される側の反対側に形成された第2の電極層23に確実にリード線24を半田付けすることができる。
次に、上述した積層型圧電素子1の作製手順について説明する。まず、チタン酸ジルコン酸鉛等を主成分とする圧電セラミックス材料に有機バインダ・有機溶剤等を混合して基体ペーストを作製し、この基体ペーストを用いて各圧電体層3,5,7となるグリーンシートを成形する。また、所定比率の銀とパラジウムとからなる金属材料に有機バインダ・有機溶剤等を混合して導電ペーストを作製する。
続いて、各圧電体層3,5,7となるグリーンシートの所定の位置にレーザ光を照射してスルーホール8,13を形成する。そして、スルーホール8,13内に対して、導電ペーストを用いて充填スクリーン印刷を行い、導電部材14を形成する。その後、各圧電体層3,5となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、各電極2,4,6,16を形成する。また、最上層の圧電体層7となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、下地電極として第1の電極層21を形成する。
続いて、電極パターンが形成されたグリーンシートを上述の順序で積層し、積層方向にプレスを行って積層体グリーンを作製する。この積層体グリーンを脱脂・焼成した後、圧電体層7となる焼結シートに対して銀の焼付電極を施し、第2の電極層23を形成する。その後、分極処理を行って積層型圧電素子1を完成させる。なお、第2の電極層23の材料として金や銅等を用いてもよい。また、第2の電極層23の形成方法としてスパッタリングや無電界メッキ法等を採用してもよい。
[第2実施形態]
図10に示すように、第2実施形態の積層型圧電素子1は、ベースとなる圧電体層9上に、個別電極2が形成された圧電体層3と、コモン電極4が形成された圧電体層5とを交互に積層し、更に、中継電極6,31が形成された圧電体層11と、端子電極17,18が形成された圧電体層7とを順次積層して構成されている。以下、第1実施形態の積層型圧電素子1との相違点を中心に、第2実施形態の積層型圧電素子1について説明する。
最上層には、図6に示す圧電体層7が積層されており、この最上層の圧電体層7から数えて4層目、6層目、8層目には、図2に示す圧電体層3aが積層されている。なお、10層目の圧電体層3bは、スルーホール8,13が形成されていない点でのみ圧電体層3aと異なっている。
また、最上層の圧電体層7から数えて3層目、5層目、7層目、9層目には、図4に示す圧電体層5aが積層されている。なお、最下層の圧電体層9の上面には、図11に示すように、圧電体層5aのコモン電極4の外形と同等の外形を有する長方形状のコモン電極19が形成されている。
更に、最上層の圧電体層7から数えて2層目の圧電体層11の上面には、図12に示すように、積層方向において圧電体層7の端子電極17に対向し、且つ圧電体層5aの中継電極16に対向するように中継電極31が形成され、積層方向において圧電体層7の端子電極18に対向するように中継電極6が形成されている。各中継電極31は、その直下において圧電体層11に形成されたスルーホール13内の導電部材に接続され、中継電極6は、その直下において圧電体層11に形成されたスルーホール8内の導電部材に接続されている。
以上のように電極パターンが形成された圧電体層3,5,7,9,11の積層によって、最上層の各端子電極17に対しては、積層方向において4つの個別電極2が中継電極16,31を介在させて整列し、整列した各電極2,6,16,31は、図13に示すように、スルーホール13内の導電部材14により電気的に接続されることになる。一方、最上層の端子電極18に対しては、積層方向において4つのコモン電極4と最下層のコモン電極19とが中継電極6を介在させて整列し、整列した各電極4,6,18,19は、スルーホール8内の導電部材14により電気的に接続されることになる。
このような積層型圧電素子1における電気的接続により、所定の端子電極17と端子電極18との間に電圧を印加すると、当該所定の端子電極17下に整列する個別電極2とコモン電極4との間に電圧が印加されることになる。これにより、圧電体層3,5においては、図13に示すように、個別電極2とコモン電極4とで挟まれる部分に電界Eが生じ、当該部分が活性部Aとして変位することになる。従って、電圧を印加する端子電極17を選択することで、マトリックス状に配置された各個別電極2に対応する活性部Aのうち、選択した端子電極17下に整列する活性部Aを積層方向に変位させることができる。このような積層型圧電素子1は、第1実施形態の積層型圧電素子1と同様に、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
次に、上述した中継電極31について、より詳細に説明する。図14に示すように、各中継電極31は、圧電体層11の表面11a上においてL字状に形成されている。各中継電極31において、圧電体層11の長手方向と直交する方向に沿って延在する第1の部分31aは、積層方向において直上層の圧電体層7の端子電極17に対向し、圧電体層11の長手方向に沿って延在する第2の部分31bは、積層方向において直下層の圧電体層5aの中継電極16に対向している。
このように形成された中継電極31は、図14及び図15に示すように、第2の部分31bの先端部分(第1の部分31aから突出した部分)の直下において圧電体層11に形成されたスルーホール13を介して導電部材14により圧電体層5aの中継電極16と接続されている。また、中継電極31の第1の部分31aは、端子電極17の直下において圧電体層7に形成されたスルーホール13を介して導電部材14により端子電極17と接続されている。
このとき、端子電極17と中継電極31の第1の部分31aとは積層方向から見てほぼ重なる形状を有している。そのため、端子電極17と中継電極31とを接続すべく圧電体層7に形成されるスルーホール13が、端子電極17の一端側又は他端側のいずれかの側の直下に形成されても、端子電極17と中継電極31とを導電部材14により確実に接続ことができ、ひいては、端子電極17と中継電極16とを電気的に確実に接続することが可能になる。
本発明は、上述した第1実施形態及び第2実施形態に限定されない。例えば、上記各実施形態は、端子電極17が、その配列方向(すなわち、行方向)と直交する列方向を長手方向とする長方形状に形成されている場合であったが、端子電極17は楕円形状や正方形状等、他の形状であってもよい。
また、上記各実施形態は、端子電極17が第1の電極層21と第2の電極層23とを有する二層構造の場合であったが、例えば、半田が乗り易い材料で第1の電極層21を形成可能であれば、第2の電極層23を設けず、端子電極17を一層構造としてもよい。
更に、本発明は、積層型圧電素子1に限らず、電気的な接続にスルーホールが用いられる種々の電子部品に適用可能である。
第1実施形態の積層型圧電素子を示す分解斜視図である。 図1に示す積層型圧電素子の2層目、4層目、6層目、8層目の圧電体層の平面図である。 図1に示す積層型圧電素子の最下層の圧電体層の平面図である。 図1に示す積層型圧電素子の3層目、5層目、7層目の圧電体層の平面図である。 図1に示す積層型圧電素子の9層目の圧電体層の平面図である。 図1に示す積層型圧電素子の最上層の圧電体層の平面図である。 図1に示す積層型圧電素子の長手方向に垂直な拡大部分断面図である。 図1に示す積層型圧電素子の拡大部分平面図である。 図8に示すIX−IX線に沿っての拡大部分断面図である。 第2実施形態の積層型圧電素子を示す分解斜視図である。 図10に示す積層型圧電素子の最下層の圧電体層の平面図である。 図10に示す積層型圧電素子の2層目の圧電体層の平面図である。 図10に示す積層型圧電素子の長手方向に垂直な拡大部分断面図である。 図10に示すXIV−XIV線に沿っての拡大部分断面図である。 図14に示すXV−XV線に沿っての拡大部分断面図である。
符号の説明
1…積層型圧電素子、7…圧電体層(基体)、13…スルーホール、14…導電部材、17…端子電極、21…第1の電極層、23…第2の電極層、24…リード線、25…半田。

Claims (4)

  1. 所定の方向に沿って基体の表面に配列された複数の端子電極のそれぞれが、前記基体に形成されたスルーホール内の導電部材に接続された電子部品であって、
    隣り合う前記端子電極のうち
    前記所定の方向と直交する方向における他端側に半田によりリード線が接続される一方の端子電極は、前記所定の方向と直交する方向における一端側において前記スルーホール内の前記導電部材に接続されており
    前記所定の方向と直交する方向における一端側に半田によりリード線が接続される他方の端子電極は、前記所定の方向と直交する方向における他端側において前記スルーホール内の前記導電部材に接続されていることを特徴とする電子部品。
  2. 前記端子電極は、前記所定の方向と直交する方向を長手方向とする形状に形成されていることを特徴とする請求項1記載の電子部品。
  3. 前記端子電極は、前記基体の表面に形成された第1の電極層と、前記第1の電極層の表面に形成された第2の電極層とを有し、
    前記第1の電極層は、前記所定の方向と直交する方向における一端側又は他端側において前記スルーホール内の前記導電部材に接続されており、
    前記第2の電極層は、前記第1の電極層に前記スルーホール内の前記導電部材接続される側の反対側において前記第1の電極層に形成されていることを特徴とする請求項1又は2記載の電子部品。
  4. 前記端子電極には、半田によりリード線が接続されていることを特徴とする請求項1〜3のいずれか一項記載の電子部品。
JP2003427764A 2003-12-24 2003-12-24 電子部品 Expired - Lifetime JP4057520B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003427764A JP4057520B2 (ja) 2003-12-24 2003-12-24 電子部品
US11/014,966 US7253553B2 (en) 2003-12-24 2004-12-20 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003427764A JP4057520B2 (ja) 2003-12-24 2003-12-24 電子部品

Publications (2)

Publication Number Publication Date
JP2005191087A JP2005191087A (ja) 2005-07-14
JP4057520B2 true JP4057520B2 (ja) 2008-03-05

Family

ID=34746836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427764A Expired - Lifetime JP4057520B2 (ja) 2003-12-24 2003-12-24 電子部品

Country Status (2)

Country Link
US (1) US7253553B2 (ja)
JP (1) JP4057520B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352115B2 (en) * 2004-04-28 2008-04-01 Tdk Corporation Piezoelectric element and piezoelectric device
JP4898396B2 (ja) * 2006-11-17 2012-03-14 太陽誘電株式会社 弾性波デバイス
US10707832B2 (en) * 2016-09-01 2020-07-07 Tdk Corporation Vibrating device
JP6825290B2 (ja) 2016-09-29 2021-02-03 Tdk株式会社 圧電素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1785036A (en) * 1927-12-30 1930-12-16 Bell Telephone Labor Inc Oscillation generator
US4584499A (en) * 1985-04-12 1986-04-22 General Electric Company Autoresonant piezoelectric transformer signal coupler
JPH0776783B2 (ja) * 1989-06-15 1995-08-16 ローム株式会社 半導体装置及び出力端子テスト方法
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6093997A (en) * 1998-08-03 2000-07-25 Cts Corporation Embedded piezoelectric resonator
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3692900B2 (ja) 2000-03-15 2005-09-07 ブラザー工業株式会社 圧電式インクジェットプリンタヘッド及びその製造方法
JP3705085B2 (ja) 2000-07-06 2005-10-12 ブラザー工業株式会社 圧電式インクジェットプリンタヘッド
JP3804459B2 (ja) 2001-03-01 2006-08-02 ブラザー工業株式会社 積層型圧電素子
JP4334864B2 (ja) * 2002-12-27 2009-09-30 日本電波工業株式会社 薄板水晶ウェハ及び水晶振動子の製造方法
JP3849780B2 (ja) * 2003-02-25 2006-11-22 ブラザー工業株式会社 圧電アクチュエータを備えた装置及びインクジェットプリンタヘッド
JP4343552B2 (ja) * 2003-02-27 2009-10-14 Tdk株式会社 積層圧電素子
JP4720068B2 (ja) * 2003-03-03 2011-07-13 Tdk株式会社 積層型圧電素子
JP4586352B2 (ja) * 2003-11-11 2010-11-24 Tdk株式会社 積層型圧電素子
JP4529427B2 (ja) * 2003-12-01 2010-08-25 Tdk株式会社 積層型圧電素子
US7233099B2 (en) * 2003-12-25 2007-06-19 Tdk Corporation Multilayer piezoelectric element

Also Published As

Publication number Publication date
JP2005191087A (ja) 2005-07-14
US7253553B2 (en) 2007-08-07
US20050156489A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4057520B2 (ja) 電子部品
JP4343552B2 (ja) 積層圧電素子
US7525240B2 (en) Electronic component
JP4506172B2 (ja) 積層型圧電素子
JP4449797B2 (ja) 電子部品
JP4586352B2 (ja) 積層型圧電素子
JP2004266154A (ja) 積層型圧電素子
JP4358087B2 (ja) 積層型セラミック素子
JP4529427B2 (ja) 積層型圧電素子
JP4238226B2 (ja) 積層型圧電素子
US7176384B2 (en) Electronic component
JP5087822B2 (ja) 圧電素子
JP4262147B2 (ja) 電子部品及び電子部品の固定方法
JP4373896B2 (ja) 積層型セラミック素子
JP2013012657A (ja) 圧電素子
JP4220440B2 (ja) セラミック素子
JP4247179B2 (ja) 積層型セラミック素子
JP5066785B2 (ja) 圧電素子
JP5205689B2 (ja) 積層型圧電素子
JP4283751B2 (ja) 電子部品の製造方法及び電子部品
JP2005340302A (ja) 積層型セラミック素子及びその製造方法
JP2006128467A (ja) 積層型セラミック素子
JP6003313B2 (ja) 圧電素子
JP4586501B2 (ja) 圧電アクチュエータ装置
JP2006237252A (ja) 圧電素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4057520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

EXPY Cancellation because of completion of term