[go: up one dir, main page]

JP4057399B2 - 微細孔への金属充填方法 - Google Patents

微細孔への金属充填方法 Download PDF

Info

Publication number
JP4057399B2
JP4057399B2 JP2002324135A JP2002324135A JP4057399B2 JP 4057399 B2 JP4057399 B2 JP 4057399B2 JP 2002324135 A JP2002324135 A JP 2002324135A JP 2002324135 A JP2002324135 A JP 2002324135A JP 4057399 B2 JP4057399 B2 JP 4057399B2
Authority
JP
Japan
Prior art keywords
metal
fine holes
forming
filling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002324135A
Other languages
English (en)
Other versions
JP2004158705A (ja
Inventor
龍夫 末益
功 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002324135A priority Critical patent/JP4057399B2/ja
Priority to US10/701,635 priority patent/US7217890B2/en
Priority to DE10351924A priority patent/DE10351924A1/de
Publication of JP2004158705A publication Critical patent/JP2004158705A/ja
Priority to US11/739,575 priority patent/US7814651B2/en
Application granted granted Critical
Publication of JP4057399B2 publication Critical patent/JP4057399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は微細孔への金属充填方法及びその方法により形成された金属が充填した微細孔を備えたワークに関し、さらに詳細には、シリコンＩＣチップなどを積層する高密度３次元実装あるいはその配線、またはレーザーダイオード、フォトダイオード、光導波路などの光学デバイスを実装するための台座基板（シリコンオプティカルベンチ）に関するものであり、シリコン基板の表裏に形成された配線パターンを繋ぐための貫通電極用微細孔へ、導体用の金属を充填し、電極あるいは配線として利用し、なおかつ同時にバンプ形成する微細孔への金属充填方法及びその方法により形成された金属が充填した微細孔を備えたワークに関する。
【０００２】
【従来の技術】
一般に、微細孔へ金属を充填する技術としては、溶融した金属を圧力差により孔内へ充填する方法（例えば溶融金属吸引法）がある（例えば特許文献１）。またこの作業と一括で基板の片面にバンプを形成する方法として、微細孔の入口周辺に金属層を形成し、その後、溶融金属吸引法により金属充填を行うものがある。
【０００３】
図４及び図５を参照する。図４（ａ）及び図５（ａ）に示すようにチャンバー５１内で基板５３を真空圧に減圧する。ここで、基板５３は基板ホルダ５５により支持されている。この基板５３は微細孔５７、耐熱性シート５９、金属層６１等を備えている。その後、図４（ｂ）及び図５（ｂ）に示すようにヒータ６５により溶融された溶融金属６３が入っている金属溶融槽６７に基板５３を挿入する。このとき、まだ微細孔５７に溶融金属６３は充填されていない。図４（ｂ）及び図５（ｃ）に示すように基板５３が溶融金属６３とほぼ同じ温度に達した後、チャンバー５１内を例えば大気圧以上に加圧して、溶融金属６３を微細孔５７に充填する。
【０００４】
続いて、図４（ｃ）及び図５（ｄ）に示すように、基板５３を金属溶融槽６７から引き上げて冷却する。これにより、配線６９とバンプ形状７１が形成される。
【０００５】
【特許文献１】
特開２００２−１５８１９１号公報
【０００６】
【発明が解決しようとする課題】
ところで、上述のように、従来までの微細孔へ金属を充填する技術としては、例えば前述の溶融金属吸引法があるが、本技術の場合、耐熱シートの粘着力が熱により悪くなり、微細孔の終端に金属がきれいに充填できないときがある。
【０００７】
図６（ａ）は、耐熱性シート５９の封止が良く配線６９が正常の場合であるが、図６（ｂ）に示すように、耐熱性シート５９の粘着力が熱により悪くなり、封止が上手く行かず、微細孔の終端で充填した金属基板底部７５に漏れだしている。図６（ｃ）に示すように、漏れだした金属７５が固まると図６（ｃ）に示すように金属７５同士が接触し基板が不良になる。
【０００８】
特に使用する金属材料の融点が高く、充填作業時の金属の溶融温度が３５０°Ｃを越えるような場合、使用できる耐熱シートは無いという問題があった。
【０００９】
【課題を解決するための手段】
本発明は、前述のごとき問題に鑑みてなされたものであり、請求項１に係る発明は、ワークに形成された微細孔に対して溶融金属を圧力差により吸引させて充填する微細孔への金属充填方法において、微細孔をワークの一方の面から他方の面に向け非貫通に形成する工程と、非貫通の微細孔を形成した後、前記微細孔の入り口周辺に最終のバンプ形状に対応した形状の金属層を形成する工程と、前記金属層の形成後、前記非貫通の微細孔に対して金属を充填するとともに前記金属層上に前記金属層に応じたバンプを形成する工程と、金属が充填された非貫通の微細孔を前記他方の面から貫通させる工程とを含む微細孔への金属充填方法である。
【００１０】
請求項２に係る発明は、ワークに形成された微細孔に対して溶融金属を圧力差により吸引させて充填する微細孔への金属充填方法において、微細孔をワークの一方の面から他方の面に向け非貫通に形成する工程と、前記ワークの表面及び前記非貫通の微細孔の内面に絶縁層を形成する工程と、
非貫通の微細孔を形成した後、前記微細孔の入り口周辺に最終のバンプ形状に対応した形状の金属層を形成する工程と、前記金属層の形成後、前記非貫通の微細孔に対して金属を充填するとともに前記金属層上に前記金属層に応じたバンプを形成する工程と、絶縁層に覆われた充填金属である配線が、ワークの板厚より長くなるように他方の面よりワークをエッチングする工程と、他方の面側の露出したワーク表面に絶縁層を形成する工程と、他方の面を研磨し、金属充填部を露出させる工程とを含む微細孔への金属充填方法である。
【００１２】
上記の各請求項の手段により、例えば以下のような具体的な作用がある。すなわち、微細孔は基板に対して非貫通に形成する。次に、基板が絶縁体材料である場合は該当しないが、それ以外の材料の場合は、微細孔の内壁におよび基板表面に絶縁層を形成する。その後、微細孔の入口周辺に金属層を形成し、溶融金属吸引法にて金属を微細孔に充填し尚且つ同時にバンプも形成する。この方法によれば、微細孔の片側を基板自身が封止しているため。耐熱シートを使用する必要がない上、封止状態が熱によって壊れることもない。
【００１３】
基板が絶縁体材料である場合は、金属充填後、基板底面を研磨し、充填した金属配線を出現させる。これにより貫通配線が完成する。
【００１４】
次に、基板が絶縁体材料以外の場合は、金属充填後、同様に基板底面を研磨するが、微細孔内に形成してある絶縁層の手前で止め、それ以降は基板材料のみ例えばケミカルエッチングによりエッチングし、微細孔の底部を出現させる。微細孔底部の絶縁層はエッチングの保護層としても使用できる。充填金属まで研磨を行わない理由は、研磨によって充填金属が削れる際、その金属粉が基板材料へ付着あるいは拡散することで、基板を汚染してしまうことを防止するためである。また、基板材料が単結晶材料の場合は、研磨後に例えばケミカルエッチングを実施することは、研磨によって生じる研磨表面の破砕層を除去することが可能であり、基板表面にマイクロクラックなどの欠陥を残さない効果もある。
【００１５】
次に、露出した基板材料の表面に絶縁層を形成する。絶縁層を形成する際のプロセス温度は、充填した金属の融点以下の温度で行い、作業中に充填金属が溶融し微細孔より抜け出てしまうことを防止する。その後、再度、基板底面を研磨し、金属充填部を出現させる。これにより貫通配線が完成する。このとき、基板材料表面は絶縁層で覆われているため、充填金属による汚染の心配はない。
【００１６】
【発明の実施の形態】
本発明の実施の形態を、図面を参照して説明する。
【００１７】
図１はワーク（以下の説明においてはワークが基板の場合を想定している）が絶縁材料の場合を示す。図１（ａ）を参照する。ガラス基板１の一方の面５に微細孔３を複数形成する、この際、微細孔は非貫通とする。すなわち、ガラス基板１の板圧Ｔは各微細孔３の一方の面５からの深さＤより大きい。
【００１８】
ここでガラス基板１を採用しているが、基板としてはこれに限定されず、充填する金属の溶融温度に対して耐熱性がありさえすれば、例えばセラミック、樹脂、あるいはそれらの複合材料でも採用可能である。基板の厚さは数十μｍ〜数ｃｍ程度である。微細孔の口径及び深さは、数ｎｍ〜数ｍｍ程度である。また、基板に形成する微細孔の数に制限はない。
【００１９】
図１（ｂ）を参照する。次に複数の微細孔３の入口周辺に金属層７を、例えばスパッタリングにより形成し、所定の形状にパターンニングする。金属層７の形状は、最終的に形成したいバンプ形状である。例えば、まず下地にＣｒ３０ｎｍ、次いでＡｕ５００ｎｍをスパッタリングし、その後、フォトレジスト塗布後、フォトリソグラフィーによりレジストをパターンニングし、それをマスクにＡｕついでＣｒをエッチングする。
【００２０】
図１（ｃ）を参照する。チャンバ（図示しない）内の金属溶融槽９の中に、溶融金属（例えば３３０°Ｃに加熱し溶融した金−錫共晶ハンダ（Ａｕ−２０ｗｔ％Ｓｎ））１１が入っている。そして、前述の溶融金属吸引法により、ガラス基板１の微細孔３へ溶融金属１１を充填する。続いて、金属溶融槽９からガラス基板１を引き上げる。この際、同時にバンプが形成される。
【００２１】
図１（ｄ）は処理後のガラス基板１を示す。すなわち、前記ガラス基板１の複数の微細孔３の内部に溶融金属１１が充填され固形し貫通してない配線１３が形成される。さらに、金属層７を形成することにより、バンプ１５も形成される。
【００２２】
図１（ｅ）を参照する。次に、ガラス基板１の他方の面（底面）１７を研磨によって平坦化し、充填した金属の表面を出現させる。これにより、ガラス材料Ｍａから配線１３が露出する。すなわち、貫通した配線１３、金属層により形成されたバンプ１５等を備えたガラス基板１が完成する。
【００２３】
図２及び図３は基板が絶縁体材料以外の場合の微細孔の形成工程を示す。
【００２４】
図２（ａ）を参照する。シリコン基板２１の一方の面２５に複数の微細孔２３を形成する。この際、微細孔２３は非貫通とする。すなわち、シリコン基板２１の板圧Ｔ２は各微細孔２３の一方の面２５からの深さＤ２より大きい。
【００２５】
ここではシリコン基板２１を採用しているが、基板としてはこれに限定されず、充填する金属の溶融温度に対し耐熱性がありさえすれば、例えば化合物、半導体、金属のものも採用可能である。基板の厚さは数十μｍ〜数ｃｍ程度である。微細孔の口径および深さは数ｎｍ〜数ｍｍ程度である。また、基板に形成する微細孔の数に限定はない。
【００２６】
図２（ｂ）を参照する。形成した微細孔２３の内面および基板表面に絶縁層２７を形成する。例えばＳｉＯ２膜やＳｉＮ膜などを、熱酸化やＣＶＤ、スピンオンガラスの塗布などの方法を用いて形成する。絶縁層２７の厚さは、数十ｎｍ〜数ｍｍ程度である。
【００２７】
図２（ｃ）を参照する。次に、微細孔２３の入口周辺に金属層２９をスパッタリングにより形成し、所定の形状にパターンニングする。金属層２９の形状は、最終的に形成したいバンプ形状である。例えば、まず下地にＣｒ３０ｎｍ、次いで、Ａｕ５００ｎｍをスパッタリングし、その後、フォトレジスト塗布後、フォトリソグラフィーによりレジストをパターンニングし、それをマスクにＡｕついでＣｒをエッチングする。
【００２８】
図２（ｄ）を参照する。チャンバー（図示しない）内の金属溶融槽３１に、溶融金属（例えば３３０°Ｃに加熱し溶融した金−錫共晶ハンダ（Ａｕ−２０ｗｔ％Ｓｎ））３３が入っている。そして、前述の溶融金属吸引法により、シリコン基板２１の微細孔２３へ溶融金属３３を充填する。続いて、金属溶融槽３１からシリコン基板２１を引き上げる。この際、同時にバンプが形成される。
【００２９】
図３（ａ）に処理後のシリコン基板２１を示す。すなわち、複数の微細孔２３に溶融金属３３が充填され複数の配線３５が形成される。また、金属層２９上にバンプ形状３７が形成される。一方、上述のように、シリコン基板２１の表面は絶縁層２７に覆われている。この後、他方の面（底面）３９を研磨する。
【００３０】
図３（ｂ）を参照する。シリコン基板２１の他方の面（底面）３９を研磨するが、微細孔２３内に形成してある絶縁層２７の手前で止める（シリコン基板２１の板圧Ｔ３は溶融金属３３が絶縁層２７を設けた微細孔２３の深さＤ３より大きい）。
【００３１】
図３（ｃ）を参照する。それ以降は基板材料のみ、例えばケミカルエッチングによりエッチングし、そして、微細孔の底部（すなわち、絶縁層に覆われた充填金属である配線３５）を数μｍ程度出現させる（シリコン基板２１の板圧Ｔ４は配線３５の長さＤ４より小さくなる）。ここで、前述の方法以外に研磨はせず、最初から例えばケミカルエッチングのみで、微細孔の底部出現させてもよい。
【００３２】
図３（ｄ）を参照する。次に、露出した基板材料の表面に絶縁層４１を形成する。絶縁層４１を形成する際のプロセス温度は、充填した金属の融点以下の温度で行い、作業中に充填金属が溶融し微細孔２３より抜け出てしまうことを防止する。また、絶縁層４１の材料は、融点以下のプロセス温度で形成可能であれば、それ以外の制限はない。また絶縁層４１の厚さは数μｍ〜数十μｍ程度である。具体的には、充填金属が金−錫共晶ハンダ（Ａｕ−２０ｗｔ％Ｓｎ）の場合、融点が２８０°Ｃであるので、プラズマＣＶＤにより２００°ＣでＳｉＯ２膜を５μｍ成膜する。その後、再度、基板の他方の面（底面）３９を研磨し、金属充填部を露出させる。これにより貫通配線が完成する。
【００３３】
図３（ｅ）に処理後のシリコン基板２１を示す。すなわち、シリコン基板２１の材料Ｍｂの表面は絶縁層２７と絶縁層４１に覆われている。また、金属層２９により作られたバンプ形状３７を備えた配線３５が形成されている。このとき、基板材料表面は絶縁層で覆われているため、充填金属による汚染の心配はない。
【００３４】
なお、本発明は、上述した実施の態様の例に限定されることなく、適宜の変更を加えることにより、その他の態様で実施できるものである。
【００３５】
【発明の効果】
上述の如く本発明によれば、例えば、非貫通の微細孔を基板に形成することで、溶融金属吸引法にて金属を微細孔に充填する際、微細孔の片側を基板自身が封止しているため、耐熱シートを使用する必要がない上、封止状態が熱によって壊されることもない。これにより緻密できれいな充填が可能になる。
【００３６】
また、基板が絶縁体材料以外の場合は、金属充填後、基板底面を研磨するが、微細孔内に形成してある絶縁層の手前で止め、それ以降は基板材料のみ、例えばケミカルエッチングによりエッチングし、微細孔の底部を出現させる。この際、微細孔底部の絶縁層はエッチングの保護層としても利用できる。
【００３７】
そして、充填金属まで研磨を行わないので、研磨によって充填金属が削れる際、その金属粉が基板材料へ付着あるいは拡散することで、基板を汚染してしまうことを防止できる。
【００３８】
また、基板材料が単結晶材料の場合は、研磨後に例えばケミカルエッチングを実施することは、研磨によって生じる研磨表面の破砕層を除去することが可能であり、基板表面にマイクロクラックなどの欠陥を残さない効果もある。
【００３９】
さらに、露出した基板材料の表面に絶縁層を形成する際、絶縁層形成のプロセス温度を、充填した金属の融点以下の温度で行うことで、作業中に充填金属が溶融し微細孔より抜け出てしまうことを防止できる。
【００４０】
これにより、基板材料を問わず、緻密、且つ、平坦で汚染のない、微細貫通配線付き基板ができる。
【図面の簡単な説明】
【図１】絶縁体材料のときの微細孔形成の断面工程図である。
【図２】絶縁体以外のときの微細孔形成の断面工程図である。
【図３】図２の続きの断面工程図である。
【図４】従来の技術を説明する説明図である。
【図５】従来に技術を説明する説明図である。
【図６】従来の技術の課題を説明する説明図である。
【符号の説明】
１…ガラス基板
３…微細孔
７…金属層
９…金属溶融槽
１１…溶融金属
１３…配線
１５…バンプ
２１…シリコン基板
２３…微細孔
２７…絶縁層
２９…金属層
３１…金属溶融槽
３３…溶融金属
３５…配線
３７…バンプ形状
４１…絶縁層
５１…チャンバー
５３…基板
５５…基板ホルダ
５７…微細孔
５９…耐熱性シート
６１…金属層
６３…溶融金属
６５…ヒータ
６７…金属溶融槽

Claims (2)

  1. ワークに形成された微細孔に対して溶融金属を圧力差により吸引させて充填する微細孔への金属充填方法において、
    微細孔をワークの一方の面から他方の面に向け非貫通に形成する工程と、
    非貫通の微細孔を形成した後、前記微細孔の入り口周辺に最終のバンプ形状に対応した形状の金属層を形成する工程と、
    前記金属層の形成後、前記非貫通の微細孔に対して金属を充填するとともに前記金属層上に前記金属層に応じたバンプを形成する工程と、
    金属が充填された非貫通の微細孔を前記他方の面から貫通させる工程と、
    を含むことを特徴とする微細孔への金属充填方法。
  2. ワークに形成された微細孔に対して溶融金属を圧力差により吸引させて充填する微細孔への金属充填方法において、
    微細孔をワークの一方の面から他方の面に向け非貫通に形成する工程と、
    前記ワークの表面及び前記非貫通の微細孔の内面に絶縁層を形成する工程と、
    非貫通の微細孔を形成した後、前記微細孔の入り口周辺に最終のバンプ形状に対応した形状の金属層を形成する工程と、
    前記金属層の形成後、前記非貫通の微細孔に対して金属を充填するとともに前記金属層上に前記金属層に応じたバンプを形成する工程と、
    絶縁層に覆われた充填金属である配線が、ワークの板厚より長くなるように他方の面よりワークをエッチングする工程と、
    他方の面側の露出したワーク表面に絶縁層を形成する工程と、
    他方の面を研磨し、金属充填部を露出させる工程と、
    を含むことを特徴とする微細孔への金属充填方法。
JP2002324135A 2002-11-07 2002-11-07 微細孔への金属充填方法 Expired - Fee Related JP4057399B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002324135A JP4057399B2 (ja) 2002-11-07 2002-11-07 微細孔への金属充填方法
US10/701,635 US7217890B2 (en) 2002-11-07 2003-11-06 Method for fabricating a through-hole interconnection substrate and a through-hole interconnection substrate
DE10351924A DE10351924A1 (de) 2002-11-07 2003-11-07 Durchkontaktierungssubstrat und ein Verfahren zur Herstellung eines Durchkontaktierungssubstrats
US11/739,575 US7814651B2 (en) 2002-11-07 2007-04-24 Method for fabricating a through-hole interconnection substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002324135A JP4057399B2 (ja) 2002-11-07 2002-11-07 微細孔への金属充填方法

Publications (2)

Publication Number Publication Date
JP2004158705A JP2004158705A (ja) 2004-06-03
JP4057399B2 true JP4057399B2 (ja) 2008-03-05

Family

ID=32211927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002324135A Expired - Fee Related JP4057399B2 (ja) 2002-11-07 2002-11-07 微細孔への金属充填方法

Country Status (3)

Country Link
US (2) US7217890B2 (ja)
JP (1) JP4057399B2 (ja)
DE (1) DE10351924A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006080337A1 (ja) * 2005-01-31 2008-06-19 日本電気株式会社 半導体装置およびその製造方法と、積層型半導体集積回路
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
DE102006035864B4 (de) * 2006-08-01 2014-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Durchkontaktierung
US20090210103A1 (en) * 2007-12-03 2009-08-20 Mr. Michael Cook Controlling aircraft aerial movements, defeating icing on aircraft surfaces, aiding decontamination, and damping turbulence effects on aircraft by the method of micro-perforated airfoil coordinated precision flow management
US7745321B2 (en) * 2008-01-11 2010-06-29 Qimonda Ag Solder contacts and methods of forming same
EP2238612B1 (en) * 2008-01-30 2013-03-13 Innovent Technologies, Llc Method and apparatus for manufacture of via disk
CN102007690A (zh) * 2008-02-18 2011-04-06 精工电子有限公司 压电振动器的制造方法、压电振动器、振荡器、电子设备及电波钟
WO2009104314A1 (ja) * 2008-02-18 2009-08-27 セイコーインスツル株式会社 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
US7973417B2 (en) * 2008-04-18 2011-07-05 Qimonda Ag Integrated circuit and method of fabricating the same
US8319344B2 (en) 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
DE102008035901A1 (de) * 2008-07-31 2010-02-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
CN102310602B (zh) * 2010-06-30 2014-03-26 鸿富锦精密工业（深圳）有限公司 铝塑复合结构及其制作方法
JP2012059738A (ja) * 2010-09-03 2012-03-22 Toshiba Corp 半導体装置
US9057850B2 (en) 2011-03-24 2015-06-16 Centera Photonics Inc. Optoelectronic module
TWI456277B (zh) * 2011-03-24 2014-10-11 Ct A Photonics Inc 光連接器
JP6176253B2 (ja) * 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
DE102012217881A1 (de) * 2012-10-01 2014-04-03 Siemens Aktiengesellschaft Sensoranordnung und Herstellungsverfahren
CN104143525B (zh) * 2013-05-09 2018-12-18 盛美半导体设备（上海）有限公司 穿透硅通孔背面金属平坦化方法
JP5933103B1 (ja) 2015-06-17 2016-06-08 株式会社フジクラ 導波路基板の製造方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
WO2020061437A1 (en) 2018-09-20 2020-03-26 Industrial Technology Research Institute Copper metallization for through-glass vias on thin glass
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852877A (en) * 1969-08-06 1974-12-10 Ibm Multilayer circuits
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
JPH04206875A (ja) 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体素子の貫通孔製造方法
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JP3673094B2 (ja) 1997-10-01 2005-07-20 株式会社東芝 マルチチップ半導体装置
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
US6583058B1 (en) * 1998-06-05 2003-06-24 Texas Instruments Incorporated Solid hermetic via and bump fabrication
JP3627856B2 (ja) 2000-11-22 2005-03-09 株式会社フジクラ 微細空間への金属充填装置及び金属充填方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6691408B2 (en) * 2001-10-10 2004-02-17 Mack Technologies Florida, Inc. Printed circuit board electrical interconnects

Also Published As

Publication number Publication date
US7814651B2 (en) 2010-10-19
US20040092117A1 (en) 2004-05-13
JP2004158705A (ja) 2004-06-03
DE10351924A1 (de) 2004-06-17
US7217890B2 (en) 2007-05-15
US20070187142A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4057399B2 (ja) 微細孔への金属充填方法
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
US7936062B2 (en) Wafer level chip packaging
TWI387062B (zh) 有蓋晶片之晶圓級封裝
US6787897B2 (en) Wafer-level package with silicon gasket
KR100741864B1 (ko) 반도체장치의 제조방법
EP1987535B1 (en) Method of making vias
US6100175A (en) Method and apparatus for aligning and attaching balls to a substrate
EP0248314A2 (en) Soldering of electronic components
US20020014661A1 (en) Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices
EP1266399B1 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JPH08505267A (ja) 大きい積層体を分割することによりｉｃチップの積層体を製作する方法
US20080283944A1 (en) PHOTOSTRUCTURABLE GLASS MICROELECTROMECHANICAL (MEMs) DEVICES AND METHODS OF MANUFACTURE
CN102388438A (zh) 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
CN102388440A (zh) 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
KR20110128232A (ko) 웨이퍼의 가공 방법
TWI255525B (en) Method of bonding and transferring a material to form a semiconductor device
JPH0783038B2 (ja) 半田を除去するための方法及び装置
US5065931A (en) Device for removing solder
JP2011018907A (ja) 視認用窓を有するハンドリングウェハー
KR100992582B1 (ko) 웨이퍼 레벨 패키지 및 이의 제조 방법
JP3638250B2 (ja) アライメントマークおよび半導体装置の製造方法
US9728509B1 (en) Laser scribe structures for a wafer
US4815208A (en) Method of joining substrates for planar electrical interconnections of hybrid circuits
KR100944530B1 (ko) 유리성형을 이용하여 제조한 웨이퍼 범핑용 템플릿 및 그제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees