JP4048172B2 - 測定セルおよびこのタイプの測定セルを含む測定アレイならびに測定セルの使用および測定アレイの使用 - Google Patents

Description

解析技術またはセンサ技術において、電位差測定が実行され、すなわち、測定対象物に電流を印加することなく電位が測定される。この電位は、特徴付けられるべき解析物の特性を表すか、または、特徴付けられるべき解析物の特性が、いわゆるトランスデューサによって生成される。このためのセンサは、電位を電気信号、例えば、電圧信号に変換し、次に、これらが評価される。例えば、純粋な医学研究において、電極は、細胞外神経信号の電位差測定中に用いられる。

［１］によると、ニューロンの電位を測定するために電極モジュールが提供される。半導体材料から生成された電極モジュールは、その上に、先に向かって細くなった微小形電極、および、その電極の幅広い端部に増幅器を有する矩形の基板を含む。

［１］による電極モジュールに関する１つの問題は、先に向かって細くなった微小形電極は、ポイント測定の実行しかできないため、空間的に解析する方法でニューロン群を同時に測定することができないことである。このために、この電極モジュールの場合、増幅器の寸法も、あまり重要でない。なぜなら、構造的空間が制約されないからである。

［２］は、センサとして用いられ、かつ、生細胞の神経信号を電子的に読み出すために利用される電界効果トランジスタを開示する。この場合、生きた神経細胞は、電界効果トランジスタの絶縁された開ゲート上に載せられる。このセンサは、細胞壁の電位の変化の形態で明らかになる細胞の神経信号を記録し得る。なぜなら、これらの電位変化は、トランジスタのチャネル電流、またはドレインとソースとの間のチャネル領域に存在する電荷の密度を制御または変調するからである。

［２］に開示された配列は、［３］において、双方向接続を用いて、神経細胞の電位が構成に電気信号を印加することによって変更され得るように拡張された。このために、ＦＥＴ構造の近傍に、このＦＥＴ構造から絶縁された態様で制御電極が配列され、この制御電極は、対応する電気信号を印加することによって、神経細胞に、その電位を変更させる。

［４］は、マウスの神経細胞の電位を決定する場合に適用される上述の配列を示す。

上述のセンサと接続された外部信号ゲインの場合、小さい信号振幅に基づく、不良の信号伝送、不良の信号対雑音比、さらに、外乱の影響（例えば、漏れ電界）に対する高感度および寄生の効果が不利である。

［５］は、ＧａＡｓ基板上に構成され、かつ、ロウおよびカラムで配列されたイオン感知電界効果トランジスタのアレイを開示する。個々のトランジスタが可能な限り近接して配列され得るために、ロウに配置されたＦＥＴのチャネルのように、共通のカラムに配列されたＦＥＴのゲートが互いに接続されてバックゲートを形成する。カラムおよびロウを連続的にタッピングすることによって、測定アレイ内の電位が変化した場所を検出することが可能である。

［５］による配列に関する不利な点は、電流経路がセンサの直列回路を介して流れる必要があるということである。その結果、大きいアレイを実現することが不可能になる。なぜなら、選択されたセンサに関する直列抵抗は、分圧器により信号が減衰するからである。

さらに、バックゲートを実現するために、非常に複雑な製造プロセスが必要である。さらに、特定のＧａＡｓ技術が用いられ、用いられる材料のヒ素が高い毒性を有し、従って、センサは、可能な用途のうちのわずかな部分のためにのみ適切である。

［６］は、共通の基板上のイオン感知電界効果トランジスタのアレイを示す。この場合、アレイは、個々のトランジスタが、隣接するトランジスタに影響を及ぼすインピーダンスとは異なる局在的インピーダンスをその周囲にて検出することを可能にするために利用されない。従って、アレイの可能な限り高い分解能は、決して必要とされない。その代わりに、測定サンプルこそがアレイにわたって一定の特性を有する必要がある。なぜなら、アレイは、アナログデジタルセンサとして利用されるからである。すなわち、この場合、閾値は、電界効果トランジスタとして設計された各センサセルに割り当てられる。閾値は、センサセルごとに異なる。比較回路は、測定量がそれぞれの閾値を超過するかどうかをチェックする。従って、特定の測定値を再生するバイナリ値のアレイは、このアレイを覆うサンプルに関して生成される。読み出し回路は、基板上に集積される。

［７］は、［６］による、さらに展開された配列を示す。この場合、各センサのロウには、ただ１つの比較器が割り当てられ、その比較器の閾値が変更され得、従って、個々のセンサが連続的に読み出される。

［８］は、これに関して、閾値を評価するためのさらなるメカニズムを示す。

この最後に記載された配列の場合、個々のセンサにおける、このようにして取得された出力値は、加算および平均化される。従って、この平均値は、測定量に線形的に依存する。

しかしながら、これは、空間分解能がないにも関わらず、比較的低速の測定のみを可能にする。なぜなら、一方で、すべてのセンサが同じ量を記録し得、かつ、これを割り当てられた閾値と比較するために、アレイ全体がサンプルによって覆われる必要があるからである。他方、読み出しメカニズムは複雑かつ低速であり、従って、この配列は、静的測定にのみ適切である。

対照的に、非常に高いセンサの実装密度は、例えば、ニューロン群内の個々のニューロンの非常に小さい細胞外信号を、空間的に解析する方法で測定するために必要である。

個々のニューロンの信号を測定できるようにするために、センサのアレイの出力信号が、個別に読み出されることが可能でなければならない。センサ回路をそれぞれ含む、隣接する測定セル（以後、ピクセルとも呼ばれる）間の距離は、ニューロン自体よりも小さくなければならない。しかしながら、一方で、製造プロセスによって制約される最小のフィーチャサイズは、センサを製造するための境界条件である。他方、パラメータの統計的ゆらぎ、およびセンサ信号の雑音比は、コンポーネントの領域が小さくなると、大幅に大きくなる。

従って、複数の用途において、センサ回路のコンポーネントは、許容可能な信号対雑音比を保証するために、最小寸法よりも大きくされる必要がある。従って、ピクセル回路は、小さいピッチおよび良好な信号対雑音比を達成するために、可能な限り小さい数のコンポーネントで実現される必要がある。さらに、配列の安定性、高感度、およびロバスト性を保証することも必要である。

さらに、［１０］は、指紋イメージを獲得するための容量性距離センサを記載する。センサは、隣り合って配列され、かつ、互い対する距離が測定される第１および第２のキャパシタプレートを有する容量性素子を有する。さらに、センサは、フィードバック経路において容量性素子が接続される反転演算増幅器を有する。

［１１］は、イオン感知電界効果トランジスタが用いられるバイオセンサを有する測定回路を記載する。

［１２］は、多重化された活性生物学的電極アレイ（ｍｕｌｔｉｐｌｅｘｅｄ ａｃｔｉｖｅ ｂｉｏｌｏｇｉｃａｌ ｅｌｅｃｔｒｏｄｅ ａｒｒａｙ）を開示する。

［１３］は、電界効果トランジスタを有する基本回路を記載する。

［１］Ｋ．Ｔａｋａｈａｓｈｉ、Ｓ．Ｔａｋｅｕｃｈｉによる「Ｂｉ−ＭＯＳＦＥＴ Ａｍｐｌｉｆｉｅｒ ｆｏｒ Ｉｎｔｅｇｒａｔｉｏｎ ｗｉｔｈ Ｍｕｌｔｉｍｉｃｒｏｅｌｅｃｔｒｏｄｅ Ａｒｒａｙ ｆｏｒ Ｅｘｔｒａｃｅｌｌｕｌａｒ Ｎｅｕｒｏｎａｌ Ｒｅｃｏｄｉｎｇ」ＩＥＩＣＥ ＴＲＡＮＳ、ＦＵＮＤＡＭＥＮＴＡＬＳ、Ｖｏｌ．Ｅ７７−Ａ、Ｎｏ．２、３８８〜３９３ページ、１９９４年２月。

［２］Ｐ．Ｆｒｏｍｈｅｒｚ、Ｉｎｔｅｒｆａｃｉｎｇ Ｎｅｕｒｏｎｓ ａｎｄ Ｓｉｌｉｃｏｎ ｂｙ Ｅｌｅｃｔｒｉｃａｌ Ｉｎｄｕｃｔｉｏｎ」Ｂｅｒ．Ｂｕｎｓｅｎｇｅｓ、Ｐｈｙｓ．Ｃｈｅｍ．１００、Ｎｏ．７、１０９３〜１１０２ページ、１９９６年。

［３］Ａ．Ｓｔｅｔｔらによる「Ｔｗｏ−ｗａｙ ｓｉｌｉｃｏｎ−ｎｅｕｒｏｎ ｉｎｔｅｒｆａｃｅ ｂｙ ｅｌｅｃｔｒｉｃａｌ ｉｎｄｕｃｔｉｏｎ」Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｅ、Ｖｏｌｕｍｅ ５５、Ｎｕｍｂｅｒ２、１７７９〜１７８２ページ、１９９７年２月。

［４］Ｓ．Ｖａｓｓａｎｅｌｌｉ、Ｐ．Ｆｒｏｍｈｅｒｚによる「Ｔｒａｎｓｉｓｔｏｒ ｒｅｃｏｒｄｓ ｏｆ ｅｘｃｉｔａｂｌｅ ｎｅｕｒｏｎｓ ｆｒｏｍ ｒａｔ ｂｒａｉｎ」Ａｐｐｌ．Ｐｈｙｓ．Ａ６６、４５９〜４６３ページ、１９９８年。

［５］Ｗ．Ｊ．Ｐａｒａｋらによる「Ｔｈｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ−ａｄｄｒｅｓｓａｂｌｅ ｐｏｔｅｎｔｉｏｍｅｔｒｉｃ ｓｅｎｓｏｒ／ｓｔｉｍｕｌａｔｏｒ（ＦＡＰＳ）−ａ ｎｅｗ ｃｏｎｃｅｐｔ ｆｏｒ ａ ｓｕｒｆａｃｅ ｐｏｔｅｎｔｉａｌ ｓｅｎｓｏｒ ａｎｄ ｓｔｉｍｕｌａｔｏｒ ｗｉｔｈ ｓｐａｔｉａｌ ｒｅｓｏｌｕｔｉｏｎ、Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ」Ｂ−５８、４９７〜５０４ページ、１９９９年。

［６］Ｔ．Ｃ．Ｗ．Ｙｅｏｗらによる「Ｄｅｓｉｇｎ ｏｆ ａ Ｓｉｎｇｌｅ Ｃｅｌｌ ｏｆ ａｎ ＩＳＦＥＴ Ａｒｒａｙ Ｃｈｉｐ」Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ：Ｔｅｃｈｎｏｌｏｇｙ ｔｏｄａｙ ｆｏｒ ｔｈｅ ｆｕｔｕｒｅ、ＮＡ（ＮＡ）６２〜６７ページ、１９９５年。

［７］Ｔ．Ｃ．Ｗ．Ｙｅｏｗらによる「Ａ ｖｅｒｙ ｌａｒｇｅ ｉｎｔｅｇｒａｔｅｄ ｐＨ−ＩＳＦＥＴ ｓｅｎｓｏｒ ａｒｒａｙ ｃｈｉｐ ｃｏｍｐａｔｉｂｌｅ ｗｉｔｈ ｓｔａｎｄａｒｄ ＣＭＯＳ ｐｒｏｃｅｓｓ」Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ｂ４４、４３４〜４４０ページ、１９９７年。

［８］Ｔ．Ｃ．Ｗ．Ｙｅｏｗらによる「Ｔｈｉｃｋ−Ｆｉｌｍ Ｔｈｅｒｍｉｓｔｏｒ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｎｏｖｅｌ Ｔｈｒｅｓｈｏｌｄ Ｃｏｎｖｅｒｓｉｏｎ Ｃｏｎｃｅｐｔ」Ｓｅｎｓｏｒｓ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｖｏｌ．１０、Ｎｏ．２、７７〜９１ページ、１９９８年。

［９］Ｋ．Ｖａｖｅｌｉｄｉｓ、Ｙ．Ｔｓｉｖｉｄｉｓによる「ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ」Ｎｅｗ Ｙｏｒｋ、０−７８０３−１２５４−６／９３、１１８０〜１１８３ページ、１９９３年。

［１０］ＥＰ ０ ９４２ ２５９ Ａ１号
［１１］ＵＳ ５ ３０９ ０８５号
［１２］ＵＳ ５ ９６５ ４５２号
［１３］Ｏ．Ｌｉｍａｎｎによる「Ｅｌｅｋｔｒｏｎｉｋ ｏｈｎｅ Ｂａｌｌａｓｔ：Ｅｉｎｆｕｅｈｒｕｎｇ ｉｎ ｄｉｅ Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ ｄｅｒ ｉｎｄｕｓｔｒｉｅｌｌｅｎ Ｅｌｅｋｔｒｏｎｉｋ［Ｅｌｅｃｔｒｏｎｉｃｓ ｗｉｔｈ ｎｏ ｂａｌｌａｓｔ：Ｉｎｔｒｏｄｕｃｔｉｏｎ ｔｏ ｔｈｅ ｃｉｒｃｕｉｔ ｔｅｃｈｎｏｌｏｇｙ ｏｆ ｉｎｄｕｓｔｒｉａｌ ｅｌｅｃｔｒｏｎｉｃｓ］Ｆｒａｎｚｉｓ−Ｖｅｒｌａｇ、第７版、３５〜３８ページ、１９８７年。

従って、本発明は、測定セル、さらに、要求のセットを満たし、ロバストかつ汎用の測定セルを有する測定アレイを提供するという問題に基づく。

この問題は、独立請求項による特徴を有する測定セルおよび測定アレイにより解決される。本発明の好適な改良点は、従属請求項から明らかである。

基板に集積された測定セルは、変換器素子とも呼ばれるセンサを含む。変換器素子は、任意の測定量を電位に変換する。これは、さらに、単に電位を伝えることを含む。

この場合、変換器素子は、制御されたソースおよびキャパシタンスの直列回路と考えられ得る。この場合、変換器素子は、従来の、またはｐＨ感知電極として設計され得る。ｐＨ感知電極は、水溶液中のイオン濃度を電荷量、電圧または電位に変換し、従って、水性の環境における電位を決定することを可能にする。

さらに、センサに接続された増幅器回路が、共通の基板上に配列される。

本発明によると、増幅器段は、測定セルに配列される。これは、良好な信号の伝送、さらに、良好な信号対雑音比を可能にする。外乱の影響、すなわち、漏れ電界および寄生効果に対する感度は低い。

他方、増幅器段の適切な寸法が与えられると、測定セルは、さらに、要求面積は小さく、従って、測定セルの高い実装密度を達成することを可能にし、従って、過度に小さいサンプルのものであっても、特に測定アレイを用いて、空間的に解析する方法であっても、電位を記録することが可能である。

測定セルは、安定性、高い電気的感度、および機械的ロバスト性によって区別される。

好適には、この場合の増幅器回路の入力段は、基板上に集積されたトランジスタ、センサ、または、適切な場合、トランジスタの制御端子に少なくとも間接的に接続されたサンプルそれ自体を備える。

これは、センサによって記録され、かつ、電気信号（好適には、電流信号または電圧信号）に変換されたサンプルの電位が、評価のために十分な分解能を提供し、次に、外乱の影響に対してあまり敏感でないように調整されることを可能にする。

増幅器回路は、単一段または多段でセットアップされ得る。

好適に展開すると、トランジスタは、ソース、ドレインおよびゲートを有する電界効果トランジスタとして設計され、共通のソース接続で動作される。

これに代わる本発明の有利な展開において、トランジスタは、エミッタ、コレクタおよびベースを有するバイポーラトランジスタとして設計され、これは、共通のエミッタ接続で動作される。

しかしながら、トランジスタは、さらに、特定の高いゲインファクタが達成されることを意図する場合、複数のサブトランジスタを含むダーリントン回路として設計され得る。

増幅器回路は、好適には、トランジスタの動作点を設定するための負荷素子を備える。

この場合、負荷素子は、非反応性の、好適には、可変の抵抗器として、トランジスタとして、または電流ソースとして設計され得る。

複数の用途において、この場合、負荷素子は、共通基板上の増幅器回路の構成部分として配列される。

これは、製造の労力を低減する。

別の有利な展開において、負荷素子は、基板の外側に配列される。

これにより、測定セルのために必要とされる面積が低減され得る。コンポーネントの数を低減することによって、小さいピッチおよび良好な信号対雑音比を達成することも可能である。

好適には、負荷素子は、トランジスタのドレインまたはコレクタと、第１の供給電位との間に配列される。この場合、第１の供給電位は、通常、後から定義される第２の供給電位に対して、通常、グラウンドとして設計される正電位である。

制御可能なスイッチは、好適には、トランジスタの制御端子と、ドレインまたはコレクタとの間に配列される。この制御可能なスイッチは、特に、トランジスタとして設計され、共通基板上の増幅器回路の構成部分として配列される。

本発明のある改良点によると、増幅器回路は、適切な電圧または適切な電流がセンサ電極に印加されるフィードバックを有する。

フィードバックは、好適には、
制御スイッチ
低域フィルタ、または
動作電圧を外部に格納するためのユニット
としてセットアップされる。

この場合、サンプルの電位を測定するために、スイッチが開かれる測定動作フェーズと、増幅器回路の動作点を設定するために、スイッチが閉じられる設定動作フェーズとが提供される。設定動作フェーズが、想定動作フェーズの休止中に定義される。

従って、増幅器回路の動作点は、短時間のインターバルに新規に設定され得る。

提供される制御可能なスイッチの代わりとして、トランジスタの制御端子とトランジスタのドレインまたはコレクタとの間の上述の変形の１つにより、さらなる負荷素子を配列することもまた可能である。

これに代わって、さらなる負荷素子は、トランジスタの制御端子と、第１の供給電位との間に配列されてもよく、第３の負荷素子は、制御端子とさらなる供給電位との間に配列され得る。

さらなる負荷素子および／または第３の負荷素子は、好適には、基板上に配列される。

基板は、センサの第１の供給電位の端子と、さらなる供給電位の端子と、測定セルの出力信号としての増幅された電気信号の端子とを有し得る。

本発明の以下の展開は、特に、これらが測定アレイ内で用いられる場合に有利な効果を明らかにする。

さらなる制御可能なスイッチは、トランジスタのドレインまたはコレクタ端子に接続され得る。

この場合、さらなるスイッチは、同時に、トランジスタのドレインまたはコレクタ端子と負荷素子との間に配列され得る。

スイッチオンにされた場合、さらなるスイッチは、タッピングのために、増幅された電気信号を、従って、例えば、基板の端子にリリースする。

好適には、さらなる制御可能なスイッチが、基板上の増幅器回路の構成部分として配列される。

本発明の有利な展開において、測定セルのセンサは、ｐＨ感知層を備える。

好適には、サンプルの電位を電気信号に変換するために、ゲート、ソースおよびドレインを有するセンサとして基板上に電界効果トランジスタを備える。このセンサは、センサの動作中に、ゲート層上に配列され、かつ、その電位が、ソースとドレインとの間の電界効果トランジスタのチャネル電流に結合されるように設計される。

従って、サンプルのパラメータとして、ｐＨ濃度を記録することが可能である。そのｐＨ濃度は、それ自体、電界効果トランジスタを通じて記録される電位を供給する。ｐＨ濃度を決定することによって、サンプルの物質構成を推論することも可能である。

ｐＨ感知層は、特定の物質が測定されることのみを可能にする物質選択的メンブレンが先行し得る。

測定アレイは、共通の基板上に複数の上述の測定セルを含む。この場合、測定アレイの各測定セルは、固有の増幅器回路を備える。

測定アレイを用いて、さらに、ニューロン群内の体外ニューロンのような、例示的微小構造の電位を空間的に解析する方法で記録することを可能にする。

測定アレイは、標準的ＣＭＯＳプロセスにおいて費用効果的に製造され得、良好な信号対雑音比を高い空間分解能および高い実装密度と共に可能にする。センサ信号は、個々のセンサが互いに影響を及ぼし合うことなく測定され得る。高い一時的分解能もまた可能である。

さらなる有利な点について、測定セルに関する説明を参照されたい。

好適には、測定セルは、基板上にロウおよびカラムで配列される。

これは、測定対象物に対する良好な面積利用率、および位置決定を達成する。

基板上にて、セルのロウまたはセルのカラムのすべてのソースまたはエミッタ端子を接続するために、共通のソース側接続線を提供することが可能である。

これは、基板上の測定セルの各ソース端子が外側に向かって個別にルーティングされる必要がないことを意味する。

このような共通のソース側接続線は、セルのロウまたはセルのカラムごとに提供され得、これにより、線の１つが中断された場合の破損の保護も、これに関して最適化される。

好適には、基板は、各ソース接続線をグラウンド電位に接続するために、ソース接続線ごとに端子を有する。

基板上で、セルのカラムまたはセルのロウのすべての制御可能なスイッチを制御するために、共通の制御線を配列することが可能である。

これは、基板上の測定セルの制御端子ごとに外側に向かって個別にルーティングされる必要がないことを意味する。

このような共通の制御線は、セルのカラムまたはセルのロウごとに提供され得、これにより、線の１つが中断した場合の破損の保護も、これに関して最適化される。

好適には、基板は、制御ユニットの接続のために制御線ごとに端子を有する。

好適には、基板は、セルのロウまたはセルのカラムのすべてのさらなる制御可能なスイッチを制御するために共通のさらなる制御線を有する。

これは、基板上の測定セルの制御端子ごとに外側に向かって個別にルーティングされる必要がないことを意味する。

このような共通のさらなる制御線は、セルのロウまたはセルのカラムごとに提供され得、これにより、線の１つが中断された場合の破損の保護も、これに関して最適化される。

好適には、基板は、制御ユニットの接続のために、さらなる制御線ごとに端子を有する。この配列は、出力信号値がカラムごと、またはロウごとに読み出されることを可能にする。

基板は、セルのカラムまたはセルのロウのすべてのさらなる制御可能なスイッチを接続するために、共通の出力線を有し得る。

これは、基板上の測定セルの出力ごとに外側に向かって個別にルーティングされる必要がないことを意味する。

このような共通の出力線は、セルのカラムまたはセルのロウごとに提供され得、これにより、線の１つが中断された場合の破損の保護も、これに関して最適化される。

好適には、基板は、出力線ごとに、例えば、評価器の接続ごとに端子を有する。

基板は、セルのカラムまたはセルのロウのすべての負荷素子を接続するために、共通の負荷側供給線を備え得る。

これは、基板上の測定セルの負荷素子の端子ごとに外側に向かって個別にルーティングされる必要がないことを意味する。

このような共通の負荷側線は、セルのカラムまたはセルのロウごとに提供され得、これにより、線の１つが中断された場合の破損の保護も、これに関して最適化される。

基板は、好適には、正の供給電位に接続するために、負荷側線ごとに端子を備える。

有利な展開において、基板は、セルのカラムまたはセルのロウのすべてのさらなる制御可能なスイッチを接続するために、共通の接続線を備える。

この場合、このような共通の接続線が、セルのカラムまたはセルのロウごとに提供され、各場合について、接続線は、基板上に端子を有する。負荷素子は、セルのカラムまたはセルのロウごとに基板の外側に配列される。それぞれの負荷素子は、それぞれの接続線の端子に接続される。基板は、接続線ごとにさらなる端子を有し、これにより、電気出力信号が、各さらなる端子にて取り出され得る。

前の展開において、各さらなる制御可能なスイッチに代わるものとしてダイオードが提供され得る。

好適には、測定アレイは、異なった態様で用意されたセンサを有する測定セルを備える。この場合、少なくとも２つの異なった測定セルのセンサは、サンプルの異なったパラメータまたは物質を検出するように設計される。

この測定アレイを用いて、サンプルのｐＨ値に基づいて、サンプルの異なった物質を同時に検出することが可能である。このために、個々のセンサは、ｐＨ感知層を有し得る。決定されるべき、物質に依存するように設計されたメンブレンは、その後、ｐＨ感知層に付与され得、決定されるべき物質をｐＨ値の変化に変換する。メンブレンまたは変換器は、この場合、酵素であり得るか、さもなければ活性化可能なイオンポンプ、またはさらに複雑なメカニズムで構成され得る。ｐＨ濃度に対応する電位は、その後、このようにして構成されたセンサによって測定される。

その結果、複数の異なった化合物の同時の検出が、測定アレイによって可能にされる。

異なったパラメータまたは物質を検出するための異なったセンサが少数である場合、異なったセンサは、さらに、測定アレイにおいて周期的順序で配列されてもよい。

ある有利な展開において、測定セルは、測定動作中に、サンプルを収容するウェルの底部を形成する。

さらなる有利な展開において、チャネルは、測定動作中に、サンプルを収容するための測定セル上に提供される。

本発明によると、提示される測定セルは、さらに、増幅器回路に電気信号を印加することによって、サンプルに電位を印加するために用いられ得る。

本発明によると、提示される測定アレイは、個々の測定セルの増幅器回路に電気信号を印加することによって、空間的に解析する方法でサンプルに電位を印加するためにも用いられ得る。

従って、本発明は、測定セルに関して、いわゆる双方向通信を可能にする。この場合、電圧または電圧パルスが測定セルの増幅器回路の出力端子に順番に印加され、従って、サンプルにおいて、例えば、ニューロチップにおいて、ニューロンを励起するか、または特定の化学反応を誘導する。

本発明を適用する好適な分野は、純粋な医学研究および純粋な製薬研究である。これらの学問分野において、センサのアレイを用いて、複数のニューロンの信号を細胞外で（非破壊的に）測定することへの関心が高まっている。

純粋な研究において、これは、生物学的ニューラルネットワークの機能に関する情報を可能にし、長期的には、ニューロプロテーゼの開発を可能にする。

薬剤学において、薬剤の神経毒性ならびに興奮（ｅｘｈｉｂｉｔｏｒｙ）および抑制効果を研究することが可能である。この場合、本発明は、特に、セルおよびセル群の挙動、例えば、細胞間伝達、または、セルにおける直接的な薬剤および物質の影響等、特定の刺激に対する反応に関する研究を可能にする。この場合、測定結果は、刺激と測定結果とに高い信頼性および相関をともなって、短い測定時間で得られる。

本発明は、さらに、環境技術において適用され、ここで、センサは、例えば、水質等の総和ファクタの変換器としてのセルを有するセンサが開発される。

さらに、特に、特定の物質に反応する特定のセルの開発も考えられる。この場合、解析技術全体が、適用分野として開放される。

本発明は、それぞれ、１つの測定セルにおいて、単段または多段の増幅器回路が提供され、増幅器回路の動作点は、フィードバック素子として負荷素子によって設定され得るという事実において明らかに見出され得る。これは、フィードバック素子としての負荷素子による増幅器回路のパラメータのゆらぎを補償することを可能にする。

本発明の例示的実施形態は、図で示され、かつ、以下において、より詳細に説明される。

図における同一の素子および量は、同じ参照符号が提供される。

図１は、本発明による測定セル３の電気回路図を示し、電位、好適には、ニューロンの電位を電気センサ信号Ｖ_{ａｎａｌｙｔｅ}、すなわち、好適には、電圧信号に変換するための、センサＡの等価回路図である。この場合、センサＡは、ゲート、ソースおよびドレインを有する電界効果トランジスタとして設計される。サンプルは、センサの動作中に、ゲート層上に配列され、好適には、ゲート層上に構成された絶縁層上に載せられ、その電位は、ソースとドレインとの間の電界効果トランジスタのチャネル電流を制御する。従って、検出されるべきサンプル／解析物の電位または特性は、センサＡにおける電圧Ｖ_{ａｎａｌｙｔｅ}の変化を介してモデル化される。

センサＡは、一方で、グラウンドに接続され、他方、ＤＣ電圧デカップリングキャパシタンスＣ_Ｅ、すなわち、電極のキャパシタンスを介して単段増幅器を有する増幅器回路Ｂに接続される。ＣＭＯＳ技術が用いられる。

センサＡおよび増幅器回路Ｂは、共通基板上に集積されて配列される。

前置増幅器として動作される増幅器回路は、共通のソース接続で動作される、ゲート、ソースおよびドレインを有するｎ型ＭＯＳ電界効果トランジスタＶを備える。トランジスタＶの動作点は、抵抗器として設計される負荷素子Ｒ_１〜Ｒ_３を介して設定される。抵抗器Ｒ_１は、ドレインを第１の供給電位Ｖ_ＤＤに接続する。トランジスタＶのゲート電圧の動作点は、Ｒ_２およびＲ_３によって形成される電圧分圧器を介して設定され、この場合、抵抗器Ｒ_２は、ゲートを供給電位Ｖ_ＤＤに接続し、レジスタＲ_３は、ゲートをさらなる供給電位、ここでは、接地電位に接続する。

トランジスタＶの低周波の小信号ゲインは、トランジスタｇ_ｍのトランスコンダクタンスと抵抗値Ｒ_１との積から近似される。トランジスタＶによって増幅される電圧成分は、信号ソースＶ_{ａｎａｌｙｔｅ}の電圧とゲートキャパシタンスＣ_Ｇとの積を、電極のキャパシタンスＣ_Ｅと、ゲートキャパシタンスＣ_Ｇと抵抗値Ｒ_２およびＲ_３との複合和（ｃｏｍｐｌｅｘ ｓｕｍ）で割ったものである。それほど低くはない周波数の場合、この値は、Ｃ_Ｅを、ゲートキャパシタンスＣ_ＧとＣ_Ｅの和で割ったものに近似している。全低周波伝達関数Ｈ_０は、

となる。

図２は、本発明による測定セルの第２の電気回路図を示す。図１による回路図と対照的に、抵抗器として設計された負荷素子Ｒ_２は、増幅器Ｖのゲートおよびドレインを接続する。これは、フィードバック抵抗器として利用される。図１による回路図からの負荷素子Ｒ_３は不要である。

図２による例示的実施形態において、トランジスタＶおよび負荷抵抗器Ｒ_１の動作パラメータのゆらぎ（特に、プロセス制約的かつ局所的な確率動作パラメータのゆらぎ）が考慮に入れられ、かつ、動作点の定義において自動的に補償される。さらに、基板上の空間要求は、図１による増幅器回路Ｂと比較されたレジスタの数が比較的少ないために低減される。

設定される動作点を考察するために、平衡状態が考慮され、すなわち、時間に依存する信号が無視される。従って、ゲート電圧は、ドレイン電圧に対応する。出力コンダクタンスを無視することによって、以下の構成方程式
Ｉ_Ｄ０＝ｋ・（Ｖ_Ｇ−Ｖ_Ｔｈ）^２ （２）
がトランジスタＶに当てはまる。

キルホッフの電圧法則から、ゲート電圧に関して
Ｖ_Ｇ＝Ｖ_ＤＤ−Ｉ_Ｄ０・Ｒ_１ （３）
になる。従って、ゲート電圧は、トランジスタの構成方程式から消去され得、トランジスタＶのドレイン零入力電流は、

のように明確にされ得る。等式（４）から明らかなように、トランジスタの零入力電流は、抵抗Ｒ_１が大きくなると、ほぼ双曲線的に低減される。抵抗器Ｒ_１における電流割る電圧の値によって与えられた電流のほぼ双曲線的低減は、主に、抵抗値が増加すると、商の約数が増加することに基づく。

しかしながら、抵抗値が増加すると、抵抗器における電圧降下がわずかに増加する。従って、商の分子がわずかに増加して、双曲線プロファイルからの逸脱もまたわずかに大きくなる。トランスコンダクタンスｇ_ｍを決定する零入力電流は、従って、Ｒ_１によって設定され得る。

具体的には、トランジスタの構成方程式を用いて、ゲインに影響を及ぼすトランスコンダクタンスｇ_ｍの線形的減少よりも弱い減少をもたらす。これは、その後、ゲートまたはドレイン電圧の減少、およびその結果生じる抵抗値Ｒ_１が増大するトランジスタのトランスコンダクタンスの減少に起因する（等式（５）を参照）。

抵抗器Ｒ_２を介するフィードバックが最初に無視され、境界遷移における電極のキャパシタンスが任意に良好に伝導し、かつ、図２におけるトランジスタを任意に良好に導通すると考えられ、図２におけるトランジスタのドレイン電流が、ゲート電圧にのみ依存すると考えられ、すなわち、出力コンダクタンスが無視される場合、小信号ゲインが基づく影響は、比較的簡単に説明され得る。小信号ゲインは、入力電圧の変化に対する出力電圧の変化の商であり、すなわち、ゲート電圧の変化に対するドレイン電圧の変化の商である。

ゲート電圧ΔＶ_Ｇのわずかな変化は、ドレイン電流の変化をもたらす。
ΔＩ_Ｄ＝−ｇ_ｍ・ΔＶ_Ｇ （６）
この電流の変化は、抵抗器またはドレイン端子において
Ｒ_１・ΔＩ_Ｄ
の電圧降下の変化をもたらす。従って、第１の近似について、低周波の小信号ゲインｈ_０は、

になる。

トランジスタの出力コンダクタンスが考慮に入れられた場合、トランジスタのゲインは、わずかに減少するだけである。なぜなら、出力コンダクタンスは、抵抗器Ｒ_１の逆数よりもかなり小さいからである。

さらに、回路の周波数応答も関心の対象である。周波数応答の最小要件は、考慮されるべき帯域幅に位置する周波数成分の伝送である。所望されるのは、適切な場合、有用な信号を含まない周波数範囲の成分の減衰、すなわち、信号対雑音比を排他的に減少させることである。回路を考慮すると、回路の周波数応答が、複数のファクタによって決定されることが明らかになる。最初に、電極のキャパシタンスは、ゲートノードにおける他のキャパシタンスを有する容量性電圧分圧器を形成する。

信号が非常に小さいことに基づいて、信号のさらなる減衰を回避するために、電圧分圧器は、適切に寸法決めされなければならない。このために、センサＡおよびゲートが接続されるキャパシタンスＣ_Ｅは、ゲートキャパシタンスの大きさと少なくとも同じ大きさを有するべきである。ゲート電圧の変化は、ドレインノードにおいて増幅され、ＲＣ要素およびゲートノードにおけるＲ_２およびキャパシタンスを含む素子を介して再びゲートノードにフィードバックされる。回路は、反転増幅器をなすので、このフィードバックは、負のフィードバックである。負のフィードバックが増加すると、ゲインが減少する。通過帯域周波数領域でこれを回避するために、フィードバックの限界周波数は、増幅器の下位の所望の低い限界周波数よりもはるかに小さくなければならない。さらに、周波数応答は、出力抵抗器、および増幅器が駆動できなければならない駆動されるべき寄生線キャパシタンスによってさらに影響を受ける。

フィードバックの実質的効果は、回路の動作点が、例えば、動作点を定義する抵抗器における、プロセス制約的なゆらぎに対して、図１による測定セルと比較して、あまり敏感でなくなることである。なぜなら、トランジスタのゲート電圧のＤＣコンポーネントが、ドレイン電圧のＤＣ成分によって定義され、従って、トランジスタは、動作点を常に飽和領域に有するからである。

図３による測定セルの場合、図２による測定セルと比較して、さらなる負荷素子Ｒ_２が制御可能スイッチＰ_Ａと置換される。スイッチＰ_Ａが閉じられた場合、ゲートに位置するキャパシタンスがドレインノードの電圧に充電され、従って、動作点は、ドレイン電圧に設定される。このプロセスは、測定動作フェーズ間に存在する設定フェーズにおいて繰返し行われる。

測定動作フェーズにおいて、制御可能なスイッチＰ_ａは開かれ、従って、著しく高いフィードバック抵抗値に対応する。スイッチＰ_ａは、トランジスタの形態でのみ実現され得る。動作中に、測定動作フェーズと設定動作フェーズとが交互になり、すなわち、システム全体は、完全に時間連続的には動作しない。

上述のように、アレイにおける測定セルの配列は、特定の用途に都合が良い。このアレイは、センサ、増幅器、接続素子、および適切である場合、アドレシング素子を含む個々の測定セル（ピクセルとも呼ばれる）を備える。複数のセンサが、上述の必要性、または、経済的理由により、可能な限り小さい面積にて実現されることが意図される場合、面積要求を大幅に増大させることなく、かつ、空間分解能を失うことなく、各測定セルにおいて完全な多段増幅器を実現することが可能ではないばかりか、測定セルに位置する各前置増幅器がアレイの外側に位置する増幅器に固定して接続されることも可能ではない。

測定アレイにおいて用いるための種々の測定セルが、図４〜図９を参照して提示される。隣接し合い、かつ上下する同一の測定セルの配列は、図１２〜図１７に示される測定アレイをもたらす。

図４〜図９における測定セルは、点線で輪郭付けされ、同様に、測定アレイ内の個々の測定セルが点線で輪郭付けされる。しかしながら、この場合、測定アレイの測定セルは、共通の基板上に設けられる。この場合、図４〜図９の１つによる測定セルの概略は、さらに、基板の境界を示し得る。しかしながら、図４〜図９による測定セルが測定アレイにおいて用いられる場合、点線は、通常、測定セルを示すが、基板の境界は示さない。

図４に示される測定セルは、測定セルのロウおよび測定セルのカラムを有する測定アレイに合わせられる。この測定アレイにおいて、ソース端子は、ロウごとに接地電位と接続される。このためにソース側接続線ＳＬが用いられる。抵抗器Ｒ_１は、カラムごとに、負荷側供給線ＬＶＬを介して供給電位Ｖ_ＤＤと固定して接続される。グラウンドおよび供給電位Ｖ_ＤＤと接続されたノードについて、接続線の配向は、通常、任意である。換言すると、ソース側接続線ＳＬは、さらに、カラムのすべてのセルを接続し得、負荷側供給線は、さらに、ロウのすべてのセルを接続し得る。

スイッチＰ_Ａが開くと、トランジスタＶは、共通のソース接続で動作し、すなわち、等価ソースＶ_{ａｎａｌｙｔｅ}のＡＣコンポーネントを増幅する効果がある。

さらに、さらなる制御可能なスイッチＰ_Ｍが提供される。さらなるスイッチＰ_Ｍがロウごとに駆動され得るように選択された場合、個々の測定セルの出力信号Ｖ_ｏｕｔが、ロウごとに読み出され得る。このために、関連する測定セルにおけるさらなるスイッチＰ_Ｍが閉じられ、トランジスタＶのドレイン端子が、カラムごとに測定セルを接続する出力線ＡＬに接続され、出力信号Ｖ_ｏｕｔは、その後、測定アレイのエッジにてさらに処理され得る。

図５による測定セルの場合、ピクセルのロウのソース端子をグラウンドに接続するために、共通のソース側接続線ＳＬが再び提供される。負荷側供給線ＬＶＬは、さらに、図４からの線に対応する。対照的に、すべてのセルのロウのさらなるスイッチＰ_Ｍを互いに接続する出力線ＡＬが、ここで、提供される。従って、測定セル３は、カラムのさらなる制御可能なスイッチＰ_Ｍを駆動することによってカラムごとに読み出され得る。

図６によると、ロウごとに駆動され得るさらなるスイッチＰ_Ｍが負荷素子Ｒ_１とトランジスタＶとの間に配列された場合、負荷素子Ｒ_１は、さらに、測定セル３の外側、すなわち、ここでも、基板の外側に配列され得る。測定セル３の面積の広がりが縮小される。なぜなら、測定セルごとの抵抗器の面積要求が除去されるからである。従って、より良好な空間分解能が、図６による測定セルを有する測定アレイで達成される。さらに、可変の抵抗器を用いて、抵抗器のレギュレーション、従って、測定セルごとに個別に設定され得るゲインが、さらに、可能である。

この場合、ピクセルのロウのソース端子をグラウンドに接続するために、共通のソース側接続線ＳＬが再び提供される。さらに、接続線ＶＬは、負荷素子Ｒ_１と出力信号タップＶ_ｏｕｔとの間に提供される。さらなる制御可能スイッチＰ_Ｍは、この接続線ＶＬに接続される。図６によるこのタイプのさらなる測定セルが測定アレイを形成するように配列された場合、カラムのすべてのさらなる制御可能なスイッチＰ_Ｍは、接続線に接続される。従って、測定セルは、ロウのさらなる制御可能なスイッチＰ_Ｍを駆動することによってロウごとに読み出され得る。

図７による測定セルは、実質的に、図４による測定セルに対応する。ピクセルのロウのソース端子をグラウンドに接続するために、共通のソース側接続線ＳＬが再び提供される。さらに、すべてのセルのロウさらなる制御可能なスイッチＰ_Ｍを互いに接続する出力線が再び提供される。従って、測定セルは、ロウのさらなる制御可能なスイッチＰ_Ｍを駆動することによってロウごとに読み出され得る。しかしながら、負荷側供給線ＬＶＬは、ここで、セルのカラムの負荷素子Ｒ_１を接続するためではなく、セルのロウの負荷素子Ｒ_１を接続するために提供される。

図７による測定セルと比較すると、図８による測定セルの場合、出力線ＡＬは、ここで、図７によるセルのカラムの接続と比較して、セルのロウのさらなる制御可能なスイッチＰ_Ｍを接続するために提供される。従って、測定セルは、カラムのさらなる制御可能なスイッチＰ_Ｍを駆動することによって、カラムごとに読み出され得る。

図９は、基本的に、外部負荷素子Ｒ_１を有する図６による測定セルを示す。しかしながら、この場合、図６による、カラムではなくロウのすべてのさらなる制御可能なスイッチＰ_Ｍを接続するために接続線が提供される。従って、測定セルは、カラムのさらなる制御可能なスイッチＰ_Ｍを駆動することによってロウごとに読み出され得る。このような配列の有利な点については、図６に関する説明を参照されたい。

図１０ａ）〜図１０ｅ）は、供給電位Ｖ_ＤＤと接地電位との間に、それぞれ負荷素子Ｒ_１およびトランジスタ素子Ｖを有する発明による増幅器回路からの詳細を示す。説明は、本発明による増幅器回路の不可欠な素子としての異なったトランジスタ素子Ｖの代替的使用を示すために利用される。

この場合、図１０ａ）は、ｎ型電界効果トランジスタの使用を示し、図１０ｂ）は、ｐ型電界効果トランジスタの使用を示し、両方とも共通のソース接続であり、図１０ｃ）は、ｎｐｎ型バイポーラトランジスタの使用を示し、図１０ｄ）は、ｐｎｐ型バイポーラトランジスタの使用を示し、両方とも共通のエミッタ接続であり、図１０ｅ）は、２つのサブトランジスタＶＶを含むダーリントン回路の使用を示す。

残りの図に示されるすべての回路の変形は、図１０ａ）に表されるようなｎ型ＭＯＳＦＥＴを用いる。

しかしながら、すべての回路変形において、増幅トランジスタおよびスイッチングトランジスタの両方に関して、図１０ｂ）によるｐ型ＭＯＳＦＥＴ、図１０ｃ）によるｎｐｎ型バイポーラトランジスタ、図１０ｄ）によるｐｎｐ型バイポーラトランジスタ、または類似の増幅器コンポーネントを用いることも可能である。

基本的に、図１０ｅ）に示されるダーリントン回路によるカスケード接続もまた考えられ得る。すべてのバイポーラ変形において、時間的に離散した負のフィードバックは不可能である。対照的に、コレクタとベースノードとの間の抵抗器との時間的に連続的な負のフィードバックが可能である。なぜなら、回路の動作のために必要とされるベース電流がこのような抵抗器を介して供給される。

図１１ａ）〜図１１ｅ）は、それぞれ、供給電位Ｖ_ＤＤと接地電位との間の共通のソース接続の負荷素子Ｒ_１およびｎ型電界効果トランジスタＶを有する増幅器回路からの詳細を示す。

異なった負荷素子Ｒ_１の代替的使用を示すために図示が利用される。この場合、図１０ａ）は、負荷素子Ｒ_１としての非反応性抵抗器の使用を示し、図１１ｂ）は、ゲート電圧がドレイン電圧と同じ増幅器トランジスタＶと同じ導電型のトランジスタの形態の負荷素子Ｒ_１を示し、図１１ｃ）は、ゲート電圧が電圧ソースによって定義される、図１１ｂ）によるトランジスタの使用を示し、図１１ｄ）は、ゲートがドレインに接続された増幅器トランジスタＶの相補導電型のトランジスタの使用を示し、図１１ｅ）は、ゲート電圧が電圧ソースによって定義された図１１ｄ）によるトランジスタの使用を示し、図１１ｆ）は、制御可能または非制御可能な負荷素子の別の実現の使用を示す。

残りの図面に示されるすべての回路変形は、図１０ａ）に示されるように、負荷素子として非反応性抵抗器を用いる。上述のように、この場合、低周波の小信号ゲインは、増幅トランジスタのトランスコンダクタンスとレジスタの大きさとの積から生じる。

しかしながら、すべての回路変形において、図１１ｂ）による同じ導電型のトランジスタの形態で負荷素子を用いることも可能である。ドレイン電圧およびゲート電圧は同一であるので、飽和領域における動作点、および、電流と電圧との間のほぼ２次の関係が明らかになるが、この関係は、動作領域において、第１の近似では、抵抗器の特性に対応する。

最後に、低周波の小信号ゲインは、下位トランジスタのトランスコンダクタンスと上位トランジスタのトランスコンダクタンスとの商からほぼ求められる。これに代わって、図１１ｄ）による相補導電型のトランジスタが用いられ得るか、ゲート電圧は、さらに、図１１ｃ）または図１１ｅ）に示されるように、電圧ソースによっても定義され得る。基本的に、図１３ｆ）による非制御可能または制御可能な負荷素子の任意の他の実現の変形が適切である。

制御可能な抵抗器の例として、ここで、刊行物［９］を参照されたい。

個々のピクセルにおける増幅器のゲインは、さらに、制御可能になる。

この時点で再び明確に述べられるのは、上述のすべての抵抗器素子、例えば、図１からの電圧分圧器Ｒ_２／Ｒ_３も非反応抵抗器とは異なった負荷素子で実現され得ることである。

図１２は、図において、「ピクセル」という用語でも呼ばれる３×３の測定セルを有する測定アレイを示す。用いられる測定セル３は、図８による測定セル構造に対応する。

スイッチＰ_Ａの再設定または設定機能は、スイッチングまたはパストランジスタによって実現され、測定するためのさらなるスイッチＰ_Ｍは、スイッチングトランジスタによって実現される。基本的に、これらのトランジスタは、さらに、相補導電型でもあり得るが、面積は、ウェルが必要とされるために、はるかに大きくなる。

接地電位、および、それぞれ、第１の供給電位Ｖ_ＤＤは、水平の（従って、ピクセルのロウ接続）ソース接続線ＳＬおよび負荷側接続線ＬＶＬを介して負荷素子Ｒおよびソース端子に印加される。従って、これらの電位間の電位差（チップの動作電圧とも異なり得る）は、抵抗器ＲとトランジスタＶとの直列回路にわたって降下される。

個々のピクセルの増幅器Ｖの動作点は、測定フェーズに先行する設定フェーズ中に設定される。このために、すべてのスイッチＰ_Ａは、動作電圧がスイッチＰ_Ａの制御線ＳＴＬの端子ＳＥＬ_Ａに印加されることによって作動される。それぞれの制御線Ｓ１は、ピクセルのカラムのスイッチＰ_Ａのすべての制御端子を接続する。従って、スイッチＰ_Ａを介して、トランジスタＶのゲートおよびドレインは短絡され、安定した動作点は、すべてのピクセルにおいて設定される。この動作点は、飽和領域に位置する。なぜなら、ゲートソースキャパシタンスにおける電圧は、ドレインソース電圧と等しいからである。設定フェーズの終わりに、トランジスタＰ_Ａが高インピーダンスに再び切換えられる。トランジスタＶは、その後、増幅する。

サンプルの研究された特性の変更は、センサにおける、従って、トランジスタＶのゲートキャパシタンスにおける電圧の変化、または、ゲート電圧の変化をもたらし、その結果、ほぼそのファクタ
−Ｒ・ｇ_ｍ （８）
だけ増幅されたドレイン電圧を変化させる。

図１２に示される構成において、このドレイン電圧は、ピクセルのカラムｎと同時または平行して読み出され得る。このために、ｎ番目のカラムに位置しないすべてのスイッチＰ_Ａは、オフにされる。このために、対応するｎ型トランジスタは、ピクセルのカラムのさらなるスイッチＰ_Ｍを接続するさらなる制御線ＷＳＬの端子ＳＥＬ_Ｍにて低レベルで制御される。ｎ番目のカラムのさらなるスイッチＰ_Ｍは、作動される。その結果、ｎ番目のカラムのトランジスタＶのドレイン電圧Ｖ_Ａは、水平方向に伸びる出力線ＡＬ上に存在し、かつ読み出され得る。

ピクセルが読み出され得るだけでなく、信号が、的確に個々のセンサに伝達され得る限りにおいて、サンプルへのパルスの双方向の信号伝送が可能である。このようなパルスは、例えば、ｍ番目の出力線Ａ１を介して、スイッチＰ_ＡおよびＰ_Ｍが作動して、センサとして利用される測定セルの電界効果トランジスタに導かれ得る。

図１３は、３×３の測定セルを有し、かつ、図において「ピクセル」という用語でも呼ばれる測定アレイを示す。用いられる測定セル３は、図７による測定セル構造に対応する。

接地電位および第１の供給電位Ｖ_ＤＤは、水平方向の（従って、ピクセルのロウ接続）ソース接続線ＳＬおよび負荷側接続線ＬＶＬを介して負荷素子Ｒおよびソース端子に印加される。これらの電位間の電位差は、チップの動作電圧とも異なり得、従って、抵抗器ＲとトランジスタＶとの直列回路にわたって降下される。

ピクセルのロウのスイッチＰ_Ａは、ピクセルのロウごとに共通の制御線ＳＴＬを介して互いに接続される。ピクセルのロウのさらなるスイッチＰ_Ｍは、ピクセルのロウごとに共通のさらなる制御線ＷＳＬを介して互いに接続される。

各カラムのさらなるスイッチＰ_Ｍは、垂直方向に伸びる出力線ＡＬを介して互いに接続される。

動作の方法については、図１２による測定アレイに関する説明を参照されたい。しかしながら、これと対照的に、図１３による測定アレイの場合、ピクセルは、ロウごとに読み出され得る。

図１４は、３×３の測定セルを有し、かつ、図において「ピクセル」という用語でも呼ばれる測定アレイを示す。用いられる測定セル３は、図４による測定セル構造に対応する。

接地電位および第１の供給電位Ｖ_ＤＤは、水平方向の（従って、ピクセルのロウ接続）ソース接続線ＳＬおよび垂直方向の（従って、ピクセルのカラム接続）負荷側接続線ＬＶＬを介して負荷素子Ｒおよびソース端子に印加される。これらの電位間の電位差は、チップの動作電圧とも異なり得、従って、抵抗器ＲとトランジスタＶとの直列回路にわたって降下される。

ピクセルのカラムのスイッチＰ_Ａは、ピクセルのカラムごとに共通の制御線ＳＴＬを介して互いに接続される。ピクセルのロウのさらなるスイッチＰ_Ｍは、ピクセルのロウごとに共通のさらなる制御線ＷＳＬを介して互いに接続される。

各カラムのさらなるスイッチＰ_Ｍは、垂直方向に伸びる出力線ＡＬを介して互いに接続される。

動作の方法については、図１２による測定アレイに関する説明を参照されたい。ピクセルは、図１４による測定アレイの場合、ロウごとに読み出され得る。

図１５は、３×３の測定セルを有し、かつ図において「ピクセル」という用語でも呼ばれる測定アレイを示す。用いられる測定セル３は、図６による測定セル構造に対応する。

接地電位は、水平方向の(従って、ピクセルのロウ接続）ソース接続線ＳＬを介してソース端子に印加される。ピクセルのカラムごとに、ここで、基板の外側に配列された、ただ一つの抵抗器が負荷素子Ｒとして提供される。

この負荷素子Ｒは、第１の供給電位Ｖ_ＤＤに接続される。ピクセルのカラムのさらなるスイッチＰ_Ｓは、接続線ＶＬを介して、このカラムに割り当てられた負荷素子Ｒに接続され、一方で、出力信号Ｖ_Ａのタップに接続される。

ピクセルのロウのスイッチＰ_Ａは、ピクセルのロウごとに共通の制御線ＳＴＬを介して互いに接続される。ピクセルのロウのさらなるスイッチＰ_Ｓは、ピクセルのロウごとに共通のさらなる制御線ＷＳＬを介して互いに接続される。

読み出されるべきロウのこれらのさらなるスイッチＰ_Ｓを除いて、すべてのさらなるスイッチＰ_Ｓは、低レベルで駆動され、従って、オフにされる。高レベルで作動されるさらなるスイッチＰ_Ｓは、オーム挙動を示すか、または、三極管で動作する。従って、トランジスタＶ（トランスコンダクタンスｇ_ｍおよび出力コンダクタンスｇ_ｄを有する）は、抵抗Ｒ、およびスイッチングトランジスタとして形成されたスイッチＰ_Ｓ（出力コンダクタンスｇ_ｄＰｓ）と共に、
出力Ｖ_ＡにおいてファクタＡ_０

だけゲート電圧Ｖ_Ｇの増幅を有する増幅器をなす。

図１５による測定アレイの場合、ピクセルは、接続線ＶＬの電流のない部分を介してロウごとに読み出される。

図１６は、３×３の測定セルを有し、かつ、図において「ピクセル」という用語でも呼ばれる測定アレイを示す。用いられる測定セル３は、実質的に、図６による測定セル構造に対応する。

接地電位は、水平方向の（従って、ピクセルのロウ接続）ソース接続線ＳＬを介してソース端子に印加される。ピクセルのカラムごとに、負荷素子Ｒとして、基板の外側に配列された、ただ１つの抵抗器が提供される。この負荷素子Ｒは、第１の供給電位Ｖ_ＤＤに接続される。図６からのさらなるスイッチＰ_Ｍは、ダイオードで置換される。ピクセルのカラムのダイオードＤ_Ｓは、接続線ＶＬを介して、このカラムに割り当てられた負荷素子Ｒに接続され、一方では、出力信号Ｖ_Ａのタップに接続される。

ピクセルのカラムのスイッチＰ_Ａは、ピクセルのロウごとに共通の制御線ＳＴＬを介して互いに接続される。

測定セルのロウの駆動または選択は、好適には、接地電位にされた駆動されたロウの接続線ＳＬ、および正の供給電位Ｖ_ＤＤにされた、他のすべての水平方向の接続線ＳＬによって可能にされる。駆動された測定セルにおけるダイオードＤ_Ｓは、その後、オフにされる。なぜなら、これらのロウにおけるダイオードＤ_Ｓは、逆方向バイアスされるからである。駆動されたカラムに位置するダイオードは、順方向バイアスされ、従って、負荷素子Ｒの抵抗と比較して無視できる小さい抵抗を表す。

従って、ピクセルは、図１６による測定アレイの場合、ロウごとに読み出される。

これに代わる有利な実施形態の変形において、測定アレイは、さらに、カラムごとにも読み出され得る。

図１７は、３×３の測定セルを有し、かつ、図において「ピクセル」という用語でも呼ばれる測定アレイを示す。用いられる測定セル３は、図９による測定セル構造に対応する。

接地電位は、水平方向の（従って、ピクセルのロウ接続）ソース接続線ＳＬを介してソース端子に印加される。ピクセルのロウごとに、ここで、負荷素子Ｒとして、基板の外側に配列されたただ１つの抵抗器が提供される。負荷素子Ｒは、第１の供給電位Ｖ_ＤＤに接続される。ピクセルのロウのさらなるスイッチＰ_Ｍは、接続線ＶＬを介して、このカラムに割り当てられた負荷素子Ｒに接続され、一方で、出力信号Ｖ_Ａのタップに接続される。

ピクセルのカラムのスイッチＰ_Ａは、ピクセルのカラムごとに共通の制御線ＳＴＬを介して互いに接続される。ピクセルのカラムのさらなるスイッチＰ_Ｍは、ピクセルのカラムごとに共通のさらなる制御線ＷＳＬを介して互いに接続される。

動作の方法について、図１２による測定アレイに関する説明を参照されたい。ピクセルは、図１７による測定アレイの場合、カラムごとに読み出される。

図１８は、測定アレイ１を平面図で示す。平面図の下に示される図は、平面図の断面線Ｓ１〜Ｓ１’およびＳ２〜Ｓ２’に沿う断面である。

この場合、測定セル３は、ウェル６の底部を形成する。ウェル６は、測定動作中に、サンプル４／解析物を収容する。従って、サンプルは、測定セル３のセンサＡに作用し得る。さらに、測定セル３を支持し、本例示的実施形態において、ＣＭＯＳ技術を用いて構成されたセンサおよび増幅器回路を支持するシリコンチップである基板２が見出され得る。

この場合、個々のセンサは、同一に構成されて、サンプルの電位が空間的に解析する方法で測定されてもよいし、あるいは、センサは、サンプルの異なったパラメータ／基板を測定するために、異なった態様で構成されてもよい。

図１９は、さらなる測定アレイを平面図で、および、この平面図の下に、平面図の断面線Ｓ１〜Ｓ’およびＳ２〜Ｓ２’に沿う２つの断面図で示す。この場合、ウェルは、サンプルを収容せず、むしろ、チャネル５は、サンプルを流体工学の枠内で、測定セル３の個々のセンサＡを通過させる。

ここでも、個々のセンサは、同一に構成されて、空間的に解析する方法でサンプルの電位を測定してもよいし、あるいは、センサは、サンプルの異なったパラメータ／物質を測定するために、異なった態様で構成されてもよい。

図１は、本発明による測定セルの第１の電気回路図を示す。 図２は、本発明による測定セルの第２の電気回路図を示す。 図３は、本発明による測定セルの第３の電気回路図を示す。 図４は、測定アレイに配列するために提供された、本発明による測定セルの第４の電気回路図を示す。 図５は、測定アレイに配列するために提供された、本発明による測定セルの第５の電気回路図を示す。 図６は、測定アレイに配列するために提供された、本発明による測定セルの第６の電気回路図を示す。 図７は、測定アレイに配列するために提供された、本発明による測定セルの第７の電気回路図を示す。 図８は、測定アレイに配列するために提供された、本発明による測定セルの第８の電気回路図を示す。 図９は、測定アレイに配列するために提供された、本発明による測定セルの第９の電気回路図を示す。 図１０は、基板上に配列された増幅器回路のトランジスタの例示的実施形態を示す。 図１１は、基板上に配列された増幅器回路の負荷素子の例示的実施形態を示す。 図１２は、本発明による、測定アレイの第１の電気回路図を示す。 図１３は、本発明による、測定アレイの第２の電気回路図を示す。 図１４は、本発明による、測定アレイの第３の電気回路図を示す。 図１５は、本発明による、測定アレイの第４の電気回路図を示す。 図１６は、本発明による、測定アレイの第５の電気回路図を示す。 図１７は、本発明による、測定アレイの第６の電気回路図を示す。 図１８は、本発明による、第１の測定アレイを平面図および２つの断面図で示す。 図１９は、本発明による、第２の測定アレイを平面図および２つの断面図で示す。

符号の説明

Ｓ１〜Ｓ１’ 断面線
Ｓ２〜Ｓ２’ 断面線
１ 測定アレイ
Ｓ カラム
Ｒ ロウ
ＳＬ ソース接続線
ＳＴＬ 制御線
ＷＳＬ さらなる制御線
ＡＬ 出力線
ＬＶＬ 負荷側供給線
ＶＬ 接続線
２ 基板
３ 測定セル
Ａ センサ
Ｂ 増幅器回路
Ｖ トランジスタ
ＶＶ サブトランジスタ
Ｐ_Ａ 制御可能スイッチ
Ｐ_Ｍ Ｐ_Ｓ さらなる制御可能スイッチ
Ｒ、Ｒ_１ 負荷素子
Ｒ_２ さらなる負荷素子
Ｒ_３ 第３の負荷素子
Ｖ_ＤＤ 第１の供給電位
Ｇｒｏｕｎｄ ｓｙｍｂｏｌ 第２の供給電位
Ｖ_{ａｎａｌｙｔｅ} 電気変換器信号
Ｖ_ｏｕｔ 電気出力信号
Ｃ、Ｃ_Ｅ キャパシタンス
４ サンプル
５ チャネル
６ ウェル

Claims (47)

1. 解析物の電位を測定する測定セルであって、
   該測定セルは、
   測定量を電位に変換するセンサであって、センサ電極を有するセンサと、
   該センサ電極の上方に配置された層であって、該解析物に対して電気的に絶縁する態様で作用し、該解析物を該センサ電極から電気的に絶縁するように機能する層と、
   該センサに接続された増幅器回路であって、入力段を有する増幅器回路と
   を備え、
   該増幅器回路の該入力段は、電界効果トランジスタまたはバイポーラトランジスタを含み、
   該センサ電極は、該増幅器回路の該入力段の該電界効果トランジスタまたは該バイポーラトランジスタの制御端子に接続されており、
   該増幅器回路の動作点は、該増幅器回路の該入力段の該電界効果トランジスタまたは該バイポーラトランジスタの該制御端子に印加される電圧または電流によって設定され、
   該増幅器回路は、フィードバックを有し、該フィードバックを介して、該電圧または該電流は、該増幅器回路の該入力段の該電界効果トランジスタまたは該バイポーラトランジスタの該制御端子に印加され、
   該センサ電極および該増幅器回路は、共通基板上に配置されている、測定セル。
2. 前記増幅器回路は、単段で構成されている、請求項１に記載の測定セル。
3. 前記増幅器回路は、多段で構成されている、請求項１に記載の測定セル。
4. 前記フィードバックは、
   制御可能スイッチとして、
   低帯域フィルタとして、または
   動作電圧を外部に格納するユニットとして
   セットアップされる、請求項１〜３のいずれか一項に記載の測定セル。
5. 前記電界効果トランジスタまたは前記バイポーラトランジスタの動作点を設定するために、少なくとも１つの負荷素子が提供されており、
   該トランジスタのドレインまたはコレクタは、該負荷素子を介して第１の供給電位に接続されており、
   該電界効果トランジスタまたは該バイポーラトランジスタの前記制御端子は、前記制御可能スイッチを介して該トランジスタの該ドレインまたは該コレクタに接続されている、請求項４に記載の測定セル。
6. 前記トランジスタは、ソース共通構成を有する電界効果トランジスタとして設計されている、請求項１〜５のいずれか一項に記載の測定セル。
7. 前記トランジスタは、エミッタ共通構成を有するバイポーラトランジスタとして設計されている、請求項１〜５のいずれか一項に記載の測定セル。
8. 前記トランジスタは、ダーリントン回路で接続されたサブトランジスタを含む、請求項１〜５のいずれか一項に記載の測定セル。
9. 前記負荷素子は、非反応性抵抗器として設計されている、請求項５〜８のいずれか一項に記載の測定セル。
10. 前記負荷素子は、トランジスタとして設計されている、請求項５〜８のいずれか一項に記載の測定セル。
11. 前記負荷素子の負荷は、調整可能である、請求項５〜１０のいずれか一項に記載の測定セル。
12. 前記負荷素子は、前記基板上に配置されている、請求項５〜１１のいずれか一項に記載の測定セル。
13. 前記負荷素子は、前記基板の外側に配置されている、請求項５〜１１のいずれか一項に記載の測定セル。
14. 前記スイッチは、トランジスタとして設計されている、請求項４〜１３のいずれか一項に記載の測定セル。
15. 前記スイッチは、前記基板上に配置されている、請求項４〜１４のいずれか一項に記載の測定セル。
16. サンプルの電位を測定する測定動作フェーズを有し、該測定動作フェーズ中に前記スイッチが開かれている、測定動作フェーズと
    前記増幅器回路の前記動作点を設定する設定動作フェーズを有し、該設定動作フェーズ中に該スイッチが閉じられている、設定動作フェーズとを有する、請求項４〜１５のいずれか一項に記載の測定セル。
17. 前記トランジスタの前記制御端子は、さらなる負荷素子を介して、該トランジスタの前記ドレインまたは前記コレクタに接続されている、請求項４〜１６のいずれか一項に記載の測定セル。
18. 前記トランジスタの前記制御端子は、さらなる負荷素子を介して、前記第１の供給電位に、および、第３の負荷素子を介して、さらなる供給電位に接続されている、請求項４〜１７のいずれか一項に記載の測定セル。
19. 前記さらなる負荷素子および／または前記第３の負荷素子は、前記基板上に配置されている、請求項１７または１８に記載の測定セル。
20. 前記基板は、少なくとも
    第１の供給電位の端子と
    さらなる供給電位の端子と、
    電気出力信号の端子とを有する、請求項１〜１９のいずれか一項に記載の測定セル。
21. さらなる制御可能スイッチが、前記トランジスタの前記ドレインまたは前記コレクタに接続されている、請求項４〜２０のいずれか一項に記載の測定セル。
22. 前記さらなる制御可能スイッチは、前記トランジスタの前記ドレインまたは前記コレクタと前記負荷素子との間に配置されている、請求項２１に記載の測定セル。
23. 前記さらなる制御可能スイッチは、前記基板上に配置されている、請求項２１または２２に記載の測定セル。
24. 前記センサは、ゲート、ソースおよびドレインを有する電界効果トランジスタを含み、該電界効果トランジスタは、測定動作中に、前記サンプルが該ゲートの上方に配置され、かつ、該サンプルの電位がソースとドレインとの間の該電界効果トランジスタのチャネル電流に結合されるように設計されている、請求項１〜２３のいずれか一項に記載の測定セル。
25. 前記センサは、ｐＨ感知層を含む、請求項１〜２４のいずれか一項に記載の測定セル。
26. 前記センサは、物質選択的メンブレンを含む、請求項１〜２５のいずれか一項に記載の測定セル。
27. 請求項１〜２６のいずれか一項に記載の複数の測定セルを共通基板上に含む測定アレイ。
28. 前記測定セルは、前記基板上にロウおよびカラムで配置されている、請求項２７に記載の測定アレイ。
29. 前記基板は、セルのロウまたはセルのカラムのいずれかのソース端子またはエミッタ端子に接続される共通のソース接続線を有する、請求項２８に記載の測定アレイ。
30. 共通のソース接続線が、セルのロウまたはセルのカラムごとに提供されており、
    前記基板は、ソース接続線ごとに端子を有する、請求項２９に記載の測定アレイ。
31. 前記基板は、セルのカラムまたはセルのロウのいずれかのスイッチを制御する共通の制御線を有する、請求項２９または３０に記載の測定アレイ。
32. 共通の制御線が、セルのカラムまたはセルのロウごとに提供されており、
    前記基板は、制御線ごとに端子を有する、請求項３１に記載の測定アレイ。
33. 前記基板は、セルのロウまたはセルのカラムのいずれかのさらなるスイッチを制御する共通のさらなる制御線を有する、請求項２９〜３２のいずれか一項に記載の測定アレイ。
34. 共通のさらなる制御線が、セルのロウまたはセルのカラムごとに提供されており、
    前記基板は、さらなる制御線ごとに端子を有する、請求項３３に記載の測定アレイ。
35. 前記基板は、セルのカラムまたはセルのロウのいずれかのさらなるスイッチに接続される共通の出力線を有する、請求項２１に記載の測定セルと関連する請求項２９〜３４のいずれか一項に記載の測定アレイ。
36. 共通の出力線が、セルのカラムまたはセルのロウごとに提供されており、
    前記基板は、出力線ごとに端子を有する、請求項３５に記載の測定アレイ。
37. 前記基板は、セルのカラムまたはセルのロウのいずれかの負荷素子に接続される共通の負荷側供給線を含む、請求項２９〜３６のいずれか一項に記載の測定アレイ。
38. 共通の負荷側供給線が、セルのカラムまたはセルのロウごとに提供されており、
    前記基板は、さらなる負荷側供給線ごとに端子を有する、請求項３７に記載の測定アレイ。
39. 前記基板は、セルのカラムまたはセルのロウのいずれかのさらなる制御可能スイッチに接続される共通の接続線を含む、請求項２２に記載の測定セルと関連する請求項２９〜３６のいずれか一項に記載の測定アレイ。
40. 共通の接続線が、セルのカラムごとまたはセルのロウごとに提供されており、
    前記基板は、接続線ごとに第１の端子を有し、
    負荷素子は、セルのカラムまたはセルのロウごとに該基板の外側に配置されており、
    各負荷素子は、接続線の端子に接続されており、
    該基板は、各接続線の電気出力信号を取り出すさらなる端子を有する、請求項３９に記載の測定アレイ。
41. 各測定セルは、前記トランジスタの前記ドレインまたは前記コレクタに接続されたダイオードを含み、
    前記基板は、セルのカラムまたはセルのロウのいずれいかのすべてのダイオードに接続される共通の接続線を含む、請求項２９〜３６のいずれか一項に記載の測定アレイ。
42. 共通の接続線が、セルのカラムごとにまたはセルのロウごとに提供されており、
    前記基板は、接続線ごとに第１の端子を有し、
    負荷素子は、セルのカラムごとまたはセルのロウごとに該基板の外側に配置されており、
    各負荷素子は、接続線の端子に接続されており、
    該基板は、各接続線の電気出力信号を取り出すさらなる端子を有する、請求項４１に記載の測定アレイ。
43. 少なくとも２つの異なった測定セルの前記センサは、サンプルの異なったパラメータまたは物質を検出するように設計されている、請求項２７〜３２のいずれか一項に記載の測定アレイ。
44. 前記測定セルは、前記サンプルを受け取るウェルの底部を形成する、請求項２７〜４３のいずれか一項に記載の測定アレイ。
45. 前記測定セルの上方のチャネルであって、前記サンプルを受け取るチャネルを有する、請求項２７〜４４のいずれか一項に記載の測定アレイ。
46. 請求項１〜２６のいずれか一項に記載の測定セルの使用であって、該測定セルは、電気信号を該測定のセルの前記増幅器回路の出力端子に印加することによってサンプルに電位を印加する、使用。
47. 請求項２７〜４５のいずれか一項に記載の測定アレイの使用であって、該測定アレイは、電気信号を個々の測定セルの増幅器回路の出力端子に印加することによって空間分解された態様でサンプルに電位を印加する、使用。

Images