JP4044879B2

JP4044879B2 - Multilayer thin film capacitors

Info

Publication number: JP4044879B2
Application number: JP2003205167A
Authority: JP
Inventors: 成生厚主
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2003-07-31
Filing date: 2003-07-31
Publication date: 2008-02-06
Anticipated expiration: 2023-07-31
Also published as: JP2005050978A

Description

【０００１】
【発明の属する技術分野】
本発明は、高速動作する電気回路に配され、高周波ノイズのバイパス用や電源電圧の変動防止用に用いられる積層型薄膜コンデンサに関し、特にインピーダンス特性およびＥＳＲ特性が良好な積層型薄膜コンデンサに関する。
【０００２】
【従来の技術】
近年においては、ＬＳＩの集積度が高まりチップ内の素子数増大につれ、消費電力を抑えるため、電源電圧を低く抑える傾向にある。このようなＩＣ回路の高速化，高密度化，低電圧化を達成するため、コンデンサなどの受動部品には、低インピーダンス対応，低インダクタンス対応，小型化，薄型化などの高機能を付与することが求められる。
【０００３】
このような高機能を有するコンデンサを作製するには、薄膜コンデンサが適している。コンデンサを構成する誘電体層の厚みを１μｍ以下に薄膜化したものが既に開示されている（例えば、特許文献１参照）。また、小型・大容量を得る目的で、複数の電極層と複数の薄膜誘電体層とを積層させた積層型の薄膜コンデンサもいくつか開示されている（例えば、特許文献２，３参照）。
【０００４】
【特許文献１】
特開昭60−94716号公報
【０００５】
【特許文献２】
特開平７−169648号公報
【０００６】
【特許文献３】
特開平11−214245号公報
【０００７】
【発明が解決しようとする課題】
高周波ノイズのバイパス用や電源電圧の変動防止用に用いるコンデンサの特性として、大きな容量および小さなインダクタンスを有していることは必須であるが、近年、さらに高度な特性が求められる。例えば、一般にインピーダンス特性やＥＳＲ特性は低いほど良いとされているが、コンデンサの回路への実装位置やコンデンサに求める機能によっては、低すぎると有効に働かないばかりか悪影響を及ぼす場合がある。このような場合、広い周波数領域に渡ってインピーダンス特性が一定であることやＥＳＲを適当な値に制御することが重要となる。
【０００８】
そこで本発明の目的は、広い周波数領域でインピーダンス特性を一定に制御することや、ＥＳＲを適当な値に制御することが、容易にできる積層型の薄膜コンデンサを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の積層型薄膜コンデンサは、１）支持基板上に、電極層と厚みを１μｍ以下に薄膜化した誘電体層とを交互に積層して、前記電極層および前記誘電体層をそれぞれ複数有する容量発生領域の少なくとも３つを、所定間隔を置いて中央およびその左右に並べて配置した積層型薄膜コンデンサであって、前記各容量発生領域の最上に位置する電極層のみ厚みのみを、他の電極層の厚みに対し異ならせるとともに、前記３つの容量発生領域のうち中央の容量発生領域の最上に位置する電極層の厚みを、前記左右の容量発生領域の最上に位置する電極層の厚みに対し異ならせたことを特徴とする。
【００１０】
また、２）１）において、前記３つの容量発生領域のうち中央の容量発生領域の最上に位置する電極層の厚みが、左右の容量発生領域の最上に位置する電極層の厚みに対し、10％以上厚いかまたは薄いことを特徴とする。
【００１１】
さらに、３）１）において、前記各容量発生領域のうち、前記最上に位置する電極層の体積抵抗率が、前記他の電極層より小さいことであることを特徴とする。
【００１２】
【作用】
上記１），２）の積層型薄膜コンデンサによれば、中央に位置する容量発生領域の最上層の電極層厚みを制御することにより、高周波側のインピーダンス特性を制御することができ、左右に位置する容量発生領域の最上層の電極層厚みを制御することにより低周波側のインピーダンス特性を制御することができる。
【００１３】
また、上記３）の積層型薄膜コンデンサによれば、より容易に所望のインピーダンス特性またはＥＳＲ特性を制御することができる。積層型薄膜コンデンサは積層数によりＥＳＲ特性は変動するが、積層部に対応する最上層以外の電極層の体積抵抗率を大きくすることにより積層数による変動幅を小さく抑えることができる。最上層の電極層だけ体積抵抗率を小さくすることにより、最上層の電極層のＥＳＲ特性に対する影響が大きくなるので、この層の膜厚を制御するだけで容易にＥＳＲ特性を制御することができる。したがって、インピーダンス特性の制御も容易となる。
【００１４】
また特に、最上層に位置する電極層を構成する材料が、Ａｕ，Ｃｕ，Ａｇで構成すれば、純度の高い材料を容易に得ることができる。また、最上層以外の電極層を構成する材料をＰｔとすれば、誘電体形成時の酸化の恐れがなく安定した電気特性を得ることができる。
【００１５】
また、３つの容量発生領域のそれぞれの間に備えた外部端子の配列が、一方極性の電極層を接続する外部端子と他方極性の電極層を接続する外部端子とが交互に並ぶようにすれば、コンデンサの持つインダクタンス特性を小さくすることができ、高周波領域のインピーダンス特性を小さくすることができる。これにより、広い周波数領域で小さいインピーダンスを一定に制御することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の積層型薄膜コンデンサの実施形態について図面に基づいて詳説する。
【００１７】
図１は一方極性の電極層と他方極性の電極層との間に誘電体層を狭持し積層した容量発生領域を３つ並置した積層型薄膜コンデンサを示し、図１（ａ）はその平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。３つの容量発生領域を図の左から領域ａ，領域ｂ，領域ｃとする。
【００１８】
本発明の積層型薄膜コンデンサは、支持基板１上に、第１の一方極性の電極層21、第１の誘電体層31、第１の他方極性の電極層41、第２の誘電体層32、第２の一方極性の電極層22、第３の誘電体層33、第２の他方極性の電極層42が順に積層した積層型薄膜コンデンサである。すなわち、一方極性の電極層２（総じて２という）と、他方極性の電極層４（総じて４という）とによって、誘電体層３（総じて３という）が挟持され、積層された容量発生領域が３つ並置されている。
【００１９】
また、一方極性の電極層２の端部は、部分的に誘電体層３よりも延出して、延出部上には外部端子５が端子電極層８を介して設けられている。また、他方極性の電極層４の端部は、部分的に誘電体層３よりも延出して、延出部上には外部端子６が端子電極層８を介して設けられている。
【００２０】
さらに、保護層７は外部端子５，６を露出するような開口部を有し、電極層２，４、誘電体層３、および端子電極層８を被覆するように形成されている。すなわち、図１においては、中央に位置する容量発生領域ｂの最上層の電極層42（以下、電極層42ｂとする）の厚みが、左右に位置する容量発生領域ａ，ｃの最上層の電極層42（以下、電極層42ａ，42ｃとする）の厚みと異なっている。電極層42ｂ，42ａ，42ｃの厚みを独立して制御することにより、所望の周波数領域のインピーダンス特性を制御することができる。特に、３つの容量発生領域のうち中央の容量発生領域の最上に位置する電極層の厚みが、左右の容量発生領域の最上に位置する電極層の厚みに対し、薄膜形成方法の膜厚の制御範囲（５〜10％）を考慮して10％以上厚いかまたは薄いことを特徴とする。
【００２１】
このような制御が可能な理由は、本発明の積層型薄膜コンデンサの構造にある。本発明の積層型薄膜コンデンサは３つの積層された容量発生領域が並列接続された構造を有しているため、共通の外部端子５，６から取出されるインピーダンス特性は、これらの３つの積層された容量発生領域の個々のインピーダンス特性の複合特性となる。したがって、電極層42ｂ，42ａ，42ｃの厚みを独立して制御することにより、個々のインピーダンス特性、特にＥＳＲ特性を変化させることができ、これを組み合わせることにより、所望の周波数領域のインピーダンス特性を制御することができる。
【００２２】
また、電極層の材料は、最上層に位置する電極層は第２の他方極性の電極層42であり、この電極層が100℃における体積抵抗率が3.0×10^−８Ω・ｍ以下である材料により構成され、かつ、最上層以外の電極層は第１，第２の一方極性の電極層21，22および第１の他方極性の電極層41であり、これら電極層が100℃における体積抵抗率が10.0×10^−８Ω・ｍ以上20.0×10^−８Ω・ｍ以下であることが望ましい。このような材料構成にすることにより、コンデンサの持つＥＳＲ特性の制御がより容易になる。
【００２３】
ここでＥＳＲ特性は、積層数による電極層の並列効果，電極層の厚み効果，材料固有の体積抵抗率に影響を受ける。積層数は所望の容量を効率良く得るために決定される。また、電極層の厚みも誘電体層の厚みと比較して厚すぎると絶縁劣化を引き起こす原因となり、薄すぎると膜を形成できないので、制御する範囲に限りがある。
【００２４】
したがって、ＥＳＲを制御するためには、電極層の材料を変更することが効果的であるが、所望のＥＳＲを得るために電極層の材料を変更することは製品の安定性および経済性の観点から好ましくない。
【００２５】
そこで、比較的体積抵抗率の高い材料を最上層以外の電極層に用い、積層数による電極層の並列効果を利用して、ある程度のＥＳＲを確保する。あわせて、膜厚設計の自由度が高い最上層の電極層を体積抵抗率の低い材料を用いることにより、所望のＥＳＲに制御することができる。ＥＳＲ特性を制御することにより、インピーダンス特性も制御できる。
【００２６】
また、最上層以外の電極層の100℃における体積抵抗率を10.0×10^−８Ω・ｍ以上20.0×10^−８Ω・ｍ以下としたのは、この範囲より大きくした場合、電極層の積層寄与によるＥＳＲが大きくなり最上層の電極層の体積抵抗率を小さくしても所望のＥＳＲが得られなくなるからである。一方、この範囲より小さくした場合、電極層の積層寄与によるＥＳＲが小さくなり、最上層の電極層の体積抵抗率を大きくすれば所望のＥＳＲが得られるが、体積抵抗率が大きいので、わずかな膜厚差でＥＳＲが大きく変動するので、製品安定性が損なわれるからである。また、100℃における体積抵抗率を採用したのは、本発明の技術分野のようなＩＣ回路に搭載される受動部品の動作環境は100℃程度の高温領域と考えられるので、実動作環境を考慮した設計にするためである。このような材料としてはいくつかあるが、誘電体形成時の酸化の恐れがなく安定した電気特性が得られるＰｔが最も望ましい。
【００２７】
最上層の電極層の100℃における体積抵抗率を3.0×10^−８Ω・ｍ以下としたのは、これより大きくなると、所望のＥＳＲにコントロールすることが困難となるからである。このような材料としては、純度の高い材料を容易に得ることができるＡｕ，Ｃｕ，Ａｇの１種以上の元素からなることが望ましい。
【００２８】
本発明のように、インピーダンス特性またはＥＳＲ特性のコントロールを要求される分野として、高周波ノイズのバイパス用や電源電圧の変動防止用に用いる場合があるが、このような分野では低いインダクタンス特性が求められるが、それは、外部端子５，６を制御することで可能である。
【００２９】
一般的には、外部端子５，６は、形状，配列，個数など特に限定されるものではない。しかしながら、上述のように低いインダクタンスを求められる場合は、外部端子の接続長さを短くすることができるので、形状は図示したバンプ形状が望ましく、その高さも0.1ｍｍ以下が望ましい。また、これらの配列は、図示したように一方極性の電極層を接続する外部端子と他方極性の電極層を接続する外部端子とが交互に並んでいるとインダクタンスを低くする効果があるので望ましい。また、個数は、図１においては外部端子５，６が合計４個の例を示したが、個数を増加させた方がインダクタンスは低くなる。
【００３０】
以上、本発明の積層型薄膜コンデンサの構造において、４層の電極層２，４、３層の誘電体層３の例を示したが、積層数に制限されるものではない。
【００３１】
また、保護膜７は、コンデンサの信頼性確保のためには、ＳｉＯｘ、ＳｉＮｘなど透湿係数の低い無機系の膜が望ましく、ベンゾシクロブテン（ＢＣＢ樹脂）やポリイミド樹脂などの有機系の膜でもよい。また、より信頼性を確保するために、複数を組み合わせても良い。このように、本発明の要旨を逸脱しない範囲で適宜変更し実施が可能である。
【００３２】
【実施例】
以下に、本発明をより具体化した実施例について説明する。
【００３３】
図１に示す積層型薄膜コンデンサを作製した。電極層２，４の形成はＤＣスパッタ装置を用い、誘電体層３の形成はＲＦスパッタ装置を用いた。
【００３４】
先ず、厚さ0.25ｍｍのサファイア基板上に、チタン酸化物からなる密着層を形成し、その上に60ｎｍのＰｔ電極層を形成した。フォトリソグラフィの技術を用いて、第１の一方極性の電極層21をパターンに加工した。
【００３５】
加工された電極層21の上に、250ｎｍのＢａ_０．５Ｓｒ_０．５ＴｉＯ_３からなる誘電体層を形成した。電極層同様、フォトリソグラフィの技術を用いて、誘電体層31をパターンに加工した。
【００３６】
さらに、第１の他方極性の電極層41、第２の誘電体層32、第２の一方極性の電極層22、第３の誘電体層33を順次、形成，パターン加工を繰り返した。最上層の電極層となる第２の他方極性の電極層42は、300ｎｍのＡｕ電極層を形成した。他の電極層同様、フォトリソグラフィの技術を用いて、第２の他方極性の電極層42をパターンに加工し、誘電体層３層、電極層４層の薄膜コンデンサを形成した。
【００３７】
次に、端子電極層８として、1.0μｍのＮｉ層と0.1μｍのＡｕ層とで形成し、フォトリソグラフィの技術を用いてパターンに加工した。この後、光感光性ＢＣＢを塗布し、露光、現像を行い、端子部を形成するための下地層の一部が露出するように開口部を有する保護膜７を形成した。さらに、スクリーン印刷技術を用いて、保護膜の開口部に市販のはんだペーストを転写、リフローを行い、外部端子５，６として、はんだバンプを形成し、積層型の薄膜コンデンサを得た。これを試料１とする。
【００３８】
次に、同様の手法を用いて、第３の誘電体層33までのパターン加工を施した後、まず、電極層42ｂと電極層42ａ，42ｃとの膜厚差ＸｎｍのＡｕ電極層を形成し、他の電極層同様、フォトリソグラフィの技術を用いて、図２（ｆ）または図２（ｇ）に示すパターンのように加工し、さらに、電極層42ｂと電極層42ａ，42ｃの薄い方の膜厚ＹｎｍのＡｕ電極層を形成し、他の電極層同様、フォトリソグラフィの技術を用いて図２（ｃ）に示すパターンのように加工し、誘電体層３層，電極層４層の薄膜コンデンサを形成した。さらに、同様の手法を用いて、保護層７、および外部端子５，６を形成し、最上層の電極層の膜厚が異なる本発明の積層型の薄膜コンデンサをいくつか得た。これらを試料２〜４とした。
【００３９】
各試料例に対して、インピーダンスの周波数特性をヒューレットパッカード社製ＨＰ４２９１Ａにより評価した。その結果を表１、および図３，４にまとめた。
【００４０】
【表１】

【００４１】
図３は、試料１〜３のインピーダンス特性結果であり、横軸に周波数（Ｈｚ）、縦軸にインピーダンス（Ω）を示す。中央に位置する容量発生領域ｂの最上層の電極層42ｂの厚みを順に300ｎｍ，150ｎｍ，600ｎｍに変えている。
【００４２】
一方、図４は、試料１，４の図３と同じスケールでのインピーダンス特性を示す。左右に位置する容量発生領域ｂにおける最上層の電極層42ａ，42ｃの厚みを順に300ｎｍ，600ｎｍに変えている。
【００４３】
このように、中央に位置する容量発生領域ｂの最上層の電極層42ｂの厚みを変えることにより、高周波側のインピーダンス特性を制御することができ、左右に位置する容量発生領域ｂの最上層の電極層42ａ，42ｃの厚みを変えることにより、低周波側のインピーダンス特性を制御することができた。
【００４４】
また、試料２は試料１に対し、より高い値（図３では、0.1Ω）でインピーダンス特性が一定に制御できており、試料４は試料１に対し、より低い値（図４では、0.05Ω）でインピーダンス特性が一定に制御できた。
【００４５】
このように、最上層の電極層の厚みを独立して制御することにより、コンデンサのインピーダンス特性またはＥＳＲ特性を制御することが可能となった。
【００４６】
【発明の効果】
本発明の積層型薄膜コンデンサは、支持基板上に、電極層と誘電体層とを交互に積層して、電極層および誘電体層をそれぞれ複数有する容量発生領域の少なくとも３つを、所定間隔を置いて中央およびその左右の容量発生領域に並設し、３つの容量発生領域のうち中央の容量発生領域の最上に位置する電極層の厚みを、左右の容量発生領域の最上に位置する電極層の厚みに対し異ならせたことを特徴とする。また特に、前記３つの容量発生領域のうち中央の容量発生領域の最上に位置する電極層の厚みが、左右の容量発生領域の最上に位置する電極層の厚みに対し、10％以上厚いかまたは薄いこととする。これにより、中央に位置する容量発生領域の最上層の電極層厚みを制御することで、高周波側のインピーダンス特性を制御することができ、左右に位置する容量発生領域の最上層の電極層厚みを制御することで、低周波側のインピーダンス特性を制御することができ、広い周波数領域でインピーダンス特性を一定に制御できる積層型薄膜コンデンサを提供できる。
【００４７】
また、各容量発生領域のうち、前記最上に位置する電極層の100℃における体積抵抗率が3.0×10^−８Ω・ｍ以下であり、かつ前記他の電極層の100℃における体積抵抗率が10.0×10^−８Ω・ｍ以上20.0×10^−８Ω・ｍ以下であるので、より容易に所望のインピーダンス特性またはＥＳＲ特性を制御することができる。すなわち、積層型薄膜コンデンサは積層数によりＥＳＲ特性は変動するが、積層部に対応する最上層以外の電極層の体積抵抗率を大きくすることにより積層数による変動幅を小さく抑えることができ、最上層の電極層だけ体積抵抗率を小さくすることにより、最上層の電極層のＥＳＲ特性に対する影響が大きくなるので、この層の膜厚を制御するだけで容易にＥＳＲ特性を制御することができ、したがって、インピーダンス特性の制御も容易な積層型薄膜コンデンサを提供することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明に係る積層型薄膜コンデンサの一例の平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図２】（ａ）〜（ｇ）は図１の積層型薄膜コンデンサを各電極層のパターン図であり、（ａ）、（ｃ）は電極層のパターンであり、（ｂ）は誘電体層のパターンであり、（ｄ）は端子電極のパターンであり、（ｅ）は保護層のパターンであり、（ｆ）、（ｇ）は最上層の電極層のパターン図である。
【図３】中央に位置する容量発生領域における最上の電極層の厚みを変えた場合のインピーダンス特性結果を示す線図である。
【図４】左右に位置する容量発生領域における最上の電極層の厚みを変えた場合のインピーダンス特性結果を示す線図である。
【符号の説明】
２、２ａ、２ｂ・・・一方極性の電極層
４、４ａ、４ｂ・・・他方極性の電極層
３、３ａ〜３ｃ・・・誘電体層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer thin film capacitor that is disposed in an electric circuit that operates at high speed and is used for bypassing high frequency noise and preventing fluctuations in power supply voltage, and more particularly to a multilayer thin film capacitor having good impedance characteristics and ESR characteristics.
[0002]
[Prior art]
In recent years, as the degree of integration of LSIs increases and the number of elements in a chip increases, power supply voltage tends to be kept low in order to reduce power consumption. In order to achieve high speed, high density, and low voltage of such IC circuits, passive components such as capacitors should be provided with high functions such as low impedance, low inductance, miniaturization, and thinning. Is required.
[0003]
A thin film capacitor is suitable for manufacturing a capacitor having such a high function. A thinned dielectric layer constituting a capacitor having a thickness of 1 μm or less has already been disclosed (see, for example, Patent Document 1). For the purpose of obtaining a small size and a large capacity, some multilayer thin film capacitors in which a plurality of electrode layers and a plurality of thin film dielectric layers are laminated are also disclosed (for example, see Patent Documents 2 and 3).
[0004]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 60-94716
[Patent Document 2]
JP-A-7-169648 [0006]
[Patent Document 3]
Japanese Patent Laid-Open No. 11-214245
[Problems to be solved by the invention]
Although it is essential to have a large capacitance and a small inductance as the characteristics of a capacitor used for bypassing high-frequency noise and preventing fluctuations in power supply voltage, more advanced characteristics are required in recent years. For example, it is generally considered that the lower the impedance characteristic and the ESR characteristic, the better. However, depending on the mounting position of the capacitor in the circuit and the function required for the capacitor, if it is too low, it may not work effectively but may have an adverse effect. In such a case, it is important that the impedance characteristics are constant over a wide frequency range and that the ESR is controlled to an appropriate value.
[0008]
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer thin film capacitor that can easily control impedance characteristics to be constant over a wide frequency range and can control ESR to an appropriate value.
[0009]
[Means for Solving the Problems]
The multilayer thin film capacitor of the present invention includes: 1) an electrode layer and a dielectric layer having a thickness of 1 μm or less are alternately laminated on a support substrate, and each of the electrode layer and the dielectric layer has a plurality. A multilayer thin film capacitor in which at least three of the capacitance generation regions are arranged at the center and on the left and right sides thereof at a predetermined interval, and only the thickness of the electrode layer positioned at the top of each capacitance generation region is set to other electrodes. The thickness of the electrode layer positioned at the top of the central capacity generation region among the three capacitance generation regions is different from the thickness of the electrode layer positioned at the top of the left and right capacitance generation regions. It is characterized by being different.
[0010]
Further, in 2) 1), the thickness of the electrode layer located at the top of the central capacitance generation region among the three capacitance generation regions is 10% of the thickness of the electrode layer located at the top of the left and right capacitance generation regions. It is characterized by being thicker or thinner than%.
[0011]
Furthermore, 3) 1 in), wherein among the capacitance generation region, the body volume resistivity of the electrode layer located on the uppermost, characterized in that it is smaller than previous SL other electrode layer.
[0012]
[Action]
According to the multilayer thin film capacitors of 1) and 2) above, the impedance characteristics on the high frequency side can be controlled by controlling the thickness of the uppermost electrode layer in the capacitance generating region located at the center. The impedance characteristic on the low frequency side can be controlled by controlling the thickness of the uppermost electrode layer in the capacitance generation region.
[0013]
In addition, according to the multilayer thin film capacitor of the above 3), desired impedance characteristics or ESR characteristics can be controlled more easily. Although the ESR characteristic of the multilayer thin film capacitor varies depending on the number of layers, the fluctuation range due to the number of layers can be suppressed small by increasing the volume resistivity of the electrode layers other than the uppermost layer corresponding to the multilayer part. By reducing the volume resistivity of only the uppermost electrode layer, the influence on the ESR characteristic of the uppermost electrode layer is increased. Therefore, the ESR characteristic can be easily controlled only by controlling the film thickness of this layer. . Therefore, the impedance characteristic can be easily controlled.
[0014]
In particular, if the material constituting the uppermost electrode layer is made of Au, Cu, or Ag, a highly pure material can be easily obtained. If the material constituting the electrode layer other than the uppermost layer is Pt, stable electric characteristics can be obtained without the risk of oxidation during the formation of the dielectric.
[0015]
If the external terminals provided between the three capacitance generation regions are arranged such that the external terminals that connect one polarity electrode layer and the external terminals that connect the other polarity electrode layer are alternately arranged. The inductance characteristic of the capacitor can be reduced, and the impedance characteristic in the high frequency region can be reduced. Thereby, a small impedance can be controlled to be constant over a wide frequency range.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the multilayer thin film capacitor of the present invention will be described in detail with reference to the drawings.
[0017]
FIG. 1 shows a multilayer thin film capacitor in which three capacitance generating regions in which a dielectric layer is sandwiched and laminated between an electrode layer of one polarity and an electrode layer of the other polarity are arranged side by side. FIG. FIG. 1B is a cross-sectional view taken along line AA of FIG. The three capacity generation regions are defined as region a, region b, and region c from the left in the figure.
[0018]
The multilayer thin film capacitor of the present invention has a first one-polarity electrode layer 21, a first dielectric layer 31, a first other-polarity electrode layer 41, and a second dielectric layer 32 on a support substrate 1. A multilayer thin film capacitor in which a second one-polar electrode layer 22, a third dielectric layer 33, and a second other-polar electrode layer 42 are laminated in this order. That is, the dielectric layer 3 (generally 3) is sandwiched between the one polarity electrode layer 2 (generally 2) and the other polarity electrode layer 4 (generally 4). Are juxtaposed.
[0019]
Further, the end portion of the one-polar electrode layer 2 partially extends beyond the dielectric layer 3, and the external terminal 5 is provided on the extended portion via the terminal electrode layer 8. Further, the end portion of the other polarity electrode layer 4 partially extends beyond the dielectric layer 3, and the external terminal 6 is provided on the extension portion via the terminal electrode layer 8.
[0020]
Further, the protective layer 7 has an opening that exposes the

external terminals

5 and 6 and is formed so as to cover the electrode layers 2 and 4, the dielectric layer 3, and the terminal electrode layer 8. That is, in FIG. 1, the thickness of the uppermost electrode layer 42 of the capacitance generation region b located at the center (hereinafter referred to as the electrode layer 42b) is the uppermost electrode of the capacitance generation regions a and c located on the left and right. It differs from the thickness of the layer 42 (hereinafter referred to as electrode layers 42a and 42c). By independently controlling the thicknesses of the electrode layers 42b, 42a, and 42c, impedance characteristics in a desired frequency region can be controlled. In particular, the thickness of the electrode layer located at the top of the central capacitance generation region among the three capacitance generation regions is controlled with respect to the thickness of the electrode layer located at the top of the left and right capacitance generation regions. Considering the range (5-10%), it is characterized by being 10% or more thicker or thinner.
[0021]
The reason why such control is possible lies in the structure of the multilayer thin film capacitor of the present invention. Since the multilayer thin film capacitor of the present invention has a structure in which three laminated capacitance generation regions are connected in parallel, the impedance characteristic extracted from the common

external terminals

5 and 6 is the three laminated capacitors. It becomes a composite characteristic of the individual impedance characteristics of the capacitance generation region. Therefore, by independently controlling the thicknesses of the electrode layers 42b, 42a, and 42c, individual impedance characteristics, particularly ESR characteristics can be changed. By combining these, the impedance characteristics in a desired frequency region can be controlled. can do.
[0022]
Further, the material of the electrode layer, the electrode layer located in the uppermost layer is an electrode layer 42 of the second of the other polarity, the electrode layer is the volume resistivity at 100 ° C. or less 3.0 × 10 ^-8 Ω · m The electrode layers other than the uppermost layer are made of materials, and are the first and second one-polar electrode layers 21 and 22 and the first other-polar electrode layer 41, and these electrode layers have a volume resistance at 100 ° C. It is desirable that the rate is 10.0 × 10 ⁻⁸ Ω · m or more and 20.0 × 10 ⁻⁸ Ω · m or less. By adopting such a material structure, it becomes easier to control the ESR characteristics of the capacitor.
[0023]
Here, the ESR characteristic is affected by the parallel effect of the electrode layers, the thickness effect of the electrode layers, and the volume resistivity specific to the material depending on the number of stacked layers. The number of layers is determined in order to efficiently obtain a desired capacity. Further, if the thickness of the electrode layer is too large compared to the thickness of the dielectric layer, it causes deterioration of insulation, and if it is too thin, a film cannot be formed, so the range to be controlled is limited.
[0024]
Therefore, in order to control ESR, it is effective to change the material of the electrode layer. However, changing the material of the electrode layer to obtain a desired ESR is a viewpoint of product stability and economy. Is not preferable.
[0025]
Therefore, a material having a relatively high volume resistivity is used for the electrode layers other than the uppermost layer, and a certain amount of ESR is secured by utilizing the parallel effect of the electrode layers depending on the number of stacked layers. In addition, the uppermost electrode layer having a high degree of freedom in film thickness design can be controlled to a desired ESR by using a material having a low volume resistivity. By controlling the ESR characteristic, the impedance characteristic can also be controlled.
[0026]
In addition, the volume resistivity at 100 ° C. of the electrode layer other than the uppermost layer is set to 10.0 × 10 ⁻⁸ Ω · m or more and 20.0 × 10 ⁻⁸ Ω · m or less when the electrode layer is larger than this range. This is because the ESR due to the contribution increases, and the desired ESR cannot be obtained even if the volume resistivity of the uppermost electrode layer is reduced. On the other hand, if it is smaller than this range, the ESR due to the stacking contribution of the electrode layer becomes small, and if the volume resistivity of the uppermost electrode layer is increased, the desired ESR can be obtained. This is because the ESR largely fluctuates due to the difference in film thickness, so that product stability is impaired. The volume resistivity at 100 ° C was adopted because the operating environment of passive components mounted on IC circuits as in the technical field of the present invention is considered to be a high temperature range of about 100 ° C. This is because of the design. Although there are several such materials, Pt is most desirable because it can provide stable electric characteristics without fear of oxidation during the formation of the dielectric.
[0027]
The reason why the volume resistivity at 100 ° C. of the uppermost electrode layer is set to 3.0 × 10 ⁻⁸ Ω · m or less is that if it is larger than this, it becomes difficult to control to a desired ESR. As such a material, it is desirable to consist of one or more elements of Au, Cu, and Ag, which can easily obtain a high-purity material.
[0028]
As in the present invention, the field requiring control of impedance characteristics or ESR characteristics may be used for bypassing high frequency noise or preventing fluctuations in power supply voltage. In such fields, low inductance characteristics are required. However, this is possible by controlling the

external terminals

5 and 6.
[0029]
In general, the

external terminals

5 and 6 are not particularly limited in shape, arrangement, number, and the like. However, when a low inductance is required as described above, the connection length of the external terminal can be shortened. Therefore, the shape of the bump is preferably the illustrated shape, and the height is preferably 0.1 mm or less. Further, these arrangements are desirable because, as shown in the drawing, when the external terminals connecting the one polarity electrode layer and the external terminals connecting the other polarity electrode layer are alternately arranged, the inductance is reduced. In addition, in FIG. 1, the number of

external terminals

5 and 6 is four in total in FIG. 1, but the inductance decreases as the number increases.
[0030]
As mentioned above, in the structure of the multilayer thin film capacitor of the present invention, the example of the four

electrode layers

2, 4, and 3 dielectric layers 3 has been shown, but the number of layers is not limited.
[0031]
The protective film 7 is desirably an inorganic film having a low moisture permeability coefficient such as SiOx or SiNx in order to ensure the reliability of the capacitor, and may be an organic film such as benzocyclobutene (BCB resin) or polyimide resin. Good. Moreover, in order to ensure reliability more, you may combine multiple. As described above, various modifications can be made without departing from the scope of the present invention.
[0032]
【Example】
Examples in which the present invention is further embodied will be described below.
[0033]
The multilayer thin film capacitor shown in FIG. 1 was produced. The electrode layers 2 and 4 were formed using a DC sputtering apparatus, and the dielectric layer 3 was formed using an RF sputtering apparatus.
[0034]
First, an adhesion layer made of titanium oxide was formed on a sapphire substrate having a thickness of 0.25 mm, and a Pt electrode layer having a thickness of 60 nm was formed thereon. The first one-polar electrode layer 21 was processed into a pattern using a photolithography technique.
[0035]
A dielectric layer made of Ba _0.5 Sr _0.5 TiO ₃ having a thickness of 250 nm was formed on the processed electrode layer 21. Similar to the electrode layer, the dielectric layer 31 was processed into a pattern using a photolithography technique.
[0036]
Further, the first other polarity electrode layer 41, the second dielectric layer 32, the second one polarity electrode layer 22, and the third dielectric layer 33 were sequentially formed and patterned. As the second electrode layer 42 having the other polarity, which is the uppermost electrode layer, a 300 nm Au electrode layer was formed. Like the other electrode layers, the second other polarity electrode layer 42 was processed into a pattern using a photolithography technique to form a thin film capacitor having three dielectric layers and four electrode layers.
[0037]
Next, as the terminal electrode layer 8, a 1.0 μm Ni layer and a 0.1 μm Au layer were formed and processed into a pattern using a photolithography technique. Thereafter, a photosensitive BCB was applied, exposed and developed, and a protective film 7 having an opening was formed so that a part of the base layer for forming the terminal portion was exposed. Furthermore, using a screen printing technique, a commercially available solder paste was transferred to the opening of the protective film and reflowed, and solder bumps were formed as the

external terminals

5 and 6 to obtain a multilayer thin film capacitor. This is designated as Sample 1.
[0038]
Next, after performing pattern processing up to the third dielectric layer 33 using the same technique, first, an Au electrode layer having a film thickness difference X nm between the electrode layer 42b and the electrode layers 42a and 42c is formed. As with the other electrode layers, it is processed into the pattern shown in FIG. 2 (f) or FIG. 2 (g) using the photolithography technique, and the electrode layer 42b and the electrode layer 42a, 42c, whichever is thinner, are processed. An Au electrode layer having a thickness of Y nm is formed and processed like the pattern shown in FIG. 2C by using the photolithography technique like the other electrode layers to form a thin film of three dielectric layers and four electrode layers. A capacitor was formed. Further, using the same method, the protective layer 7 and the

external terminals

5 and 6 were formed, and several multilayer thin film capacitors of the present invention having different thicknesses of the uppermost electrode layers were obtained. These were designated as Samples 2 to 4.
[0039]
For each sample example, the frequency characteristic of impedance was evaluated by HP 4291A manufactured by Hewlett-Packard Company. The results are summarized in Table 1 and FIGS.
[0040]
[Table 1]

[0041]
FIG. 3 shows impedance characteristic results of Samples 1 to 3, with the horizontal axis representing frequency (Hz) and the vertical axis representing impedance (Ω). The thickness of the uppermost electrode layer 42b of the capacitance generation region b located at the center is changed to 300 nm, 150 nm, and 600 nm in order.
[0042]
On the other hand, FIG. 4 shows the impedance characteristics of the

samples

1 and 4 on the same scale as FIG. The thicknesses of the uppermost electrode layers 42a and 42c in the capacitance generation region b located on the left and right are sequentially changed to 300 nm and 600 nm.
[0043]
Thus, by changing the thickness of the uppermost electrode layer 42b of the capacitance generation region b located in the center, the impedance characteristics on the high frequency side can be controlled, and the uppermost layer of the capacitance generation region b located on the left and right can be controlled. The impedance characteristics on the low frequency side could be controlled by changing the thickness of the electrode layers 42a and 42c.
[0044]
In addition, the impedance characteristic of Sample 2 can be controlled to be constant at a higher value (0.1Ω in FIG. 3) than that of Sample 1, and Sample 4 has a lower value (0.05Ω in FIG. 4) than Sample 1. ) Was able to control the impedance characteristics to be constant.
[0045]
As described above, by independently controlling the thickness of the uppermost electrode layer, the impedance characteristic or ESR characteristic of the capacitor can be controlled.
[0046]
【The invention's effect】
In the multilayer thin film capacitor of the present invention, electrode layers and dielectric layers are alternately laminated on a support substrate, and at least three of the capacitance generation regions each having a plurality of electrode layers and dielectric layers are arranged at predetermined intervals. The electrode layer located at the top of the left and right capacitance generation regions is arranged in parallel with the center and the right and left capacitance generation regions. It is characterized by being different with respect to the thickness of the. In particular, the thickness of the electrode layer located at the top of the central capacitance generation region among the three capacitance generation regions is 10% or more thicker than the thickness of the electrode layer located at the top of the left and right capacitance generation regions, or Let it be thin. Thereby, by controlling the electrode layer thickness of the uppermost layer of the capacitance generation region located in the center, the impedance characteristics on the high frequency side can be controlled, and the electrode layer thickness of the uppermost layer of the capacitance generation region located on the left and right can be controlled. By controlling, the impedance characteristic on the low frequency side can be controlled, and a multilayer thin film capacitor that can control the impedance characteristic uniformly in a wide frequency range can be provided.
[0047]
Further, in each capacity generation region, the volume resistivity at 100 ° C. of the uppermost electrode layer is 3.0 × 10 ⁻⁸ Ω · m or less, and the volume resistivity at 100 ° C. of the other electrode layers is Since it is 10.0 × 10 ⁻⁸ Ω · m or more and 20.0 × 10 ⁻⁸ Ω · m or less, desired impedance characteristics or ESR characteristics can be controlled more easily. That is, the ESR characteristics of a multilayer thin film capacitor vary depending on the number of layers, but by increasing the volume resistivity of the electrode layers other than the uppermost layer corresponding to the layered portion, the fluctuation range due to the number of layers can be suppressed to a minimum. By reducing the volume resistivity of only the upper electrode layer, the influence on the ESR characteristic of the uppermost electrode layer is increased. Therefore, the ESR characteristic can be easily controlled only by controlling the film thickness of this layer. Therefore, it is possible to provide a multilayer thin film capacitor that can easily control impedance characteristics.
[Brief description of the drawings]
1A is a plan view of an example of a multilayer thin film capacitor according to the present invention, and FIG. 1B is a cross-sectional view taken along line AA in FIG.
2 (a) to (g) are pattern diagrams of electrode layers of the multilayer thin film capacitor of FIG. 1, (a) and (c) are patterns of electrode layers, and (b) is a dielectric. (D) is a pattern of a terminal electrode, (e) is a pattern of a protective layer, and (f) and (g) are pattern diagrams of the uppermost electrode layer.
FIG. 3 is a diagram showing impedance characteristic results when the thickness of the uppermost electrode layer in the capacitance generation region located at the center is changed.
FIG. 4 is a diagram showing impedance characteristic results when the thickness of the uppermost electrode layer in the capacitance generation region located on the left and right is changed.
[Explanation of symbols]
2, 2a, 2b ... one polarity electrode layer 4, 4a, 4b ... the other polarity electrode layer 3, 3a-3c ... dielectric layer

Claims

On the support substrate, electrode layers and dielectric layers having a thickness of 1 μm or less are alternately laminated, and at least three of the capacitance generation regions each having a plurality of the electrode layers and the dielectric layers are provided at predetermined intervals. And the thickness of only the electrode layer located at the top of each capacitance generation region is different from the thickness of the other electrode layers. The laminated thin film characterized in that the thickness of the electrode layer located at the top of the central capacitance generation region among the two capacitance generation regions differs from the thickness of the electrode layer located at the top of the left and right capacitance generation regions Capacitor.

Of the three capacitance generation regions, the thickness of the electrode layer located at the top of the central capacitance generation region is 10% or more thicker or thinner than the thickness of the electrode layer located at the top of the left and right capacitance generation regions. 2. The multilayer thin film capacitor according to claim 1, wherein

Wherein among the capacitance generation region, the multilayer thin film capacitor according to claim 1 wherein the body volume resistivity of the uppermost located electrode layer, characterized in that less than previous SL other electrode layer.