JP4031105B2 - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display device Download PDFInfo
- Publication number
- JP4031105B2 JP4031105B2 JP13512598A JP13512598A JP4031105B2 JP 4031105 B2 JP4031105 B2 JP 4031105B2 JP 13512598 A JP13512598 A JP 13512598A JP 13512598 A JP13512598 A JP 13512598A JP 4031105 B2 JP4031105 B2 JP 4031105B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- gate line
- crystal display
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 31
- 239000011159 matrix material Substances 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 51
- 239000011347 resin Substances 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 67
- 239000010410 layer Substances 0.000 description 19
- 230000007547 defect Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000004988 Nematic liquid crystal Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電極基板間に液晶組成物を保持して成る液晶表示素子において、マトリクス状に配列されたスイッチング素子にて画素電極を駆動するアクティブマトリクス型液晶表示素子に関する。
【0002】
【従来の技術】
近年、薄型軽量且つ高密度大容量でありながら高機能更には高精細を得る液晶表示素子の開発が図られ、特に高開口率化のために、透明な画素電極を、薄膜トランジスタ(以下TFTと称する。)や金属・絶縁膜・金属(MIM)素子等のスイッチング素子を覆うように配置して成る、画素上置き構造の液晶表示素子が注目されている。更にカラーフィルタとのずれを考慮する必要が無く製造歩留まりの向上を得られるため、画素電極下に有機樹脂絶縁膜を形成して成るカラーフィルター一体型のアレイ基板を用いて成るアクティブマトリクス型液晶表示素子の開発が成されていた。
【0003】
このようなカラーフィルター一体型のアレイ基板を用いて成るアクティブマトリクス型液晶表示素子は、従来図7及び図8に示す様に形成されていた。即ち液晶表示素子1のアレイ基板2は、カラーフィルタである有機樹脂絶縁膜11と一体的に形成され、アレイ基板2上の信号線3とゲート線4の交差部には、画素電極6のスイッチング素子であるTFT7が形成されている。TFT7のソース電極8及び前段の画素電極6aは、透明絶縁膜10と有機樹脂絶縁膜11を貫通する第1のスルーホール12を介して電気的に接続され、ゲート線4と補助容量を形成する補助容量電極13及び次段の画素電極6bは、透明絶縁膜10と有機樹脂絶縁膜11を貫通する第2のスルーホール14を介して電気的に接続されている。
【0004】
又ー般的に、カラー表示を得るための十分な色純度のカラーフィルターを得るためには、カラーフィルタを構成する有機樹脂絶縁膜の膜厚を約3μmと厚くする必要がある。
【0005】
【発明が解決しようとする課題】
従来画素電極上置きタイプのカラーフィルター一体型のアレイ基板にあっては、有機樹脂絶縁膜を貫通する2個のスルーホールを介して前段の画素電極及びソース電極或いは次段の画素電極及び補助容量電極を夫々電気的に接続していた。一方カラーフィルタを構成する有機樹脂絶縁膜の膜厚は、良好なカラー表示を行うための十分な色純度のカラーフィルターを得るためには、約3μmと厚くする必要がある。
【0006】
このため厚膜の有機樹脂絶縁膜を貫通して成るスルーホールは、その加工が難しく、貫通穴を完全に形成できずに形成不良を発生し、点欠陥などの表示不良を発生し易く、液晶表示素子の表示品位の低下を来たすという問題を生じていた。しかも、従来のアレイ基板にあっては加工の難しい厚膜の有機樹脂絶縁膜におけるスルーホールを1画素電極当たり2個必要とすることから、スルーホールの形成不良によるアレイ基板の歩留まりを一層低下していた。
【0007】
又有機樹脂絶縁膜が厚膜であることからスルーホール径の最小加工寸法は10μm以上と大きく、このようなアレイ基板を用いた液晶表示素子は開口率が低下し、明るさ及びコントラストの低下により表示品位が著しく低下するという問題も生じていた。
【0008】
このため本発明は上記課題を解決するもので、有機樹脂絶縁膜を貫通するスルーホールを介して前段の画素電極とソース電極或いは次段の画素電極と補助容量電極とを電気的に接続する際に、スルーホールの形成不良を防止し、点欠陥などの表示不良による表示品位の低下を防止しすると共に、スルーホールにより、液晶表示領域の開口率が低下するのを防止し、表示画像の明るさ及びコントラストの向上を図り高品位の表示を行う事が出来るアクティブマトリクス型液晶表示素子を提供する事を目的とする。
【0009】
【課題を解決するための手段】
本発明は上記課題を解決する為、絶縁基板上にゲート線と、このゲート線と交差するよう配線される信号線と、前記ゲート線及び前記信号線の交点に配列され少なくとも、チャネル領域を挟みソース領域及びドレイン領域を有する半導体層、前記ゲート線と一体のゲート電極、前記ソース領域に接続されるソース電極並びに前記ドレイン領域に接続されるドレイン電極を有するスイッチング素子と、前記ゲート線と補助容量を形成する補助容量電極と、前記スイッチング素子及び前記補助容量電極を被覆する有機樹脂絶縁膜と、この有機樹脂絶縁膜上の前記ゲート線及び前記信号線に囲まれる領域にマトリクス状に配置され前記有機樹脂絶縁膜に形成されたスルーホールを介して前記ソース電極に接続される複数の画素電極を有するアレイ基板と、前記アレイ基板に間隙を隔てて対向配置される対向基板と、前記アレイ基板及び前記対向基板間に封入される液晶組成物とを具備する液晶表示装置において、前記補助容量電極が前記ソース電極と共通のスルーホールを介して前記有機樹脂絶縁膜より露出され、かつ前記ソース電極に接続された画素電極と前記ゲート線を挟んで隣接する他の画素電極に対し前記スルーホールを介して接続されているものである。
【0010】
上記構成により本発明は、有機樹脂絶縁膜を貫通してソース電極から補助容量電極に達する単一のスルーホールを形成して、この単一スルーホールを介して前段の画素電極とソース電極或いは次段の画素電極と補助容量電極との電気的な接続を行い、厚膜の有機樹脂絶縁膜に形成する1画素電極当たりのスルーホールの数を1個にして加工数を低減し、しかも単一のスルーホールの加工寸法の拡大により加工性を良くする事により、製造歩留まりの向上を図り、スルーホール形成不良による点欠陥を防止して液晶表示素子の表示品位の向上を図るものである。又スルーホールをゲート線上に配置する事により、液晶表示素子の開口率を拡大し、表示画像の明るさ及びコントラストを向上して表示品位の向上を図るものである。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図1乃至図4を参照して説明する。17はアクティブマトリクス型の液晶表示素子であり、画素電極44のスイッチング素子として画素TFT18を用いるアレイ基板20と、対向基板21との間に、配向膜22、23を介して液晶組成物であるネマティック液晶24を封入して成っている。又、26、27は、アレイ基板20及び対向基板21の外側に夫々貼着される偏光板である。
【0012】
アレイ基板20は、透明なガラス等からなる透明絶縁基板28上に多結晶シリコンからなるチャネル領域30a、多結晶シリコンを低抵抗化して成るソース領域30b及びドレイン領域30cを有する半導体層30がパターン形成され、その上に膜厚100nmの酸化シリコン(SiOx)等からなるゲート絶縁膜31を介し、厚さ400nmのタンタル(Ta)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、銅(Cu)等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜からなりゲート電極32を一体的に形成して成るゲート線33がパターン形成されている。
【0013】
これ等の上に成膜される膜厚500nmの酸化シリコン(SiOx)等の絶縁膜からなる層間絶縁膜34上には、厚さ500nmのタンタル(Ta)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、銅(Cu)等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜からなるドレイン電極36aと一体の信号線36、ソース電極37、補助容量電極38がパターン形成されている。ドレイン電極36a及びソース電極37は、コンタクトホール40、41を介しドレイン領域30c及びソース領域30bに電気的に接続され、画素電極44を駆動する画素TFT18を形成している。尚ソース電極37は、このタクトホール41からゲート線33上方に達する様パターン形成されている。
【0014】
これ等の上には、窒化シリコン(SiNx)等の絶縁膜からなる無機絶縁膜である透明保護絶縁膜42及び有機樹脂絶縁膜である膜厚3μmの緑(G)、青(B)、赤(R)の着色絶縁層43が形成され、更に厚さ100nmのインジウム錫酸化物(以下ITOと略称する。)からなる画素電極44がパターン形成されている。そして前段の画素電極44aは、着色絶縁層43及び透明保護絶縁膜42を貫通してソース電極37及び補助容量電極38に達するスルーホール47を介しソース電極37に接続し、次段の画素電極44bも、スルーホール47を介し補助容量電極38に接続している。
【0015】
一方対向基板21は、透明なガラス等からなる透明絶縁基板48上にITOからなる対向電極50を有している。
【0016】
次に図4を参照してアレイ基板20の製造方法について述べる。先ず透明絶縁基板28上にCVD法などによりアモルファスシリコン膜を50nm被着して450℃で1時間炉アニールを行った後、XeC1エキシマレーザを照射し、アモルファスシリコン膜を多結晶化して多結晶シリコン膜を形成する。その後に、多結晶シリコン膜をフォトエッチング法によりパターンニングして、表示領域内の画素TFT18の半導体層30をパターン形成する。
【0017】
次に、図4(a)に示すようにCVD法により透明絶縁基板28の全面にゲート絶縁膜31となる酸化シリコン(SiOx)膜を100nm成膜する。続いて図4(b)に示すようにゲート絶縁膜31上にタンタル(Ta)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、銅(Cu)等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜を成膜し、フォトエッチング法によりゲート電極32及びゲート線33をパターン形成する。次いでゲート電極32をマスクとして半導体層30のチャネル領域30a両側にイオン注入やイオンドーピング法により不純物を注入して、ソース領域30b及びドレイン領域30cを形成する。不純物の注入は、例えば加速電圧80keVで5×1015atoms /cm2 のドーズ量で、PH3 /H2 (ホスフィン/水素)によりP(リン)を高濃度注入する。その後、透明絶縁基板28をアニールすることにより不純物を活性化する。
【0018】
更に図4(c)に示すように、例えばPECVD法を用いて透明絶縁基板28の全面に層間絶縁膜34を成膜し、フォトエッチング法により、層間絶縁膜34に画素TFT18のドレイン領域30cとソース領域30bに至るコンタクトホール40、41を形成する。次に、タンタル(Ta)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、銅(Cu)等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜を500nm成膜し、図4(d)に示すようにフォトエッチング法により所定の形状にパターニングし、ドレイン電極36aと一体の信号線36、ソース電極37、補助容量電極38を形成する。これにより、コンタクトホール40、41を介し信号線36と一体のドレイン電極36aはドレイン領域30cに電気的に接続され、ソース電極37はソース領域30bに電気的に接続される。
【0019】
次にPECVD法により図4(e)に示すように、透明絶縁基板28の全面に窒化シリコン(SiNx)からなる透明保護絶縁膜42を成膜し、図4(f)に示すようにフォトエッチング法により透明保護絶縁膜42に、ゲート線33上にてソース電極37から補助容量電極38に達するスルーホール47の第1の部分47aを形成する。更にPECVD法により図4(g)に示すように着色絶縁層43を成膜し、図4(h)に示すようにフォトエッチング法により着色絶縁層43にソース電極37及び補助容量電極38に達するスルーホール47の第2の部分47bを形成してスルーホール47を貫通する。これ等の上にITOをスパッタ法により100nm成膜し、フォトエッチング法により所定の形状にパターンニングして、図4(i)に示すように画素電極44を形成する。これにより、スルーホール47を介し前段の画素電極44aはソース電極37に電気的に接続し、次段の画素電極44bは補助容量電極38に電気的に接続する。
【0020】
次に対向基板21にあっては、透明絶縁基板48上にスパッタ法によりITOから成る対向電極50を全面に形成する。そしてアレイ基板20及び対向基板21の対向面に、夫々低温キュア型のポリイミドからなる配向膜22、23を印刷塗布し、両基板22、23の対向時に配向軸が90゜となるようにラビング処理をした後、両基板20、21を対向して組み立て、セル化してその間隙にネマティック液晶24を注入し封止する。そして、両基板20、21の透明絶縁基板28、48側に偏光板26、27を貼り付けることにより液晶表示素子17を形成する。
【0021】
この様に構成すれば、前段の画素電極44aとソース電極37との接続及び、次段の画素電極44bと補助容量電極38との接続のための1画素当たりのスルーホール47が単一である事から、着色絶縁層43が厚膜であり、スルーホール47の加工が難しくても、その加工数を従来に比し半減する事により製造歩留まりを向上出来る。しかもスルーホール47は、ソース電極37及び補助容量電極38に共通であり、従来の様にソース電極及び補助容量電極夫々に個別に形成するものに比し加工寸法が拡大される事により加工性を向上出来る事からも、形成不良による点欠陥などの表示不良を生じる事もなく、歩留まりの向上を図れる。
【0022】
更にソース電極37を画素電極44内のソース領域30bからゲート線33上方に延在するよう配線して、加工面積の大きいスルーホール47を、画素電極44内では無くゲート線33上方に配置する事により、ゲート線33がスルーホール47の遮光を兼ねることとなり、画素電極44内にスルーホール47のための遮光領域を設ける必要が無い事から、液晶表示素子17の開口率を向上出来、より明るくコントラストの良い表示画像を得られ、表示品位を向上出来る。
【0023】
尚本発明は上記実施の形態に限られるものではなく、その趣旨を変えない範囲での変更は可能であって、例えば、着色絶縁層及び透明保護絶縁膜を貫通して成る単一のスルーホールの配置位置はゲート線上方に限られる事無く、画素電極内に配置されていても良い。又、スルーホールの形状も厚膜で加工し難い着色絶縁層の部分が単一であれば良く、図5及び図6に示す変形例の様に、信号線36、ソース電極37、補助容量電極38上の透明保護絶縁膜42にあっては、ゲート線33上方にてソース電極37に達する第1のスルーホール51及び補助容量電極38に達する第2のスルーホール52を夫々に形成する一方、着色絶縁層43にあっては、第1のスルーホール51及び第2のスルーホール52上方にてソース電極37及び補助容量電極38に達する単一の第3のスルーホール53を形成する事により、第1のスルーホール51及び第3のスルーホール53を介して前段の画素電極44aをソース電極37に接続し、第2のスルーホール52及び第3のスルーホール53を介して次段の画素電極44bを補助容量電極38に接続しても良い。この様に形成すれば、厚膜の着色絶縁層43に形成される第3のスルーホール53は1画素当たり1個であることから、従来の装置に比し製造歩留まり向上を図れる。
【0024】
又アレイ基板の構造も任意であり、画素TFTの半導体層をアモルファスシリコンで形成しても良いし、着色絶縁層が透明絶縁層を兼用し、ソース電極及び補助容量電極を絶縁するため、透明絶縁層を介する事無くソース電極及び補助容量電極上に着色絶縁層を直接成膜する等しても良い。
【0025】
【発明の効果】
以上説明したように本発明によれば、有機樹脂絶縁膜のスルーホールを1画素当たり1個とし、この単一のスルーホールを介して前段の画素電極とソース電極との接続及び、次段の画素電極と補助容量電極との接続を行う事により、厚膜で加工の難しい有機樹脂絶縁膜におけるスルーホールの加工数を従来に比し半減出来、アレイ基板の製造歩留まりを従来に比し向上出来る。更にスルーホールを個別に形成していた場合に比し、スルーホールの加工寸法を拡大出来るので、加工性が良くなり形成不良による点欠陥などの表示不良を低減出来る事からも製造歩留まりの向上を図れる。
【0026】
又ソース電極をゲート線上方迄延在して、ゲート線上方にてソース電極に対するスルーホールを形成する事により、画素電極内の遮光領域を縮小出来る。これにより液晶表示素子の開口率を向上出来、より明るくコントラストの良い表示画像を得られ、表示品位向上を図れる。
【図面の簡単な説明】
【図1】本発明の実施の形態のアレイ基板を示す一部概略平面図である。
【図2】本発明の実施の形態のアレイ基板に形成されるスルーホール部分を示す概略平面図である。
【図3】本発明の実施の形態の液晶表示素子を示す図2のA−A‘線における概略断面図である。
【図4】本発明の実施の形態のアレイ基板の製造工程を示し、(a)はそのゲート絶縁膜成膜時、(b)はそのゲート線形成時、(c)はその層間絶縁膜成膜時、(d)はそのソース電極、補助容量電極形成時、(e)はその透明保護絶縁膜成膜時、(f)はそのスルーホールの第1の部分形成時、(g)はその着色絶縁膜成膜時、(h)はそのスルーホールの第2の部分形成時、(i)はその画素電極形成時を示す概略説明図である。
【図5】本発明の他の変形例のアレイ基板に形成されるスルーホール部分を示す概略平面図である。
【図6】本発明の他の変形例の液晶表示素子を示す図5B−B‘線における概略断面図である。
【図7】従来のアレイ基板を示す一部概略平面図で有る。
【図8】従来の液晶表示素子を示す図7のC−C‘線における概略断面図である。
【符号の説明】
17…液晶表示素子
18…画素TFT
20…アレイ基板
21…対向基板
22、23…配向膜
24…ネマティック液晶
26、27…偏光板
28…透明絶縁基板
30…半導体層
31…ゲート絶縁膜
32…ゲート電極
33…ゲート線
34…層間絶縁膜
36…信号線
37…ソース電極
38…補助容量電極
40、41…コンタクトホール
42…透明保護絶縁膜
43…着色絶縁膜
44…画素電極
47…スルーホール
48…透明絶縁基板
50…対向基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix liquid crystal display element in which a pixel electrode is driven by switching elements arranged in a matrix in a liquid crystal display element in which a liquid crystal composition is held between electrode substrates.
[0002]
[Prior art]
In recent years, liquid crystal display elements that achieve high performance and high definition while being thin, light, high density, and large capacity have been developed. In particular, in order to increase the aperture ratio, a transparent pixel electrode is referred to as a thin film transistor (hereinafter referred to as TFT). ) And a liquid crystal display element having a pixel-top structure, which is arranged so as to cover a switching element such as a metal, an insulating film, or a metal (MIM) element. In addition, since there is no need to consider the deviation from the color filter and the production yield can be improved, an active matrix liquid crystal display using an array substrate integrated with a color filter formed by forming an organic resin insulating film under the pixel electrode. The device was being developed.
[0003]
An active matrix type liquid crystal display device using such an array substrate integrated with a color filter has been conventionally formed as shown in FIGS. That is, the
[0004]
In general, in order to obtain a color filter having sufficient color purity for obtaining a color display, it is necessary to increase the film thickness of the organic resin insulating film constituting the color filter to about 3 μm.
[0005]
[Problems to be solved by the invention]
In a conventional pixel electrode-mounted color filter-integrated array substrate, the previous pixel electrode and source electrode or the next pixel electrode and auxiliary capacitor are passed through two through holes penetrating the organic resin insulating film. Each electrode was electrically connected. On the other hand, the film thickness of the organic resin insulating film constituting the color filter needs to be as thick as about 3 μm in order to obtain a color filter having sufficient color purity for good color display.
[0006]
For this reason, a through-hole formed through a thick organic resin insulating film is difficult to process, and the through-hole cannot be completely formed, resulting in formation defects, and display defects such as point defects. There has been a problem that the display quality of the display element is lowered. In addition, since two through holes are required per pixel electrode in a thick organic resin insulating film that is difficult to process with conventional array substrates, the yield of the array substrate due to poor formation of through holes is further reduced. It was.
[0007]
In addition, since the organic resin insulating film is thick, the minimum processing size of the through-hole diameter is as large as 10 μm or more, and the liquid crystal display element using such an array substrate has a reduced aperture ratio, which decreases brightness and contrast. There has also been a problem that the display quality is significantly lowered.
[0008]
For this reason, the present invention solves the above-described problem, and when the previous pixel electrode and the source electrode or the subsequent pixel electrode and the auxiliary capacitance electrode are electrically connected through the through hole penetrating the organic resin insulating film. In addition, it prevents the formation of through-holes and prevents the display quality from deteriorating due to display defects such as point defects, and prevents the through-hole from decreasing the aperture ratio of the liquid crystal display area, thereby improving the brightness of the displayed image. An object of the present invention is to provide an active matrix type liquid crystal display device capable of improving display quality and contrast and capable of performing high-quality display.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a gate line on an insulating substrate, a signal line wired so as to cross the gate line, and an intersection of the gate line and the signal line, and at least sandwiching a channel region. A semiconductor layer having a source region and a drain region; a gate electrode integrated with the gate line; a source electrode connected to the source region; a switching element having a drain electrode connected to the drain region; and the gate line and auxiliary capacitance An auxiliary capacitor electrode for forming the switching element and the organic resin insulating film that covers the auxiliary capacitor electrode, and a region on the organic resin insulating film surrounded by the gate line and the signal line, and arranged in a matrix An array base having a plurality of pixel electrodes connected to the source electrode through through holes formed in an organic resin insulating film And a liquid crystal composition sealed between the array substrate and the counter substrate, wherein the auxiliary capacitance electrode is the source electrode The pixel electrode is exposed from the organic resin insulating film through a common through hole and is connected to the pixel electrode connected to the source electrode and the other pixel electrode adjacent to the gate line via the through hole. It is what.
[0010]
With the above configuration, the present invention forms a single through hole that penetrates the organic resin insulating film and reaches the storage capacitor electrode from the source electrode, and the previous pixel electrode and the source electrode or the next through the single through hole. The electrical connection between the pixel electrode of the stage and the auxiliary capacitance electrode is performed, the number of through holes per pixel electrode formed in the thick organic resin insulation film is reduced to one, and the number of processing is reduced. By improving the workability by increasing the through-hole processing dimensions, the manufacturing yield is improved, and point defects due to through-hole formation defects are prevented, thereby improving the display quality of the liquid crystal display element. Further, by arranging the through hole on the gate line, the aperture ratio of the liquid crystal display element is increased, the brightness and contrast of the display image are improved, and the display quality is improved.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
[0012]
The
[0013]
A 500 nm thick tantalum (Ta), chromium (Cr), and aluminum (Al) film are formed on the
[0014]
On top of these, a transparent protective
[0015]
On the other hand, the
[0016]
Next, a method for manufacturing the
[0017]
Next, as shown in FIG. 4A, a silicon oxide (SiOx) film to be the
[0018]
Further, as shown in FIG. 4C, an
[0019]
Next, as shown in FIG. 4E, a transparent protective
[0020]
Next, in the
[0021]
With this configuration, there is a single through-
[0022]
Further, the
[0023]
The present invention is not limited to the above embodiment, and can be changed without changing the gist of the present invention. For example, a single through hole formed through a colored insulating layer and a transparent protective insulating film. The arrangement position is not limited to the upper side of the gate line, and may be arranged in the pixel electrode. Further, the through hole may be a thick film that has a single color insulating layer portion that is difficult to process, and the
[0024]
The structure of the array substrate is arbitrary, and the semiconductor layer of the pixel TFT may be formed of amorphous silicon. The colored insulating layer also serves as the transparent insulating layer, and insulates the source electrode and the auxiliary capacitance electrode. A colored insulating layer may be directly formed on the source electrode and the auxiliary capacitance electrode without using a layer.
[0025]
【The invention's effect】
As described above, according to the present invention, the number of through holes in the organic resin insulating film is one per pixel, and the connection between the pixel electrode and the source electrode in the previous stage and the next stage through the single through hole. By connecting the pixel electrode and the auxiliary capacitor electrode, the number of through-holes in the thick organic resin insulating film that is difficult to process can be halved compared to the conventional one, and the manufacturing yield of the array substrate can be improved compared to the conventional one. . Furthermore, compared to the case where through holes are individually formed, the processing dimensions of the through holes can be expanded, so that the workability is improved and display defects such as point defects due to formation defects can be reduced, which improves the manufacturing yield. I can plan.
[0026]
Further, the light shielding region in the pixel electrode can be reduced by extending the source electrode to above the gate line and forming a through hole with respect to the source electrode above the gate line. Thereby, the aperture ratio of the liquid crystal display element can be improved, and a brighter and higher contrast display image can be obtained, thereby improving the display quality.
[Brief description of the drawings]
FIG. 1 is a partial schematic plan view showing an array substrate according to an embodiment of the present invention.
FIG. 2 is a schematic plan view showing a through hole portion formed in the array substrate according to the embodiment of the present invention.
3 is a schematic cross-sectional view taken along the line AA ′ of FIG. 2 showing the liquid crystal display element according to the embodiment of the present invention.
4A and 4B show a manufacturing process of an array substrate according to an embodiment of the present invention, in which FIG. 4A shows the gate insulating film formation, FIG. 4B shows the gate line formation, and FIG. 4C shows the interlayer insulating film formation. (D) when forming the source electrode and auxiliary capacitance electrode, (e) when forming the transparent protective insulating film, (f) when forming the first part of the through hole, and (g) When forming a colored insulating film, (h) is a schematic explanatory diagram showing the second partial formation of the through hole, and (i) is a schematic explanatory view showing the pixel electrode formation.
FIG. 5 is a schematic plan view showing a through hole portion formed in an array substrate according to another modification of the present invention.
6 is a schematic cross-sectional view taken along line BB ′ of FIG. 5 showing a liquid crystal display device according to another modification of the present invention.
FIG. 7 is a partial schematic plan view showing a conventional array substrate.
8 is a schematic cross-sectional view taken along the line CC ′ of FIG. 7 showing a conventional liquid crystal display element.
[Explanation of symbols]
17 ... Liquid
DESCRIPTION OF
Claims (5)
前記アレイ基板に間隙を隔てて対向配置される対向基板と、
前記アレイ基板及び前記対向基板間に封入される液晶組成物とを具備する液晶表示装置において、
前記補助容量電極が前記ソース電極と共通のスルーホールを介して前記有機樹脂絶縁膜より露出され、かつ前記ソース電極に接続された画素電極と前記ゲート線を挟んで隣接する他の画素電極に対し前記スルーホールを介して接続されている事を特徴とするアクティブマトリクス型液晶表示素子。A semiconductor layer having a source region and a drain region sandwiched between a gate line, a signal line wired so as to intersect the gate line, and at least an intersection of the gate line and the signal line, with a channel region interposed therebetween, A switching element having a gate electrode integral with the gate line, a source electrode connected to the source region and a drain electrode connected to the drain region, an auxiliary capacitance electrode forming an auxiliary capacitance with the gate line, and the switching An organic resin insulation film covering the element and the auxiliary capacitance electrode, and a through hole formed in the organic resin insulation film in a matrix form in a region surrounded by the gate line and the signal line on the organic resin insulation film An array substrate having a plurality of pixel electrodes connected to the source electrode via
A counter substrate disposed opposite to the array substrate with a gap therebetween;
In a liquid crystal display device comprising a liquid crystal composition sealed between the array substrate and the counter substrate,
The auxiliary capacitance electrode is exposed from the organic resin insulating film through a common through hole with the source electrode, and is connected to the pixel electrode connected to the source electrode and the other pixel electrode adjacent to the gate line An active matrix type liquid crystal display element connected through the through-hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13512598A JP4031105B2 (en) | 1998-05-18 | 1998-05-18 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13512598A JP4031105B2 (en) | 1998-05-18 | 1998-05-18 | Active matrix type liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11326949A JPH11326949A (en) | 1999-11-26 |
JP4031105B2 true JP4031105B2 (en) | 2008-01-09 |
Family
ID=15144413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13512598A Expired - Fee Related JP4031105B2 (en) | 1998-05-18 | 1998-05-18 | Active matrix type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4031105B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4757550B2 (en) | 2005-06-30 | 2011-08-24 | 株式会社 日立ディスプレイズ | Display device and manufacturing method thereof |
JP4869789B2 (en) | 2006-05-31 | 2012-02-08 | 株式会社 日立ディスプレイズ | Display device |
CN103048838B (en) * | 2012-12-13 | 2015-04-15 | 北京京东方光电科技有限公司 | Array substrate, liquid crystal display panel and driving method |
TWI615664B (en) * | 2013-11-08 | 2018-02-21 | 友達光電股份有限公司 | Pixel array |
-
1998
- 1998-05-18 JP JP13512598A patent/JP4031105B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11326949A (en) | 1999-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100675631B1 (en) | Transverse electric field liquid crystal display device and manufacturing method thereof | |
EP0652595B1 (en) | Thin film semiconductor device for display and method of producing same | |
JP3708637B2 (en) | Liquid crystal display device | |
JP3788649B2 (en) | Liquid crystal display | |
US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
JP3277732B2 (en) | Color display | |
JPH08262494A (en) | Active matrix type display device | |
JPH061314B2 (en) | Thin film transistor array | |
JP2001177103A (en) | Thin-film semiconductor device, display device and method of manufacturing the same | |
JPH04283729A (en) | Active matrix display device | |
US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
JPH06102537A (en) | Active matrix type liquid crystal display element | |
KR100502685B1 (en) | Active matrix substrate and method of fabricating the same | |
JP4031105B2 (en) | Active matrix type liquid crystal display device | |
JPH1138439A (en) | Active matrix substrate, its manufacture and active matrix liquid crystal display device | |
JPH08334787A (en) | Display device | |
JPH08184852A (en) | Active matrix type display device | |
US6362030B1 (en) | Method of manufacturing an active matrix substrate | |
KR100959366B1 (en) | CIO structure liquid crystal display substrate and manufacturing method thereof | |
KR101087750B1 (en) | Array substrate for liquid crystal display device comprising two types of thin film transistors and manufacturing method thereof | |
JPH1065177A (en) | Thin-film transistor device, manufacturing method thereof, and liquid crystal display device | |
JP2000206560A (en) | Active matrix type liquid crystal display device | |
JP4167796B2 (en) | LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
KR100243813B1 (en) | Liquid crystal display and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050614 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |