JP4030238B2 - チャージポンプ昇圧回路および安定化電圧発生回路 - Google Patents
チャージポンプ昇圧回路および安定化電圧発生回路 Download PDFInfo
- Publication number
- JP4030238B2 JP4030238B2 JP29820799A JP29820799A JP4030238B2 JP 4030238 B2 JP4030238 B2 JP 4030238B2 JP 29820799 A JP29820799 A JP 29820799A JP 29820799 A JP29820799 A JP 29820799A JP 4030238 B2 JP4030238 B2 JP 4030238B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- capacitor
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
光半導体駆動回路や、光受信回路など、高速バイポーラ・プロセスを使った高速アナログ回路一般を対象とした、チップ内安定化電圧発生回路に関する。
【０００２】
【従来の技術】
最近のマルチメディアの発展を支える高速信号処理ＩＣに付いては、その高スループット動作と処理能力を最高に引き出すために、システムの電源電圧とは異なった電圧で動作させる必要のある場合が多くなってきた。中でもＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）など数Ｗ以上のパワーを必要とする場合には、始めから多出力電源を用意したり、または、ＩＣを実装する基板にＤＣ−ＤＣコンバータ電源を実装して電圧を変換して対処している。これらの例のように大電力を必要とする場合には、全体の電力効率まで考えると基板上にマルチチップＩＣ構成とし、必要に応じて能動素子も組み合わせて使ったハイブリッド構成はメリットがある。しかし、１Ｗ以下の消費電力で回路規模もそれ程大きくないＩＣにおいては、ＩＣ内部で必要とする特殊電圧は同一チップ内に電源回路を組み込んで、ワンチップ化することが要請されている。特に、チップ内での動作条件変化に対する電圧安定性や電圧の絶対値そのものが重要な場合には、ＩＣ内外の周辺回路による雑音の影響や配線電圧降下を極力避ける意味からも、その電源電圧をチップ内で発生する回路構成が有利となり、それが不可欠な条件となることも多い。
【０００３】
外部から供給される最低電源電圧より１Ｖ以上低い電圧を出力する場合、バンドギャップ電圧を基準とした直列制御方式の安定化電圧回路をＩＣ内部に組み込んで出力を得ることが可能であった。一方最低電源電圧に対して１Ｖ未満の電圧を出力する場合、直列制御方式を用いて実現することは困難であった。一般に高速アナログ・バイポーラ回路におけるトランジスタのベース・エミッタ動作電圧は０．８５Ｖ程度と高く、トランジスタを縦積みにした回路において、動作に必要な最低電圧は２．５Ｖ以上となる。回路マージンの確保を考慮すれば、２．７Ｖ程度の出力電圧を発生する必要がある。従って、±１０％の変動を認める３．３Ｖ電源電圧の回路の場合には、３．０Ｖの電源電圧最低値から２．７Ｖ以上の安定化出力電圧を発生する必要があり、元々供給された電源電圧と内部で発生した安定化電圧との差は０．３Ｖだけとなる。
従来はこのような場合、チャージポンプ回路などのＤＣ−ＤＣコンバータ昇圧回路を使ってきた。すなわち、入力電圧の３Ｖをチョッパー変調し、キック容量やインダクターの助けを借りて昇圧し、ダイオードなどで整流した電荷を出力容量に蓄め、必要に応じてその昇圧出力を安定化する回路方式が採用されてきた。しかし必要とする出力パワーが数１０ｍＷ以上となる場合には、ＩＣの外部に大容量のキック容量やインダクターを接続したり、最終的には出力リップル変動を小さくするための大容量を使ったフィルターを接続する構成が不可欠であった。例外的にＩＣチップ内部品だけで発生させた場合でも、使用目的がディジタル回路用電圧であるため、出力電力が小さかったり、ある程度リップル雑音が大きくても良く、かつ、電圧変動もかなりあっても構わないものを対象とした昇圧回路であった。
【０００４】
図８はＣＭＯＳを用いた負電源用昇圧回路の例である。外部クロックＣＬＫ電圧入力をＣＭＯＳインバータで−１．５Ｖ振幅のパルス変調増幅したのち、キック容量Ｃで昇圧された電荷を同期ＦＥＴスイッチで倍電圧整流している。外部クロック信号発生回路が必要となることに加えて、基本的には半波整流回路であるのでその値は負荷容量に強く依存するが、リップルは比較的大きく、−３Ｖの出力からは大きな電流出力は採れない。もし負荷電流を増やした場合には、出力電圧は急激に落ちる特性を示す。
また、倍電圧整流回路に関して調べて見ると、高速バイポーラ・プロセスでは専用の高速のスイッチダイオードのサポートは普通無いため、トランジスタのコレクタとベースを接続したダイオード接続トランジスタが代わりに使われる。従って、チャージポンプ回路で整流用に使用されるダイオードの順方向電圧は、室温で０．８５Ｖ程度と高めとなる。特に低温ではこの値が更に上昇し、遮断周波数が１５ＧＨｚのバイポーラ・プロセスの例では、−２０℃で０．９５Ｖから１．０Ｖ程度の値を示した。このため、電源電圧３Ｖ電圧をスイッチし、ダイオード接続のトランジスタで機械的に整流するチャージポンプ回路を設計すると、発振器に入力した電力に対して出力効率１０％程度の負荷を繋いだ場合でも、−２０℃では出力電圧は３．４Ｖ程度しか得られない。直列制御方式で２．７Ｖ程度の出力電圧を得るためには、最低でも３．８Ｖ以上が必要であり、倍電圧整流でも出力電圧不足になってしまう。もっと高い電圧を得るために昇圧回路の段数を増やした場合には、電圧変動が大きくなるばかりで無く、電力変換効率が更に下がるためスイッチ電流が増え、チップ内内部雑音が大きくなる。加えて、入力電源電圧が３．６Ｖになった時には、出力電圧が高くなり過ぎて、高周波プロセスのトランジスタでは耐圧が不足する問題が生じる。このため、倍電圧整流のままで約４Ｖ以上の出力が得られるチャージポンプ回路の実現が緊急の課題となっていた。
【０００５】
【発明が解決しようとする課題】
直列制御方式の安定化電圧回路を用いて、最低電源電圧に対して１Ｖ未満の差の電圧を出力することは困難であった。また、直列制御方式の安定化電圧回路内部にチャージポンプ昇圧回路を接続して電源電圧を昇圧する場合、出力パワーとして数１０ｍＷ以上を得るためには、外部に大容量のキック容量やインダクターを接続したり、最終的には出力リップル変動を小さくするための大容量の出力容量を接続する構成が不可欠であった。本発明は上記の課題を解決することを目的とする。すなわち、直列制御方式とチャージポンプ方式の両者の不都合を克服して高周波バイポーラ・プロセスに適合し、アナログ回路に要求される１ｍＶ程度以下の安定度とリップル雑音特性を持ち、入力電圧３Ｖの場合でも最高２．７Ｖの出力と１０ｍＡ以上の出力電流が容易に得られ、更には外付部品なしでワンチップＩＣ化が可能な安定化電圧回路を提供することを目的とする。また、温度変動や電源電圧変動に拘わらず、安定した高い出力電圧を得ることが可能なチャージポンプ昇圧回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本願発明のチャージポンプ昇圧回路は、同一特性の第一のトランジスタ及び第二のトランジスタを用いて相補的に発振を行う自励発振手段と、前記自励発振手段の出力電圧を倍電圧整流する手段と、前記自励発振手段の出力パルスを制御する手段とを具備し、前記倍電圧整流する手段は、前記第一のトランジスタのコレクタに接続した第一の容量と、前記第一の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第二のトランジスタのコレクタに第二の容量を介して接続したベースとを有する第三のトランジスタと、前記第一の容量の他端に接続した第一のダイオードと、前記第一のダイオードに接続した蓄積容量と、前記蓄積容量に接続したＲＣフィルタ容量とを有し、前記第一のトランジスタのコレクタ電圧がロー時に、前記第一の容量に前記第三のトランジスタを介して電源より電流が注入され、前記第一のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第一の容量から前記第一のダイオードを介して電流が蓄積容量に注入されることを特徴とし、また、前記倍電圧整流する手段は、前記第二のトランジスタのコレクタに接続した第三の容量と、前記第三の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第一のトランジスタのコレクタに第四の容量を介して接続したベースとを有する第四のトランジスタと、前記第三の容量の他端に接続し、且つ前記蓄積容量に接続した第二のダイオードとを有し、前記第二のトランジスタのコレクタ電圧がロー時に、前記第三の容量に前記第四のトランジスタを介して電源より電流が注入され、前記第二のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第三の容量から第二のダイオードを介して電流が蓄積容量に注入されることを特徴とする。
【０００７】
あるいは、前記自励発振手段は、前記第一のトランジスタ及び前記第二のトランジスタを含む非安定マルチバイブレータ回路を有することを特徴とする。
あるいは、前記自励発振手段の出力パルスを制御する手段は、前記第一のトランジスタ及び第二のトランジスタのそれぞれのベースにそれぞれのコレクタを接続した第五のトランジスタ及び第六のトランジスタと、電源と接地間に直列接続した第一の分割抵抗及び第二の分割抵抗と、前記第一の分割抵抗と前記第二の分割抵抗との接続点にコレクタを接続した第七のトランジスタとを有し、前記第五のトランジスタのベース及び、前記第六のトランジスタのベース及び、前記第七のトランジスタのベースは前記第一の分割抵抗と第二の分割抵抗との接続点に共通に接続し、それぞれのエミッタはすべて接地されていることを特徴とする。
あるいは、前記第三のトランジスタのベースと接地との間及び、前記第四のトランジスタのベースと接地との間に、直列接続した少なくとも二つ以上からなるダイオードを具備することを特徴とする。
または、前記ＲＣフィルタ容量に接続した出力端子に、入力電圧変化、または、出力電圧変化に比例した電流負荷を与える手段を具備したことを特徴とする。
【０００８】
前記電流負荷を与える手段は、エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、共通接続されたエミッタに接続した定電流発生回路と、電源と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗とを有し、前記第三の分割抵抗と前記第四の分割抵抗との接続点に前記ＲＣフィルタ容量が接続され、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が入力電圧変化及び出力電圧変化に依存することを特徴とする。
あるいは、前記電流負荷を与える手段は、エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、共通接続されたエミッタに接続した定電流発生回路と、前記ＲＣフィルタ容量と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗とを有し、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が出力電圧変化に依存することを特徴とする。
【０００９】
本願発明の安定化電圧発生回路は、第十のトランジスタと、前記第十のトランジスタのベース電流を制御する第十一のトランジスタと、前記第十一のトランジスタのエミッタ・ベース間に接続した負荷抵抗と、出力電圧を分割する第五の分割抵抗と、基準電圧リファレンスと、誤差増幅器とを有する直列制御型安定化回路と、上記記載のチャージポンプ昇圧回路とを具備し、分割された出力電圧と前記基準電圧リファレンスとの誤差は、増幅出力されて前記負荷抵抗のバイアス電流と前記第十一のトランジスタのベース電流を制御し、その誤差が最小となるように負帰還動作することを特徴とする。
【００１０】
【発明の実施の形態】
本発明における実施の形態を以下の実施例により説明する。
本発明の第一の実施例におけるチャージポンプ昇圧回路１００について説明する。
図１は第一の実施例におけるチャージポンプ昇圧回路を示す回路図である。第一の実施例のチャージポンプ昇圧回路は主に非安定マルチバイブレータ回路４００及び、ミラー電流回路５００及び、倍電圧整流回路からなる。このチャージポンプ昇圧回路は、ミラー電流回路５００を有することにより非安定マルチバイブレータ回路４００のトランジスタの飽和特性を安定化し、チャージポンプ昇圧回路の発振周波数を安定化することを特徴としている。また、非安定マルチバイブレータ回路４００のトランジスタがＯＮとなるサイクルに同期して、電流を効率良くキック容量に注入する倍電圧整流回路を有することを特徴とする。
まず、非安定マルチバイブレータ回路４００の構造の詳細について説明する。トランジスタＱ３のコレクタはコンデンサＣ３を介し、トランジスタＱ４のコレクタはコンデンサＣ４を介して互いのベースに接続している。また、トランジスタＱ３のベースは抵抗Ｒ５を介し、トランジスタＱ４のベースは抵抗Ｒ６を介して電源入力端子１に接続している。トランジスタＱ３のコレクタは抵抗Ｒ４を介して電源入力端子１へ接続しており、また、キック容量Ｃ２に接続している。また、トランジスタＱ４のコレクタは抵抗Ｒ７を介して電源入力端子１へ接続しており、また、キック容量Ｃ６に接続している。トランジスタＱ３及びトランジスタＱ４のエミッタは共通接続されて電流帰還抵抗Ｒ８を介し、接地している。
【００１１】
次に電流ミラー回路５００の構造の詳細について説明する。トランジスタＱ２のコレクタ及びベースは分割抵抗Ｒ１及び分割抵抗Ｒ２間に接続しており、エミッタは接地している。トランジスタＱ５及びトランジスタＱ６はトランジスタＱ２のベースに接続している。また、トランジスタＱ５及びトランジスタＱ６のコレクタはそれぞれ非安定マルチバイブレータ回路４００のトランジスタＱ３及びトランジスタＱ４のベースに接続しており、トランジスタＱ５及びトランジスタＱ６のエミッタは接地している。
更に倍電圧整流回路の構造の詳細について説明する。同期整流トランジスタＱ１のエミッタはキック容量Ｃ２に接続し、コレクタは電源入力端子１に接続している。同期整流トランジスタＱ１のベースは容量Ｃ１を介して非安定マルチバイブレータ回路４００のトランジスタＱ４のコレクタに接続している。また、トランジスタＱ１のベースと容量Ｃ１間に抵抗Ｒ３が接続しており、抵抗Ｒ３の他端は電源入力端子１に接続している。キック容量Ｃ２はダイオードＤ１２を介して蓄積容量Ｃ７に接続している。同期整流トランジスタＱ７のエミッタはキック容量Ｃ６に接続し、コレクタは電源入力端子１に接続している。同期整流トランジスタＱ７のベースは容量Ｃ５を介して非安定マルチバイブレータ回路４００のトランジスタＱ３のコレクタに接続している。また、トランジスタＱ７のベースと容量Ｃ１間に抵抗Ｒ９が接続しており、抵抗Ｒ９の他端は電源入力端子１に接続している。キック容量Ｃ６はダイオードＤ１１を介して蓄積容量Ｃ７に接続している。更に蓄積容量Ｃ７は抵抗Ｒ１０を介して出力端子３に接続している。また、出力端子３はＲＣフィルタ容量Ｃ８が接続している。
【００１２】
以上の回路を有する第一の実施例におけるチャージポンプ昇圧回路の動作について説明する。非安定マルチバイブレータ回路４００のトランジスタＱ３がＯＦＦの状態、すなわちコレクタ電圧がハイのとき、トランジスタＱ４はＯＮの状態で、そのコレクタ電圧がローである。このとき、コンデンサＣ４は抵抗Ｒ５を介して電源電圧Ｖｃｃに向かって充電される。そこで、コンデンサＣ４に接続したトランジスタＱ３のベース電圧は指数関数的に上昇してついにはトランジスタＱ３はＯＮの状態になり、トランジスタＱ３のコレクタ電圧はローの状態に変わる。同時にトランジスタＱ３のコレクタにコンデンサＣ３を介して接続したトランジスタＱ４のベース電圧は急減して、トランジスタＱ４はＯＦＦの状態に反転する。この過渡遷移時には抵抗Ｒ８による電流帰還が働いて反転動作が加速される。次にコンデンサＣ３は抵抗Ｒ６を介して電源電圧Ｖｃｃに向かって充電される。そこで、コンデンサＣ３に接続したトランジスタＱ４のベース電圧は指数関数的に上昇して、ついにはトランジスタＱ４はＯＮの状態に復旧し、そのコレクタ電圧はローの状態に戻る。以上のように動作が交互に繰り返されて非安定マルチバイブレータ回路４００のトランジスタＱ３及びトランジスタＱ４のコレクタ電圧は交互に上下動する。コンデンサＣ３及びコンデンサＣ４の容量値に比例して非安定マルチバイブレータ回路４００の自励発振のパルス間隔は決定される。自励発振して得られたコレクタ電圧はキック容量Ｃ２あるいはキック容量Ｃ６に充電される。例えばトランジスタＱ３がＯＮの時、キック容量Ｃ２は同期整流トランジスタＱ１のエミッタ電流により充電され、トランジスタＱ３がＯＦＦになるとダイオードＤ１２を通じて放電される。前半サイクルではＯＦＦとなったトランジスタＱ４のコレクタ電圧により、トランジスタＱ１はＯＮとなるため、キック容量Ｃ２への充電はほぼ電源電圧Ｖｃｃまで効率良く行われ、後半サイクルで倍電圧整流されて蓄積容量Ｃ７に貯められる。そして、ＲＣフィルタ容量Ｃ８を介して出力端子３から電圧Ｖｈが出力される。このように電流ＯＮとなるトランジスタＱ３のサイクルに同期して同期整流トランジスタＱ１から電流を効率良くキック容量Ｃ２に注入するために、同期整流トランジスタＱ１のベースは容量Ｃ１を介してＯＦＦ状態のトランジスタＱ４のコレクタに接続して、電源電圧Ｖｃｃにトランジスタのベース・エミッタ導通電圧を加えた値に相当するより高い電圧をかけている。トランジスタＱ４がＯＮのときには、同期整流トランジスタＱ１のベースがローとなり、容量Ｃ１に溜まった電荷は抵抗Ｒ３を経由して放電される。この放電を行うために、抵抗Ｒ３とコンデンサＣ１の時定数積を非安定マルチバイブレータ回路４００の発振周期と同程度かそれ以下になるように設定している。その結果同期整流トランジスタＱ１はＯＮ時に確実に飽和状態に入るように動作する。同期整流トランジスタＱ７も同期整流トランジスタＱ１と同様な動作を行い、トランジスタＱ４がＯＮのとき、キック容量Ｃ６は同期整流トランジスタＱ７のエミッタ電流より充電され、トランジスタＱ４がＯＦＦになるとダイオードＤ１１を通じて放電される。
【００１３】
以上により、同期整流トランジスタＱ１とそれに相補的に動作する同期整流トランジスタＱ７とはトランジスタＱ３あるいはトランジスタＱ４がＯＮとなるサイクルに同期して電流を効率良くキック容量Ｃ２及びキック容量Ｃ６に注入することができ、電圧損失の少ない同期整流が可能となる。その結果、チップ温度が−２０℃、電源電圧Ｖｃｃが３Ｖで動作させた時、４．１Ｖ以上の高い出力電圧Ｖｈが得られ、従来のチャージポンプ昇圧回路で発生した出力電圧３．４Ｖよりも高い値が得られる。
電源電圧Ｖｃｃの変動に拘わらず安定した出力電圧Ｖｈを得るために、電流ミラー回路５００を設けている。抵抗Ｒ５あるいは抵抗Ｒ６を経由してトランジスタＱ３あるいはトランジスタＱ４のベースに注入される電流のうち一定値は電流ミラー回路５００のトランジスタＱ５あるいはトランジスタＱ６のコレクタにバイパスして吸い込まれる。この電流吸い込み量はトランジスタＱ２のコレクタ電流量と同じである。抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ６の値を調整してバランス良く最適化することにより、温度変動や電源電圧変動が生じてもトランジスタＱ３あるいはトランジスタＱ４の電流増幅率が変化することなく、一定の値を得ることが可能となる。従って、ＩＣの全動作条件範囲に亙って自励発振周波数を１０％以内の変動に抑え、かつ、トランジスタＱ３とトランジスタＱ４の飽和電圧も３０ｍＶ以内の変動に抑えることができる。この結果、安定に発振できる自励発振周波数を高く設定することが可能となる。
【００１４】
以上により、第一の実施例におけるチャージポンプ昇圧回路においては、同期整流回路を有することにより非安定マルチバイブレータ回路４００のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入することが可能となって電圧損失の少ない同期整流が実現できる。また、電流ミラー回路５００を有することにより温度変動や電源電圧変動に関わらず安定した出力電圧Ｖｈを得ることが可能となり、且つ、キック容量及び、蓄積容量Ｃ７及び、ＲＣフィルタ容量Ｃ８の値を小さくしても出力電圧のリップルを小さくすることが可能となる。
なお、第一の実施例におけるチャージポンプ昇圧回路は電流ミラー回路５００と同期整流回路とを両方具備しているが、どちらか一方のみを具備した構成でもよい。例えば同期整流回路のみを具備する場合、電流ミラー回路の代わりに抵抗Ｒ５および抵抗Ｒ６の値を大きく設定して、電圧損失の少ない同期整流を可能とするチャージポンプ昇圧回路を構成することができる。
次に本願発明におけるチャージポンプ昇圧回路の第二の実施例について説明する。第一の実施例に示したように、整流回路の電圧損失が小さくなった結果、入力電圧Ｖｃｃが小さい時にも高い出力が得られるようになった反面、入力電圧Ｖｃｃが大きくなった時には逆に出力電圧Ｖｈが過大になる傾向にある。しかし、昇圧された出力電圧Ｖｃｃ自身はできるだけ変動幅が小さいことが望ましい。そこで第二の実施例は、同期整流トランジスタＱ１のベースと接地との間にダイオードＤ１乃至ダイオードＤ５を接続し、また、同期整流トランジスタＱ７のベースと接地との間にダイオードＤ６乃至ダイオードＤ１０を接続してパルス尖頭電圧を一定値でクランプした回路を構成している。図２は第二の実施例におけるチャージポンプ昇圧回路の構成を示した図である。
【００１５】
第二の実施例におけるチャージポンプ昇圧回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１１、ダイオードＤ１２の構成は第一の実施例と同様であるため、説明を省略する。ダイオードＤ１乃至ダイオードＤ５は同期整流トランジスタＱ１のベースと接地との間に直列接続している。そしてダイオードＤ６乃至ダイオードＤ１０は同期整流トランジスタＱ７のベースと接地との間に直列接続している。このダイオードＤ１乃至ダイオードＤ１０はクランプダイオードであるが、電源電圧Ｖｃｃが３．３Ｖである設計例に対応して設けている。電源電圧Ｖｃｃやダイオードの順方向電圧の値に応じてクランプダイオオードの接続数を変更可能であることはいうまでもない。
次に第二の実施例におけるチャージポンプ昇圧回路の動作について説明する。容量Ｃ１または容量Ｃ５を介して入力する電圧がダイオード５個分の順方向降下電圧以上の電圧に対しては同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース電圧がクランプし、エミッタ電圧は自動的にそのベース電圧からダイオード１個分下がった電圧にクランプする。電源電圧Ｖｃｃが大きくなっても、倍電圧整流回路のキック容量Ｃ２とキック容量Ｃ６に発生する最大電圧差はこのエミッタ・クランプ電圧値に抑えられる。この結果、出力電圧Ｖｈも抑えられ、その変動幅も小さくなる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も４Ｖ以下と小さく抑えられ、トランジスタの最大許容電圧内に納まる効果が得られる。
【００１６】
以上により、第二の実施例におけるチャージポンプ昇圧回路においては、非安定マルチバイブレータ回路４００のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入することが可能になる。従って、電圧損失の少ない同期整流が実現でき、且つキック容量及び、蓄積容量及び、ＲＣフィルタ容量の値を小さくすることが可能となる。また、安定に発振する自励発振周波数を高く設定することが可能となる。更に、ダイオードＤ１乃至ダイオードＤ１０を所望の位置に接続することにより、電源電圧Ｖｃｃが大きくなっても、同期整流トランジスタＱ１あるいは同期整流トランジスタＱ７のエミッタ電圧は、クランプ電圧値からダイオードの端子電圧一個分下がった電圧に抑えられる。従って出力電圧Ｖｈが抑制されて変動幅は小さくなる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も抑制できる効果が得られる。
次に本願発明におけるチャージポンプ昇圧回路の第三の実施例について説明する。前記した第二の実施例におけるチャージポンプ昇圧回路は、ダイオードＤ１乃至ダイオードＤ１０がＯＮ状態に入るだけの大振幅入力パルスが非安定マルチバイブレータより得られた場合は効果的に作用するが、それ以下の振幅ではダイオードＤ１乃至ダイオードＤ１０がない場合と変わらない。また、パルス振幅入力が大きくて実際にダイオードＤ１乃至ダイオードＤ１０が働いている時でも、その作用は倍電圧整流の半分のサイクルにしか及ばない。そのため、出力電圧Ｖｈの変動幅は小さくなるものの、依然として入力電圧Ｖｃｃに対する出力変動は残る。そこで、第三の実施例におけるチャージポンプ昇圧回路では、チャージポンプ出力部に入力電圧Ｖｃｃまたは出力電圧Ｖｈに比例して電流負荷を変化させる電流負荷回路６００を設置することを特徴とする。
【００１７】
図３は第三の実施例におけるチャージポンプ昇圧回路の構成を示した図である。
第三の実施例におけるチャージポンプ昇圧回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２の構成は第二の実施例と同様であるため、説明を省略する。電流負荷回路６００は差動トランジスタと、差動トランジスタの共通エミッタに接続した定電流発生回路と、電源電圧Ｖｃｃを分割するための抵抗Ｒ２０及び抵抗Ｒ２１と、これら分割抵抗と抵抗１０との間に容量Ｃ２０を有している。差動トランジスタはトランジスタＱ２０及びトランジスタＱ２１からなり、トランジスタＱ２０のベースは容量Ｃ２０を介して抵抗Ｒ１０に接続している。また、トランジスタＱ２０のベースは抵抗２０及び抵抗２１の間に接続している。一方トランジスタＱ２１のベースは抵抗Ｒ２２を介して基準入力端子５に接続している。トランジスタＱ２０のコレクタは抵抗Ｒ１０に接続し、そのコレクタ電圧は出力端子３から出力される。トランジスタＱ２１のコレクタは電源入力端子１に接続している。トランジスタＱ２０及びトランジスタＱ２１のエミッタは共通接続して、定電流発生回路のトランジスタＱ２２のコレクタに接続している。トランジスタＱ２２のベースはバイアス電圧入力端子６に接続しており、エミッタは抵抗Ｒ２３を介して接地している。
【００１８】
第三の実施例におけるチャージポンプ昇圧回路の動作を説明する。電流負荷回路６００は電源電圧Ｖｃｃをモニターして、電源電圧Ｖｃｃに比例して電流負荷を変化させるものである。最低電源電圧Ｖｃｃの入力時には負荷電流が零となり、最大電源電圧Ｖｃｃの入力時には所望の最大電流負荷が懸かる様に定電流発生回路の電流値と、差動トランジスタ・サイズと、抵抗Ｒ２０と抵抗Ｒ２１の比とを決定している。従って、チャージポンプ回路の電源容量としては、実際に外部負荷に必須な最小出力電流が確保されていれば、十分に動作可能な省電力方式であることが特徴である。また、抵抗Ｒ２０と抵抗Ｒ２１による電源電圧Ｖｃｃの分割値が基準入力Ｖｒｅｆの近傍になった時には、誤差入力電圧に比例した電流負荷として線形領域で動作するので、設置した容量Ｃ２０による高周波帰還が働いてリップル電圧は小さくなる。なお、定電流発生回路は、バイアス電圧入力端子からトランジスタＱ２２のベースにバイアス電圧Ｖｂｂを与え、最大負荷電流値より少し大きめの定電流を発生させている。電源電圧Ｖｃｃにほぼ比例する電流負荷によって出力電圧の変動幅も更に小さく抑えられ、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧を４．０５Ｖから４．３５Ｖの範囲のほぼ一定値に保つことができる。同時に同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も更に小さく抑えられ、常に３．５Ｖ以下となって最大許容電圧に対し０．５Ｖのマージンを確保できる。リップルについても、３．３Ｖの電源電圧Ｖｃｃの入力時において、約３０％抑圧できる。
【００１９】
以上のように第三の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。また、安定に発振する自励発振周波数を高く設定できる。また、電源電圧Ｖｃｃにほぼ比例する電流負荷によって出力電圧Ｖｈの変動幅も更に小さく抑えられる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
次に本願発明のチャージポンプ昇圧回路における第四の実施例について説明する。
前記した第三の実施例では、低温でかつ電源電圧Ｖｃｃが最小となり、チャージポンプ昇圧回路の電源出力能力が最低になった時、電流負荷回路６００の電流が零となるようにした。第四の実施例はチャージポンプ昇圧回路の出力容量を多少強化し、出力電圧をモニターすることによって電流負荷を制御して出力変動を更に少なくするものである。
第四の実施例におけるチャージポンプ昇圧回路を図４に示す。この回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２の構成は第三の実施例と同様であるため、説明を省略する。また、電流負荷回路６００のうち、差動トランジスタを構成するトランジスタＱ２０及び、トランジスタＱ２１及び、抵抗Ｒ２２と、定電流発生回路を構成するトランジスタＱ２２及び、抵抗Ｒ２３の構成は、第三の実施例と同様であるため、説明を省略する。トランジスタＱ２０のベースには抵抗Ｒ３０及び抵抗Ｒ３１により出力電圧Ｖｈを分割した値が印加される。また、高周波信号帰還容量Ｃ３０はトランジスタＱ２０と抵抗Ｒ３０の間に形成している。
【００２０】
次に第四の実施例のチャージポンプ昇圧回路の動作について説明する。第四の実施例は、抵抗Ｒ１０からの出力Ｖｈを抵抗Ｒ３０及び抵抗Ｒ３１で分割し直接モニターして電流負荷を変化させるものであり、原理的に負荷インピーダンス調整型の電圧安定化回路になっている。最大負荷電流値より少し大きめの定電流を定電流発生回路から発生させ、トランジスタＱ２０とトランジスタＱ２１からなる差動トランジスタにより、抵抗Ｒ３０及び抵抗Ｒ３１の分割電圧と基準電圧Ｖｒｅｆとを比較・一致させるものである。従って、第四の実施例においては、抵抗Ｒ３０及び抵抗Ｒ３１に流れる電流と出力電圧Ｖｈが最低となった時にＱ２０へバイアスした電流との合計分だけチャージポンプ昇圧回路の出力電流を余分に必要とするが、基本的に直結帰還型の安定化回路になっており、出力電圧Ｖｈの出力変化は格段に改善される。
この結果、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧Ｖｈを５０ｍＶ以下の変動に、かつ、リップルも５０％以上抑圧できる。また、同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も更に小さく抑えられ、常に３．４Ｖ以下となって最大許容電圧に対し０．６Ｖのマージンを確保できる。
【００２１】
以上のように第四の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。そして、安定に発振する自励発振周波数を高く設定できる。また、ＲＣフィルタ容量Ｃ８を介して得られた出力を抵抗分割Ｒ３０及びＲ３１により直接モニターして電流負荷を変化させて、出力電圧Ｖｈの出力変動を抑えることが可能である。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
次に本願発明のチャージポンプ昇圧回路における第五の実施例について説明する。
前記した第四の実施例は、非安定マルチバイブレータ回路４００からの出力電流容量を多少強化し、電流負荷回路６００で余分に消費する電流を電源入力端子１から供給することによって出力電圧Ｖｈをほぼ完全に安定化できるものである。一旦回路を固定するとそれに応じて最大負荷電流が固定されるため、出力電流負荷が予め決まっている時には有効な手段である。しかしながら、出力電流負荷が大きく変わる可能性がある時には制御が働かなくなる恐れがある。そこで第五の実施例は第四の実施例を変形して、吸い込み電流値の制限を除いた回路としたことを特徴とする。
【００２２】
第五の実施例におけるチャージポンプ昇圧回路を図５に示す。この回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２、電流負荷回路を構成するトランジスタＱ２０及び、トランジスタＱ２１及び、抵抗Ｒ２２、定電流発生回路を構成するトランジスタＱ２２及び、抵抗Ｒ２３は第三の実施例と同様であるため説明を省略する。トランジスタＱ２０のコレクタは抵抗Ｒ４４を介して電源入力端子１に接続しており、更にトランジスタＱ４３及びトランジスタＱ４４のベースに接続している。トランジスタＱ４３のコレクタはトランジスタＱ２１のコレクタに接続している。また、トランジスタＱ４３のエミッタは電源入力端子１に接続している。一方トランジスタＱ４４のエミッタは電源入力端子１に接続しており、コレクタはトランジスタＱ４５のベース及び、他端が接地された抵抗Ｒ４５及び、コンデンサＣ４１を介して他端が接地されている抵抗Ｒ４６に接続している。トランジスタＱ４５のエミッタは接地しており、コレクタは出力端子３に接続している。
【００２３】
次に第五の実施例のチャージポンプ昇圧回路の動作について説明する。第五の実施例は、抵抗Ｒ１０からの電圧を直接モニターして、エミッタ接地のトランジスタＱ４５による増幅作用により出力電流負荷を変化させるものであり、トランジスタＱ４５の最大コレクタ許容電流まで任意の吸い込み電流を許容する負荷インピーダンス調整型の安定化回路である。抵抗Ｒ２３とトランジスタＱ２２からなる定電流発生回路により負荷抵抗Ｒ４４及び負荷トランジスタＱ４３の動作に必要なバイアス電流を発生させる。トランジスタＱ４３及びトランジスタＱ４４は電流ミラー回路を構成しており、トランジスタＱ４３のコレクタ電流と同様の電流がトランジスタＱ４４に流れる。このトランジスタＱ４４のコレクタ電流はトランジスタＱ４５のベースに印加され、トランジスタＱ４５の吸い込み電流が調整される。差動トランジスタＱ２０及びＱ２１は抵抗Ｒ４０及び抵抗Ｒ４１の比で分割した電圧と基準電圧Ｖｒｅｆ５とを一致させる帰還増幅器を構成している。従って、第五の実施例では、分割抵抗Ｒ４０及び分割抵抗Ｒ４１に流れる電流だけが非安定マルチバイブレータ回路からの出力電流を余分に要し、トランジスタＱ４５の許容電流の範囲内で余分な回路出力電流を吸収する。特性的には第４の実施例と同じであり、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧を５０ｍＶ以下の変動に抑え、リップルは５０％以上抑圧できる。同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値は常に３．４Ｖ以下となって最大許容電圧に対し０．６Ｖのマージンを確保できる。
【００２４】
以上のように第五の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。そして、安定に発振する自励発振周波数を高く設定できる。また、ＲＣフィルタ容量Ｃ８を介して得られた出力を抵抗分割Ｒ４０及びＲ４１により直接モニターして電流負荷を変化させて、出力電圧Ｖｈの出力変動を抑えることが可能である。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
第一の実施例乃至第五の実施例では、チャージポンプ昇圧回路による高圧Ｖｈの発生回路について詳細に説明してきた。第六の実施例では、電源電圧Ｖｃｃに近い直列制御型安定化回路と、以上説明したチャージポンプ昇圧回路のいずれかとを組み合わせた第六の実施例における安定化電圧発生回路について説明する。安定化電圧発生回路の基本ブロック構成を図６に示す。チャージポンプ昇圧回路１００により電源電圧Ｖｃｃを昇圧し、チャージポンプ昇圧回路１００からの出力電圧Ｖｈにより、直列制御型安定化回路２００から所望の出力電圧Ｖｏｕｔを出力する。直列制御型安定化回路２００はバイポーラ・トランジスタＱ５１を制御素子とする直列制御方式の回路である。この電力制御用バイポーラ・トランジスタＱ５１はコレクタ・エミッタ間に０．３Ｖ程度のバイアス電圧が印加されていれば可変インピーダンス素子として動作可能である。本質的にはトランジスタＱ５１は電流制御素子であることから、Ｑ５１のベースにはｐｎｐトランジスタＱ５０から制御電流を注入することとし、Ｑ５０のコレクタ出力電流をチャージポンプ昇圧回路により得られた高圧Ｖｈを使って制御する。この構成回路では電源Ｖｈに必要な仕様としては、出力電圧Ｖｏｕｔに対してダイオード一個分以上高い出力電圧と、最大出力電流としては、トランジスタＱ５１の電流増幅率で割った電流値とｐｎｐトランジスタＱ５０を安定に動作させるためのバイアス電流を合計した電流出力があれば良い。例えば、３．０Ｖの電源から、出力電圧Ｖｏｕｔ＝２．７Ｖと出力電流１０ｍＡとを得たい場合を想定し、電流増幅率が１００の値を持つトランジスタＱ５１を使った時には、１３０μＡ程度の出力電流と３．８Ｖ以上の内部電圧があれば良い。内部電圧発生回路に第二の実施例のチャージポンプ昇圧回路を用いることにより、必要な内部電圧を得ることができる。以上のチャージポンプ昇圧回路１００と直列制御型安定化回路２００からなる安定化電圧発生回路は、低雑音と低消費電力であり、電源回路に必要な面積が小さくＩＣのワンチップ化が可能であることを特徴とする。
【００２５】
次に、第七の実施例では、第六の実施例を具体化したものとして、第二の実施例で説明したチャージポンプ昇圧回路と、誤差増幅器として差動増幅器二段とを使った安定化電圧発生回路を説明する。この安定化電圧発生回路の詳細を図７に示す。
まず、直列制御型安定化回路２００の構造の構造の詳細について説明する。トランジスタＱ５１のコレクタは電源入力端子１に接続している。トランジスタＱ５１のベースはｐｎｐトランジスタＱ５０のコレクタに接続している。ｐｎｐトランジスタＱ５０のエミッタはチャージポンプ昇圧回路の出力端子２に接続しており、ベースは抵抗Ｒ５０を介して出力端子２に接続している。トランジスタＱ５１のエミッタは分割抵抗Ｒ５１及び分割抵抗Ｒ５２を介して接地しており、更にコンデンサＣ５０を介して出力Ｖｏｕｔの出力端子３に接続している。また、誤差増幅器４のトランジスタＱ１０のベースは分割抵抗Ｒ５１及び分割抵抗Ｒ５２の接続点に接続しており、誤差増幅器４のトランジスタＱ１５のベースは基準電圧入力端子５に接続している。トランジスタＱ１０及びトランジスタＱ１５のエミッタは共通接続して、定電流発生回路を構成するトランジスタＱ１３のコレクタに接続している。トランジスタＱ１０及びトランジスタＱ１５のそれぞれのコレクタは更に、誤差増幅回路を構成するトランジスタＱ１１及びトランジスタＱ１２のベースに接続している。トランジスタＱ１１及びトランジスタＱ１２のエミッタは共通接続して、定電流発生回路を構成するトランジスタＱ１４のコレクタに接続している。誤差増幅器４のトランジスタＱ１１のコレクタはｐｎｐトランジスタＱ５０のベースに接続しており、トランジスタＱ１２のコレクタは抵抗Ｒ１３及びダイオードＤ１３を介して電源入力端子１に接続している。
【００２６】
次に直列制御型安定化回路２００の動作について説明する。ｐｎｐトランジスタＱ５０のコレクタ出力電流はチャージポンプ昇圧回路により内部発生した高電圧Ｖｈを使って制御される。このコレクタ出力電流はトランジスタＱ５１のベース電流となり、トランジスタＱ５１のコレクタ・エミッタ電流を制御する。トランジスタＱ５１の電流増幅率が１００以上あり、出力Ｖｏｕｔの出力電流として１０ｍＡから２０ｍＡを得たい時には、トランジスタＱ５１への注入電流は１００μＡから２００μＡ以下が良い。トランジスタＱ５０の電流増幅率として４０以上が得られる時には、トランジスタＱ５０のベース吐き出し電流は、最大でも５μＡ以下であり、抵抗Ｒ５０のバイアス電流として必要な量は５μＡとなる。出力電圧Ｖｏｕｔの安定性を考えたとしても、５０μＡ以下が目安となる。トランジスタＱ５１のエミッタ電圧はコンデンサＣ５０を介して出力端子２から出力電圧Ｖｏｕｔとして出力される。出力電圧Ｖｏｕｔが高い場合、分割抵抗Ｒ５１及び分割抵抗Ｒ５２により分割されたコレクタ・エミッタ電圧は、バンドギャップ電圧リファレンスＶｒｅｆとの差を誤差増幅器により増幅される。増幅された電圧は負荷抵抗Ｒ５０のバイアス電流とｐｎｐトランジスタＱ５０のベース電流を制御する。これによりトランジスタＱ５１のベース電流も制御されてトランジスタＱ５１のエミッタ電流が制御され、出力電圧Ｖｏｕｔは減少する。以上により直列制御型安定化回路は誤差が最小となるような負帰還動作を行って出力を安定化している。なお、誤差増幅器４においては、全動作条件範囲に亙ってトランジスタＱ１１に流れるコレクタ電流の平均値を算出し、その２倍の定電流を発生するようにバイアス電圧Ｖｂｂ、トランジスタＱ１４と抵抗Ｒ１９から構成される定電流発生回路の回路定数を設定している。また、トランジスタＱ１１及びトランジスタＱ１２のベース入力インピーダンスを内部動作点のマージンを考慮して、トランジスタＱ１０及びトランジスタＱ１５の動作バイアス電流と負荷抵抗Ｒ１６及び負荷抵抗Ｒ１７の値を決定している。
【００２７】
前述したように、この直列制御型安定化回路の構成では、チャージポンプ昇圧回路からの高電圧Ｖｈに必要な仕様としては、出力電圧Ｖｏｕｔに対してダイオード一個分以上高い出力電圧と、最大出力電流としては、トランジスタＱ５１の電流増幅率で割った電流値とｐｎｐトランジスタＱ５０を安定に動作させるためのバイアス電流を合計した電流出力があれば良い。そこで、第七の実施例においては第二の実施例に示したチャージポンプ昇圧回路を内部電圧発生回路として用いている。第二の実施例におけるチャージポンプ昇圧回路の構造及び動作は前記しているため説明を省略する。第二の実施例のチャージポンプ昇圧回路を用いることにより、必要な内部発生出力電圧Ｖｈ及び出力電流を得ることが可能となる。
以上の安定化電圧発生回路において、直列制御型安定化回路２００が定常値に達した時には、出力電圧ＶｏｕｔはＶｒｅｆ×（１＋Ｒ５１／Ｒ５２）となるが、電源投入後チャージポンプ昇圧回路の蓄積容量Ｃ８の電圧Ｖｈが約４Ｖに昇圧されるまでの間は、チャージポンプ昇圧回路は異常動作モードにトラップされ、蓄積容量Ｃ８の電圧Ｖｈが規定電圧に達しても出力電圧Ｖｏｕｔが立上がらないことが起り得る。ダイオードＤ１３と抵抗Ｒ１３は、電源投入直後の電圧Ｖｈが低い時でもＶｏｕｔが０Ｖより高く持ち上げられ、正常モードの回路動作点に引き込むスターター回路として働く。これにより、出力電圧Ｖｏｕｔが２．７Ｖ、出力電流が１０ｍＡ以下の時には、電源電圧Ｖｃｃが３Ｖ以上、チャージポンプ昇圧回路の出力Ｖｈが３．８Ｖ以上で安定に動作する。また、出力Ｖｈが３．９Ｖ以上あれば、回路変更なしでも２０ｍＡまで出力Ｖｈを増やすことが可能である。以上の実施例として記載したプロセス的に厳しい設計の場合でも、上記の通りチャージポンプ昇圧回路では常に４．０５Ｖ以上が得られていて０．１５Ｖ以上のマージンがあり、一般的に本発明を適用可能であることは明らかである。
【００２８】
以上のように小容量のチャージポンプ昇圧回路と前記直列制御型安定化回路２００を組み合わせて安定化電圧発生回路を構成することにより、低雑音で低消費電力の安定化電源を達成できる。副次的には、回路構成素子サイズが小さくて済むので電圧発生回路に必要な面積は小さく、ＩＣのワンチップ化に最適である。第七の実施例における安定化電圧発生回路では、電源電圧Ｖｃｃに近い電圧を発生する安定化電圧発生回路２００と第二の実施例に示したチャージポンプ昇圧回路の構成を用いたが、第一の実施例あるいは第三の実施例乃至第五の実施例におけるチャージポンプ昇圧回路を第六の実施例のチャージポンプ昇圧回路に用いても、基本動作と本発明の趣旨を逸脱するものではなく、同様の効果が得られる。ただし、チャージポンプ昇圧回路からの出力Ｖｈの出力特性に応じて、安定性とリップル値が改善されるので、それに応じて安定化された出力電圧Ｖｏｕｔの特性も変化する。出力電圧Ｖｏｕｔに現れるチャージポンプ昇圧回路の自励発振周波数に相当する数十ＭＨｚ乃至数百ＭＨｚ帯域のリップルは、出力Ｖｈから持ち込まれる量であるため、第三の実施例乃至第五の実施例の回路に置きかえれば、最大半分以下のリップル特性まで改善される。出力電圧Ｖｏｕｔの安定性に付いては、第一の実施例のチャージポンプ昇圧回路を用いた場合には１０ｍＶ程度の変動劣化が生じたが、第三の実施例乃至第五の実施例のチャージポンプ昇圧回路を用いた場合には直列制御型安定化回路２００の帰還増幅率が大きいために数ｍＶの安定化改善が得られる。また、帰還増幅率が下がったり、バンドギャップ基準電圧Ｖｒｅｆの安定性が元々１ｍＶ以下の時には、出力安定性の観点からも、第三の実施例乃至第五の実施例に用いた電流負荷回路６００を付加したチャージポンプ昇圧回路を選択すべきである。また、高周波トランジスタ耐圧に関しても、第三の実施例乃至第五の実施のチャージポンプ昇圧回路を選択したほうがよい。
【００２９】
【発明の効果】
本願発明のチャージポンプ昇圧回路は、電源電圧と温度変化に対して安定な周波数で自励発振し、電流飽和スイッチ特性を有し、低温で電源電圧が低く、且つ電流負荷があっても高い電圧を発生することを可能とする。本願発明の安定化電圧発生回路は、安定度が高く低雑音の出力電圧を得ることを可能とする。また、以上の構造により、電圧発生を行うための外付け部品を不要とし、ＩＣチップ内へ安定化電圧発生回路を組み込んでワンチップ化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例におけるチャージポンプ昇圧回路を示す図、
【図２】本発明の第二の実施例におけるチャージポンプ昇圧回路を示す図、
【図３】本発明の第三の実施例におけるチャージポンプ昇圧回路を示す図、
【図４】本発明の第四の実施例におけるチャージポンプ昇圧回路を示す図、
【図５】本発明の第五の実施例におけるチャージポンプ昇圧回路を示す図、
【図６】本発明の第六の実施例における安定化電圧発生回路の構成を示す図、
【図７】本発明の第七の実施例における安定化電源発生回路を示す図、
【図８】従来のＣＭＯＳを用いた負電源用昇圧回路を示す図。
【符号の説明】
１…電源入力端子
２…安定化電圧出力端子
３…チャージポンプ出力端子
１００…チャージポンプ昇圧回路
２００…直列制御型安定化回路
４００…非安定マルチバイブレータ回路
５００…電流ミラー回路
Ｃ１、Ｃ３、Ｃ４、Ｃ５…容量
Ｃ２、Ｃ６…キック容量
Ｃ７…蓄積容量
Ｃ８…ＲＣフィルタ容量
Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６、Ｒ９、Ｒ１０…抵抗
Ｒ４、Ｒ７…負荷抵抗
Ｒ８…電流帰還抵抗
Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…バイポーラ・トランジスタ
Ｑ１、Ｑ７…同期整流トランジスタ
Ｄ１１、Ｄ１２…ダイオード
【発明の属する技術分野】
光半導体駆動回路や、光受信回路など、高速バイポーラ・プロセスを使った高速アナログ回路一般を対象とした、チップ内安定化電圧発生回路に関する。
【０００２】
【従来の技術】
最近のマルチメディアの発展を支える高速信号処理ＩＣに付いては、その高スループット動作と処理能力を最高に引き出すために、システムの電源電圧とは異なった電圧で動作させる必要のある場合が多くなってきた。中でもＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）など数Ｗ以上のパワーを必要とする場合には、始めから多出力電源を用意したり、または、ＩＣを実装する基板にＤＣ−ＤＣコンバータ電源を実装して電圧を変換して対処している。これらの例のように大電力を必要とする場合には、全体の電力効率まで考えると基板上にマルチチップＩＣ構成とし、必要に応じて能動素子も組み合わせて使ったハイブリッド構成はメリットがある。しかし、１Ｗ以下の消費電力で回路規模もそれ程大きくないＩＣにおいては、ＩＣ内部で必要とする特殊電圧は同一チップ内に電源回路を組み込んで、ワンチップ化することが要請されている。特に、チップ内での動作条件変化に対する電圧安定性や電圧の絶対値そのものが重要な場合には、ＩＣ内外の周辺回路による雑音の影響や配線電圧降下を極力避ける意味からも、その電源電圧をチップ内で発生する回路構成が有利となり、それが不可欠な条件となることも多い。
【０００３】
外部から供給される最低電源電圧より１Ｖ以上低い電圧を出力する場合、バンドギャップ電圧を基準とした直列制御方式の安定化電圧回路をＩＣ内部に組み込んで出力を得ることが可能であった。一方最低電源電圧に対して１Ｖ未満の電圧を出力する場合、直列制御方式を用いて実現することは困難であった。一般に高速アナログ・バイポーラ回路におけるトランジスタのベース・エミッタ動作電圧は０．８５Ｖ程度と高く、トランジスタを縦積みにした回路において、動作に必要な最低電圧は２．５Ｖ以上となる。回路マージンの確保を考慮すれば、２．７Ｖ程度の出力電圧を発生する必要がある。従って、±１０％の変動を認める３．３Ｖ電源電圧の回路の場合には、３．０Ｖの電源電圧最低値から２．７Ｖ以上の安定化出力電圧を発生する必要があり、元々供給された電源電圧と内部で発生した安定化電圧との差は０．３Ｖだけとなる。
従来はこのような場合、チャージポンプ回路などのＤＣ−ＤＣコンバータ昇圧回路を使ってきた。すなわち、入力電圧の３Ｖをチョッパー変調し、キック容量やインダクターの助けを借りて昇圧し、ダイオードなどで整流した電荷を出力容量に蓄め、必要に応じてその昇圧出力を安定化する回路方式が採用されてきた。しかし必要とする出力パワーが数１０ｍＷ以上となる場合には、ＩＣの外部に大容量のキック容量やインダクターを接続したり、最終的には出力リップル変動を小さくするための大容量を使ったフィルターを接続する構成が不可欠であった。例外的にＩＣチップ内部品だけで発生させた場合でも、使用目的がディジタル回路用電圧であるため、出力電力が小さかったり、ある程度リップル雑音が大きくても良く、かつ、電圧変動もかなりあっても構わないものを対象とした昇圧回路であった。
【０００４】
図８はＣＭＯＳを用いた負電源用昇圧回路の例である。外部クロックＣＬＫ電圧入力をＣＭＯＳインバータで−１．５Ｖ振幅のパルス変調増幅したのち、キック容量Ｃで昇圧された電荷を同期ＦＥＴスイッチで倍電圧整流している。外部クロック信号発生回路が必要となることに加えて、基本的には半波整流回路であるのでその値は負荷容量に強く依存するが、リップルは比較的大きく、−３Ｖの出力からは大きな電流出力は採れない。もし負荷電流を増やした場合には、出力電圧は急激に落ちる特性を示す。
また、倍電圧整流回路に関して調べて見ると、高速バイポーラ・プロセスでは専用の高速のスイッチダイオードのサポートは普通無いため、トランジスタのコレクタとベースを接続したダイオード接続トランジスタが代わりに使われる。従って、チャージポンプ回路で整流用に使用されるダイオードの順方向電圧は、室温で０．８５Ｖ程度と高めとなる。特に低温ではこの値が更に上昇し、遮断周波数が１５ＧＨｚのバイポーラ・プロセスの例では、−２０℃で０．９５Ｖから１．０Ｖ程度の値を示した。このため、電源電圧３Ｖ電圧をスイッチし、ダイオード接続のトランジスタで機械的に整流するチャージポンプ回路を設計すると、発振器に入力した電力に対して出力効率１０％程度の負荷を繋いだ場合でも、−２０℃では出力電圧は３．４Ｖ程度しか得られない。直列制御方式で２．７Ｖ程度の出力電圧を得るためには、最低でも３．８Ｖ以上が必要であり、倍電圧整流でも出力電圧不足になってしまう。もっと高い電圧を得るために昇圧回路の段数を増やした場合には、電圧変動が大きくなるばかりで無く、電力変換効率が更に下がるためスイッチ電流が増え、チップ内内部雑音が大きくなる。加えて、入力電源電圧が３．６Ｖになった時には、出力電圧が高くなり過ぎて、高周波プロセスのトランジスタでは耐圧が不足する問題が生じる。このため、倍電圧整流のままで約４Ｖ以上の出力が得られるチャージポンプ回路の実現が緊急の課題となっていた。
【０００５】
【発明が解決しようとする課題】
直列制御方式の安定化電圧回路を用いて、最低電源電圧に対して１Ｖ未満の差の電圧を出力することは困難であった。また、直列制御方式の安定化電圧回路内部にチャージポンプ昇圧回路を接続して電源電圧を昇圧する場合、出力パワーとして数１０ｍＷ以上を得るためには、外部に大容量のキック容量やインダクターを接続したり、最終的には出力リップル変動を小さくするための大容量の出力容量を接続する構成が不可欠であった。本発明は上記の課題を解決することを目的とする。すなわち、直列制御方式とチャージポンプ方式の両者の不都合を克服して高周波バイポーラ・プロセスに適合し、アナログ回路に要求される１ｍＶ程度以下の安定度とリップル雑音特性を持ち、入力電圧３Ｖの場合でも最高２．７Ｖの出力と１０ｍＡ以上の出力電流が容易に得られ、更には外付部品なしでワンチップＩＣ化が可能な安定化電圧回路を提供することを目的とする。また、温度変動や電源電圧変動に拘わらず、安定した高い出力電圧を得ることが可能なチャージポンプ昇圧回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本願発明のチャージポンプ昇圧回路は、同一特性の第一のトランジスタ及び第二のトランジスタを用いて相補的に発振を行う自励発振手段と、前記自励発振手段の出力電圧を倍電圧整流する手段と、前記自励発振手段の出力パルスを制御する手段とを具備し、前記倍電圧整流する手段は、前記第一のトランジスタのコレクタに接続した第一の容量と、前記第一の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第二のトランジスタのコレクタに第二の容量を介して接続したベースとを有する第三のトランジスタと、前記第一の容量の他端に接続した第一のダイオードと、前記第一のダイオードに接続した蓄積容量と、前記蓄積容量に接続したＲＣフィルタ容量とを有し、前記第一のトランジスタのコレクタ電圧がロー時に、前記第一の容量に前記第三のトランジスタを介して電源より電流が注入され、前記第一のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第一の容量から前記第一のダイオードを介して電流が蓄積容量に注入されることを特徴とし、また、前記倍電圧整流する手段は、前記第二のトランジスタのコレクタに接続した第三の容量と、前記第三の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第一のトランジスタのコレクタに第四の容量を介して接続したベースとを有する第四のトランジスタと、前記第三の容量の他端に接続し、且つ前記蓄積容量に接続した第二のダイオードとを有し、前記第二のトランジスタのコレクタ電圧がロー時に、前記第三の容量に前記第四のトランジスタを介して電源より電流が注入され、前記第二のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第三の容量から第二のダイオードを介して電流が蓄積容量に注入されることを特徴とする。
【０００７】
あるいは、前記自励発振手段は、前記第一のトランジスタ及び前記第二のトランジスタを含む非安定マルチバイブレータ回路を有することを特徴とする。
あるいは、前記自励発振手段の出力パルスを制御する手段は、前記第一のトランジスタ及び第二のトランジスタのそれぞれのベースにそれぞれのコレクタを接続した第五のトランジスタ及び第六のトランジスタと、電源と接地間に直列接続した第一の分割抵抗及び第二の分割抵抗と、前記第一の分割抵抗と前記第二の分割抵抗との接続点にコレクタを接続した第七のトランジスタとを有し、前記第五のトランジスタのベース及び、前記第六のトランジスタのベース及び、前記第七のトランジスタのベースは前記第一の分割抵抗と第二の分割抵抗との接続点に共通に接続し、それぞれのエミッタはすべて接地されていることを特徴とする。
あるいは、前記第三のトランジスタのベースと接地との間及び、前記第四のトランジスタのベースと接地との間に、直列接続した少なくとも二つ以上からなるダイオードを具備することを特徴とする。
または、前記ＲＣフィルタ容量に接続した出力端子に、入力電圧変化、または、出力電圧変化に比例した電流負荷を与える手段を具備したことを特徴とする。
【０００８】
前記電流負荷を与える手段は、エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、共通接続されたエミッタに接続した定電流発生回路と、電源と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗とを有し、前記第三の分割抵抗と前記第四の分割抵抗との接続点に前記ＲＣフィルタ容量が接続され、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が入力電圧変化及び出力電圧変化に依存することを特徴とする。
あるいは、前記電流負荷を与える手段は、エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、共通接続されたエミッタに接続した定電流発生回路と、前記ＲＣフィルタ容量と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗とを有し、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が出力電圧変化に依存することを特徴とする。
【０００９】
本願発明の安定化電圧発生回路は、第十のトランジスタと、前記第十のトランジスタのベース電流を制御する第十一のトランジスタと、前記第十一のトランジスタのエミッタ・ベース間に接続した負荷抵抗と、出力電圧を分割する第五の分割抵抗と、基準電圧リファレンスと、誤差増幅器とを有する直列制御型安定化回路と、上記記載のチャージポンプ昇圧回路とを具備し、分割された出力電圧と前記基準電圧リファレンスとの誤差は、増幅出力されて前記負荷抵抗のバイアス電流と前記第十一のトランジスタのベース電流を制御し、その誤差が最小となるように負帰還動作することを特徴とする。
【００１０】
【発明の実施の形態】
本発明における実施の形態を以下の実施例により説明する。
本発明の第一の実施例におけるチャージポンプ昇圧回路１００について説明する。
図１は第一の実施例におけるチャージポンプ昇圧回路を示す回路図である。第一の実施例のチャージポンプ昇圧回路は主に非安定マルチバイブレータ回路４００及び、ミラー電流回路５００及び、倍電圧整流回路からなる。このチャージポンプ昇圧回路は、ミラー電流回路５００を有することにより非安定マルチバイブレータ回路４００のトランジスタの飽和特性を安定化し、チャージポンプ昇圧回路の発振周波数を安定化することを特徴としている。また、非安定マルチバイブレータ回路４００のトランジスタがＯＮとなるサイクルに同期して、電流を効率良くキック容量に注入する倍電圧整流回路を有することを特徴とする。
まず、非安定マルチバイブレータ回路４００の構造の詳細について説明する。トランジスタＱ３のコレクタはコンデンサＣ３を介し、トランジスタＱ４のコレクタはコンデンサＣ４を介して互いのベースに接続している。また、トランジスタＱ３のベースは抵抗Ｒ５を介し、トランジスタＱ４のベースは抵抗Ｒ６を介して電源入力端子１に接続している。トランジスタＱ３のコレクタは抵抗Ｒ４を介して電源入力端子１へ接続しており、また、キック容量Ｃ２に接続している。また、トランジスタＱ４のコレクタは抵抗Ｒ７を介して電源入力端子１へ接続しており、また、キック容量Ｃ６に接続している。トランジスタＱ３及びトランジスタＱ４のエミッタは共通接続されて電流帰還抵抗Ｒ８を介し、接地している。
【００１１】
次に電流ミラー回路５００の構造の詳細について説明する。トランジスタＱ２のコレクタ及びベースは分割抵抗Ｒ１及び分割抵抗Ｒ２間に接続しており、エミッタは接地している。トランジスタＱ５及びトランジスタＱ６はトランジスタＱ２のベースに接続している。また、トランジスタＱ５及びトランジスタＱ６のコレクタはそれぞれ非安定マルチバイブレータ回路４００のトランジスタＱ３及びトランジスタＱ４のベースに接続しており、トランジスタＱ５及びトランジスタＱ６のエミッタは接地している。
更に倍電圧整流回路の構造の詳細について説明する。同期整流トランジスタＱ１のエミッタはキック容量Ｃ２に接続し、コレクタは電源入力端子１に接続している。同期整流トランジスタＱ１のベースは容量Ｃ１を介して非安定マルチバイブレータ回路４００のトランジスタＱ４のコレクタに接続している。また、トランジスタＱ１のベースと容量Ｃ１間に抵抗Ｒ３が接続しており、抵抗Ｒ３の他端は電源入力端子１に接続している。キック容量Ｃ２はダイオードＤ１２を介して蓄積容量Ｃ７に接続している。同期整流トランジスタＱ７のエミッタはキック容量Ｃ６に接続し、コレクタは電源入力端子１に接続している。同期整流トランジスタＱ７のベースは容量Ｃ５を介して非安定マルチバイブレータ回路４００のトランジスタＱ３のコレクタに接続している。また、トランジスタＱ７のベースと容量Ｃ１間に抵抗Ｒ９が接続しており、抵抗Ｒ９の他端は電源入力端子１に接続している。キック容量Ｃ６はダイオードＤ１１を介して蓄積容量Ｃ７に接続している。更に蓄積容量Ｃ７は抵抗Ｒ１０を介して出力端子３に接続している。また、出力端子３はＲＣフィルタ容量Ｃ８が接続している。
【００１２】
以上の回路を有する第一の実施例におけるチャージポンプ昇圧回路の動作について説明する。非安定マルチバイブレータ回路４００のトランジスタＱ３がＯＦＦの状態、すなわちコレクタ電圧がハイのとき、トランジスタＱ４はＯＮの状態で、そのコレクタ電圧がローである。このとき、コンデンサＣ４は抵抗Ｒ５を介して電源電圧Ｖｃｃに向かって充電される。そこで、コンデンサＣ４に接続したトランジスタＱ３のベース電圧は指数関数的に上昇してついにはトランジスタＱ３はＯＮの状態になり、トランジスタＱ３のコレクタ電圧はローの状態に変わる。同時にトランジスタＱ３のコレクタにコンデンサＣ３を介して接続したトランジスタＱ４のベース電圧は急減して、トランジスタＱ４はＯＦＦの状態に反転する。この過渡遷移時には抵抗Ｒ８による電流帰還が働いて反転動作が加速される。次にコンデンサＣ３は抵抗Ｒ６を介して電源電圧Ｖｃｃに向かって充電される。そこで、コンデンサＣ３に接続したトランジスタＱ４のベース電圧は指数関数的に上昇して、ついにはトランジスタＱ４はＯＮの状態に復旧し、そのコレクタ電圧はローの状態に戻る。以上のように動作が交互に繰り返されて非安定マルチバイブレータ回路４００のトランジスタＱ３及びトランジスタＱ４のコレクタ電圧は交互に上下動する。コンデンサＣ３及びコンデンサＣ４の容量値に比例して非安定マルチバイブレータ回路４００の自励発振のパルス間隔は決定される。自励発振して得られたコレクタ電圧はキック容量Ｃ２あるいはキック容量Ｃ６に充電される。例えばトランジスタＱ３がＯＮの時、キック容量Ｃ２は同期整流トランジスタＱ１のエミッタ電流により充電され、トランジスタＱ３がＯＦＦになるとダイオードＤ１２を通じて放電される。前半サイクルではＯＦＦとなったトランジスタＱ４のコレクタ電圧により、トランジスタＱ１はＯＮとなるため、キック容量Ｃ２への充電はほぼ電源電圧Ｖｃｃまで効率良く行われ、後半サイクルで倍電圧整流されて蓄積容量Ｃ７に貯められる。そして、ＲＣフィルタ容量Ｃ８を介して出力端子３から電圧Ｖｈが出力される。このように電流ＯＮとなるトランジスタＱ３のサイクルに同期して同期整流トランジスタＱ１から電流を効率良くキック容量Ｃ２に注入するために、同期整流トランジスタＱ１のベースは容量Ｃ１を介してＯＦＦ状態のトランジスタＱ４のコレクタに接続して、電源電圧Ｖｃｃにトランジスタのベース・エミッタ導通電圧を加えた値に相当するより高い電圧をかけている。トランジスタＱ４がＯＮのときには、同期整流トランジスタＱ１のベースがローとなり、容量Ｃ１に溜まった電荷は抵抗Ｒ３を経由して放電される。この放電を行うために、抵抗Ｒ３とコンデンサＣ１の時定数積を非安定マルチバイブレータ回路４００の発振周期と同程度かそれ以下になるように設定している。その結果同期整流トランジスタＱ１はＯＮ時に確実に飽和状態に入るように動作する。同期整流トランジスタＱ７も同期整流トランジスタＱ１と同様な動作を行い、トランジスタＱ４がＯＮのとき、キック容量Ｃ６は同期整流トランジスタＱ７のエミッタ電流より充電され、トランジスタＱ４がＯＦＦになるとダイオードＤ１１を通じて放電される。
【００１３】
以上により、同期整流トランジスタＱ１とそれに相補的に動作する同期整流トランジスタＱ７とはトランジスタＱ３あるいはトランジスタＱ４がＯＮとなるサイクルに同期して電流を効率良くキック容量Ｃ２及びキック容量Ｃ６に注入することができ、電圧損失の少ない同期整流が可能となる。その結果、チップ温度が−２０℃、電源電圧Ｖｃｃが３Ｖで動作させた時、４．１Ｖ以上の高い出力電圧Ｖｈが得られ、従来のチャージポンプ昇圧回路で発生した出力電圧３．４Ｖよりも高い値が得られる。
電源電圧Ｖｃｃの変動に拘わらず安定した出力電圧Ｖｈを得るために、電流ミラー回路５００を設けている。抵抗Ｒ５あるいは抵抗Ｒ６を経由してトランジスタＱ３あるいはトランジスタＱ４のベースに注入される電流のうち一定値は電流ミラー回路５００のトランジスタＱ５あるいはトランジスタＱ６のコレクタにバイパスして吸い込まれる。この電流吸い込み量はトランジスタＱ２のコレクタ電流量と同じである。抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ６の値を調整してバランス良く最適化することにより、温度変動や電源電圧変動が生じてもトランジスタＱ３あるいはトランジスタＱ４の電流増幅率が変化することなく、一定の値を得ることが可能となる。従って、ＩＣの全動作条件範囲に亙って自励発振周波数を１０％以内の変動に抑え、かつ、トランジスタＱ３とトランジスタＱ４の飽和電圧も３０ｍＶ以内の変動に抑えることができる。この結果、安定に発振できる自励発振周波数を高く設定することが可能となる。
【００１４】
以上により、第一の実施例におけるチャージポンプ昇圧回路においては、同期整流回路を有することにより非安定マルチバイブレータ回路４００のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入することが可能となって電圧損失の少ない同期整流が実現できる。また、電流ミラー回路５００を有することにより温度変動や電源電圧変動に関わらず安定した出力電圧Ｖｈを得ることが可能となり、且つ、キック容量及び、蓄積容量Ｃ７及び、ＲＣフィルタ容量Ｃ８の値を小さくしても出力電圧のリップルを小さくすることが可能となる。
なお、第一の実施例におけるチャージポンプ昇圧回路は電流ミラー回路５００と同期整流回路とを両方具備しているが、どちらか一方のみを具備した構成でもよい。例えば同期整流回路のみを具備する場合、電流ミラー回路の代わりに抵抗Ｒ５および抵抗Ｒ６の値を大きく設定して、電圧損失の少ない同期整流を可能とするチャージポンプ昇圧回路を構成することができる。
次に本願発明におけるチャージポンプ昇圧回路の第二の実施例について説明する。第一の実施例に示したように、整流回路の電圧損失が小さくなった結果、入力電圧Ｖｃｃが小さい時にも高い出力が得られるようになった反面、入力電圧Ｖｃｃが大きくなった時には逆に出力電圧Ｖｈが過大になる傾向にある。しかし、昇圧された出力電圧Ｖｃｃ自身はできるだけ変動幅が小さいことが望ましい。そこで第二の実施例は、同期整流トランジスタＱ１のベースと接地との間にダイオードＤ１乃至ダイオードＤ５を接続し、また、同期整流トランジスタＱ７のベースと接地との間にダイオードＤ６乃至ダイオードＤ１０を接続してパルス尖頭電圧を一定値でクランプした回路を構成している。図２は第二の実施例におけるチャージポンプ昇圧回路の構成を示した図である。
【００１５】
第二の実施例におけるチャージポンプ昇圧回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１１、ダイオードＤ１２の構成は第一の実施例と同様であるため、説明を省略する。ダイオードＤ１乃至ダイオードＤ５は同期整流トランジスタＱ１のベースと接地との間に直列接続している。そしてダイオードＤ６乃至ダイオードＤ１０は同期整流トランジスタＱ７のベースと接地との間に直列接続している。このダイオードＤ１乃至ダイオードＤ１０はクランプダイオードであるが、電源電圧Ｖｃｃが３．３Ｖである設計例に対応して設けている。電源電圧Ｖｃｃやダイオードの順方向電圧の値に応じてクランプダイオオードの接続数を変更可能であることはいうまでもない。
次に第二の実施例におけるチャージポンプ昇圧回路の動作について説明する。容量Ｃ１または容量Ｃ５を介して入力する電圧がダイオード５個分の順方向降下電圧以上の電圧に対しては同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース電圧がクランプし、エミッタ電圧は自動的にそのベース電圧からダイオード１個分下がった電圧にクランプする。電源電圧Ｖｃｃが大きくなっても、倍電圧整流回路のキック容量Ｃ２とキック容量Ｃ６に発生する最大電圧差はこのエミッタ・クランプ電圧値に抑えられる。この結果、出力電圧Ｖｈも抑えられ、その変動幅も小さくなる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も４Ｖ以下と小さく抑えられ、トランジスタの最大許容電圧内に納まる効果が得られる。
【００１６】
以上により、第二の実施例におけるチャージポンプ昇圧回路においては、非安定マルチバイブレータ回路４００のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入することが可能になる。従って、電圧損失の少ない同期整流が実現でき、且つキック容量及び、蓄積容量及び、ＲＣフィルタ容量の値を小さくすることが可能となる。また、安定に発振する自励発振周波数を高く設定することが可能となる。更に、ダイオードＤ１乃至ダイオードＤ１０を所望の位置に接続することにより、電源電圧Ｖｃｃが大きくなっても、同期整流トランジスタＱ１あるいは同期整流トランジスタＱ７のエミッタ電圧は、クランプ電圧値からダイオードの端子電圧一個分下がった電圧に抑えられる。従って出力電圧Ｖｈが抑制されて変動幅は小さくなる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も抑制できる効果が得られる。
次に本願発明におけるチャージポンプ昇圧回路の第三の実施例について説明する。前記した第二の実施例におけるチャージポンプ昇圧回路は、ダイオードＤ１乃至ダイオードＤ１０がＯＮ状態に入るだけの大振幅入力パルスが非安定マルチバイブレータより得られた場合は効果的に作用するが、それ以下の振幅ではダイオードＤ１乃至ダイオードＤ１０がない場合と変わらない。また、パルス振幅入力が大きくて実際にダイオードＤ１乃至ダイオードＤ１０が働いている時でも、その作用は倍電圧整流の半分のサイクルにしか及ばない。そのため、出力電圧Ｖｈの変動幅は小さくなるものの、依然として入力電圧Ｖｃｃに対する出力変動は残る。そこで、第三の実施例におけるチャージポンプ昇圧回路では、チャージポンプ出力部に入力電圧Ｖｃｃまたは出力電圧Ｖｈに比例して電流負荷を変化させる電流負荷回路６００を設置することを特徴とする。
【００１７】
図３は第三の実施例におけるチャージポンプ昇圧回路の構成を示した図である。
第三の実施例におけるチャージポンプ昇圧回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２の構成は第二の実施例と同様であるため、説明を省略する。電流負荷回路６００は差動トランジスタと、差動トランジスタの共通エミッタに接続した定電流発生回路と、電源電圧Ｖｃｃを分割するための抵抗Ｒ２０及び抵抗Ｒ２１と、これら分割抵抗と抵抗１０との間に容量Ｃ２０を有している。差動トランジスタはトランジスタＱ２０及びトランジスタＱ２１からなり、トランジスタＱ２０のベースは容量Ｃ２０を介して抵抗Ｒ１０に接続している。また、トランジスタＱ２０のベースは抵抗２０及び抵抗２１の間に接続している。一方トランジスタＱ２１のベースは抵抗Ｒ２２を介して基準入力端子５に接続している。トランジスタＱ２０のコレクタは抵抗Ｒ１０に接続し、そのコレクタ電圧は出力端子３から出力される。トランジスタＱ２１のコレクタは電源入力端子１に接続している。トランジスタＱ２０及びトランジスタＱ２１のエミッタは共通接続して、定電流発生回路のトランジスタＱ２２のコレクタに接続している。トランジスタＱ２２のベースはバイアス電圧入力端子６に接続しており、エミッタは抵抗Ｒ２３を介して接地している。
【００１８】
第三の実施例におけるチャージポンプ昇圧回路の動作を説明する。電流負荷回路６００は電源電圧Ｖｃｃをモニターして、電源電圧Ｖｃｃに比例して電流負荷を変化させるものである。最低電源電圧Ｖｃｃの入力時には負荷電流が零となり、最大電源電圧Ｖｃｃの入力時には所望の最大電流負荷が懸かる様に定電流発生回路の電流値と、差動トランジスタ・サイズと、抵抗Ｒ２０と抵抗Ｒ２１の比とを決定している。従って、チャージポンプ回路の電源容量としては、実際に外部負荷に必須な最小出力電流が確保されていれば、十分に動作可能な省電力方式であることが特徴である。また、抵抗Ｒ２０と抵抗Ｒ２１による電源電圧Ｖｃｃの分割値が基準入力Ｖｒｅｆの近傍になった時には、誤差入力電圧に比例した電流負荷として線形領域で動作するので、設置した容量Ｃ２０による高周波帰還が働いてリップル電圧は小さくなる。なお、定電流発生回路は、バイアス電圧入力端子からトランジスタＱ２２のベースにバイアス電圧Ｖｂｂを与え、最大負荷電流値より少し大きめの定電流を発生させている。電源電圧Ｖｃｃにほぼ比例する電流負荷によって出力電圧の変動幅も更に小さく抑えられ、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧を４．０５Ｖから４．３５Ｖの範囲のほぼ一定値に保つことができる。同時に同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も更に小さく抑えられ、常に３．５Ｖ以下となって最大許容電圧に対し０．５Ｖのマージンを確保できる。リップルについても、３．３Ｖの電源電圧Ｖｃｃの入力時において、約３０％抑圧できる。
【００１９】
以上のように第三の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。また、安定に発振する自励発振周波数を高く設定できる。また、電源電圧Ｖｃｃにほぼ比例する電流負荷によって出力電圧Ｖｈの変動幅も更に小さく抑えられる。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
次に本願発明のチャージポンプ昇圧回路における第四の実施例について説明する。
前記した第三の実施例では、低温でかつ電源電圧Ｖｃｃが最小となり、チャージポンプ昇圧回路の電源出力能力が最低になった時、電流負荷回路６００の電流が零となるようにした。第四の実施例はチャージポンプ昇圧回路の出力容量を多少強化し、出力電圧をモニターすることによって電流負荷を制御して出力変動を更に少なくするものである。
第四の実施例におけるチャージポンプ昇圧回路を図４に示す。この回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２の構成は第三の実施例と同様であるため、説明を省略する。また、電流負荷回路６００のうち、差動トランジスタを構成するトランジスタＱ２０及び、トランジスタＱ２１及び、抵抗Ｒ２２と、定電流発生回路を構成するトランジスタＱ２２及び、抵抗Ｒ２３の構成は、第三の実施例と同様であるため、説明を省略する。トランジスタＱ２０のベースには抵抗Ｒ３０及び抵抗Ｒ３１により出力電圧Ｖｈを分割した値が印加される。また、高周波信号帰還容量Ｃ３０はトランジスタＱ２０と抵抗Ｒ３０の間に形成している。
【００２０】
次に第四の実施例のチャージポンプ昇圧回路の動作について説明する。第四の実施例は、抵抗Ｒ１０からの出力Ｖｈを抵抗Ｒ３０及び抵抗Ｒ３１で分割し直接モニターして電流負荷を変化させるものであり、原理的に負荷インピーダンス調整型の電圧安定化回路になっている。最大負荷電流値より少し大きめの定電流を定電流発生回路から発生させ、トランジスタＱ２０とトランジスタＱ２１からなる差動トランジスタにより、抵抗Ｒ３０及び抵抗Ｒ３１の分割電圧と基準電圧Ｖｒｅｆとを比較・一致させるものである。従って、第四の実施例においては、抵抗Ｒ３０及び抵抗Ｒ３１に流れる電流と出力電圧Ｖｈが最低となった時にＱ２０へバイアスした電流との合計分だけチャージポンプ昇圧回路の出力電流を余分に必要とするが、基本的に直結帰還型の安定化回路になっており、出力電圧Ｖｈの出力変化は格段に改善される。
この結果、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧Ｖｈを５０ｍＶ以下の変動に、かつ、リップルも５０％以上抑圧できる。また、同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値も更に小さく抑えられ、常に３．４Ｖ以下となって最大許容電圧に対し０．６Ｖのマージンを確保できる。
【００２１】
以上のように第四の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。そして、安定に発振する自励発振周波数を高く設定できる。また、ＲＣフィルタ容量Ｃ８を介して得られた出力を抵抗分割Ｒ３０及びＲ３１により直接モニターして電流負荷を変化させて、出力電圧Ｖｈの出力変動を抑えることが可能である。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
次に本願発明のチャージポンプ昇圧回路における第五の実施例について説明する。
前記した第四の実施例は、非安定マルチバイブレータ回路４００からの出力電流容量を多少強化し、電流負荷回路６００で余分に消費する電流を電源入力端子１から供給することによって出力電圧Ｖｈをほぼ完全に安定化できるものである。一旦回路を固定するとそれに応じて最大負荷電流が固定されるため、出力電流負荷が予め決まっている時には有効な手段である。しかしながら、出力電流負荷が大きく変わる可能性がある時には制御が働かなくなる恐れがある。そこで第五の実施例は第四の実施例を変形して、吸い込み電流値の制限を除いた回路としたことを特徴とする。
【００２２】
第五の実施例におけるチャージポンプ昇圧回路を図５に示す。この回路の構成を以下に説明する。非安定マルチバイブレータ回路４００及び、電流ミラー回路５００及び、同期整流トランジスタＱ１、同期整流トランジスタＱ７、容量Ｃ１、容量Ｃ５、キック容量Ｃ２、キック容量Ｃ６、蓄積容量Ｃ７、ＲＣフィルタ容量Ｃ８、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ９、抵抗Ｒ１０、電流帰還抵抗Ｒ８、ダイオードＤ１乃至ダイオードＤ１２、電流負荷回路を構成するトランジスタＱ２０及び、トランジスタＱ２１及び、抵抗Ｒ２２、定電流発生回路を構成するトランジスタＱ２２及び、抵抗Ｒ２３は第三の実施例と同様であるため説明を省略する。トランジスタＱ２０のコレクタは抵抗Ｒ４４を介して電源入力端子１に接続しており、更にトランジスタＱ４３及びトランジスタＱ４４のベースに接続している。トランジスタＱ４３のコレクタはトランジスタＱ２１のコレクタに接続している。また、トランジスタＱ４３のエミッタは電源入力端子１に接続している。一方トランジスタＱ４４のエミッタは電源入力端子１に接続しており、コレクタはトランジスタＱ４５のベース及び、他端が接地された抵抗Ｒ４５及び、コンデンサＣ４１を介して他端が接地されている抵抗Ｒ４６に接続している。トランジスタＱ４５のエミッタは接地しており、コレクタは出力端子３に接続している。
【００２３】
次に第五の実施例のチャージポンプ昇圧回路の動作について説明する。第五の実施例は、抵抗Ｒ１０からの電圧を直接モニターして、エミッタ接地のトランジスタＱ４５による増幅作用により出力電流負荷を変化させるものであり、トランジスタＱ４５の最大コレクタ許容電流まで任意の吸い込み電流を許容する負荷インピーダンス調整型の安定化回路である。抵抗Ｒ２３とトランジスタＱ２２からなる定電流発生回路により負荷抵抗Ｒ４４及び負荷トランジスタＱ４３の動作に必要なバイアス電流を発生させる。トランジスタＱ４３及びトランジスタＱ４４は電流ミラー回路を構成しており、トランジスタＱ４３のコレクタ電流と同様の電流がトランジスタＱ４４に流れる。このトランジスタＱ４４のコレクタ電流はトランジスタＱ４５のベースに印加され、トランジスタＱ４５の吸い込み電流が調整される。差動トランジスタＱ２０及びＱ２１は抵抗Ｒ４０及び抵抗Ｒ４１の比で分割した電圧と基準電圧Ｖｒｅｆ５とを一致させる帰還増幅器を構成している。従って、第五の実施例では、分割抵抗Ｒ４０及び分割抵抗Ｒ４１に流れる電流だけが非安定マルチバイブレータ回路からの出力電流を余分に要し、トランジスタＱ４５の許容電流の範囲内で余分な回路出力電流を吸収する。特性的には第４の実施例と同じであり、３．３Ｖ±１０％と温度範囲−２０℃から１００℃の全動作条件に亙って出力電圧を５０ｍＶ以下の変動に抑え、リップルは５０％以上抑圧できる。同期整流トランジスタＱ１及び同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧の値は常に３．４Ｖ以下となって最大許容電圧に対し０．６Ｖのマージンを確保できる。
【００２４】
以上のように第五の実施例においては、非安定マルチバイブレータ回路のトランジスタの電流ＯＮとなるサイクルに同期して電流を効率良くキック容量に注入し、電圧損失の少ない同期整流が実現できる。そして、安定に発振する自励発振周波数を高く設定できる。また、ＲＣフィルタ容量Ｃ８を介して得られた出力を抵抗分割Ｒ４０及びＲ４１により直接モニターして電流負荷を変化させて、出力電圧Ｖｈの出力変動を抑えることが可能である。同時に、同期整流トランジスタＱ１と同期整流トランジスタＱ７のベース・エミッタ間に印加される最大逆電圧も更に抑制でき、リップルについても抑制できる。
第一の実施例乃至第五の実施例では、チャージポンプ昇圧回路による高圧Ｖｈの発生回路について詳細に説明してきた。第六の実施例では、電源電圧Ｖｃｃに近い直列制御型安定化回路と、以上説明したチャージポンプ昇圧回路のいずれかとを組み合わせた第六の実施例における安定化電圧発生回路について説明する。安定化電圧発生回路の基本ブロック構成を図６に示す。チャージポンプ昇圧回路１００により電源電圧Ｖｃｃを昇圧し、チャージポンプ昇圧回路１００からの出力電圧Ｖｈにより、直列制御型安定化回路２００から所望の出力電圧Ｖｏｕｔを出力する。直列制御型安定化回路２００はバイポーラ・トランジスタＱ５１を制御素子とする直列制御方式の回路である。この電力制御用バイポーラ・トランジスタＱ５１はコレクタ・エミッタ間に０．３Ｖ程度のバイアス電圧が印加されていれば可変インピーダンス素子として動作可能である。本質的にはトランジスタＱ５１は電流制御素子であることから、Ｑ５１のベースにはｐｎｐトランジスタＱ５０から制御電流を注入することとし、Ｑ５０のコレクタ出力電流をチャージポンプ昇圧回路により得られた高圧Ｖｈを使って制御する。この構成回路では電源Ｖｈに必要な仕様としては、出力電圧Ｖｏｕｔに対してダイオード一個分以上高い出力電圧と、最大出力電流としては、トランジスタＱ５１の電流増幅率で割った電流値とｐｎｐトランジスタＱ５０を安定に動作させるためのバイアス電流を合計した電流出力があれば良い。例えば、３．０Ｖの電源から、出力電圧Ｖｏｕｔ＝２．７Ｖと出力電流１０ｍＡとを得たい場合を想定し、電流増幅率が１００の値を持つトランジスタＱ５１を使った時には、１３０μＡ程度の出力電流と３．８Ｖ以上の内部電圧があれば良い。内部電圧発生回路に第二の実施例のチャージポンプ昇圧回路を用いることにより、必要な内部電圧を得ることができる。以上のチャージポンプ昇圧回路１００と直列制御型安定化回路２００からなる安定化電圧発生回路は、低雑音と低消費電力であり、電源回路に必要な面積が小さくＩＣのワンチップ化が可能であることを特徴とする。
【００２５】
次に、第七の実施例では、第六の実施例を具体化したものとして、第二の実施例で説明したチャージポンプ昇圧回路と、誤差増幅器として差動増幅器二段とを使った安定化電圧発生回路を説明する。この安定化電圧発生回路の詳細を図７に示す。
まず、直列制御型安定化回路２００の構造の構造の詳細について説明する。トランジスタＱ５１のコレクタは電源入力端子１に接続している。トランジスタＱ５１のベースはｐｎｐトランジスタＱ５０のコレクタに接続している。ｐｎｐトランジスタＱ５０のエミッタはチャージポンプ昇圧回路の出力端子２に接続しており、ベースは抵抗Ｒ５０を介して出力端子２に接続している。トランジスタＱ５１のエミッタは分割抵抗Ｒ５１及び分割抵抗Ｒ５２を介して接地しており、更にコンデンサＣ５０を介して出力Ｖｏｕｔの出力端子３に接続している。また、誤差増幅器４のトランジスタＱ１０のベースは分割抵抗Ｒ５１及び分割抵抗Ｒ５２の接続点に接続しており、誤差増幅器４のトランジスタＱ１５のベースは基準電圧入力端子５に接続している。トランジスタＱ１０及びトランジスタＱ１５のエミッタは共通接続して、定電流発生回路を構成するトランジスタＱ１３のコレクタに接続している。トランジスタＱ１０及びトランジスタＱ１５のそれぞれのコレクタは更に、誤差増幅回路を構成するトランジスタＱ１１及びトランジスタＱ１２のベースに接続している。トランジスタＱ１１及びトランジスタＱ１２のエミッタは共通接続して、定電流発生回路を構成するトランジスタＱ１４のコレクタに接続している。誤差増幅器４のトランジスタＱ１１のコレクタはｐｎｐトランジスタＱ５０のベースに接続しており、トランジスタＱ１２のコレクタは抵抗Ｒ１３及びダイオードＤ１３を介して電源入力端子１に接続している。
【００２６】
次に直列制御型安定化回路２００の動作について説明する。ｐｎｐトランジスタＱ５０のコレクタ出力電流はチャージポンプ昇圧回路により内部発生した高電圧Ｖｈを使って制御される。このコレクタ出力電流はトランジスタＱ５１のベース電流となり、トランジスタＱ５１のコレクタ・エミッタ電流を制御する。トランジスタＱ５１の電流増幅率が１００以上あり、出力Ｖｏｕｔの出力電流として１０ｍＡから２０ｍＡを得たい時には、トランジスタＱ５１への注入電流は１００μＡから２００μＡ以下が良い。トランジスタＱ５０の電流増幅率として４０以上が得られる時には、トランジスタＱ５０のベース吐き出し電流は、最大でも５μＡ以下であり、抵抗Ｒ５０のバイアス電流として必要な量は５μＡとなる。出力電圧Ｖｏｕｔの安定性を考えたとしても、５０μＡ以下が目安となる。トランジスタＱ５１のエミッタ電圧はコンデンサＣ５０を介して出力端子２から出力電圧Ｖｏｕｔとして出力される。出力電圧Ｖｏｕｔが高い場合、分割抵抗Ｒ５１及び分割抵抗Ｒ５２により分割されたコレクタ・エミッタ電圧は、バンドギャップ電圧リファレンスＶｒｅｆとの差を誤差増幅器により増幅される。増幅された電圧は負荷抵抗Ｒ５０のバイアス電流とｐｎｐトランジスタＱ５０のベース電流を制御する。これによりトランジスタＱ５１のベース電流も制御されてトランジスタＱ５１のエミッタ電流が制御され、出力電圧Ｖｏｕｔは減少する。以上により直列制御型安定化回路は誤差が最小となるような負帰還動作を行って出力を安定化している。なお、誤差増幅器４においては、全動作条件範囲に亙ってトランジスタＱ１１に流れるコレクタ電流の平均値を算出し、その２倍の定電流を発生するようにバイアス電圧Ｖｂｂ、トランジスタＱ１４と抵抗Ｒ１９から構成される定電流発生回路の回路定数を設定している。また、トランジスタＱ１１及びトランジスタＱ１２のベース入力インピーダンスを内部動作点のマージンを考慮して、トランジスタＱ１０及びトランジスタＱ１５の動作バイアス電流と負荷抵抗Ｒ１６及び負荷抵抗Ｒ１７の値を決定している。
【００２７】
前述したように、この直列制御型安定化回路の構成では、チャージポンプ昇圧回路からの高電圧Ｖｈに必要な仕様としては、出力電圧Ｖｏｕｔに対してダイオード一個分以上高い出力電圧と、最大出力電流としては、トランジスタＱ５１の電流増幅率で割った電流値とｐｎｐトランジスタＱ５０を安定に動作させるためのバイアス電流を合計した電流出力があれば良い。そこで、第七の実施例においては第二の実施例に示したチャージポンプ昇圧回路を内部電圧発生回路として用いている。第二の実施例におけるチャージポンプ昇圧回路の構造及び動作は前記しているため説明を省略する。第二の実施例のチャージポンプ昇圧回路を用いることにより、必要な内部発生出力電圧Ｖｈ及び出力電流を得ることが可能となる。
以上の安定化電圧発生回路において、直列制御型安定化回路２００が定常値に達した時には、出力電圧ＶｏｕｔはＶｒｅｆ×（１＋Ｒ５１／Ｒ５２）となるが、電源投入後チャージポンプ昇圧回路の蓄積容量Ｃ８の電圧Ｖｈが約４Ｖに昇圧されるまでの間は、チャージポンプ昇圧回路は異常動作モードにトラップされ、蓄積容量Ｃ８の電圧Ｖｈが規定電圧に達しても出力電圧Ｖｏｕｔが立上がらないことが起り得る。ダイオードＤ１３と抵抗Ｒ１３は、電源投入直後の電圧Ｖｈが低い時でもＶｏｕｔが０Ｖより高く持ち上げられ、正常モードの回路動作点に引き込むスターター回路として働く。これにより、出力電圧Ｖｏｕｔが２．７Ｖ、出力電流が１０ｍＡ以下の時には、電源電圧Ｖｃｃが３Ｖ以上、チャージポンプ昇圧回路の出力Ｖｈが３．８Ｖ以上で安定に動作する。また、出力Ｖｈが３．９Ｖ以上あれば、回路変更なしでも２０ｍＡまで出力Ｖｈを増やすことが可能である。以上の実施例として記載したプロセス的に厳しい設計の場合でも、上記の通りチャージポンプ昇圧回路では常に４．０５Ｖ以上が得られていて０．１５Ｖ以上のマージンがあり、一般的に本発明を適用可能であることは明らかである。
【００２８】
以上のように小容量のチャージポンプ昇圧回路と前記直列制御型安定化回路２００を組み合わせて安定化電圧発生回路を構成することにより、低雑音で低消費電力の安定化電源を達成できる。副次的には、回路構成素子サイズが小さくて済むので電圧発生回路に必要な面積は小さく、ＩＣのワンチップ化に最適である。第七の実施例における安定化電圧発生回路では、電源電圧Ｖｃｃに近い電圧を発生する安定化電圧発生回路２００と第二の実施例に示したチャージポンプ昇圧回路の構成を用いたが、第一の実施例あるいは第三の実施例乃至第五の実施例におけるチャージポンプ昇圧回路を第六の実施例のチャージポンプ昇圧回路に用いても、基本動作と本発明の趣旨を逸脱するものではなく、同様の効果が得られる。ただし、チャージポンプ昇圧回路からの出力Ｖｈの出力特性に応じて、安定性とリップル値が改善されるので、それに応じて安定化された出力電圧Ｖｏｕｔの特性も変化する。出力電圧Ｖｏｕｔに現れるチャージポンプ昇圧回路の自励発振周波数に相当する数十ＭＨｚ乃至数百ＭＨｚ帯域のリップルは、出力Ｖｈから持ち込まれる量であるため、第三の実施例乃至第五の実施例の回路に置きかえれば、最大半分以下のリップル特性まで改善される。出力電圧Ｖｏｕｔの安定性に付いては、第一の実施例のチャージポンプ昇圧回路を用いた場合には１０ｍＶ程度の変動劣化が生じたが、第三の実施例乃至第五の実施例のチャージポンプ昇圧回路を用いた場合には直列制御型安定化回路２００の帰還増幅率が大きいために数ｍＶの安定化改善が得られる。また、帰還増幅率が下がったり、バンドギャップ基準電圧Ｖｒｅｆの安定性が元々１ｍＶ以下の時には、出力安定性の観点からも、第三の実施例乃至第五の実施例に用いた電流負荷回路６００を付加したチャージポンプ昇圧回路を選択すべきである。また、高周波トランジスタ耐圧に関しても、第三の実施例乃至第五の実施のチャージポンプ昇圧回路を選択したほうがよい。
【００２９】
【発明の効果】
本願発明のチャージポンプ昇圧回路は、電源電圧と温度変化に対して安定な周波数で自励発振し、電流飽和スイッチ特性を有し、低温で電源電圧が低く、且つ電流負荷があっても高い電圧を発生することを可能とする。本願発明の安定化電圧発生回路は、安定度が高く低雑音の出力電圧を得ることを可能とする。また、以上の構造により、電圧発生を行うための外付け部品を不要とし、ＩＣチップ内へ安定化電圧発生回路を組み込んでワンチップ化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例におけるチャージポンプ昇圧回路を示す図、
【図２】本発明の第二の実施例におけるチャージポンプ昇圧回路を示す図、
【図３】本発明の第三の実施例におけるチャージポンプ昇圧回路を示す図、
【図４】本発明の第四の実施例におけるチャージポンプ昇圧回路を示す図、
【図５】本発明の第五の実施例におけるチャージポンプ昇圧回路を示す図、
【図６】本発明の第六の実施例における安定化電圧発生回路の構成を示す図、
【図７】本発明の第七の実施例における安定化電源発生回路を示す図、
【図８】従来のＣＭＯＳを用いた負電源用昇圧回路を示す図。
【符号の説明】
１…電源入力端子
２…安定化電圧出力端子
３…チャージポンプ出力端子
１００…チャージポンプ昇圧回路
２００…直列制御型安定化回路
４００…非安定マルチバイブレータ回路
５００…電流ミラー回路
Ｃ１、Ｃ３、Ｃ４、Ｃ５…容量
Ｃ２、Ｃ６…キック容量
Ｃ７…蓄積容量
Ｃ８…ＲＣフィルタ容量
Ｒ１、Ｒ２、Ｒ３、Ｒ５、Ｒ６、Ｒ９、Ｒ１０…抵抗
Ｒ４、Ｒ７…負荷抵抗
Ｒ８…電流帰還抵抗
Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…バイポーラ・トランジスタ
Ｑ１、Ｑ７…同期整流トランジスタ
Ｄ１１、Ｄ１２…ダイオード
Claims (8)
- 同一特性の第一のトランジスタ及び第二のトランジスタを用いて相補的に発振を行う自励発振手段と、
前記自励発振手段の出力電圧を倍電圧整流する手段と、
前記自励発振手段の出力パルスを制御する手段と、
を具備し、
前記倍電圧整流する手段は、前記第一のトランジスタのコレクタに接続した第一の容量と、
前記第一の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第二のトランジスタのコレクタに第二の容量を介して接続したベースとを有する第三のトランジスタと、
前記第一の容量の他端に接続した第一のダイオードと、
前記第一のダイオードに接続した蓄積容量と、
前記蓄積容量に接続したＲＣフィルタ容量と、
を有し、
前記第一のトランジスタのコレクタ電圧がロー時に、前記第一の容量に前記第三のトランジスタを介して電源より電流が注入され、前記第一のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第一の容量から前記第一のダイオードを介して電流が蓄積容量に注入されることを特徴とし、
また、前記倍電圧整流する手段は、前記第二のトランジスタのコレクタに接続した第三の容量と、
前記第三の容量の他端に接続したエミッタ及び、電源に接続したコレクタ及び、前記第一のトランジスタのコレクタに第四の容量を介して接続したベースとを有する第四のトランジスタと、
前記第三の容量の他端に接続し、且つ前記蓄積容量に接続した第二のダイオードと、
を有し、
前記第二のトランジスタのコレクタ電圧がロー時に、前記第三の容量に前記第四のトランジスタを介して電源より電流が注入され、前記第二のトランジスタのコレクタ電圧がハイ時に、前記蓄積容量に前記第三の容量から第二のダイオードを介して電流が蓄積容量に注入されることを特徴とするチャージポンプ昇圧回路。 - 前記自励発振手段は、前記第一のトランジスタ及び前記第二のトランジスタを含む非安定マルチバイブレータ回路を有することを特徴とする請求項１に記載のチャージポンプ昇圧回路。
- 前記自励発振手段の出力パルスを制御する手段は、
前記第一のトランジスタ及び第二のトランジスタのそれぞれのベースにそれぞれのコレクタを接続した第五のトランジスタ及び第六のトランジスタと、
電源と接地間に直列接続した第一の分割抵抗及び第二の分割抵抗と、
前記第一の分割抵抗と前記第二の分割抵抗との接続点にコレクタを接続した第七のトランジスタと、
を有し、
前記第五のトランジスタのベース及び、前記第六のトランジスタのベース及び、前記第七のトランジスタのベースは前記第一の分割抵抗と第二の分割抵抗との接続点に共通に接続し、それぞれのエミッタはすべて接地されていることを特徴とする請求項１あるいは請求項２に記載のチャージポンプ昇圧回路。 - 前記第三のトランジスタのベースと接地との間及び、前記第四のトランジスタのベースと接地との間に、直列接続した少なくとも二つ以上からなるダイオードを具備することを特徴とする請求項１乃至請求項３のいずれかに記載のチャージポンプ昇圧回路。
- 前記ＲＣフィルタ容量に接続した出力端子に、入力電圧変化、または、出力電圧変化に比例した電流負荷を与える手段を具備したことを特徴とする請求項１乃至請求項４のいずれかに記載のチャージポンプ昇圧回路。
- 前記電流負荷を与える手段は、
エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、
共通接続されたエミッタに接続した定電流発生回路と、
電源と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗と、
を有し、
前記第三の分割抵抗と前記第四の分割抵抗との接続点に前記ＲＣフィルタ容量が接続され、前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が入力電圧変化及び出力電圧変化に依存することを特徴とする請求項５に記載のチャージポンプ昇圧回路。 - 前記電流負荷を与える手段は、
エミッタが共通接続された第八のトランジスタ及び第九のトランジスタを有する差動増幅回路と、
共通接続されたエミッタに接続した定電流発生回路と、
前記ＲＣフィルタ容量と接地間に直列接続した第三の分割抵抗及び第四の分割抵抗と、
を有し、
前記第八のトランジスタはベースが前記第三の分割抵抗と前記第四の分割抵抗との接続点、コレクタが前記ＲＣフィルタ容量の出力端子に接続され、前記第九のトランジスタはコレクタが電源に接続され、前記ＲＣフィルタ容量の入力端子に与えられる電流負荷が出力電圧変化に依存することを特徴とする請求項５に記載のチャージポンプ昇圧回路。 - 第十のトランジスタと、
前記第十のトランジスタのベース電流を制御する第十一のトランジスタと、
前記第十一のトランジスタのエミッタ・ベース間に接続した負荷抵抗と、
出力電圧を分割する第五の分割抵抗と、
基準電圧リファレンスと、
誤差増幅器と、
を有する直列制御型安定化回路と、
前記請求項１乃至前記請求項７のいずれかに記載のチャージポンプ昇圧回路と、
を具備し、
分割された出力電圧と前記基準電圧リファレンスとの誤差は、増幅出力されて前記負荷抵抗のバイアス電流と前記第十一のトランジスタのベース電流を制御し、その誤差が最小となるように負帰還動作することを特徴とする安定化電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29820799A JP4030238B2 (ja) | 1999-10-20 | 1999-10-20 | チャージポンプ昇圧回路および安定化電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29820799A JP4030238B2 (ja) | 1999-10-20 | 1999-10-20 | チャージポンプ昇圧回路および安定化電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119927A JP2001119927A (ja) | 2001-04-27 |
| JP4030238B2 true JP4030238B2 (ja) | 2008-01-09 |
Family
ID=17856611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29820799A Expired - Fee Related JP4030238B2 (ja) | 1999-10-20 | 1999-10-20 | チャージポンプ昇圧回路および安定化電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4030238B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US8816659B2 (en) | 2010-08-06 | 2014-08-26 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| CN108281122B (zh) * | 2018-03-07 | 2024-12-06 | 惠州高盛达光显技术有限公司 | Tcon板集成化装置 |
| CN108880234B (zh) * | 2018-08-21 | 2024-01-09 | 东莞泰克威科技有限公司 | 一种电荷泵 |
| CN109164742B (zh) * | 2018-09-26 | 2023-07-11 | 合肥量芯科技有限公司 | 一种偏振控制器的高压控制装置及其控制方法 |
| CN113538882B (zh) * | 2021-07-16 | 2022-12-13 | 上海爻火微电子有限公司 | 信号传输电路与电子设备 |
| CN114400888B (zh) * | 2022-01-25 | 2023-10-10 | 无锡英迪芯微电子科技股份有限公司 | 一种自适应混合线性调制和频率调制的电荷泵电路 |
| CN115599155B (zh) * | 2022-12-05 | 2023-03-10 | 深圳市微源半导体股份有限公司 | 带隙基准电路 |
| CN118192735B (zh) * | 2024-04-10 | 2024-11-19 | 芯潮涌半导体(上海)有限公司 | 一种低功耗耐高压的快响应偏置电路、偏置方法及芯片 |
-
1999
- 1999-10-20 JP JP29820799A patent/JP4030238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001119927A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4030238B2 (ja) | チャージポンプ昇圧回路および安定化電圧発生回路 | |
| US9454168B2 (en) | LDO regulator powered by its regulated output voltage for high PSRR | |
| US8686705B2 (en) | Current mode synchronous rectification DC/DC converter | |
| US20070063684A1 (en) | Device for the correction of the power factor in forced switching power supplies | |
| US7495420B2 (en) | LDO with slaved switching regulator using feedback for maintaining the LDO transistor at a predetermined conduction level | |
| US12095365B2 (en) | Semiconductor device and switching power supply | |
| KR100268201B1 (ko) | 스위칭전원장치 | |
| US5587650A (en) | High precision switching regulator circuit | |
| JP2011120216A (ja) | アンテナ駆動装置 | |
| JP2001084044A (ja) | 電源装置 | |
| JP4721274B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| CN101604906A (zh) | 三角波发生器和切换调节器 | |
| CN117792049A (zh) | 一种斜坡补偿电路及直流-直流转换器 | |
| CN114337266B (zh) | 开关电源及用于开关电源的控制电路 | |
| JP2002323928A (ja) | 基準電圧発生回路 | |
| JP3375951B2 (ja) | スイッチングレギュレータ | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JP3542022B2 (ja) | レギュレータ | |
| CN117394666B (zh) | 一种纹波注入信号产生电路、buck变换器及电源管理器 | |
| JP3699517B2 (ja) | 半導体スイッチ制御回路 | |
| JP4677284B2 (ja) | 誤差増幅回路 | |
| JP7523041B2 (ja) | 電源安定化回路 | |
| CN222531544U (zh) | 一种升压电路及供电装置 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JP3585569B2 (ja) | 交流安定化電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |