JP4023419B2 - 固定画素表示装置及び冷陰極電界電子放出表示装置 - Google Patents

Description

本発明は、固定画素表示装置及び冷陰極電界電子放出表示装置に関する。

第１の方向に延びるＭ本のストライプ状の走査電極、及び、第１の方向とは異なる（例えば、直交する）第２の方向に延びるＮ本のストライプ状のデータ電極を備え、走査電極とデータ電極との重複領域から構成された発光領域がＭ行×Ｎ列の２次元マトリックス状に配列された構造を有する固定画素表示装置として、例えば、冷陰極電界電子放出表示装置、液晶表示装置、有機エレクトロルミネッセンス表示装置、無機エレクトロルミネッセンス表示装置が知られている（例えば、特開平１１−２９６１３１号参照）。そして、これらの固定画素表示装置にあっては、線順次駆動方式が屡々採用されている。ここで、線順次駆動方式とは、マトリクス状に交差する走査電極とデータ電極において、走査電極に走査信号を入力して走査電極を選択、走査し、データ電極に入力されたビデオ信号（色信号とも呼ばれる）に基づき画像を表示させ、１画面を構成する方法である。

通常、各データ電極には、図１４に回路図を示すデータ電極出力回路１００が接続されている。尚、データ電極の等価回路も図１４に示す。このデータ電極出力回路１００は、例えば、ＣＭＯＳ回路から成る電流バッファ回路である。

通常、画像信号がＡ／Ｄコンバータ４１に入力され、Ａ／Ｄコンバータ４１の出力がラインバッファ４２に一旦記憶され、更には、Ｄ／Ａコンバータ４３に送られ、Ｄ／Ａコンバータ４３からのアナログ信号がデータ電極出力回路１００に送られる。一方、走査電極が走査電極出力回路に接続されている。尚、図１４には、走査電極及び走査電極出力回路は図示していない。そして、切替タイミングパルス（ロード信号）に基づく走査電極出力回路の動作によって、第１行目から第Ｍ行目までの走査電極が線順次駆動され、走査電極に、順次、例えば一定の電圧が印加される。また、第ｎ列目（但し、ｎ＝１，２・・・Ｎ）のデータ電極には、階調に応じて、電圧変調方式に基づき可変の電圧Ｖ_DATAがデータ電極出力回路１００から印加される（図３の（Ｂ）参照）。

特開平１１−２９６１３１号

ところで、図１４に示すように、データ電極には容量成分が存在するので、データ電極出力回路１００からデータ電極に印加される電圧Ｖ_DATAの立上り、立下りの波形が、図３の（Ｂ）に示すように、急峻にはなり難い。データ電極に印加される電圧Ｖ_DATAの波形が急峻ではないと、画面表示の応答性が悪くなり、滑らかな画像表示が困難となる。一般に、冷陰極電界電子放出表示装置においては、データ電極である例えばカソード電極には大きな容量成分が存在し易く、その結果、データ電極に印加される電圧Ｖ_DATAの立上り、立下りの波形が一層急峻にはなり難い。

従って、本発明の目的は、電極へ印加される電圧の立上り、立下りの波形を急峻にし得る構成を有する固定画素表示装置及び冷陰極電界電子放出表示装置を提供することにある。

上記の目的を達成するための本発明の固定画素表示装置は、第１の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状の走査電極、及び、第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のデータ電極を備え、走査電極とデータ電極との重複領域から構成された発光領域がＭ行×Ｎ列の２次元マトリックス状に配列された固定画素表示装置であって、
データ電極を駆動するために、各データ電極に接続された駆動用ドライバを備えており、
該各駆動用ドライバは、スイッチ回路、出力回路、及び、減算回路から成り、
該スイッチ回路は、
（Ａ）データ電極に第１の電圧Ｖ₁を印加するための第１のスイッチ回路、
（Ｂ）データ電極に第２の電圧Ｖ₂（但し、Ｖ₂≠Ｖ₁）を印加するための第２のスイッチ回路、及び、
（Ｃ）第１のスイッチ回路及び第２のスイッチ回路のオン／オフ制御を行うための比較器、
を備え、
第ｍ行目（但し、ｍ＝２，３・・・Ｍのいずれか）の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき前記出力回路から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加され、
且つ、第ｍ行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_m,nから第（ｍ−１）行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_m-1,nを前記減算回路において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として前記比較器に入力され、該比較器に入力された該入力値と、第１の基準値及び第２の基準値とが該比較器において比較され、
（１）入力値が第１の基準値以上である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第１のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ列目のデータ電極に第１の電圧Ｖ₁が印加され、
（２）入力値が第２の基準値以下である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第２のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ列目のデータ電極に第２の電圧Ｖ₂が印加され、
（３）入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合、該第１のスイッチ回路及び該第２のスイッチ回路はオフ状態に保持される、
ことを特徴とする。

本発明の固定画素表示装置において、第１行目の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加される。そして、この場合には、第１行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。

上記の目的を達成するための本発明の第１の態様に係る冷陰極電界電子放出表示装置は、カソードパネルとアノードパネルとがそれらの周縁部で接合されて成る冷陰極電界電子放出表示装置であって、
カソードパネルは、
（ａ）支持体、
（ｂ）支持体上に形成され、第１の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のカソード電極、
（ｃ）支持体及びカソード電極上に形成された絶縁層、
（ｄ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状のゲート電極、及び、
（ｅ）カソード電極とゲート電極との重複領域に位置する電子放出領域、
から構成されており、
アノードパネルは、基板、並びに、該基板上に形成された、各電子放出領域に対応して設けられた蛍光体領域及びアノード電極から構成されており、
電子放出領域は、ゲート電極及び絶縁層に設けられた開口部の底部に位置する電子放出部から構成され、
冷陰極電界電子放出表示装置は、
（ｆ）カソード電極を駆動するために、各カソード電極に接続された駆動用ドライバ、
を更に備えており、
該各駆動用ドライバは、スイッチ回路、出力回路、及び、減算回路から成り、
該スイッチ回路は、
（Ａ）カソード電極に第１の電圧Ｖ₁を印加するための第１のスイッチ回路、
（Ｂ）カソード電極に第２の電圧Ｖ₂（但し、Ｖ₂＞Ｖ₁）を印加するための第２のスイッチ回路、及び、
（Ｃ）第１のスイッチ回路及び第２のスイッチ回路のオン／オフ制御を行うための比較器、
を備え、
第ｍ番目（但し、ｍ＝２，３・・・Ｍのいずれか）のゲート電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき前記出力回路から出力された電圧が、一定期間、第ｎ番目のカソード電極に印加され、
且つ、第ｍ番目のゲート電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,nから第（ｍ−１）番目のゲート電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m-1,nを前記減算回路において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として前記比較器に入力され、該比較器に入力された該入力値と、第１の基準値及び第２の基準値とが該比較器において比較され、
（１）入力値が第１の基準値以上である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第１のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のカソード電極に第１の電圧Ｖ₁が印加され、
（２）入力値が第２の基準値以下である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第２のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のカソード電極に第２の電圧Ｖ₂が印加され、
（３）入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合、該第１のスイッチ回路及び該第２のスイッチ回路はオフ状態に保持される、
ことを特徴とする。

本発明の第１の態様に係る冷陰極電界電子放出表示装置において、第１番目のゲート電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路から出力された電圧が、一定期間、第ｎ番目のカソード電極に印加される。そして、この場合には、第１番目のゲート電極によって構成されるＮ個の電子放出領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。

上記の目的を達成するための本発明の第２の態様に係る冷陰極電界電子放出表示装置は、カソードパネルとアノードパネルとがそれらの周縁部で接合されて成る冷陰極電界電子放出表示装置であって、
カソードパネルは、
（ａ）支持体、
（ｂ）支持体上に形成され、第１の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状のカソード電極、
（ｃ）支持体及びカソード電極上に形成された絶縁層、
（ｄ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のゲート電極、及び、
（ｅ）カソード電極とゲート電極との重複領域に位置する電子放出領域、
から構成されており、
アノードパネルは、基板、並びに、該基板上に形成された、各電子放出領域に対応して設けられた蛍光体領域及びアノード電極から構成されており、
電子放出領域は、ゲート電極及び絶縁層に設けられた開口部の底部に位置する電子放出部から構成され、
冷陰極電界電子放出表示装置は、
（ｆ）ゲート電極を駆動するために、各ゲート電極に接続された駆動用ドライバ、
を更に備えており、
該各駆動用ドライバは、スイッチ回路、出力回路、及び、減算回路から成り、
該スイッチ回路は、
（Ａ）ゲート電極に第１の電圧Ｖ₁を印加するための第１のスイッチ回路、
（Ｂ）ゲート電極に第２の電圧Ｖ₂（但し、Ｖ₂＜Ｖ₁）を印加するための第２のスイッチ回路、及び、
（Ｃ）第１のスイッチ回路及び第２のスイッチ回路のオン／オフ制御を行うための比較器、
を備え、
第ｍ番目（但し、ｍ＝２，３・・・Ｍのいずれか）のカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき前記出力回路から出力された電圧が、一定期間、第ｎ番目のゲート電極に印加され、
且つ、第ｍ番目のカソード電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,nから第（ｍ−１）番目のカソード電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m-1,nを前記減算回路において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として前記比較器に入力され、該比較器に入力された該入力値と、第１の基準値及び第２の基準値とが該比較器において比較され、
（１）入力値が第１の基準値以上である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第１のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のゲート電極に第１の電圧Ｖ₁が印加され、
（２）入力値が第２の基準値以下である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第２のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のゲート電極に第２の電圧Ｖ₂が印加され、
（３）入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合、該第１のスイッチ回路及び該第２のスイッチ回路はオフ状態に保持される、
ことを特徴とする。

本発明の第２の態様に係る冷陰極電界電子放出表示装置において、第１番目のカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路から出力された電圧が、一定期間、第ｎ番目のゲート電極に印加される。そして、この場合には、第１番目のカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。

本発明の固定画素表示装置にあっては、走査電極に印加される電圧とデータ電極に印加される電圧との差をΔＶとしたとき、第１の電圧Ｖ₁は、ΔＶの最大値を得るためにデータ電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶの最小値を得るためにデータ電極に印加すべき電圧であることが好ましい。即ち、（走査電極に印加される電圧）＞（データ電極に印加される電圧）の場合にはＶ₁＜Ｖ₂であり、（走査電極に印加される電圧）＜（データ電極に印加される電圧）の場合にはＶ₁＞Ｖ₂であることが好ましい。また、本発明の第１の態様に係る冷陰極電界電子放出表示装置にあっては、ゲート電極に印加される電圧とカソード電極に印加される電圧との差をΔＶ_GCとしたとき、第１の電圧Ｖ₁は、ΔＶ_GCの最大値を得るためにカソード電極に印加すべき電圧（例えば、０ボルト）であり、第２の電圧Ｖ₂は、ΔＶ_GCの最小値を得るためにカソード電極に印加すべき電圧（＞０ボルト）であることが好ましい。更には、本発明の第２の態様に係る冷陰極電界電子放出表示装置にあっては、ゲート電極に印加される電圧とカソード電極に印加される電圧との差をΔＶ_GCとしたとき、第１の電圧Ｖ₁は、ΔＶ_GCの最大値を得るためにゲート電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶ_GCの最小値を得るためにゲート電極に印加すべき電圧であることが好ましい。但し、第１の電圧Ｖ₁、第２の電圧Ｖ₂は、これらの値に限定されるものではない。

これらの態様を含む本発明の固定画素表示装置、本発明の第１の態様若しくは第２の態様に係る冷陰極電界電子放出表示装置にあっては、出力回路を、例えばＣＭＯＳ回路やバイポーラ回路から成る電流バッファ回路とすることができる。尚、電流バッファ回路とは、電圧ゲインが１であり、電流ゲインが１を越える回路を指す。具体的には、電流バッファ回路への入力電圧と電流バッファ回路からの出力電圧は等しく、電流バッファ回路への入力電流よりも電流バッファ回路からの出力電流が大きい回路を指す。尚、出力回路を、電圧ゲインが１を越える回路である電圧増幅回路から構成することもできる。

本発明の固定画素表示装置として、電極に印加する電圧によって輝度が制御される形式の固定画素表示装置、即ち、階調制御方式が電圧変調方式である固定画素表示装置、具体的には、冷陰極電界電子放出表示装置、液晶表示装置、有機エレクトロルミネッセンス表示装置、無機エレクトロルミネッセンス表示装置を挙げることができる。

本発明の固定画素表示装置、本発明の第１の態様若しくは第２の態様に係る冷陰極電界電子放出表示装置（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、スイッチ回路を構成する第１のスイッチ回路、第２のスイッチ回路は、如何なる形式のスイッチ回路とすることもでき、例えば、ＮＭＯＳ−ＦＥＴから成るスイッチ回路を挙げることができる。また、減算回路及び比較器は、周知の減算回路及び比較器から構成すればよい。

本発明の固定画素表示装置、本発明の第１の態様若しくは第２の態様に係る冷陰極電界電子放出表示装置は、線順次駆動方式によって駆動されることが好ましい。ここで、線順次駆動方式とは、マトリクス状に交差する電極群の内の、例えば、ゲート電極を走査電極とし、カソード電極をデータ電極とし、走査信号に基づきゲート電極を選択、走査し、カソード電極からの信号（ビデオ信号、データ信号あるいは色信号と呼ばれる）に基づき画像を表示させ、１画面を構成する方法であり、あるいは又、例えば、カソード電極を走査電極とし、ゲート電極をデータ電極とし、走査信号に基づきカソード電極を選択、走査し、ゲート電極からの信号（ビデオ信号、データ信号あるいは色信号と呼ばれる）に基づき画像を表示させ、１画面を構成する方法である。

本発明において、一定期間（Ｔ₁）とは、具体的には１走査期間（時間）を意味する。即ち、一定期間（Ｔ₁）のＭ倍が１フレーム時間である。また、所定の期間（Ｔ₂）と一定期間（Ｔ₁）とは、Ｔ₂＜Ｔ₁、好ましくは０．１Ｔ₁≦Ｔ₂≦０．８Ｔ₁、一層好ましくは０．１Ｔ₁≦Ｔ₂≦０．４Ｔ₁の関係にあることが望ましい。また、所定の期間（Ｔ₂）と一定期間（Ｔ₁）とは、同時に開始することが望ましい。

本発明の固定画素表示装置にあっては、（走査電極に印加される電圧）＞（データ電極に印加される電圧）の場合、Ｖ₁＜Ｖ₂であるが故に、第１の基準値を電圧α（Ｖ₂−Ｖ₁）に対応する値（回路構成に依存してデジタル値の場合もあるし、アナログ値の場合もある。第１の基準値に関する以下の説明においても同様でる）、第２の基準値を電圧β（Ｖ₁−Ｖ₂）に対応する値（回路構成に依存してデジタル値の場合もあるし、アナログ値の場合もある。第２の基準値に関する以下の説明においても同様でる）としたとき、０．１２５≦α≦０．７５、０．１２５≦β≦０．７５を満足することが好ましい。一方、（走査電極に印加される電圧）＜（データ電極に印加される電圧）の場合、Ｖ₁＞Ｖ₂であるが故に、第１の基準値を電圧α（Ｖ₁−Ｖ₂）に対応する値、第２の基準値を電圧β（Ｖ₂−Ｖ₁）に対応する値としたとき、０．１２５≦α≦０．７５、０．１２５≦β≦０．７５を満足することが好ましい。

また、本発明の第１の態様に係る冷陰極電界電子放出表示装置にあっては、Ｖ₂＞Ｖ₁であるが故に、第１の基準値を電圧α（Ｖ₂−Ｖ₁）に対応する値、第２の基準値を電圧β（Ｖ₁−Ｖ₂）に対応する値としたとき、０．１２５≦α≦０．７５、０．１２５≦β≦０．７５を満足することが好ましい。

更には、本発明の第２の態様に係る冷陰極電界電子放出表示装置にあっては、Ｖ₂＜Ｖ₁であるが故に、第１の基準値を電圧α（Ｖ₁−Ｖ₂）に対応する値、第２の基準値を電圧β（Ｖ₂−Ｖ₁）に対応する値としたとき、０．１２５≦α≦０．７５、０．１２５≦β≦０．７５を満足することが好ましい。

尚、本発明において、第ｍ行目の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nとは、第ｎ行目のデータ電極に印加すべき電圧を規定するデータであり、第ｍ番目のゲート電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nとは、第ｎ番目のカソード電極に印加すべき電圧を規定するデータであり、第ｍ番目のカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nとは、第ｎ番目のゲート電極に印加すべき電圧を規定するデータである。尚、この説明は、ｍ＝１の場合を包含する。

また、「入力値が第１の基準値以上である場合」を『入力値が第１の基準値を越える場合』に置き換えても等価であり、「入力値が第２の基準値以下である場合」を『入力値が第２の基準値未満である場合』に置き換えても等価であり、「入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合」を『入力値が、第１の基準値以下であり、且つ、第２の基準値以上である場合』に置き換えても等価である。

本発明において、第１の方向と第２の方向とは直交していることが（即ち、例えば、走査電極やカソード電極の射影像とデータ電極やゲート電極の射影像とは直交していることが）、固定画素表示装置や冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。

本発明において、Ｍ及びＮの値の組合せとして、具体的には、（１９２０，１０８０）、（１９２０，１０３５）、（１０２４，７６８）、（８００，６００）、（６４０，４８０）、（７２０，４８０）、（１２８０，９６０）、（１２８０，１０２４）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。

本発明の第１の態様若しくは第２の態様に係る冷陰極電界電子放出表示装置（以下、これらを総称して、単に、本発明の冷陰極電界電子放出表示装置と呼ぶ場合がある）にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極に引きつけられ、蛍光体領域に衝突する。即ち、アノード電極からカソード電極へと放出電子電流が流れる。そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、画像として認識することができる。カソード電極の射影像とゲート電極の射影像とが重複する領域（重複領域）に設けられ、あるいは、位置する１又は複数の電子放出部によって、電子放出領域が構成される。

本発明の冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。アノード電極制御回路の出力電圧Ｖ_Aは、通常、一定であり、例えば、５キロボルト〜１０キロボルトとすることができる。一方、カソード電極に印加する電圧Ｖ_C及びゲート電極に印加する電圧Ｖ_Gに関しては、階調制御方式が電圧変調方式であるが故に、
（１）カソード電極に印加する電圧Ｖ_Cを一定とし、ゲート電極に印加する電圧Ｖ_Gを変化させる方式
（２）カソード電極に印加する電圧Ｖ_Cを変化させ、ゲート電極に印加する電圧Ｖ_Gを一定とする方式
（３）カソード電極に印加する電圧Ｖ_Cを変化させ、且つ、ゲート電極に印加する電圧Ｖ_Gも変化させる方式がある。

本発明の冷陰極電界電子放出表示装置において、カソードパネルを構成する支持体、アノードパネルを構成する基板は、少なくとも表面が絶縁性部材から構成されていればよく、無アルカリガラス基板、低アルカリガラス基板、石英ガラス基板といった各種のガラス基板、表面に絶縁膜が形成された各種のガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板を構成するガラスとして、より具体的には、高歪点ガラス、ソーダガラス（Ｎａ₂Ｏ・ＣａＯ・ＳｉＯ₂）、硼珪酸ガラス（Ｎａ₂Ｏ・Ｂ₂Ｏ₃・ＳｉＯ₂）、フォルステライト（２ＭｇＯ・ＳｉＯ₂）、鉛ガラス（Ｎａ₂Ｏ・ＰｂＯ・ＳｉＯ₂）を例示することができる。

本発明の冷陰極電界電子放出表示装置を構成するカソードパネルにおけるカソード電極やゲート電極、収束電極（後述する）を構成する材料として、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）及び亜鉛（Ｚｎ）から成る群から選択された少なくとも１種類の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンド等の炭素薄膜；ＩＴＯ（インジウム・錫酸化物）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。

カソード電極やゲート電極、収束電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、ＣＶＤ法やイオンプレーティング法とエッチング法との組合せ；スクリーン印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；レーザアブレーション法；ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えばストライプ状のカソード電極やゲート電極、収束電極を形成することが可能である。

絶縁層や後述する層間絶縁層の構成材料として、ＳｉＯ₂、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＮ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストといったＳｉＯ₂系材料、ＳｉＮ、ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や後述する層間絶縁層の形成には、ＣＶＤ法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。

本発明の冷陰極電界電子放出表示装置においては、
（ａ）支持体上に形成され、第１の方向に延びるストライプ状のカソード電極、
（ｂ）支持体及びカソード電極上に形成された絶縁層、
（ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるストライプ状のゲート電極、
（ｄ）ゲート電極及び絶縁層に設けられた開口部、及び、
（ｅ）開口部の底部に位置する電子放出部、
から冷陰極電界電子放出素子（以下、電界放出素子と略称する）が構成されている。

ここで、電界放出素子は如何なる形態の電界放出素子とすることもでき、例えば、
（１）円錐形の電子放出部が開口部の底部に位置するカソード電極上に設けられたスピント型電界放出素子
（２）略平面状の電子放出部が開口部の底部に位置するカソード電極上に設けられた扁平型電界放出素子
（３）王冠状の電子放出部が開口部の底部に位置するカソード電極上に設けられ、電子放出部の王冠状の部分から電子を放出するクラウン型電界放出素子
（４）平坦なカソード電極の表面から電子を放出する平面型電界放出素子
（５）凹凸が形成されたカソード電極の表面の多数の凸部から電子を放出するクレータ型電界放出素子
（６）カソード電極のエッジ部から電子を放出するエッジ型電界放出素子
を例示することができる。

電界放出素子として、上述の各種の形式の他に、表面伝導型電子放出素子と通称される素子も知られており、冷陰極電界電子放出表示装置に適用することができる。表面伝導型電子放出素子においては、例えばガラスから成る基板上に酸化錫（ＳｎＯ₂）、金（Ａｕ）、酸化インジウム（Ｉｎ₂Ｏ₃）／酸化錫（ＳｎＯ₂）、カーボン、酸化パラジウム（ＰｄＯ）等の材料から成り、微小面積を有する薄膜がマトリクス状に形成され、各薄膜は２つの薄膜片から成り、一方の薄膜片に行方向配線、他方の薄膜片に列方向配線が接続されている。一方の薄膜片と他方の薄膜片との間には数ｎｍのギャップが設けられている。行方向配線と列方向配線とによって選択された薄膜においては、ギャップを介して薄膜から電子が放出される。

スピント型電界放出素子にあっては、電子放出部を構成する材料として、タングステン、タングステン合金、モリブデン、モリブデン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン（ポリシリコンやアモルファスシリコン）から成る群から選択された少なくとも１種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、例えば、真空蒸着法やスパッタリング法、ＣＶＤ法によって形成することができる。

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。電界放出素子におけるカソード電極を構成する代表的な材料として、タングステン（Φ＝４．５５ｅＶ）、ニオブ（Φ＝４．０２〜４．８７ｅＶ）、モリブデン（Φ＝４．５３〜４．９５ｅＶ）、アルミニウム（Φ＝４．２８ｅＶ）、銅（Φ＝４．６ｅＶ）、タンタル（Φ＝４．３ｅＶ）、クロム（Φ＝４．５ｅＶ）、シリコン（Φ＝４．９ｅＶ）を例示することができる。電子放出部は、これらの材料よりも小さな仕事関数Φを有していることが好ましく、その値は概ね３ｅＶ以下であることが好ましい。係る材料として、炭素（Φ＜１ｅＶ）、セシウム（Φ＝２．１４ｅＶ）、ＬａＢ₆（Φ＝２．６６〜２．７６ｅＶ）、ＢａＯ（Φ＝１．６〜２．７ｅＶ）、ＳｒＯ（Φ＝１．２５〜１．６ｅＶ）、Ｙ₂Ｏ₃（Φ＝２．０ｅＶ）、ＣａＯ（Φ＝１．６〜１．８６ｅＶ）、ＢａＳ（Φ＝２．０５ｅＶ）、ＴｉＮ（Φ＝２．９２ｅＶ）、ＺｒＮ（Φ＝２．９２ｅＶ）を例示することができる。仕事関数Φが２ｅＶ以下である材料から電子放出部を構成することが、一層好ましい。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。

あるいは又、扁平型電界放出素子において、電子放出部を構成する材料として、係る材料の２次電子利得δがカソード電極を構成する導電性材料の２次電子利得δよりも大きくなるような材料から適宜選択してもよい。即ち、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃｏ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、タンタル（Ｔａ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の金属；シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体；炭素やダイヤモンド等の無機単体；及び酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化バリウム（ＢａＯ）、酸化ベリリウム（ＢｅＯ）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）、酸化錫（ＳｎＯ₂）、フッ化バリウム（ＢａＦ₂）、フッ化カルシウム（ＣａＦ₂）等の化合物の中から、適宜選択することができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。

扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはダイヤモンドやグラファイト、グラファイト・ナノファイバー、カーボン・ナノチューブ構造体、ＺｎＯウィスカー、ＭｇＯウィスカー、ＳｎＯ₂ウィスカー、ＭｎＯウィスカー、Ｙ₂Ｏ₃ウィスカー、ＮｉＯウィスカー、ＩＴＯウィスカー、Ｉｎ₂Ｏ₃ウィスカー、Ａｌ₂Ｏ₃ウィスカーを挙げることができる。電子放出部をこれらから構成する場合、５×１０⁷Ｖ／ｍ以下の電界強度にて、冷陰極電界電子放出表示装置に必要な放出電子電流密度を得ることができる。また、ダイヤモンドは電気抵抗体であるため、各電子放出部から得られる放出電子電流を均一化することができ、よって、冷陰極電界電子放出表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、これらの材料は、冷陰極電界電子放出表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、電界放出素子の長寿命化を図ることができる。

カーボン・ナノチューブ構造体として、具体的には、カーボン・ナノチューブ及び／又はカーボン・ナノファイバーを挙げることができる。より具体的には、カーボン・ナノチューブから電子放出部を構成してもよいし、カーボン・ナノファイバーから電子放出部を構成してもよいし、カーボン・ナノチューブとカーボン・ナノファイバーの混合物から電子放出部を構成してもよい。カーボン・ナノチューブやカーボン・ナノファイバーは、巨視的には、粉末状であってもよいし、薄膜状であってもよいし、場合によっては、カーボン・ナノチューブ構造体は円錐状の形状を有していてもよい。カーボン・ナノチューブやカーボン・ナノファイバーは、周知のアーク放電法やレーザアブレーション法といったＰＶＤ法、プラズマＣＶＤ法やレーザＣＶＤ法、熱ＣＶＤ法、気相合成法、気相成長法といった各種のＣＶＤ法によって製造、形成することができる。

扁平型電界放出素子を、カーボン・ナノチューブ構造体やグラファイト・ナノファイバー、上記の各種ウィスカー（以下、これらを総称して、カーボン・ナノチューブ構造体等と呼ぶ）をバインダー材料に分散させたものをカソード電極の所望の領域に例えば塗布した後、バインダー材料の焼成あるいは硬化を行う方法（より具体的には、エポキシ系樹脂やアクリル系樹脂等の有機系バインダー材料や水ガラス等の無機系バインダー材料にカーボン・ナノチューブ構造体等を分散したものを、カソード電極の所望の領域に例えば塗布した後、溶媒の除去、バインダー材料の焼成・硬化を行う方法）によって製造することもできる。尚、このような方法を、カーボン・ナノチューブ構造体等の第１の形成方法と呼ぶ。塗布方法として、スクリーン印刷法を例示することができる。

あるいは又、扁平型電界放出素子を、カーボン・ナノチューブ構造体等が分散された金属化合物溶液をカソード電極上に塗布した後、金属化合物を焼成する方法によって製造することもでき、これによって、金属化合物を構成する金属原子を含むマトリックスにてカーボン・ナノチューブ構造体等がカソード電極表面に固定される。尚、このような方法を、カーボン・ナノチューブ構造体等の第２の形成方法と呼ぶ。マトリックスは、導電性を有する金属酸化物から成ることが好ましく、より具体的には、酸化錫、酸化インジウム、酸化インジウム−錫、酸化亜鉛、酸化アンチモン、又は、酸化アンチモン−錫から構成することが好ましい。焼成後、各カーボン・ナノチューブ構造体等の一部分がマトリックスに埋め込まれている状態を得ることもできるし、各カーボン・ナノチューブ構造体等の全体がマトリックスに埋め込まれている状態を得ることもできる。マトリックスの体積抵抗率は、１×１０^-9Ω・ｍ乃至５×１０^-6Ω・ｍであることが望ましい。

金属化合物溶液を構成する金属化合物として、例えば、有機金属化合物、有機酸金属化合物、又は、金属塩（例えば、塩化物、硝酸塩、酢酸塩）を挙げることができる。有機酸金属化合物溶液として、有機錫化合物、有機インジウム化合物、有機亜鉛化合物、有機アンチモン化合物を酸（例えば、塩酸、硝酸、あるいは硫酸）に溶解し、これを有機溶媒（例えば、トルエン、酢酸ブチル、イソプロピルアルコール）で希釈したものを挙げることができる。また、有機金属化合物溶液として、有機錫化合物、有機インジウム化合物、有機亜鉛化合物、有機アンチモン化合物を有機溶媒（例えば、トルエン、酢酸ブチル、イソプロピルアルコール）に溶解したものを例示することができる。溶液を１００重量部としたとき、カーボン・ナノチューブ構造体等が０．００１〜２０重量部、金属化合物が０．１〜１０重量部、含まれた組成とすることが好ましい。溶液には、分散剤や界面活性剤が含まれていてもよい。また、マトリックスの厚さを増加させるといった観点から、金属化合物溶液に、例えばカーボンブラック等の添加物を添加してもよい。また、場合によっては、有機溶媒の代わりに水を溶媒として用いることもできる。

カーボン・ナノチューブ構造体等が分散された金属化合物溶液をカソード電極上に塗布する方法として、スプレー法、スピンコーティング法、ディッピング法、ダイクォーター法、スクリーン印刷法を例示することができるが、中でもスプレー法を採用することが塗布の容易性といった観点から好ましい。

カーボン・ナノチューブ構造体等が分散された金属化合物溶液をカソード電極上に塗布した後、金属化合物溶液を乾燥させて金属化合物層を形成し、次いで、カソード電極上の金属化合物層の不要部分を除去した後、金属化合物を焼成してもよいし、金属化合物を焼成した後、カソード電極上の不要部分を除去してもよいし、カソード電極の所望の領域上にのみ金属化合物溶液を塗布してもよい。

金属化合物の焼成温度は、例えば、金属塩が酸化されて導電性を有する金属酸化物となるような温度、あるいは又、有機金属化合物や有機酸金属化合物が分解して、有機金属化合物や有機酸金属化合物を構成する金属原子を含むマトリックス（例えば、導電性を有する金属酸化物）が形成できる温度であればよく、例えば、３００゜Ｃ以上とすることが好ましい。焼成温度の上限は、電界放出素子あるいはカソードパネルの構成要素に熱的な損傷等が発生しない温度とすればよい。

カーボン・ナノチューブ構造体等の第１の形成方法あるいは第２の形成方法にあっては、電子放出部の形成後、電子放出部の表面の一種の活性化処理（洗浄処理）を行うことが、電子放出部からの電子の放出効率の一層の向上といった観点から好ましい。このような処理として、水素ガス、アンモニアガス、ヘリウムガス、アルゴンガス、ネオンガス、メタンガス、エチレンガス、アセチレンガス、窒素ガス等のガス雰囲気中でのプラズマ処理を挙げることができる。

カーボン・ナノチューブ構造体等の第１の形成方法あるいは第２の形成方法にあっては、電子放出部は、開口部の底部に位置するカソード電極の部分の表面に形成されていればよく、開口部の底部に位置するカソード電極の部分から開口部の底部以外のカソード電極の部分の表面に延在するように形成されていてもよい。また、電子放出部は、開口部の底部に位置するカソード電極の部分の表面の全面に形成されていても、部分的に形成されていてもよい。

電界放出素子の構造に依存するが、ゲート電極及び絶縁層に設けられた１つの開口部内に１つの電子放出部が存在してもよいし、ゲート電極及び絶縁層に設けられた１つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の開口部を設け、係る開口部と連通する１つの開口部を絶縁層に設け、絶縁層に設けられた１つの開口部内に１又は複数の電子放出部が存在してもよい。

開口部の平面形状（支持体表面と平行な仮想平面で開口部を切断したときの形状）は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。開口部の形成は、例えば、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極や収束電極の形成方法に依っては、ゲート電極や収束電極に開口部を直接形成することもできる。絶縁層や層間絶縁層における開口部の形成も、例えば、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。

カソード電極と電子放出部との間に抵抗体層を設けてもよい。あるいは又、カソード電極の表面が電子放出部に相当している場合、カソード電極を導電材料層、抵抗体層、電子放出部に相当する電子放出層の３層構成としてもよい。抵抗体層を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体層を構成する材料として、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系材料、ＳｉＮ、アモルファスシリコン等の半導体材料、酸化ルテニウム（ＲｕＯ₂）、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体層の形成方法として、スパッタリング法や、ＣＶＤ法やスクリーン印刷法を例示することができる。抵抗値は、概ね１×１０⁵〜１×１０⁷Ω、好ましくは数ＭΩとすればよい。

アノードパネルにおいて、電子放出部から放出された電子が先ず衝突する部位は、アノードパネルの構造に依るが、アノード電極であり、あるいは又、蛍光体領域である。蛍光体領域は、単色の蛍光体粒子から構成されていても、３原色の蛍光体粒子から構成されていてもよい。

蛍光体領域の平面形状（パターン）は、画素（発光領域）に対応して、ドット状であってもよいし、ストライプ状であってもよい。蛍光体領域が隔壁の間に形成されている場合、隔壁で取り囲まれたアノードパネルを構成する基板の部分の上に蛍光体領域が形成されている。

隔壁は、蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された二次電子が他の蛍光体領域に入射し、所謂光学的クロストーク（色濁り）が発生することを防止する機能を有する。あるいは又、蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された二次電子が隔壁を越えて他の蛍光体領域に向かって侵入したとき、これらの電子が他の蛍光体領域と衝突することを防止する機能を有する。

隔壁の平面形状としては、格子形状（井桁形状）、即ち、１画素に相当する、例えば平面形状が略矩形（ドット状）の蛍光体領域の四方を取り囲む形状を挙げることができ、あるいは、略矩形あるいはストライプ状の蛍光体領域の対向する二辺と平行に延びる帯状形状あるいはストライプ形状を挙げることができる。隔壁を格子形状とする場合、１つの蛍光体領域の領域の四方を連続的に取り囲む形状としてもよいし、不連続に取り囲む形状としてもよい。隔壁を帯状形状あるいはストライプ形状とする場合、連続した形状としてもよいし、不連続な形状としてもよい。隔壁を形成した後、隔壁を研磨し、隔壁の頂面の平坦化を図ってもよい。

冷陰極電界電子放出表示装置にあっては、アノードパネルとカソードパネルとによって挟まれた空間が真空状態となっているが故に、アノードパネルとカソードパネルとの間にスペーサを配しておかないと、大気圧によって冷陰極電界電子放出表示装置が損傷を受けてしまう。係るスペーサは、例えばセラミックスから構成することができる。スペーサをセラミックスから構成する場合、セラミックスとして、ムライトやアルミナ、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、係るグリーンシート焼成品を切断することによってスペーサを製造することができる。また、スペーサの表面に、金属や合金から成る導電材料層を形成し、あるいは又、抵抗体層を形成し、あるいは又、二次電子放出係数の低い材料から成る薄層を形成してもよい。スペーサは、例えば、隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネルにスペーサ保持部を形成し、スペーサ保持部とスペーサ保持部との間に挟み込んで固定すればよい。

蛍光体領域からの光を吸収する光吸収層が隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体領域からの光を９９％以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜（例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金）、金属酸化物（例えば、酸化クロム）、金属窒化物（例えば、窒化クロム）、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム／クロム積層膜を例示することができる。尚、酸化クロム／クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。尚、スペーサ保持部や隔壁をアノード電極上に形成する場合、光吸収層を、基板とアノード電極との間に形成してもよいし、アノード電極とスペーサ保持部との間に形成してもよい。

蛍光体領域は、発光性結晶粒子（例えば、粒径５〜１０ｎｍ程度の蛍光体粒子）から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物（赤色蛍光体スラリー）を全面に塗布し、露光、現像して、赤色発光蛍光体領域を形成し、次いで、緑色の感光性の発光性結晶粒子組成物（緑色蛍光体スラリー）を全面に塗布し、露光、現像して、緑色発光蛍光体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物（青色蛍光体スラリー）を全面に塗布し、露光、現像して、青色発光蛍光体領域を形成する方法にて形成することができる。

発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がＮＴＳＣで規定される３原色に近く、３原色を混合した際の白バランスがとれ、残光時間が短く、３原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。赤色発光蛍光体領域を構成する蛍光体材料として、（Ｙ₂Ｏ₃：Ｅｕ）、（Ｙ₂Ｏ₂Ｓ：Ｅｕ）、（Ｙ₃Ａｌ₅Ｏ₁₂：Ｅｕ）、（ＹＢＯ₃：Ｅｕ）、（ＹＶＯ₄：Ｅｕ）、（Ｙ₂ＳｉＯ₅：Ｅｕ）、（Ｙ_0.96Ｐ_0.60Ｖ_0.40Ｏ₄：Ｅｕ_0.04）、［（Ｙ，Ｇｄ）ＢＯ₃：Ｅｕ］、（ＧｄＢＯ₃：Ｅｕ）、（ＳｃＢＯ₃：Ｅｕ）、（３．５ＭｇＯ・０．５ＭｇＦ₂・ＧｅＯ₂：Ｍｎ）、（Ｚｎ₃（ＰＯ₄）₂：Ｍｎ）、（ＬｕＢＯ₃：Ｅｕ）、（ＳｎＯ₂：Ｅｕ）を例示することができる。緑色発光蛍光体領域を構成する蛍光体材料として、（ＺｎＳｉＯ₂：Ｍｎ）、（ＢａＡｌ₁₂Ｏ₁₉：Ｍｎ）、（ＢａＭｇ₂Ａｌ₁₆Ｏ₂₇：Ｍｎ）、（ＭｇＧａ₂Ｏ₄：Ｍｎ）、（ＹＢＯ₃：Ｔｂ）、（ＬｕＢＯ₃：Ｔｂ）、（Ｓｒ₄Ｓｉ₃Ｏ₈Ｃｌ₄：Ｅｕ）、（ＺｎＳ：Ｃｕ，Ａｌ）、（ＺｎＳ：Ｃｕ，Ａｕ，Ａｌ）、（ＺｎＢａＯ₄：Ｍｎ）、（ＧｂＢＯ₃：Ｔｂ）、（Ｓｒ₆ＳｉＯ₃Ｃｌ₃：Ｅｕ）、（ＢａＭｇＡｌ₁₄Ｏ₂₃：Ｍｎ）、（ＳｃＢＯ₃：Ｔｂ）、（Ｚｎ₂ＳｉＯ₄：Ｍｎ）、（ＺｎＯ：Ｚｎ）、（Ｇｄ₂Ｏ₂Ｓ：Ｔｂ）、（ＺｎＧａ₂Ｏ₄：Ｍｎ）を例示することができる。青色発光蛍光体領域を構成する蛍光体材料として、（Ｙ₂ＳｉＯ₅：Ｃｅ）、（ＣａＷＯ₄：Ｐｂ）、ＣａＷＯ₄、ＹＰ_0.85Ｖ_0.15Ｏ₄、（ＢａＭｇＡｌ₁₄Ｏ₂₃：Ｅｕ）、（Ｓｒ₂Ｐ₂Ｏ₇：Ｅｕ）、（Ｓｒ₂Ｐ₂Ｏ₇：Ｓｎ）、（ＺｎＳ：Ａｇ，Ａｌ）、（ＺｎＳ：Ａｇ）、ＺｎＭｇＯ、ＺｎＧａＯ₄を例示することができる。

アノード電極の構成材料は、冷陰極電界電子放出表示装置の構成によって適宜選択すればよい。即ち、冷陰極電界電子放出表示装置が透過型（アノードパネルが表示面に相当する）であって、且つ、アノードパネルを構成する基板上にアノード電極と蛍光体領域がこの順に積層されている場合には、基板は元より、アノード電極自身も透明である必要があり、ＩＴＯ（インジウム錫酸化物）等の透明導電材料を用いる。一方、冷陰極電界電子放出表示装置が反射型（カソードパネルが表示面に相当する）である場合、及び、透過型であっても基板上に蛍光体領域とアノード電極とがこの順に積層されている場合には、ＩＴＯの他、アルミニウム（Ａｌ）あるいはクロム（Ｃｒ）を用いることができる。アルミニウム（Ａｌ）あるいはクロム（Ｃｒ）からアノード電極を構成する場合、アノード電極の厚さとして、具体的には、３×１０^-8ｍ（３０ｎｍ）乃至１．５×１０^-7ｍ（１５０ｎｍ）、好ましくは５×１０^-8ｍ（５０ｎｍ）乃至１×１０^-7ｍ（１００ｎｍ）を例示することができる。アノード電極は、蒸着法やスパッタリング法にて形成することができる。尚、後者の場合、アノード電極は、蛍光体領域からの発光を反射させる反射膜としての機能の他、蛍光体領域から反跳した電子、あるいは放出された二次電子を反射させる反射膜としての機能、蛍光体領域の帯電防止といった機能を有する。

冷陰極電界電子放出表示装置において、アノード電極は、有効領域を覆う１枚のシート状の形状を有する構成とすることもできるし、２以上の複数個のアノード電極ユニットの集合体から構成することもできる。各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。

アノード電極と蛍光体領域の構成例として、（１）基板上に、アノード電極を形成し、アノード電極の上に蛍光体領域を形成する構成、（２）基板上に、蛍光体領域を形成し、蛍光体領域上にアノード電極を形成する構成、を挙げることができる。尚、（１）の構成において、蛍光体領域の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、（２）の構成において、アノード電極の上にメタルバック膜を形成してもよい。

カソードパネルとアノードパネルとを周縁部において接合する場合、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミックス等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が１２０〜４００゜Ｃ程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、Ｉｎ（インジウム：融点１５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ₈₀Ａｇ₂₀（融点２２０〜３７０゜Ｃ）、Ｓｎ₉₅Ｃｕ₅（融点２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐｂ_97.5Ａｇ_2.5（融点３０４゜Ｃ）、Ｐｂ_94.5Ａｇ_5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ_97.5Ａｇ_1.5Ｓｎ_1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；Ｚｎ₉₅Ａｌ₅（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高温はんだ；Ｓｎ₅Ｐｂ₉₅（融点３００〜３１４゜Ｃ）、Ｓｎ₂Ｐｂ₉₈（融点３１６〜３２２゜Ｃ）等の錫−鉛系標準はんだ；Ａｕ₈₈Ｇａ₁₂（融点３８１゜Ｃ）等のろう材（以上の添字は全て原子％を表す）を例示することができる。

基板と支持体と枠体の三者を接合する場合、三者同時接合を行ってもよいし、あるいは、第１段階で基板又は支持体のいずれか一方と枠体とを先に接合し、第２段階で基板又は支持体の他方と枠体とを接合してもよい。三者同時接合や第２段階における接合を真空雰囲気中で行えば、基板と支持体と枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、基板と支持体と枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧／減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表０族に属するガス（例えばＡｒガス）を含む不活性ガスであってもよい。

接合後に排気を行う場合、排気は、基板及び／又は支持体に予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、基板及び／又は支持体の無効領域（即ち、表示部分として機能する有効領域以外の領域）に設けられた貫通孔の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、冷陰極電界電子放出表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。

本発明においては、（１）入力値が第１の基準値以上である場合、比較器の出力に基づき、一定期間よりも短い所定の期間、第１のスイッチ回路がオン状態とされることで、所定の期間、第ｎ列目のデータ電極（あるいは、第ｎ番目のカソード電極やゲート電極）に第１の電圧Ｖ₁が印加され、（２）入力値が第２の基準値以下である場合、比較器の出力に基づき、一定期間よりも短い所定の期間、第２のスイッチ回路がオン状態とされることで、所定の期間、第ｎ列目のデータ電極（あるいは、第ｎ番目のカソード電極やゲート電極）に第２の電圧Ｖ₂が印加される。即ち、走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値、あるいは又、ゲート電極やカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値と、それよりも１つ前のデータの値との差分が第１の基準値以上であり、あるいは又、第２の基準値以下である場合、駆動用ドライバが、電極へ印加される電圧の立上り、立下りの波形を補償するための一種の補償回路として動作し、機能する。従って、電極へ印加される電圧の立上り、立下りの波形を急峻にすることができる結果、画面表示の応答性の向上を図ることができ、滑らかな画像表示を達成することができる。しかも、第ｎ列目のデータ電極（あるいは、第ｎ番目のカソード電極やゲート電極）に第１の電圧Ｖ₁や第２の電圧Ｖ₂が印加される期間（時間）は一定期間よりも短いので、固定画素表示装置あるいは冷陰極電界電子放出表示装置における消費電力の増加を抑制することができる。また、輪郭が強調された画像を得ることができるので、視認される画像に先鋭さが増加するといった利点を有する。

以下、図面を参照して、実施例に基づき本発明を説明するが、従来の固定画素表示装置や冷陰極電界電子放出表示装置の構成、構造を大幅に変更すること無しに、より具体的には、実質的にスイッチ回路及び減算回路を加えるだけで、データ電極等へ印加される電圧の立上り、立下りの波形を急峻にすることが可能な固定画素表示装置や冷陰極電界電子放出表示装置を達成することができる。

実施例１は、本発明の固定画素表示装置、及び、本発明の第１の態様に係る冷陰極電界電子放出表示装置に関する。

実施例１における駆動用ドライバ等の回路図を図１に示し、実施例１の固定画素表示装置の概念図を図２に示し、実施例１の固定画素表示装置あるいは冷陰極電界電子放出表示装置（以下、これらを総称して、単に、表示装置と呼ぶ場合がある）におけるデータ電極（カソード電極）への電圧の印加状態を模式的に図３に示す。更には、実施例１の冷陰極電界電子放出表示装置の模式的な一部端面図を図５に示し、カソードパネルＣＰとアノードパネルＡＰを分解したときの模式的な部分的斜視図を図６に示し、蛍光体領域等の配列を、模式的な部分的平面図として、図７〜図１０に例示する。尚、アノードパネルＡＰの模式的な一部端面図における蛍光体領域等の配列を、図９あるいは図１０に示す構成としている。

概念図を図２に示すように、実施例１の固定画素表示装置は、第１の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状の走査電極（実施例１においては、後述するゲート電極が相当する）、及び、第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のデータ電極（実施例１においては、後述するカソード電極が相当する）を備え、走査電極とデータ電極との重複領域から構成された発光領域ＬＥがＭ行×Ｎ列の２次元マトリックス状に配列されている。そして、データ電極を駆動するために、各データ電極に接続された駆動用ドライバ５０を備えている。駆動用ドライバ５０の個数はＮである。

また、実施例１の冷陰極電界電子放出表示装置は、カソードパネルＣＰとアノードパネルＡＰとがそれらの周縁部で接合されて成り、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間は真空状態とされている。

そして、カソードパネルＣＰは、
（ａ）支持体１０、
（ｂ）支持体１０上に形成され、第１の方向（図５の紙面と平行な方向）に延びるＮ本（但し、Ｎ≧２）のストライプ状のカソード電極１１、
（ｃ）支持体１０及びカソード電極１１上に形成された絶縁層１２、
（ｄ）絶縁層１２上に形成され、第１の方向とは異なる第２の方向（図５の紙面に垂直な方向）に延びるＭ本（但し、Ｍ≧２）のストライプ状のゲート電極１３、及び、
（ｅ）カソード電極１１とゲート電極１３との重複領域に位置する電子放出領域ＥＡ、
から構成されている。

一方、アノードパネルＡＰは、基板２０、並びに、この基板２０上に形成された、各電子放出領域ＥＡに対応して設けられた蛍光体領域２２（カラー表示の場合、赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、青色発光蛍光体領域２２Ｂ）及び蛍光体領域２２を覆うアノード電極２４から構成されている。

より具体的には、アノードパネルＡＰは、基板２０、基板２０上に形成された隔壁２１と隔壁２１との間の基板２０上に形成され、多数の蛍光体粒子から成る蛍光体領域２２（赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、青色発光蛍光体領域２２Ｂ）、及び、蛍光体領域２２上に形成されたアノード電極２４を備えている。アノード電極２４は、有効領域を覆う薄い１枚のシート状であり、周知の回路構成を有するアノード電極制御回路３２に接続されている。アノード電極２４は、厚さ約７０ｎｍのアルミニウムから成り、隔壁２１を覆う状態で設けられている。蛍光体領域２２と蛍光体領域２２との間であって、隔壁２１と基板２０との間には、光吸収層（ブラックマトリックス）２３が形成されている。隔壁２１とスペーサ２５と蛍光体領域２２の配置状態の一例を模式的に図７〜図１０に示す。図７及び図８に示す例においては、格子形状（井桁形状）の隔壁２１が形成されており、蛍光体領域２２（赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、青色発光蛍光体領域２２Ｂ）の形状はドット状である。一方、図９及び図１０に示す例においては、隔壁２１の平面形状は、略矩形の蛍光体領域２２の対向する二辺と平行に延びる帯状形状（ストライプ形状）を有する。尚、蛍光体領域２２を、図７あるいは図９の上下方向に延びるストライプ状とすることもできる。

そして、電子放出領域ＥＡは、ゲート電極１３及び絶縁層１２に設けられた開口部１４（ゲート電極１３に設けられた開口部１４Ａ及び絶縁層１２に設けられた開口部１４Ｂ）の底部に位置する電子放出部１５から構成されている。尚、実施例１においては、電子放出部１５は円錐形である。また、ゲート電極１３が走査電極に該当し、カソード電極１１がデータ電極に該当し、電子放出領域ＥＡが発光領域の一部に該当する。尚、第１の方向と第２の方向とは直交している。即ち、走査電極（ゲート電極１３）の射影像とデータ電極（カソード電極１１）の射影像とは直交している。ここで、ゲート電極１３には走査信号が入力され、カソード電極１１にはビデオ信号（色信号）が入力される。

即ち、実施例１の表示装置においては、
（ａ）支持体１０上に形成され、第１の方向に延びるストライプ状のカソード電極１１、
（ｂ）支持体１０及びカソード電極１１上に形成された絶縁層１２、
（ｃ）絶縁層１２上に形成され、第１の方向とは異なる第２の方向に延びるストライプ状のゲート電極１３、
（ｄ）ゲート電極１３及び絶縁層１２に設けられた開口部１４、及び、
（ｅ）開口部の底部に位置する電子放出部１５、
から冷陰極電界電子放出素子（以下、電界放出素子と略称する）が構成されており、より具体的には、この電界放出素子は、円錐形の電子放出部１５が開口部１４の底部に位置するカソード電極１１上に設けられたスピント型電界放出素子である。

カソード電極１１の射影像とゲート電極１３の射影像とが重複する領域（重複領域）に設けられた複数の電子放出部１５によって、電子放出領域ＥＡが構成されている。そして、図６にカソードパネルＣＰ及びアノードパネルＡＰの模式的な部分的斜視図を示すように、１画素分の領域に相当する電子放出領域ＥＡが、カソードパネルＣＰの有効領域内に、２次元マトリクス状に配列されている。発光領域（１画素あるいは１サブピクセル）は、カソードパネル側の電子放出領域ＥＡと、この電子放出領域ＥＡに対面したアノードパネル側の蛍光体領域２２とによって構成されている。有効領域には、係る発光領域（画素あるいはサブピクセル）が、例えば数十万〜数百万個ものオーダーにて配列されている。そして、カソード電極１１とゲート電極１３とに印加された電圧によって生じた強電界が発光領域を構成する電子放出部１５に加わる結果、量子トンネル効果により電子放出部１５から電子が放出され、アノード電極２４と衝突する。即ち、アノード電極２４からカソード電極１１へと放出電子電流が流れる。尚、図６においては、隔壁２１やスペーサ２５の図示を省略している。

そして、実施例１の冷陰極電界電子放出表示装置は、カソード電極１１を駆動するために、各カソード電極１１に接続された駆動用ドライバ５０を更に備えている。

ここで、各駆動用ドライバ５０は、スイッチ回路、出力回路５１、及び、減算回路５２から成る。また、カソード電極１１が接続されたカソード電極制御回路３０は、Ｎ個の駆動用ドライバ５０とＮ個の例えば８ビットのＤ／Ａコンバータ４３から構成されている。更には、ゲート電極１３が接続されたゲート電極制御回路３１は、一定の電圧Ｖ_Gをゲート電極１３に印加する周知の電源及び走査電極出力回路から構成されている。

ここで、スイッチ回路は、
（Ａ）データ電極（カソード電極１１）に第１の電圧Ｖ₁を印加するための第１のスイッチ回路５３（図３に示すように符号「ＳＷ₁」で表す場合もある）、
（Ｂ）データ電極（カソード電極１１）に第２の電圧Ｖ₂（但し、Ｖ₂≠Ｖ₁であり、より具体的には、実施例１においてはＶ₂＞Ｖ₁である）を印加するための第２のスイッチ回路５４（図３に示すように符号「ＳＷ₂」で表す場合もある）、及び、
（Ｃ）第１のスイッチ回路５３及び第２のスイッチ回路５４のオン／オフ制御を行うための比較器５５（比較器５５Ａ，５５Ｂ）、
を備えている。

尚、第１のスイッチ回路５３及び第２のスイッチ回路５４は、例えばＮＭＯＳ−ＦＥＴから構成すればよいし、減算回路５２及び比較器５５は、周知の減算回路及び比較器から構成すればよい。後述する実施例２においても同様とすることができる。

実施例１の表示装置にあっては、画像表示時、第ｍ行目（但し、ｍは２，３・・・Ｍのいずれか）の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加される。言い換えれば、第ｍ番目（但し、ｍ＝２，３・・・Ｍのいずれか）のゲート電極１３によって構成されるＮ個の電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧（０ボルト乃至１５ボルト）が、一定期間、第ｎ番目のカソード電極１１に印加される。

具体的には、図１に示すように、画像信号が例えば８ビットのＡ／Ｄコンバータ４１に入力され、Ａ／Ｄコンバータ４１の出力であるデータＤ_m,nが、２系列備えられたラインバッファ４２に順次、一旦記憶される。そして、ラインバッファ４２に記憶された階調制御用データに相当するデータＤ_m,nは順次、第ｎ番目の駆動用ドライバ５０を構成する例えば８ビットのＤ／Ａコンバータ４３に送られ、Ｄ／Ａコンバータ４３からのアナログ信号が、第ｎ列目のデータ電極（第ｎ番目のカソード電極１１）に接続された駆動用ドライバ５０を構成する出力回路５１に入力される。そして、切替タイミングパルス（ロード信号）に応じて、走査電極出力回路によって第１行目から第Ｍ行目までの走査電極（ゲート電極１３）が線順次駆動され、走査電極（ゲート電極１３）に、順次、例えば一定の電圧Ｖ_G（＝３５ボルト）が印加される。また、第ｎ列目（但し、ｎ＝１，２・・・Ｎ）のデータ電極（カソード電極１１）には、階調に応じて、電圧変調方式に基づき可変の電圧Ｖ_DATAが出力回路５１から印加される。

出力回路５１は、ＣＭＯＳ回路から成る電流バッファ回路であり、電圧ゲインが１であり、電流ゲインが１を越える回路である。具体的には、出力回路５１への入力電圧と出力回路５１からの出力電圧は等しく、出力回路５１への入力電流よりも出力回路５１からの出力電流が大きい。出力回路５１を構成するＰＭＯＳ−ＦＥＴの一方のソース／ドレイン領域はＶ_cc（＝１５ボルト）に接続されており、ＰＭＯＳ−ＦＥＴの他方のソース／ドレイン領域は、出力回路５１を構成するＮＭＯＳ−ＦＥＴの一方のソース／ドレイン領域と共に、データ電極（カソード電極１１）に接続されており、出力回路５１を構成するＮＭＯＳ−ＦＥＴの他方のソース／ドレイン領域は接地されている。更には、出力回路５１を構成するＰＭＯＳ−ＦＥＴ及びＮＭＯＳ−ＦＥＴのゲート電極は、Ｄ／Ａコンバータ４３に接続されている。各出力回路５１からの出力によって各データ電極（各カソード電極１１）が駆動されるが、この出力回路５１からの出力は、実質的に、図３の（Ｂ）に示した従来のデータ電極に印加される電圧Ｖ_DATAと同じである。

そして、実施例１の表示装置にあっては、第ｍ行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nから第（ｍ−１）行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m-1,nを減算回路５２において減じて得られた値（Ｄ_m,n−Ｄ_m-1,nであり、階調制御用差分データである）が入力値として比較器５５（より具体的には、第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力される。言い換えれば、第ｍ番目のゲート電極１３によって構成される電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nから第（ｍ−１）番目のゲート電極１３によって構成される電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m-1,nを減算回路５２において減じて得られた値（Ｄ_m,n−Ｄ_m-1,nであり、階調制御用差分データである）が入力値として比較器５５（より具体的には、第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力される。一方、第１の比較器５５Ａには第１の基準値が入力され、第２の比較器５５Ｂには第２の基準値が入力される。

即ち、具体的には、実施例１においては、走査電極（ゲート電極１３）に一定の電圧Ｖ_G（＝３５ボルト）を印加し、データ電極（カソード電極１１）に階調に応じて電圧Ｖ_C（＝０ボルト乃至１５ボルト）を印加する。そして、第（ｍ−１）行目×第ｎ列目の発光領域における発光状態を制御するためにデータ電極に電圧Ｖ_DATA(m-1,n)（このときのデータの値はＤ_m-1,nである）を印加し、第ｍ行目×第ｎ列目の発光領域における発光状態を制御するためにデータ電極に電圧Ｖ_DATA(m,n)（このときのデータの値はＤ_m,nである）を印加する。言い換えれば、第（ｍ−１）番目×第ｎ番目の電子放出領域における電子の放出状態を制御するためにカソード電極１１に電圧Ｖ_DATA(m-1,n)（このときのデータの値はＤ_m-1,nである）を印加し、第ｍ番目×第ｎ番目の電子放出領域における電子の放出状態を制御するためにカソード電極１１に電圧Ｖ_DATA(m,n)（このときのデータの値はＤ_m,nである）を印加する。そして、ラインバッファ４２に記憶されたデータの値Ｄ_m-1,n，Ｄ_m,nを読み出して減算回路５２に送出し、減算回路５２において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として比較器５５（第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力され、比較器５５（第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力された入力値（Ｄ_m,n−Ｄ_m-1,n）と、第１の基準値及び第２の基準値とが比較器５５において比較される。

ここで、実施例１においては、走査電極に印加される電圧とデータ電極に印加される電圧との差をΔＶとしたとき、第１の電圧Ｖ₁は、ΔＶの最大値を得るためにデータ電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶの最小値を得るためにデータ電極に印加すべき電圧である。また、実施例１においては、（走査電極に印加される電圧）＞（データ電極に印加される電圧）であるので、Ｖ₁＜Ｖ₂である。言い換えれば、ゲート電極１３に印加される電圧（例えば、３５ボルト一定）とカソード電極１１に印加される電圧（階調に応じて、例えば０ボルト乃至１５ボルト）との差をΔＶ_GCとしたとき、第１の電圧Ｖ₁は、ΔＶ_GCの最大値（即ち、３５ボルト）を得るためにカソード電極１１に印加すべき電圧（即ち、０ボルト）であり、第２の電圧Ｖ₂は、ΔＶ_GCの最小値（即ち、２０ボルト）を得るためにカソード電極１１に印加すべき電圧（即ち、１５ボルト）である。そして、第１の基準値を電圧α（Ｖ₂−Ｖ₁）に対応する値、第２の基準値を電圧β（Ｖ₁−Ｖ₂）に対応する値としたとき、αの値を０．５、βの値を０．５としている。ここで、減算回路５２への入力デジタルデータであるデータの値Ｄ_m,nを８ビットとすれば、２５６段階の階調制御が行われる。ここで、Ｄ_m,n＝２５５が最も明るい画面データを表しているとする。この場合、αの値及びβの値を８ビットのデジタル表現で言い換えたときの値をそれぞれα’，β’とすれば、α’＝１２８、β’＝１２８である。一般的には、３２≦α’≦１９２、３２≦β’≦１９２を満足することが好ましい。

そして、もしも入力値が第１の基準値以上である場合、即ち、（Ｄ_m,n−Ｄ_m-1,n）＞α’あるいは（Ｄ_m,n−Ｄ_m-1,n）≧α’である場合、第１の比較器５５Ａの出力に基づき、一定期間（例えば、２５マイクロ秒）よりも短い所定の期間（例えば、５マイクロ秒）、第１のスイッチ回路５３がオン状態とされることで、所定の期間（例えば、５マイクロ秒）、第ｎ列目のデータ電極（第ｎ番目のカソード電極１１）に第１の電圧Ｖ₁（＝０ボルト）が印加される。この状態は、図３の（Ａ）において、第ｍ行目×第ｎ列目の１ライン期間におけるデータ電極への印加電圧Ｖ_DATAとして表されている。

一方、もしも入力値が第２の基準値以下である場合、即ち、（Ｄ_m,n−Ｄ_m-1,n）＜β’あるいは（Ｄ_m,n−Ｄ_m-1,n）≦β’の場合、第２の比較器５５Ｂの出力に基づき、一定期間（例えば、２５マイクロ秒）よりも短い所定の期間（例えば、５マイクロ秒）、第２のスイッチ回路５４がオン状態とされることで、所定の期間（例えば、５マイクロ秒）、第ｎ列目のデータ電極（第ｎ番目のカソード電極１１）に第２の電圧Ｖ₂（＝１５ボルト）が印加される。この状態は、図３の（Ａ）において、第（ｍ−１）行目×第ｎ列目の１ライン期間及び第（ｍ＋２）行目×第ｎ列目の１ライン期間におけるデータ電極への印加電圧Ｖ_DATAとして表されている。

また、もしも入力値が第１の基準値未満であり且つ第２の基準値を越えている場合、即ち、β’≦（Ｄ_m,n−Ｄ_m-1,n）≦α’あるいはβ’＜（Ｄ_m,n−Ｄ_m-1,n）＜α’である場合には、第１のスイッチ回路５３及び第２のスイッチ回路５４はオフ状態に保持される。この状態は、図３の（Ａ）において、第（ｍ＋１）行目×第ｎ列目の１ライン期間として表されている。

以上のように、実施例１においては、走査電極への印加状態が例えば第ｍ行目から第（ｍ＋１）行目に切り替えられた直後の（言い換えれば、ゲート電極１３への印加状態が例えば第ｍ番目から第（ｍ＋１）番目に切り替えられた直後の）、データ電極（カソード電極１１）に印加される電圧Ｖ_DATAの波形の立上り、立下りの波形を、電圧Ｖ₁，Ｖ₂を加重することによって急峻にすることができる結果、画面表示の応答性の向上を図ることができ、滑らかな画像表示を達成することができる。しかも、第ｎ列目のデータ電極（第ｎ番目のカソード電極１１）に第１の電圧Ｖ₁や第２の電圧Ｖ₂が印加される期間（時間）は一定期間よりも短いので、固定画素表示装置あるいは冷陰極電界電子放出表示装置における消費電力の増加を抑制することができる。また、輪郭が強調された画像を得ることができるので、視認される画像に先鋭さが増加する。

尚、実施例１においては、第１行目の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加されるが、言い換えれば、第１番目のゲート電極１３によって構成されるＮ個の電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧が、一定期間、第ｎ番目のカソード電極１１に印加される。そして、この場合、第１行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。あるいは又、第１番目のゲート電極によって構成されるＮ個の電子放出領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。

以下、スピント型電界放出素子の製造方法を、カソードパネルを構成する支持体１０等の模式的な一部端面図である図１１の（Ａ）、（Ｂ）及び図１２の（Ａ）、（Ｂ）を参照して説明するが、本発明の冷陰極電界電子放出表示装置における電界放出素子は、スピント型電界放出素子に限定するものではない。

尚、このスピント型電界放出素子は、基本的には、円錐形の電子放出部１５を金属材料の垂直蒸着により形成する方法によって得ることができる。即ち、ゲート電極１３に設けられた開口部１４Ａに対して蒸着粒子は垂直に入射するが、開口部１４Ａの開口端付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、絶縁層１２に設けられた開口部１４Ｂの底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部１５を自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、ゲート電極１３及び絶縁層１２上に剥離層１６を予め形成しておく方法について説明する。尚、図１１及び図１２においては、１つの電子放出部のみを図示した。

［工程−Ａ０］
先ず、例えばガラス基板から成る支持体１０の上に、例えばポリシリコンから成るカソード電極用導電材料層をプラズマＣＶＤ法にて成膜した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングして、ストライプ状のカソード電極１１を形成する。その後、全面にＳｉＯ₂から成る絶縁層１２をＣＶＤ法にて形成する。

［工程−Ａ１］
次に、絶縁層１２上に、ゲート電極用導電材料層（例えば、ＴｉＮ層）をスパッタ法にて成膜し、次いで、ゲート電極用導電材料層をリソグラフィ技術及びドライエッチング技術にてパターニングすることによって、ストライプ状のゲート電極１３を得ることができる。ストライプ状のカソード電極１１は、図面の紙面左右方向に延び、ストライプ状のゲート電極１３は、図面の紙面垂直方向に延びている。

尚、ゲート電極１３を、真空蒸着法等のＰＶＤ法、ＣＶＤ法、電気メッキ法や無電解メッキ法といったメッキ法、スクリーン印刷法、レーザーアブレーション法、ゾル−ゲル法、リフトオフ法等の公知の薄膜形成と、必要に応じてエッチング技術との組合せによって形成してもよい。スクリーン印刷法やメッキ法によれば、直接、例えばストライプ状のゲート電極を形成することが可能である。

［工程−Ａ２］
その後、再びレジスト層を形成し、エッチングによってゲート電極１３に開口部１４Ａを形成し、更に、絶縁層に開口部１４Ｂを形成し、開口部１４Ｂの底部にカソード電極１１を露出させた後、レジスト層を除去する。こうして、図１１の（Ａ）に示す構造を得ることができる。

［工程−Ａ３］
次に、支持体１０を回転させながらゲート電極１３上を含む絶縁層１２上にニッケル（Ｎｉ）を斜め蒸着することにより、剥離層１６を形成する（図１１の（Ｂ）参照）。このとき、支持体１０の法線に対する蒸着粒子の入射角を十分に大きく選択することにより（例えば、入射角６５度〜８５度）、開口部１４Ｂの底部にニッケルを殆ど堆積させることなく、ゲート電極１３及び絶縁層１２の上に剥離層１６を形成することができる。剥離層１６は、開口部１４Ａの開口端から庇状に張り出しており、これによって開口部１４Ａが実質的に縮径される。

［工程−Ａ４］
次に、全面に例えば導電材料としてモリブデン（Ｍｏ）を垂直蒸着する（入射角３度〜１０度）。このとき、図１２の（Ａ）に示すように、剥離層１６上でオーバーハング形状を有する導電材料層１７が成長するに伴い、開口部１４Ａの実質的な直径が次第に縮小されるので、開口部１４Ｂの底部において堆積に寄与する蒸着粒子は、次第に開口部１４Ａの中央付近を通過するものに限られるようになる。その結果、開口部１４Ｂの底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部１５となる。

［工程−Ａ５］
その後、図１２の（Ｂ）に示すように、リフトオフ法にて剥離層１６をゲート電極１３及び絶縁層１２の表面から剥離し、ゲート電極１３及び絶縁層１２の上方の導電材料層１７を選択的に除去する。こうして、複数のスピント型電界放出素子が形成されたカソードパネルを得ることができる。その後、絶縁層１２に設けられた開口部１４Ｂの側壁面を等方的なエッチングによって後退させることが、ゲート電極１３の開口端部を露出させるといった観点から、好ましい。尚、等方的なエッチングは、ケミカルドライエッチングのようにラジカルを主エッチング種として利用するドライエッチング、あるいはエッチング液を利用するウェットエッチングにより行うことができる。エッチング液としては、例えば４９％フッ酸水溶液と純水の１：１００（容積比）混合液を用いることができる。こうして、図２に示す電界放出素子を完成することができる。

［工程−Ａ６］
次いで、表示装置の組み立てを行う。具体的には、蛍光体領域やアノード電極等が形成されたアノードパネルＡＰを準備する。そして、例えば、アノードパネルＡＰの有効領域に設けられたスペーサ保持部（図示せず）にスペーサ２５を取り付け、蛍光体領域２２と電子放出領域ＥＡとが対向するようにアノードパネルＡＰとカソードパネルＣＰとを配置し、アノードパネルＡＰとカソードパネルＣＰ（より具体的には、基板２０と支持体１０）とを、セラミックスやガラスから作製された高さ約２ｍｍの枠体２６を介して、周縁部において接合する。接合に際しては、枠体２６とアノードパネルＡＰとの接合部位、及び、枠体２６とカソードパネルＣＰとの接合部位にフリットガラスを塗布し、アノードパネルＡＰとカソードパネルＣＰと枠体２６とを貼り合わせ、予備焼成にてフリットガラスを乾燥した後、約４５０゜Ｃで１０〜３０分の本焼成を行う。その後、アノードパネルＡＰとカソードパネルＣＰと枠体２６とフリットガラス（図示せず）とによって囲まれた空間を、貫通孔（図示せず）及びチップ管（図示せず）を通じて排気し、空間の圧力が１０^-4Ｐａ程度に達した時点でチップ管を加熱溶融により封じ切る。このようにして、アノードパネルＡＰとカソードパネルＣＰと枠体２６とに囲まれた空間を真空にすることができる。あるいは又、例えば、枠体２６とアノードパネルＡＰとカソードパネルＣＰとの貼り合わせを真空雰囲気中で行ってもよい。あるいは又、表示装置の構造に依っては、枠体無しで、接着層のみによってアノードパネルＡＰとカソードパネルＣＰとを貼り合わせてもよい。その後、必要な外部回路との配線接続を行い、表示装置を完成させる。

実施例２は、本発明の固定画素表示装置、及び、本発明の第２の態様に係る冷陰極電界電子放出表示装置に関する。

実施例２における駆動用ドライバ等の回路図、実施例２の固定画素表示装置の概念図は、それぞれ、図１、図２に示したと同様であるし、実施例２の冷陰極電界電子放出表示装置の模式的な一部端面図、カソードパネルＣＰとアノードパネルＡＰを分解したときの模式的な部分的斜視図、蛍光体領域等の配列は、それぞれ、図５、図６、図７〜図１０に示したと同様である。実施例２の表示装置におけるデータ電極（ゲート電極）への電圧の印加状態を模式的に図４に示す。

実施例２の冷陰極電界電子放出表示装置は、カソードパネルＣＰとアノードパネルＡＰとがそれらの周縁部で接合されて成り、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間は真空状態とされている。尚、実施例２においては、カソード電極１１が走査電極に相当し、ゲート電極１３がデータ電極に相当する。

実施例２において、カソードパネルＣＰは、
（ａ）支持体１０、
（ｂ）支持体１０上に形成され、第１の方向（図５の紙面と平行な方向）に延びるＭ本（但し、Ｍ≧２）のストライプ状のカソード電極１１、
（ｃ）支持体１０及びカソード電極１１上に形成された絶縁層１２、
（ｄ）絶縁層１２上に形成され、第１の方向とは異なる第２の方向（図５の紙面に垂直な方向）に延びるＮ本（但し、Ｎ≧２）のストライプ状のゲート電極１３、及び、
（ｅ）カソード電極１１とゲート電極１３との重複領域に位置する電子放出領域ＥＡ、
から構成されている。

一方、アノードパネルＡＰは、実施例１において説明したアノードパネルＡＰと同様の構成、構造を有する。

そして、電子放出領域ＥＡは、ゲート電極１３及び絶縁層１２に設けられた開口部１４（ゲート電極１３に設けられた開口部１４Ａ及び絶縁層１２に設けられた開口部１４Ｂ）の底部に位置する電子放出部１５から構成されている。尚、実施例２においても、電子放出部１５は円錐形である。即ち、この電界放出素子は、実施例１と同様に、円錐形の電子放出部１５が開口部１４の底部に位置するカソード電極１１上に設けられたスピント型電界放出素子である。また、カソード電極１１が走査電極に該当し、ゲート電極１３がデータ電極に該当し、電子放出領域ＥＡが発光領域の一部に該当する。尚、第１の方向と第２の方向とは直交している。即ち、走査電極（カソード電極１１）の射影像とデータ電極（ゲート電極１３）の射影像とは直交している。ここで、カソード電極１１には走査信号が入力され、ゲート電極１３にはビデオ信号（色信号）が入力される。

実施例２の冷陰極電界電子放出表示装置は、ゲート電極１３を駆動するために、各ゲート電極１３に接続された駆動用ドライバ５０を更に備えている。ここで、各駆動用ドライバ５０は、実施例１と同様に、スイッチ回路、出力回路５１、及び、減算回路５２から成る。また、ゲート電極１３が接続されたゲート電極制御回路３１は、Ｎ個の駆動用ドライバ５０とＮ個の例えば８ビットのＤ／Ａコンバータ４３から構成されている。更には、カソード電極１１が接続されたカソード電極制御回路３０は、一定の電圧Ｖ_Cをカソード電極１１に印加する周知の電源及び走査電極出力回路から構成されている。

ここで、スイッチ回路は、
（Ａ）データ電極（ゲート電極１３）に第１の電圧Ｖ₁を印加するための第１のスイッチ回路５３（図４に示すように符号「ＳＷ₁」で表す場合もある）、
（Ｂ）データ電極（ゲート電極１３）に第２の電圧Ｖ₂（但し、Ｖ₂≠Ｖ₁であり、より具体的には、実施例２においてはＶ₂＜Ｖ₁である）を印加するための第２のスイッチ回路５４（図４に示すように符号「ＳＷ₂」で表す場合もある）、及び、
（Ｃ）第１のスイッチ回路５３及び第２のスイッチ回路５４のオン／オフ制御を行うための比較器５５（比較器５５Ａ，５５Ｂ）、
を備えている。

実施例２の表示装置にあっても、画像表示時、第ｍ行目（但し、ｍは２，３・・・Ｍのいずれか）の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加される。言い換えれば、第ｍ番目（但し、ｍ＝２，３・・・Ｍのいずれか）のカソード電極１１によって構成されるＮ個の電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧（２０ボルト乃至３５ボルト）が、一定期間、第ｎ番目のゲート電極１３に印加される。

具体的には、図１に示すように、画像信号が例えば８ビットのＡ／Ｄコンバータ４１に入力され、Ａ／Ｄコンバータ４１の出力であるデータＤ_m,nが、２系列備えられたラインバッファ４２に一旦記憶される。そして、ラインバッファ４２に記憶された階調制御用データに相当するデータＤ_m,nは順次、第ｎ番目の駆動用ドライバ５０を構成するＤ／Ａコンバータ４３に送られ、Ｄ／Ａコンバータ４３からのアナログ信号が、第ｎ列目のデータ電極（第ｎ番目のゲート電極１３）に接続された駆動用ドライバ５０を構成する出力回路５１に入力される。そして、切替タイミングパルス（ロード信号）に応じて、走査電極出力回路によって第１行目から第Ｍ行目までの走査電極（カソード電極１１）が線順次駆動され、走査電極（カソード電極１１）に、順次、例えば一定の電圧Ｖ_C（＝０ボルト）が印加される。また、第ｎ列目（但し、ｎ＝１，２・・・Ｎ）のデータ電極（ゲート電極１３）には、階調に応じて、電圧変調方式に基づき可変の電圧Ｖ_DATAが出力回路５１から印加される。

出力回路５１は、実施例１に説明したと同様の構造、構成を有するＣＭＯＳ回路から成る電流バッファ回路である。各出力回路５１からの出力によって各データ電極（各ゲート電極１３）が駆動されるが、この出力回路５１からの出力は、実質的に、図３の（Ｂ）に示した従来のデータ電極に印加される電圧Ｖ_DATAと同じである。

そして、実施例２の表示装置にあっては、第ｍ行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nから第（ｍ−１）行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータ（階調制御用データ）の値Ｄ_m-1,nを減算回路５２において減じて得られた値（Ｄ_m,n−Ｄ_m-1,nであり、階調制御用差分データである）が入力値として比較器５５（より具体的には、第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力される。言い換えれば、第ｍ番目のカソード電極１１によって構成される電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m,nから第（ｍ−１）番目のカソード電極１１によって構成される電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータ（階調制御用データ）の値Ｄ_m-1,nを減算回路５２において減じて得られた値（Ｄ_m,n−Ｄ_m-1,nであり、階調制御用差分データである）が入力値として比較器５５（より具体的には、第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力される。一方、第１の比較器５５Ａには第１の基準値が入力され、第２の比較器５５Ｂには第２の基準値が入力される。

即ち、具体的には、実施例２においては、走査電極（カソード電極１１）に一定の電圧Ｖ_C（＝０ボルト）を印加し、データ電極（ゲート電極１３）に階調に応じて電圧Ｖ_G（＝２０ボルト乃至３５ボルト）を印加する。そして、第（ｍ−１）行目×第ｎ列目の発光領域における発光状態を制御するためにデータ電極に電圧Ｖ_DATA(m-1,n)（このときのデータの値はＤ_m-1,nである）を印加し、第ｍ行目×第ｎ列目の発光領域における発光状態を制御するためにデータ電極に電圧Ｖ_DATA(m,n)（このときのデータの値はＤ_m,nである）を印加する。言い換えれば、第（ｍ−１）番目×第ｎ番目の電子放出領域における電子の放出状態を制御するためにゲート電極１３に電圧Ｖ_DATA(m-1,n)（このときのデータの値はＤ_m-1,nである）を印加し、第ｍ番目×第ｎ番目の電子放出領域における電子の放出状態を制御するためにゲート電極１３に電圧Ｖ_DATA(m,n)（このときのデータの値はＤ_m,nである）を印加する。そして、ラインバッファ４２に記憶されたデータの値Ｄ_m-1,n，Ｄ_m,nを読み出して減算回路５２に送出し、減算回路５２において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として比較器５５（第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力され、比較器５５（第１の比較器５５Ａ及び第２の比較器５５Ｂ）に入力された入力値（Ｄ_m,n−Ｄ_m-1,n）と、第１の基準値及び第２の基準値とが比較器５５において比較される。

ここで、走査電極に印加される電圧とデータ電極に印加される電圧との差をΔＶとしたとき、第１の電圧Ｖ₁は、ΔＶの最大値を得るためにデータ電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶの最小値を得るためにデータ電極に印加すべき電圧である。また、実施例２においては、（走査電極に印加される電圧）＜（データ電極に印加される電圧）であるので、Ｖ₁＞Ｖ₂である。言い換えれば、ゲート電極１３に印加される電圧（階調に応じて、例えば２０ボルト乃至３５ボルト）とカソード電極１１に印加される電圧（例えば、０ボルト一定）との差をΔＶ_GCとしたとき、第１の電圧Ｖ₁は、ΔＶ_GCの最大値（即ち、３５ボルト）を得るためにゲート電極１３に印加すべき電圧（即ち、３５ボルト）であり、第２の電圧Ｖ₂は、ΔＶ_GCの最小値（即ち、２０ボルト）を得るためにゲート電極１３に印加すべき電圧（即ち、２０ボルト）である。そして、第１の基準値を電圧α（Ｖ₁−Ｖ₂）に対応する値、第２の基準値を電圧β（Ｖ₂−Ｖ₁）に対応する値としたとき、αの値を０．５、βの値を０．５としている。ここで、減算回路５２への入力デジタルデータであるデータの値Ｄ_m,nを８ビットとすれば、２５６段階の階調制御が行われる。ここで、Ｄ_m,n＝２５５が最も明るい画面データを表しているとする。この場合、αの値及びβの値を８ビットのデジタル表現で言い換えたときの値をそれぞれα’，β’とすれば、α’＝１２８、β’＝１２８である。一般的には、３２≦α’≦１９２、３２≦β’≦１９２を満足することが好ましい。

そして、もしも入力値が第１の基準値以上である場合、即ち、（Ｄ_m,n−Ｄ_m-1,n）＞α’あるいは（Ｄ_m,n−Ｄ_m-1,n）≧α’である場合、第１の比較器５５Ａの出力に基づき、一定期間（例えば、２５マイクロ秒）よりも短い所定の期間（例えば、５マイクロ秒）、第１のスイッチ回路５３がオン状態とされることで、所定の期間（例えば、５マイクロ秒）、第ｎ列目のデータ電極（第ｎ番目のゲート電極１３）に第１の電圧Ｖ₁（＝３５ボルト）が印加される。この状態は、図４において、第（ｍ−１）行目×第ｎ列目の１ライン期間及び第（ｍ＋２）行目×第ｎ列目の１ライン期間におけるデータ電極への印加電圧Ｖ_DATAとして表されている。

一方、もしも入力値が第２の基準値以下である場合、即ち、（Ｄ_m,n−Ｄ_m-1,n）＜β’あるいは（Ｄ_m,n−Ｄ_m-1,n）≦β’の場合、第２の比較器５５Ｂの出力に基づき、一定期間（例えば、２５マイクロ秒）よりも短い所定の期間（例えば、５マイクロ秒）、第２のスイッチ回路５４がオン状態とされることで、所定の期間（例えば、５マイクロ秒）、第ｎ列目のデータ電極（第ｎ番目のゲート電極１３）に第２の電圧Ｖ₂（＝２０ボルト）が印加される。この状態は、図４において、第ｍ行目×第ｎ列目の１ライン期間におけるデータ電極への印加電圧Ｖ_DATAとして表されている。

また、もしも入力値が第１の基準値未満であり且つ第２の基準値を越えている場合、即ち、β’≦（Ｄ_m,n−Ｄ_m-1,n）≦α’あるいはβ’＜（Ｄ_m,n−Ｄ_m-1,n）＜α’である場合には、第１のスイッチ回路５３及び第２のスイッチ回路５４はオフ状態に保持される。この状態は、図４において、第（ｍ＋１）行目×第ｎ列目の１ライン期間として表されている。

以上のように、実施例２においては、走査電極への印加状態が例えば第ｍ行目から第（ｍ＋１）行目に切り替えられた直後の（言い換えれば、カソード電極１１への印加状態が例えば第ｍ番目から第（ｍ＋１）番目に切り替えられた直後の）、データ電極（ゲート電極１３）に印加される電圧Ｖ_DATAの波形の立上り、立下りの波形を、電圧Ｖ₁，Ｖ₂を加重することによって急峻にすることができる結果、画面表示の応答性の向上を図ることができ、滑らかな画像表示を達成することができる。しかも、第ｎ列目のデータ電極（第ｎ番目のゲート電極１３）に第１の電圧Ｖ₁や第２の電圧Ｖ₂が印加される期間（時間）は一定期間よりも短いので、固定画素表示装置あるいは冷陰極電界電子放出表示装置における消費電力の増加を抑制することができる。また、輪郭が強調された画像を得ることができるので、視認される画像に先鋭さが増加する。

尚、実施例２において、第１行目の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加されるが、言い換えれば、第１番目のカソード電極１１によって構成されるＮ個の電子放出領域ＥＡのそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_1,n（但し、ｎは１，２・・・Ｎである）に基づき出力回路５１から出力された電圧が、一定期間、第ｎ番目のゲート電極１３に印加される。そして、この場合、第１行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。あるいは又、第１番目のカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_1,nからデータ値「０」（データの値Ｄ_0,nと表現する）を減算回路において減じて得られた値（Ｄ_1,n−Ｄ_0,n）が入力値として比較器に入力され、比較器に入力された入力値と、第１の基準値及び第２の基準値とが比較器において比較される。データの値Ｄ_0,nを用いる代わりに、直前のデータの値Ｄ_M,n（１フレーム前の最後のデータの値）を用いることもできる。

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明したアノードパネルやカソードパネル、ゲート電極制御回路やカソード電極制御回路といった各種の制御回路、表示装置や電界放出素子の構成、構造は例示であり、適宜変更することができるし、アノードパネルやカソードパネル、表示装置や電界放出素子の製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。

また、実施例においては、第１の基準値、第２の基準値のそれぞれを１つの値としたが、複数の第１の基準値、複数の第２の基準値を設定してもよい。そして、この場合、複数の第１の基準値に応じて、また、複数の第２の基準値に応じて、所定の期間の長さを変えてもよいし、比較器を複数配設することで、第１の電圧Ｖ₁、第２の電圧Ｖ₂の値を、それぞれ、複数、設定してもよい。実施例においては、画像信号がＡ／Ｄコンバータ及びＤ／Ａコンバータを通され、このＡ／Ｄコンバータから送出されたデジタルデータが、比較器において、デジタルデータである第１の基準値及び第２の基準値と比較されたが、このような構成に限定するものではなく、画像信号に基づくアナログデータが、比較器において、アナログデータである第１の基準値及び第２の基準値と比較する構成を採用することもできる。

電界放出素子においては、専ら１つの開口部に１つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、１つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に１つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の開口部を設け、絶縁層に係る複数の開口部に連通した複数の開口部を設け、１又は複数の電子放出部を設ける形態とすることもできる。

アノード電極は、実施例にて説明したように有効領域を１枚のシート状の導電材料で被覆した形式のアノード電極としてもよいし、１又は複数の電子放出部、あるいは、１又は複数の画素に対応するアノード電極ユニットが集合した形式のアノード電極としてもよい。アノード電極が前者の構成の場合、係るアノード電極をアノード電極制御回路に接続すればよいし、アノード電極が後者の構成の場合、例えば、各アノード電極ユニットをアノード電極制御回路に接続すればよい。

電界放出素子において、ゲート電極１３及び絶縁層１２の上に更に層間絶縁層６２を設け、層間絶縁層６２上に収束電極６３を設けてもよい。このような構造を有する電界放出素子の模式的な一部端面図を図１３に示す。層間絶縁層６２には、開口部１４Ａに連通した開口部６４が設けられている。収束電極６３の形成は、例えば、［工程−Ａ１］において、絶縁層１２上にストライプ状のゲート電極１３を形成した後、層間絶縁層６２を形成し、次いで、層間絶縁層６２上にパターニングされた収束電極６３を形成した後、収束電極６３、層間絶縁層６２に開口部６４を設け、更に、ゲート電極１３に開口部１４Ａを設ければよい。尚、収束電極のパターニングに依存して、１又は複数の電子放出部、あるいは、１又は複数の画素に対応する収束電極ユニットが集合した形式の収束電極とすることもでき、あるいは又、有効領域を１枚のシート状の導電材料で被覆した形式の収束電極とすることもできる。尚、図１３においては、スピント型電界放出素子を図示したが、その他の電界放出素子とすることもできることは云うまでもない。また、収束電極を有する電界放出素子を、実施例１及び実施例２にて説明した表示装置に適用することができる。

図１は、実施例１の固定画素表示装置あるいは冷陰極電界電子放出表示装置における駆動用ドライバ等の回路図である。 図２は、実施例１の固定画素表示装置の概念図である。 図３は、実施例１の固定画素表示装置あるいは冷陰極電界電子放出表示装置における電極（より具体的には、カソード電極）への電圧の印加状態を模式的に示す図である。 図４は、実施例２の固定画素表示装置あるいは冷陰極電界電子放出表示装置における電極（より具体的には、ゲート電極）への電圧の印加状態を模式的に示す図である。 図５は、実施例１の冷陰極電界電子放出表示装置の模式的な一部端面図である。 図６は、実施例１の冷陰極電界電子放出表示装置を構成するカソードパネルとアノードパネルを分解したときの模式的な部分的斜視図である。 図７は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。 図８は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。 図９は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。 図１０は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。 図１１の（Ａ）及び（Ｂ）は、実施例１におけるスピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。 図１２の（Ａ）及び（Ｂ）は、図１１の（Ｂ）に引き続き、実施例１におけるスピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。 図１３は、収束電極を有する冷陰極電界電子放出素子の模式的な一部端面図である。 図１４は、従来の固定画素表示装置におけるデータ電極出力回路の回路図である。

符号の説明

ＬＥ・・・発光領域、ＥＡ・・・電子放出領域、ＣＰ・・・カソードパネル、ＡＰ・・・アノードパネル、１０・・・支持体、１１・・・カソード電極、１２・・・絶縁層、１３・・・ゲート電極、１４，１４Ａ，１４Ｂ，６４・・・開口部、１５・・・電子放出部、１６・・・剥離層、１７・・・導電材料層、２０・・・基板、２１・・・隔壁、２２，２２Ｒ，２２Ｇ，２２Ｂ・・・蛍光体領域、２３・・・光吸収層（ブラックマトリックス）、２４・・・アノード電極、２５・・・スペーサ、２６・・・枠体、３０・・・カソード電極制御回路、３１・・・ゲート電極制御回路、３２・・・アノード電極制御回路、４１・・・Ａ／Ｄコンバータ、４２・・・ラインバッファ、４３・・・Ｄ／Ａコンバータ、５０・・・駆動用ドライバ、５１・・・出力回路、５２・・・減算回路、５３・・・第１のスイッチ回路５３、５４・・・第２のスイッチ回路５４、５５，５５Ａ，５５Ｂ・・・比較器、６２・・・層間絶縁層、６３・・・収束電極

Claims (9)

1. 第１の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状の走査電極、及び、第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のデータ電極を備え、走査電極とデータ電極との重複領域から構成された発光領域がＭ行×Ｎ列の２次元マトリックス状に配列された固定画素表示装置であって、
   データ電極を駆動するために、各データ電極に接続された駆動用ドライバを備えており、
   該各駆動用ドライバは、スイッチ回路、出力回路、及び、減算回路から成り、
   該スイッチ回路は、
   （Ａ）データ電極に第１の電圧Ｖ₁を印加するための第１のスイッチ回路、
   （Ｂ）データ電極に第２の電圧Ｖ₂（但し、Ｖ₂≠Ｖ₁）を印加するための第２のスイッチ回路、及び、
   （Ｃ）第１のスイッチ回路及び第２のスイッチ回路のオン／オフ制御を行うための比較器、
   を備え、
   第ｍ行目（但し、ｍ＝２，３・・・Ｍのいずれか）の走査電極によって構成されるＮ個の発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき前記出力回路から出力された電圧が、一定期間、第ｎ列目のデータ電極に印加され、
   且つ、第ｍ行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_m,nから第（ｍ−１）行目の走査電極によって構成される発光領域のそれぞれにおける発光状態を制御するためのデータの値Ｄ_m-1,nを前記減算回路において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として前記比較器に入力され、該比較器に入力された該入力値と、第１の基準値及び第２の基準値とが該比較器において比較され、
   （１）入力値が第１の基準値以上である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第１のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ列目のデータ電極に第１の電圧Ｖ₁が印加され、
   （２）入力値が第２の基準値以下である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第２のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ列目のデータ電極に第２の電圧Ｖ₂が印加され、
   （３）入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合、該第１のスイッチ回路及び該第２のスイッチ回路はオフ状態に保持される、
   ことを特徴とする固定画素表示装置。
2. 走査電極に印加される電圧とデータ電極に印加される電圧との差をΔＶとしたとき、第１の電圧Ｖ₁は、ΔＶの最大値を得るためにデータ電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶの最小値を得るためにデータ電極に印加すべき電圧であることを特徴とする請求項１に記載の固定画素表示装置。
3. 前記出力回路は、ＣＭＯＳ回路から成る電流バッファ回路であることを特徴とする請求項１に記載の固定画素表示装置。
4. カソードパネルとアノードパネルとがそれらの周縁部で接合されて成る冷陰極電界電子放出表示装置であって、
   カソードパネルは、
   （ａ）支持体、
   （ｂ）支持体上に形成され、第１の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のカソード電極、
   （ｃ）支持体及びカソード電極上に形成された絶縁層、
   （ｄ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状のゲート電極、及び、
   （ｅ）カソード電極とゲート電極との重複領域に位置する電子放出領域、
   から構成されており、
   アノードパネルは、基板、並びに、該基板上に形成された、各電子放出領域に対応して設けられた蛍光体領域及びアノード電極から構成されており、
   電子放出領域は、ゲート電極及び絶縁層に設けられた開口部の底部に位置する電子放出部から構成され、
   冷陰極電界電子放出表示装置は、
   （ｆ）カソード電極を駆動するために、各カソード電極に接続された駆動用ドライバ、
   を更に備えており、
   該各駆動用ドライバは、スイッチ回路、出力回路、及び、減算回路から成り、
   該スイッチ回路は、
   （Ａ）カソード電極に第１の電圧Ｖ₁を印加するための第１のスイッチ回路、
   （Ｂ）カソード電極に第２の電圧Ｖ₂（但し、Ｖ₂＞Ｖ₁）を印加するための第２のスイッチ回路、及び、
   （Ｃ）第１のスイッチ回路及び第２のスイッチ回路のオン／オフ制御を行うための比較器、
   を備え、
   第ｍ番目（但し、ｍ＝２，３・・・Ｍのいずれか）のゲート電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき前記出力回路から出力された電圧が、一定期間、第ｎ番目のカソード電極に印加され、
   且つ、第ｍ番目のゲート電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,nから第（ｍ−１）番目のゲート電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m-1,nを前記減算回路において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として前記比較器に入力され、該比較器に入力された該入力値と、第１の基準値及び第２の基準値とが該比較器において比較され、
   （１）入力値が第１の基準値以上である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第１のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のカソード電極に第１の電圧Ｖ₁が印加され、
   （２）入力値が第２の基準値以下である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第２のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のカソード電極に第２の電圧Ｖ₂が印加され、
   （３）入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合、該第１のスイッチ回路及び該第２のスイッチ回路はオフ状態に保持される、
   ことを特徴とする冷陰極電界電子放出表示装置。
5. ゲート電極に印加される電圧とカソード電極に印加される電圧との差をΔＶ_GCとしたとき、第１の電圧Ｖ₁は、ΔＶ_GCの最大値を得るためにカソード電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶ_GCの最小値を得るためにカソード電極に印加すべき電圧であることを特徴とする請求項４に記載の冷陰極電界電子放出表示装置。
6. 前記出力回路は、ＣＭＯＳ回路から成る電流バッファ回路であることを特徴とする請求項４に記載の冷陰極電界電子放出表示装置。
7. カソードパネルとアノードパネルとがそれらの周縁部で接合されて成る冷陰極電界電子放出表示装置であって、
   カソードパネルは、
   （ａ）支持体、
   （ｂ）支持体上に形成され、第１の方向に延びるＭ本（但し、Ｍ≧２）のストライプ状のカソード電極、
   （ｃ）支持体及びカソード電極上に形成された絶縁層、
   （ｄ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のストライプ状のゲート電極、及び、
   （ｅ）カソード電極とゲート電極との重複領域に位置する電子放出領域、
   から構成されており、
   アノードパネルは、基板、並びに、該基板上に形成された、各電子放出領域に対応して設けられた蛍光体領域及びアノード電極から構成されており、
   電子放出領域は、ゲート電極及び絶縁層に設けられた開口部の底部に位置する電子放出部から構成され、
   冷陰極電界電子放出表示装置は、
   （ｆ）ゲート電極を駆動するために、各ゲート電極に接続された駆動用ドライバ、
   を更に備えており、
   該各駆動用ドライバは、スイッチ回路、出力回路、及び、減算回路から成り、
   該スイッチ回路は、
   （Ａ）ゲート電極に第１の電圧Ｖ₁を印加するための第１のスイッチ回路、
   （Ｂ）ゲート電極に第２の電圧Ｖ₂（但し、Ｖ₂＜Ｖ₁）を印加するための第２のスイッチ回路、及び、
   （Ｃ）第１のスイッチ回路及び第２のスイッチ回路のオン／オフ制御を行うための比較器、
   を備え、
   第ｍ番目（但し、ｍ＝２，３・・・Ｍのいずれか）のカソード電極によって構成されるＮ個の電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,n（但し、ｎは１，２・・・Ｎである）に基づき前記出力回路から出力された電圧が、一定期間、第ｎ番目のゲート電極に印加され、
   且つ、第ｍ番目のカソード電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m,nから第（ｍ−１）番目のカソード電極によって構成される電子放出領域のそれぞれにおける電子の放出状態を制御するためのデータの値Ｄ_m-1,nを前記減算回路において減じて得られた値（Ｄ_m,n−Ｄ_m-1,n）が入力値として前記比較器に入力され、該比較器に入力された該入力値と、第１の基準値及び第２の基準値とが該比較器において比較され、
   （１）入力値が第１の基準値以上である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第１のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のゲート電極に第１の電圧Ｖ₁が印加され、
   （２）入力値が第２の基準値以下である場合、該比較器の出力に基づき、前記一定期間よりも短い所定の期間、該第２のスイッチ回路がオン状態とされることで、該所定の期間、第ｎ番目のゲート電極に第２の電圧Ｖ₂が印加され、
   （３）入力値が、第１の基準値未満であり、且つ、第２の基準値を越えている場合、該第１のスイッチ回路及び該第２のスイッチ回路はオフ状態に保持される、
   ことを特徴とする冷陰極電界電子放出表示装置。
8. ゲート電極に印加される電圧とカソード電極に印加される電圧との差をΔＶ_GCとしたとき、第１の電圧Ｖ₁は、ΔＶ_GCの最大値を得るためにゲート電極に印加すべき電圧であり、第２の電圧Ｖ₂は、ΔＶ_GCの最小値を得るためにゲート電極に印加すべき電圧であることを特徴とする請求項７に記載の冷陰極電界電子放出表示装置。
9. 前記出力回路は、ＣＭＯＳ回路から成る電流バッファ回路であることを特徴とする請求項７に記載の冷陰極電界電子放出表示装置。
   

Images