JP4020795B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4020795B2 JP4020795B2 JP2003036931A JP2003036931A JP4020795B2 JP 4020795 B2 JP4020795 B2 JP 4020795B2 JP 2003036931 A JP2003036931 A JP 2003036931A JP 2003036931 A JP2003036931 A JP 2003036931A JP 4020795 B2 JP4020795 B2 JP 4020795B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- terminal
- semiconductor package
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4093—Snap-on arrangements, e.g. clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に半導体パッケージを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体パッケージを備えた半導体装置は、たとえば特開平１１−２０４６７９号公報（特許文献１参照）に開示されている。
【０００３】
【特許文献１】
特開平１１−２０４６７９号公報
【０００４】
【発明が解決しようとする課題】
上記公報に開示された半導体装置では、半導体チップの上面には、電源を供給するための複数の電源用信号線が形成され、下面には信号をやり取りするための複数の信号用電極が形成されている。半導体チップはパッケージ内に封止されている。パッケージの外部に形成された電源配線が電源用電極に接触し、かつプリント基板に接触している。
【０００５】
このような半導体装置では、電源配線がプリント基板から剥離しやすく、半導体装置の信頼性が低下するという問題があった。
【０００６】
そこで、この発明は上述のような問題点を解決するためになされたものであり、信頼性の高い半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に従った半導体記憶装置は、半導体パッケージと、基板と、金属基板と、金属製の固定部材とを備える。半導体パッケージは、第１の主表面と、その第１の主表面と反対側に位置する第２の主表面と、第１の主表面に設けられた第１の端子と、第２の主表面の四隅に設けられた第２の端子と、半導体素子とを有する。基板は、第１の主表面と向い合う第３の主表面と、第３の主表面と反対側に位置する第４の主表面と、第１の端子と接触する第３の端子と、第４の主表面に設けられた第４の端子とを有する。金属基板は、第２の主表面に向い合い第２の端子に電気的に接続される第５の主表面と、第５の主表面と反対側に位置する第６の主表面とを有する。固定部材は、第６の主表面に接触して金属基板を位置決めする。基板には、基板を貫通する孔が形成されており、固定部材の一部が孔に挿入されて固定部材の先端部が第４の端子に接触している。固定部材は半導体パッケージの中心から半導体パッケージの四隅に向って放射状に延びる。
【０００８】
このように構成された半導体装置では、金属部材の一部が孔に挿入されて金属部材の先端部が第４の端子に接触している。その結果、金属部材の先端部は第４の端子が設けられる第４の主表面を押圧する。また、固定部材の他の部分は金属基板および半導体パッケージを介して基板の第３の主表面を押圧する。その結果、金属製の固定部材が金属基板、半導体パッケージおよび基板を挟み込む。その結果、固定部材が基板から外れることを防止することができ、信頼性の高い半導体装置を提供することができる。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態において、同一または相当する部分については同一の参照番号を付し、その説明は繰返さない。
【００１０】
（実施の形態１）
図１は、この発明の実施の形態１に従った半導体装置の平面図である。図１を参照して、この発明の実施の形態１に従った半導体装置１００は、基板４を有する。基板４はほぼ直方体形状（図１では正方形状）であり、ほぼ矩形の平面形状を有する。基板４は第３の主表面４ａを有する。
【００１１】
基板４の四隅には貫通孔９が設けられており、隣り合う貫通孔９の間の距離はほぼ等しい。そのため、４つの貫通孔９を結ぶ図形はほぼ正方形となる。
【００１２】
第３の主表面４ａ上には半導体パッケージ１が載置されている。半導体パッケージ１は半導体素子（図１では示さず）を含み半導体装置の中核をなす働きをする。半導体パッケージ１の第２の主表面１ｂ上には冷却用放熱板としての金属基板６が設けられている。金属基板６は半導体パッケージ１よりもわずかに小さな平面形状を有し、金属基板６の第６の主表面６ｂには複数の放熱用のフィン６ｃが設けられている。フィン６ｃは金属基板６の表面積を大きくして半導体パッケージ１の熱を放散させるために設けられる。フィン６ｃは複数本存在し、それぞれが互いに接触しないように隙間をあけて配置される。
【００１３】
金属基板６を覆うように金属製の固定部材７（固定金具）が設けられる。固定部材７はフィン６ｃに接触しないように設けられる。固定部材７の一部分が貫通孔９に挿入される。これにより固定部材７の一部分が基板４に引っかかることにより基板４上の半導体パッケージ１および金属基板６を固定することができる。
【００１４】
図２は、図１中のＩＩ−ＩＩ線に沿った断面図である。図２を参照して、この発明の実施の形態１に従った半導体装置１００は、半導体パッケージ１と、基板４と、金属基板６と、固定部材７とを備える。半導体パッケージ１は、第１の主表面１ａと、その第１の主表面１ａと反対側に位置する第２の主表面１ｂと、第１の主表面１ａに設けられた第１の端子（ボール端子）２と、第２の主表面１ｂに設けられた第２の端子８と、半導体素子１０とを有する。第２の端子８は電源または接地端子である。
【００１５】
ホスト基板としての基板４は、第１の主表面１ａと向い合う第３の主表面４ａと、第３の主表面４ａと反対側に位置する第４の主表面４ｂと、第３の主表面４ａに設けられて第１の端子２と接続する第３の端子３と、第４の主表面４ｂに設けられた第４の端子５とを有する。第３の端子３は接合用配線である。第４の端子５は電源供給用配線である。
【００１６】
冷却用放熱板としての金属基板６は、第２の主表面１ｂに向い合い第２の端子８に電気的に接続される第５の主表面６ａと、第５の主表面６ａと反対側に位置する第６の主表面６ｂとを有する。金属製の固定部材７は、第６の主表面６ｂに接触して金属基板６を位置決めする。
【００１７】
基板４には、基板４を貫通するスルーホールとしての貫通孔９が形成されている。固定部材７の一部が貫通孔９に挿入されて固定部材７の先端部７ｔが第４の端子５に接触している。
【００１８】
基板４は平板状であり、その端部に複数の貫通孔９が設けられている。貫通孔９に隣接するように電源供給用配線としての第４の端子５が複数個設けられている。第４の端子５の反対側には、複数個の接合用配線としての第３の端子３が設けられる。第３の端子３は基板４の第３の主表面４ａから露出している。
【００１９】
半導体パッケージ１は基板４に積層されるように設けられる。半導体パッケージ１に設けられたボール端子としての第１の端子２の各々が第３の端子３に接触している。これにより、第３の端子３と第１の端子２とが電気的に接続される。半導体パッケージ１内には半導体チップとしての半導体素子１０が設けられており、半導体素子１０は第１の端子２と電気的に接続される。また、半導体素子１０は第１の端子２とは反対側に設けられた第２の端子８と電気的に接続される。第２の端子８は図２では電源電位とされる。半導体素子１０は半導体パッケージ１を構成する有機物によりモールディングされており、湿気または外圧などから守られている。
【００２０】
冷却用放熱板としての金属基板６が半導体パッケージ１上に積層されている。放熱用の金属基板６はアルミニウムなどの軽量でかつ熱伝導率の高い金属により構成されており第２の端子８と直接接触する。金属基板６の第６の主表面６ｂ側には複数のフィン６ｃが設けられている。フィン６ｃの各々は金属基板６から遠ざかる方向に延びており、金属基板６の表面積を大きくしている。これにより、半導体パッケージ１から発生した熱がフィン６ｃより放散される。
【００２１】
固定部材７は、アルミニウムなどの軽量でかつ熱伝導率が高く、かつ電気伝導率も高い金属により構成される。固定部材７は弾性を有し、その先端部７ｔが第４の端子５と接触する。固定部材７の突出部７ａが金属基板６に接触する。これにより、固定部材７は基板４、半導体パッケージ１および金属基板６を挟み込む。第２の端子８からは点線５０で示すように金属基板６、固定部材７を介して第４の端子５へ電流が供給される。
【００２２】
図３は金属基板の断面図である。図３を参照して、金属基板６は、互いにほぼ平行に位置する第５および第６の主表面６ａおよび６ｂを有する。第６の主表面６ｂの延在する方向とほぼ直交するように延びるように複数本のフィン６ｃが設けらる。フィン６ｃの各々は所定の間隔をあけて配置される。金属基板６の材質はさまざまなものとすることができるが、導電性は必要とされる。金属基板６の各部分の材質を異なるものとしてもよい。
【００２３】
なお、図３において金属基板６の部分のうち固定部材７と接触する部分および第２の端子８と接触する部分には、接触を確実なものとするために、導電性のペーストが塗布される。
【００２４】
図４は固定部材の断面図である。図４を参照して、固定部材７は突出部７ａと先端部７ｔとを有する。突出部７ａは金属基板６の第６の主表面６ｂと接触する部分であり、この突出部７ａが金属基板６を押圧する。
【００２５】
先端部７ｔは第４の端子５に直接接触する部分であり、第４の端子５および基板４を押圧する。突出部７ａはさらに金属基板６の第６の主表面６ｂと電気的に接続される。先端部７ｔは第４の端子５と電気的に接続される。
【００２６】
固定部材７のうち、金属基板６と接触する突出部７ａおよび第４の端子５と接触する先端部７ｔには接触をよくするために、導電性のペーストが塗布される。
【００２７】
図５は、半導体パッケージの断面図である。図５を参照して、半導体パッケージ１は半導体素子１０を有する。半導体素子１０は樹脂によりモールディングされており、半導体パッケージ１には第１の端子２および第２の端子８が電気的に接続される。第１の端子２の各々は半導体素子１０への電気的信号の入出力をする。そのため、第１の端子２と半導体素子１０とは図示しない配線で電気的に接続されている。第２の端子８も半導体素子１０と図示しない配線により電気的に接続されている。なお、第２の端子８の電位は電源電位、接地電位、その他の電位とさまざまに設定することが可能である。
【００２８】
半導体パッケージのうちボール状の第１の端子２と、第２の端子８とには他の部材との接触をよくするために導電性のペーストが塗布される。
【００２９】
図６は基板の断面図である。図６を参照して、基板４は複数個の貫通孔９を有する。貫通孔９は基板４を貫通しており、図４で示す固定部材７を受入れる。貫通孔９よりも内側部分には第４の端子５が設けられる。第４の端子５が設けられるのは基板４の第４の主表面４ｂである第４の主表面４ｂと反対側の第３の主表面４ａには複数の接合用配線としての第３の端子３が所定の間隔を隔てて複数個設けられる。
【００３０】
このように構成された実施の形態１に従った半導体装置では、固定部材７が基板４、半導体パッケージ１および金属基板６を挟み込む。その結果、基板４から半導体パッケージ１および金属基板６が外れることがなく、信頼性の高い半導体装置を提供することができる。
【００３１】
さらに、基板４上に半導体パッケージ１および金属基板６を固定するための固定部材７が第２の端子８と第４の端子５とを電気的に接続するために、固定部材７は固定具としての役割と配線として役割の２つの役割を果たす。その結果半導体装置を構成する部品数を増やすことがない。
【００３２】
実施の形態１に従った半導体装置では、ボールグリッドアレイ（ＢＧＡ）などの多ピンパッケージにおいて電源または接地端子を半導体パッケージの上面の四隅に配置して冷却用のヒートシンクとしての金属基板６と、その固定金具である固定部材７を通じて基板４上の接地または電源端子である第４の端子５に接続することにより、安定した電源または接地電位を供給することが可能になる。また、ボール端子である第１の端子２に電源または接地端子を割当てる必要がなくなるために、それらの第１の端子２に信号線を割当てることが可能となり、特に消費電力の大きいデバイスにおいてはパッケージの小型化、またはより多くの信号線を同一半導体装置に実装することが可能となる。
【００３３】
（実施の形態２）
図７は、この発明の実施の形態２に従った半導体装置で用いられる半導体パッケージの断面図である。
【００３４】
図７を参照して、半導体パッケージ１は、第１の主表面１ａに形成された第１の端子２と、第２の主表面１ｂに形成された第２の端子８と、第２の主表面１ｂ上に設けられた半導体素子１０と、半導体素子１０と第２の端子８とをつなぐ配線１１とを備える。
【００３５】
図７で示す半導体パッケージ１では半導体パッケージ１の四隅に配置された第２の端子８から供給される電源または接地電位は半導体パッケージ１内部の配線１１を介して半導体素子１０に供給される。図７で示す半導体パッケージはフリップチップ方式（Flip Chip）で実装された半導体デバイスである。
【００３６】
実施の形態２に従った半導体装置では、実施の形態１に従った半導体装置と同様の効果がある。さらに、フリップチップ型半導体パッケージにおいては、電源または接地端子をパッケージ上面の四隅に出すことにより、裏面のボール端子である第１の端子２に電源または接地電位を割当てる必要がなくなるために、それらの第１の端子２に信号線を割当てることが可能となり、特に消費電力の大きいデバイスにおいてはパッケージの小型化、またはより多くの信号線を同一パッケージに実装することが可能となる。
【００３７】
また、半導体パッケージ１上の電源または接地端子および半導体装置の裏面には接触をよくするための導電性のペーストを塗布することにより、電源または接地端子と接する放熱板としての金属基板との十分な接点を確保することが可能になる。また、半導体素子１０に接地電位を供給する場合には、第１の端子２に対しては基板４の電位を供給することが可能となり、半導体素子１０の安定動作が図れる。さらに、半導体パッケージ１の四隅に配置された第２の端子８と半導体パッケージ１上に実装された半導体素子１０との高さを均一にすることにより、金属基板６を実装したときに半導体素子１０にかかるストレスを低減でき、半導体素子１０を保護することが可能となる。
【００３８】
（実施の形態３）
図８は、この発明の実施の形態に従った半導体装置で用いられる半導体パッケージの断面図である。図８を参照して、この発明の実施の形態３に従った半導体パッケージ１は、第１の主表面１ａに配置されたボール端子としての第１の端子２と、半導体パッケージ１の四隅に配置された電源または接地端子としての第２の端子８と、半導体パッケージ上にワイヤボンディング法で実装された半導体素子１０と、半導体パッケージ１内部に配線された電源または接地電位供給用の配線１１と、半導体素子１０に接続される信号線用ワイヤ１２と、電源または接地電位を半導体素子１０に供給するワイヤ１３と、半導体素子１０を半導体パッケージ１に固定し、かつ基板電位を供給するためのダイパッド１４とを備える。
【００３９】
図８で示す半導体パッケージ１では、半導体パッケージ１の第２の主表面１ｂの四隅に配置された第２の端子８から供給される電源または接地電位は、半導体パッケージ１内に配線された電源または接地電位供給用の配線１１と、半導体素子１０に接続される電源または接地電位用のワイヤ１３を介して半導体素子１０へ接地または電源電位が供給される。
【００４０】
このように構成された実施の形態３に従った半導体パッケージを用いた半導体装置では、実施の形態１に従う半導体装置と同様の効果がある。
【００４１】
さらに、ワイヤボンディング型の半導体パッケージ１において電源または接地などの端子である第２の端子８を半導体パッケージ１の上面の四隅に設けることによりボール端子である第１の端子２に電源または接地端子を割当てる必要がなくなるために、裏面の第１の端子２に信号線を割当てることが可能となり、特に消費電力の大きいデバイスにおいてはパッケージの小型化、またはより多くの信号線を同一の半導体パッケージ１に実装することが可能となる。また、半導体パッケージ１の電源または接地用の第２の端子８には接触をよくするための導電性ペーストを塗布することにより、電源または接地電位の第２の端子８と接触する金属基板６との十分な接点を確保することが可能となる。
【００４２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】
この発明に従えば、確実に電気的な接続が確保でき、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従った半導体装置の平面図である。
【図２】 図１中のＩＩ−ＩＩ線に沿った断面図である。
【図３】 金属基板の断面図である。
【図４】 固定部材の断面図である。
【図５】 半導体パッケージの断面図である。
【図６】 基板の断面図である。
【図７】 この発明の実施の形態２に従った半導体装置で用いられる半導体パッケージの断面図である。
【図８】 この発明の実施の形態３に従った半導体装置で用いらる半導体パッケージの断面図である。
【符号の説明】
１ 半導体パッケージ、１ａ 第１の主表面、１ｂ 第２の主表面、２ 第１の端子、３ 第３の端子、４ 基板、４ａ 第３の主表面、４ｂ 第４の主表面、５ 第４の端子、６ 金属基板、６ａ 第５の主表面、６ｂ 第６の主表面、７ 固定部材、８ 第２の端子、９ 貫通孔、１０ 半導体素子。
【発明の属する技術分野】
この発明は、半導体装置に関し、特に半導体パッケージを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体パッケージを備えた半導体装置は、たとえば特開平１１−２０４６７９号公報（特許文献１参照）に開示されている。
【０００３】
【特許文献１】
特開平１１−２０４６７９号公報
【０００４】
【発明が解決しようとする課題】
上記公報に開示された半導体装置では、半導体チップの上面には、電源を供給するための複数の電源用信号線が形成され、下面には信号をやり取りするための複数の信号用電極が形成されている。半導体チップはパッケージ内に封止されている。パッケージの外部に形成された電源配線が電源用電極に接触し、かつプリント基板に接触している。
【０００５】
このような半導体装置では、電源配線がプリント基板から剥離しやすく、半導体装置の信頼性が低下するという問題があった。
【０００６】
そこで、この発明は上述のような問題点を解決するためになされたものであり、信頼性の高い半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に従った半導体記憶装置は、半導体パッケージと、基板と、金属基板と、金属製の固定部材とを備える。半導体パッケージは、第１の主表面と、その第１の主表面と反対側に位置する第２の主表面と、第１の主表面に設けられた第１の端子と、第２の主表面の四隅に設けられた第２の端子と、半導体素子とを有する。基板は、第１の主表面と向い合う第３の主表面と、第３の主表面と反対側に位置する第４の主表面と、第１の端子と接触する第３の端子と、第４の主表面に設けられた第４の端子とを有する。金属基板は、第２の主表面に向い合い第２の端子に電気的に接続される第５の主表面と、第５の主表面と反対側に位置する第６の主表面とを有する。固定部材は、第６の主表面に接触して金属基板を位置決めする。基板には、基板を貫通する孔が形成されており、固定部材の一部が孔に挿入されて固定部材の先端部が第４の端子に接触している。固定部材は半導体パッケージの中心から半導体パッケージの四隅に向って放射状に延びる。
【０００８】
このように構成された半導体装置では、金属部材の一部が孔に挿入されて金属部材の先端部が第４の端子に接触している。その結果、金属部材の先端部は第４の端子が設けられる第４の主表面を押圧する。また、固定部材の他の部分は金属基板および半導体パッケージを介して基板の第３の主表面を押圧する。その結果、金属製の固定部材が金属基板、半導体パッケージおよび基板を挟み込む。その結果、固定部材が基板から外れることを防止することができ、信頼性の高い半導体装置を提供することができる。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態において、同一または相当する部分については同一の参照番号を付し、その説明は繰返さない。
【００１０】
（実施の形態１）
図１は、この発明の実施の形態１に従った半導体装置の平面図である。図１を参照して、この発明の実施の形態１に従った半導体装置１００は、基板４を有する。基板４はほぼ直方体形状（図１では正方形状）であり、ほぼ矩形の平面形状を有する。基板４は第３の主表面４ａを有する。
【００１１】
基板４の四隅には貫通孔９が設けられており、隣り合う貫通孔９の間の距離はほぼ等しい。そのため、４つの貫通孔９を結ぶ図形はほぼ正方形となる。
【００１２】
第３の主表面４ａ上には半導体パッケージ１が載置されている。半導体パッケージ１は半導体素子（図１では示さず）を含み半導体装置の中核をなす働きをする。半導体パッケージ１の第２の主表面１ｂ上には冷却用放熱板としての金属基板６が設けられている。金属基板６は半導体パッケージ１よりもわずかに小さな平面形状を有し、金属基板６の第６の主表面６ｂには複数の放熱用のフィン６ｃが設けられている。フィン６ｃは金属基板６の表面積を大きくして半導体パッケージ１の熱を放散させるために設けられる。フィン６ｃは複数本存在し、それぞれが互いに接触しないように隙間をあけて配置される。
【００１３】
金属基板６を覆うように金属製の固定部材７（固定金具）が設けられる。固定部材７はフィン６ｃに接触しないように設けられる。固定部材７の一部分が貫通孔９に挿入される。これにより固定部材７の一部分が基板４に引っかかることにより基板４上の半導体パッケージ１および金属基板６を固定することができる。
【００１４】
図２は、図１中のＩＩ−ＩＩ線に沿った断面図である。図２を参照して、この発明の実施の形態１に従った半導体装置１００は、半導体パッケージ１と、基板４と、金属基板６と、固定部材７とを備える。半導体パッケージ１は、第１の主表面１ａと、その第１の主表面１ａと反対側に位置する第２の主表面１ｂと、第１の主表面１ａに設けられた第１の端子（ボール端子）２と、第２の主表面１ｂに設けられた第２の端子８と、半導体素子１０とを有する。第２の端子８は電源または接地端子である。
【００１５】
ホスト基板としての基板４は、第１の主表面１ａと向い合う第３の主表面４ａと、第３の主表面４ａと反対側に位置する第４の主表面４ｂと、第３の主表面４ａに設けられて第１の端子２と接続する第３の端子３と、第４の主表面４ｂに設けられた第４の端子５とを有する。第３の端子３は接合用配線である。第４の端子５は電源供給用配線である。
【００１６】
冷却用放熱板としての金属基板６は、第２の主表面１ｂに向い合い第２の端子８に電気的に接続される第５の主表面６ａと、第５の主表面６ａと反対側に位置する第６の主表面６ｂとを有する。金属製の固定部材７は、第６の主表面６ｂに接触して金属基板６を位置決めする。
【００１７】
基板４には、基板４を貫通するスルーホールとしての貫通孔９が形成されている。固定部材７の一部が貫通孔９に挿入されて固定部材７の先端部７ｔが第４の端子５に接触している。
【００１８】
基板４は平板状であり、その端部に複数の貫通孔９が設けられている。貫通孔９に隣接するように電源供給用配線としての第４の端子５が複数個設けられている。第４の端子５の反対側には、複数個の接合用配線としての第３の端子３が設けられる。第３の端子３は基板４の第３の主表面４ａから露出している。
【００１９】
半導体パッケージ１は基板４に積層されるように設けられる。半導体パッケージ１に設けられたボール端子としての第１の端子２の各々が第３の端子３に接触している。これにより、第３の端子３と第１の端子２とが電気的に接続される。半導体パッケージ１内には半導体チップとしての半導体素子１０が設けられており、半導体素子１０は第１の端子２と電気的に接続される。また、半導体素子１０は第１の端子２とは反対側に設けられた第２の端子８と電気的に接続される。第２の端子８は図２では電源電位とされる。半導体素子１０は半導体パッケージ１を構成する有機物によりモールディングされており、湿気または外圧などから守られている。
【００２０】
冷却用放熱板としての金属基板６が半導体パッケージ１上に積層されている。放熱用の金属基板６はアルミニウムなどの軽量でかつ熱伝導率の高い金属により構成されており第２の端子８と直接接触する。金属基板６の第６の主表面６ｂ側には複数のフィン６ｃが設けられている。フィン６ｃの各々は金属基板６から遠ざかる方向に延びており、金属基板６の表面積を大きくしている。これにより、半導体パッケージ１から発生した熱がフィン６ｃより放散される。
【００２１】
固定部材７は、アルミニウムなどの軽量でかつ熱伝導率が高く、かつ電気伝導率も高い金属により構成される。固定部材７は弾性を有し、その先端部７ｔが第４の端子５と接触する。固定部材７の突出部７ａが金属基板６に接触する。これにより、固定部材７は基板４、半導体パッケージ１および金属基板６を挟み込む。第２の端子８からは点線５０で示すように金属基板６、固定部材７を介して第４の端子５へ電流が供給される。
【００２２】
図３は金属基板の断面図である。図３を参照して、金属基板６は、互いにほぼ平行に位置する第５および第６の主表面６ａおよび６ｂを有する。第６の主表面６ｂの延在する方向とほぼ直交するように延びるように複数本のフィン６ｃが設けらる。フィン６ｃの各々は所定の間隔をあけて配置される。金属基板６の材質はさまざまなものとすることができるが、導電性は必要とされる。金属基板６の各部分の材質を異なるものとしてもよい。
【００２３】
なお、図３において金属基板６の部分のうち固定部材７と接触する部分および第２の端子８と接触する部分には、接触を確実なものとするために、導電性のペーストが塗布される。
【００２４】
図４は固定部材の断面図である。図４を参照して、固定部材７は突出部７ａと先端部７ｔとを有する。突出部７ａは金属基板６の第６の主表面６ｂと接触する部分であり、この突出部７ａが金属基板６を押圧する。
【００２５】
先端部７ｔは第４の端子５に直接接触する部分であり、第４の端子５および基板４を押圧する。突出部７ａはさらに金属基板６の第６の主表面６ｂと電気的に接続される。先端部７ｔは第４の端子５と電気的に接続される。
【００２６】
固定部材７のうち、金属基板６と接触する突出部７ａおよび第４の端子５と接触する先端部７ｔには接触をよくするために、導電性のペーストが塗布される。
【００２７】
図５は、半導体パッケージの断面図である。図５を参照して、半導体パッケージ１は半導体素子１０を有する。半導体素子１０は樹脂によりモールディングされており、半導体パッケージ１には第１の端子２および第２の端子８が電気的に接続される。第１の端子２の各々は半導体素子１０への電気的信号の入出力をする。そのため、第１の端子２と半導体素子１０とは図示しない配線で電気的に接続されている。第２の端子８も半導体素子１０と図示しない配線により電気的に接続されている。なお、第２の端子８の電位は電源電位、接地電位、その他の電位とさまざまに設定することが可能である。
【００２８】
半導体パッケージのうちボール状の第１の端子２と、第２の端子８とには他の部材との接触をよくするために導電性のペーストが塗布される。
【００２９】
図６は基板の断面図である。図６を参照して、基板４は複数個の貫通孔９を有する。貫通孔９は基板４を貫通しており、図４で示す固定部材７を受入れる。貫通孔９よりも内側部分には第４の端子５が設けられる。第４の端子５が設けられるのは基板４の第４の主表面４ｂである第４の主表面４ｂと反対側の第３の主表面４ａには複数の接合用配線としての第３の端子３が所定の間隔を隔てて複数個設けられる。
【００３０】
このように構成された実施の形態１に従った半導体装置では、固定部材７が基板４、半導体パッケージ１および金属基板６を挟み込む。その結果、基板４から半導体パッケージ１および金属基板６が外れることがなく、信頼性の高い半導体装置を提供することができる。
【００３１】
さらに、基板４上に半導体パッケージ１および金属基板６を固定するための固定部材７が第２の端子８と第４の端子５とを電気的に接続するために、固定部材７は固定具としての役割と配線として役割の２つの役割を果たす。その結果半導体装置を構成する部品数を増やすことがない。
【００３２】
実施の形態１に従った半導体装置では、ボールグリッドアレイ（ＢＧＡ）などの多ピンパッケージにおいて電源または接地端子を半導体パッケージの上面の四隅に配置して冷却用のヒートシンクとしての金属基板６と、その固定金具である固定部材７を通じて基板４上の接地または電源端子である第４の端子５に接続することにより、安定した電源または接地電位を供給することが可能になる。また、ボール端子である第１の端子２に電源または接地端子を割当てる必要がなくなるために、それらの第１の端子２に信号線を割当てることが可能となり、特に消費電力の大きいデバイスにおいてはパッケージの小型化、またはより多くの信号線を同一半導体装置に実装することが可能となる。
【００３３】
（実施の形態２）
図７は、この発明の実施の形態２に従った半導体装置で用いられる半導体パッケージの断面図である。
【００３４】
図７を参照して、半導体パッケージ１は、第１の主表面１ａに形成された第１の端子２と、第２の主表面１ｂに形成された第２の端子８と、第２の主表面１ｂ上に設けられた半導体素子１０と、半導体素子１０と第２の端子８とをつなぐ配線１１とを備える。
【００３５】
図７で示す半導体パッケージ１では半導体パッケージ１の四隅に配置された第２の端子８から供給される電源または接地電位は半導体パッケージ１内部の配線１１を介して半導体素子１０に供給される。図７で示す半導体パッケージはフリップチップ方式（Flip Chip）で実装された半導体デバイスである。
【００３６】
実施の形態２に従った半導体装置では、実施の形態１に従った半導体装置と同様の効果がある。さらに、フリップチップ型半導体パッケージにおいては、電源または接地端子をパッケージ上面の四隅に出すことにより、裏面のボール端子である第１の端子２に電源または接地電位を割当てる必要がなくなるために、それらの第１の端子２に信号線を割当てることが可能となり、特に消費電力の大きいデバイスにおいてはパッケージの小型化、またはより多くの信号線を同一パッケージに実装することが可能となる。
【００３７】
また、半導体パッケージ１上の電源または接地端子および半導体装置の裏面には接触をよくするための導電性のペーストを塗布することにより、電源または接地端子と接する放熱板としての金属基板との十分な接点を確保することが可能になる。また、半導体素子１０に接地電位を供給する場合には、第１の端子２に対しては基板４の電位を供給することが可能となり、半導体素子１０の安定動作が図れる。さらに、半導体パッケージ１の四隅に配置された第２の端子８と半導体パッケージ１上に実装された半導体素子１０との高さを均一にすることにより、金属基板６を実装したときに半導体素子１０にかかるストレスを低減でき、半導体素子１０を保護することが可能となる。
【００３８】
（実施の形態３）
図８は、この発明の実施の形態に従った半導体装置で用いられる半導体パッケージの断面図である。図８を参照して、この発明の実施の形態３に従った半導体パッケージ１は、第１の主表面１ａに配置されたボール端子としての第１の端子２と、半導体パッケージ１の四隅に配置された電源または接地端子としての第２の端子８と、半導体パッケージ上にワイヤボンディング法で実装された半導体素子１０と、半導体パッケージ１内部に配線された電源または接地電位供給用の配線１１と、半導体素子１０に接続される信号線用ワイヤ１２と、電源または接地電位を半導体素子１０に供給するワイヤ１３と、半導体素子１０を半導体パッケージ１に固定し、かつ基板電位を供給するためのダイパッド１４とを備える。
【００３９】
図８で示す半導体パッケージ１では、半導体パッケージ１の第２の主表面１ｂの四隅に配置された第２の端子８から供給される電源または接地電位は、半導体パッケージ１内に配線された電源または接地電位供給用の配線１１と、半導体素子１０に接続される電源または接地電位用のワイヤ１３を介して半導体素子１０へ接地または電源電位が供給される。
【００４０】
このように構成された実施の形態３に従った半導体パッケージを用いた半導体装置では、実施の形態１に従う半導体装置と同様の効果がある。
【００４１】
さらに、ワイヤボンディング型の半導体パッケージ１において電源または接地などの端子である第２の端子８を半導体パッケージ１の上面の四隅に設けることによりボール端子である第１の端子２に電源または接地端子を割当てる必要がなくなるために、裏面の第１の端子２に信号線を割当てることが可能となり、特に消費電力の大きいデバイスにおいてはパッケージの小型化、またはより多くの信号線を同一の半導体パッケージ１に実装することが可能となる。また、半導体パッケージ１の電源または接地用の第２の端子８には接触をよくするための導電性ペーストを塗布することにより、電源または接地電位の第２の端子８と接触する金属基板６との十分な接点を確保することが可能となる。
【００４２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】
この発明に従えば、確実に電気的な接続が確保でき、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従った半導体装置の平面図である。
【図２】 図１中のＩＩ−ＩＩ線に沿った断面図である。
【図３】 金属基板の断面図である。
【図４】 固定部材の断面図である。
【図５】 半導体パッケージの断面図である。
【図６】 基板の断面図である。
【図７】 この発明の実施の形態２に従った半導体装置で用いられる半導体パッケージの断面図である。
【図８】 この発明の実施の形態３に従った半導体装置で用いらる半導体パッケージの断面図である。
【符号の説明】
１ 半導体パッケージ、１ａ 第１の主表面、１ｂ 第２の主表面、２ 第１の端子、３ 第３の端子、４ 基板、４ａ 第３の主表面、４ｂ 第４の主表面、５ 第４の端子、６ 金属基板、６ａ 第５の主表面、６ｂ 第６の主表面、７ 固定部材、８ 第２の端子、９ 貫通孔、１０ 半導体素子。
Claims (3)
- 第１の主表面と、その第１の主表面と反対側に位置する第２の主表面と、第１の主表面に設けられた第１の端子と、第２の主表面の四隅に設けられた第２の端子と、半導体素子とを含む半導体パッケージと、
前記第１の主表面と向い合う第３の主表面と、前記第３の主表面と反対側に位置する第４の主表面と、前記第１の端子と接触する第３の端子と、前記第４の主表面に設けられた第４の端子とを有する基板と、
前記第２の主表面に向い合い前記第２の端子に電気的に接続される第５の主表面と、前記第５の主表面と反対側に位置する第６の主表面とを有する金属基板と、
前記第６の主表面に接触して前記金属基板を位置決めする金属製の固定部材とを備え、
前記基板には前記基板を貫通する孔が形成されており、
前記固定部材の一部が前記孔に挿入されて前記固定部材の先端部が前記第４の端子に接触しており、
前記固定部材は前記半導体パッケージの中心から前記半導体パッケージの四隅に向って放射状に延びる、半導体装置。 - 前記半導体パッケージはフリップチップ型の半導体パッケージである、請求項１に記載の半導体装置。
- 前記半導体パッケージはワイヤボンディング型の半導体パッケージである、請求項１に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036931A JP4020795B2 (ja) | 2003-02-14 | 2003-02-14 | 半導体装置 |
| TW092116341A TWI237291B (en) | 2003-02-14 | 2003-06-17 | Semiconductor device |
| DE10334426A DE10334426A1 (de) | 2003-02-14 | 2003-07-28 | Halbleitervorrichtung |
| US10/628,462 US6836005B2 (en) | 2003-02-14 | 2003-07-29 | Semiconductor device |
| KR1020030066529A KR100598652B1 (ko) | 2003-02-14 | 2003-09-25 | 반도체장치 |
| CNB2003101014766A CN1316606C (zh) | 2003-02-14 | 2003-10-20 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036931A JP4020795B2 (ja) | 2003-02-14 | 2003-02-14 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004247589A JP2004247589A (ja) | 2004-09-02 |
| JP2004247589A5 JP2004247589A5 (ja) | 2006-01-05 |
| JP4020795B2 true JP4020795B2 (ja) | 2007-12-12 |
Family
ID=32821076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003036931A Expired - Lifetime JP4020795B2 (ja) | 2003-02-14 | 2003-02-14 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6836005B2 (ja) |
| JP (1) | JP4020795B2 (ja) |
| KR (1) | KR100598652B1 (ja) |
| CN (1) | CN1316606C (ja) |
| DE (1) | DE10334426A1 (ja) |
| TW (1) | TWI237291B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050016087A (ko) * | 2003-08-06 | 2005-02-21 | 로무 가부시키가이샤 | 반도체장치 |
| US7202420B2 (en) * | 2003-12-16 | 2007-04-10 | Intel Corporation | Methods to prevent mechanical flexure related BGA failure |
| JP2006019636A (ja) * | 2004-07-05 | 2006-01-19 | Renesas Technology Corp | 半導体装置 |
| DE102006040435B3 (de) * | 2006-08-29 | 2008-01-31 | Infineon Technologies Ag | Anordnung und Verfahren zur Montage eines Leistungshalbleitermoduls |
| JP4972391B2 (ja) * | 2006-12-13 | 2012-07-11 | 新光電気工業株式会社 | シールドケース付パッケージおよびシールドケース付パッケージの製造方法 |
| TW200828555A (en) * | 2006-12-18 | 2008-07-01 | Advanced Connection Tech Inc | Package module for radio frequency identification chip |
| US7701054B2 (en) * | 2007-02-12 | 2010-04-20 | Infineon Technologies Ag | Power semiconductor module and method for its manufacture |
| US7863738B2 (en) * | 2007-05-16 | 2011-01-04 | Texas Instruments Incorporated | Apparatus for connecting integrated circuit chip to power and ground circuits |
| JP4983824B2 (ja) * | 2009-02-25 | 2012-07-25 | ブラザー工業株式会社 | ヒートシンク保持部材および液体吐出装置 |
| US9484279B2 (en) * | 2010-06-02 | 2016-11-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3168901B2 (ja) * | 1996-02-22 | 2001-05-21 | 株式会社日立製作所 | パワー半導体モジュール |
| JP3912445B2 (ja) | 1997-11-05 | 2007-05-09 | 日立電線株式会社 | 半導体装置 |
| JPH11204679A (ja) | 1998-01-08 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置 |
| US6075700A (en) * | 1999-02-02 | 2000-06-13 | Compaq Computer Corporation | Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures |
| JP2001208626A (ja) * | 2000-01-24 | 2001-08-03 | Mitsubishi Electric Corp | 半導体圧力センサ装置 |
| US6512675B1 (en) * | 2000-06-28 | 2003-01-28 | Advanced Micro Devices, Inc. | Heat sink grounded to a grounded package lid |
-
2003
- 2003-02-14 JP JP2003036931A patent/JP4020795B2/ja not_active Expired - Lifetime
- 2003-06-17 TW TW092116341A patent/TWI237291B/zh not_active IP Right Cessation
- 2003-07-28 DE DE10334426A patent/DE10334426A1/de not_active Withdrawn
- 2003-07-29 US US10/628,462 patent/US6836005B2/en not_active Expired - Fee Related
- 2003-09-25 KR KR1020030066529A patent/KR100598652B1/ko not_active IP Right Cessation
- 2003-10-20 CN CNB2003101014766A patent/CN1316606C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040073942A (ko) | 2004-08-21 |
| KR100598652B1 (ko) | 2006-07-13 |
| CN1316606C (zh) | 2007-05-16 |
| TWI237291B (en) | 2005-08-01 |
| JP2004247589A (ja) | 2004-09-02 |
| US20040159926A1 (en) | 2004-08-19 |
| DE10334426A1 (de) | 2004-09-02 |
| US6836005B2 (en) | 2004-12-28 |
| TW200415673A (en) | 2004-08-16 |
| CN1521841A (zh) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008091714A (ja) | 半導体装置 | |
| CN109817590B (zh) | 半导体装置 | |
| JP2004071670A (ja) | Ｉｃパッケージ、接続構造、および電子機器 | |
| US8040682B2 (en) | Semiconductor device | |
| JP4020795B2 (ja) | 半導体装置 | |
| WO2023021938A1 (ja) | 半導体装置 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JP2017204589A (ja) | 放熱チップ及び放熱構造 | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| US11139228B2 (en) | Semiconductor device | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JPH02278856A (ja) | 半導体集積回路装置 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| US9293399B2 (en) | Semiconductor device and electronic unit provided with the same | |
| KR960019683A (ko) | 반도체 장치 | |
| US12087675B2 (en) | Semiconductor device and mounting structure thereof | |
| JP3714808B2 (ja) | 半導体装置 | |
| US7939951B2 (en) | Mounting substrate and electronic apparatus | |
| JP2004031432A (ja) | 半導体装置 | |
| JP2007036035A (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2993480B2 (ja) | 半導体装置 | |
| KR20030060436A (ko) | 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |