JP4020049B2 - Flip chip mounting structure - Google Patents
Flip chip mounting structure Download PDFInfo
- Publication number
- JP4020049B2 JP4020049B2 JP2003321874A JP2003321874A JP4020049B2 JP 4020049 B2 JP4020049 B2 JP 4020049B2 JP 2003321874 A JP2003321874 A JP 2003321874A JP 2003321874 A JP2003321874 A JP 2003321874A JP 4020049 B2 JP4020049 B2 JP 4020049B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- semiconductor chip
- mounting structure
- bonding
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052737 gold Inorganic materials 0.000 claims description 186
- 239000010931 gold Substances 0.000 claims description 186
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 144
- 239000004065 semiconductor Substances 0.000 claims description 105
- 239000000758 substrate Substances 0.000 claims description 69
- 238000002161 passivation Methods 0.000 claims description 32
- 238000007747 plating Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 230000035882 stress Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 9
- 230000007774 longterm Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
本発明は、フリップチップ実装構造に関するものである。 The present invention relates to a flip chip mounting structure.
半導体チップと基板の接続構造として、フリップチップ実装構造が用いられている。このフリップチップ実装構造の一例を図１４，１５を用いて説明する。図１４に示すように、半導体チップ１００の表面にアルミ等からなるボンディングパッド（電極）１０１が形成されるとともに、パッド１０１を被覆するパッシベーション膜１０２の開口部１０２ａにおけるパッド１０１の露出部にプルカット法等により金スタッドバンプ１０３が形成されている。この半導体チップ１００を、図１５に示すように、フェースダウンで基板１１０に搭載し、金スタッドバンプ１０３と、基板１１０側のボンディングパッド（ランド）１１１とを接合（接続）している。
A flip chip mounting structure is used as a connection structure between a semiconductor chip and a substrate. An example of this flip chip mounting structure will be described with reference to FIGS. As shown in FIG. 14, a bonding pad (electrode) 101 made of aluminum or the like is formed on the surface of the
しかし、金スタッドバンプ１０３を介したフリップチップ実装構造は、半導体チップ１００と基板１１０の距離（ギャップ）Ｇ１が非常に小さく、半導体チップ１００と基板１１０の線膨張係数の違いにより温度変化によって金スタッドバンプ１０３の接合部に応力が集中し、長期的な温度サイクルに対する接合信頼性が低いという問題がある。
However, in the flip chip mounting structure via the
特許文献１においてはスタッドバンプ形状によって応力を緩和する技術が開示されている。詳しくは、半導体チップの電極にループ状のワイヤを形成し、このループ先端を基板側のボンディングパッド（ランド）に半田等により接合させることで、半導体チップと基板の距離（ギャップ）を大きくとり、かつ、ワイヤによって半導体チップと基板の熱膨張・収縮による変異差を吸収している。
しかしながら、ループ状のワイヤの高さを均一に揃えることが容易ではないことと、半田を介さず熱圧着等で金属結合を行う接合方法は、ループ状のワイヤが潰れてしまい応力緩和の効果がなくなってしまうために実現することができず、半田や銀ペーストといった導電性材料を介在させた接続構造しか実現できないという問題点が生じる。 However, it is not easy to make the height of the loop-shaped wire uniform, and the joining method in which metal bonding is performed by thermocompression bonding without using a solder has the effect of stress relaxation because the loop-shaped wire is crushed. The problem is that it cannot be realized because it is lost, and only a connection structure in which a conductive material such as solder or silver paste is interposed can be realized.
本発明は、上記課題に着目してなされたものであり、その目的は、新規な構成にて半導体チップ・基板間における電気接続信頼性を向上させることができるフリップチップ実装構造を提供することにある。 The present invention has been made paying attention to the above problems, and an object of the present invention is to provide a flip chip mounting structure capable of improving the electrical connection reliability between a semiconductor chip and a substrate with a novel configuration. is there.
請求項１に記載の発明は、半導体チップ側の一つのボンディングパッドに対しその表面を覆うパッシベーション膜に第１および第２の開口部が形成され、このパッシベーション膜の第１の開口部において金スタッドバンプが半導体チップ側のボンディングパッドに直接、または、同ボンディングパッドの最表層に形成された金メッキ層に接合され、この金スタッドバンプが金ボンディングワイヤによりパッシベーション膜の第２の開口部を通して半導体チップ側のボンディングパッドと電気的に接続されるとともに、金スタッドバンプが基板側のボンディングパッドに接合されてなることを特徴としている。よって、半導体チップと基板の線膨張係数の違いにより温度変化によって金スタッドバンプにおける半導体チップ側の接合部に応力が集中し、この接合部が破壊された場合でも、金ボンディングワイヤによりパッシベーション膜の第２の開口部を通して半導体チップ側のボンディングパッドと基板側のボンディングパッドとが電気的に接続された状態を保持し、かつ、応力が金ボンディングワイヤによって緩和される。それによって、長期的な温度変化の繰り返しによる接続信頼性が飛躍的に向上する。その結果、半導体チップ・基板間における電気接続信頼性を向上させることができることとなる。 According to the first aspect of the present invention, the first and second openings are formed in the passivation film covering the surface of one bonding pad on the semiconductor chip side, and the gold stud is formed in the first opening of the passivation film. The bump is bonded directly to the bonding pad on the semiconductor chip side or to the gold plating layer formed on the outermost layer of the bonding pad, and the gold stud bump is connected to the semiconductor chip side through the second opening of the passivation film by the gold bonding wire. And a gold stud bump is bonded to the bonding pad on the substrate side. Therefore, even if the stress is concentrated on the joint part on the semiconductor chip side of the gold stud bump due to the temperature change due to the difference in the linear expansion coefficient between the semiconductor chip and the substrate, even if the joint part is broken, the gold bonding wire causes the first of the passivation film. The bonding pad on the semiconductor chip side and the bonding pad on the substrate side are electrically connected through the two openings, and the stress is relieved by the gold bonding wire. Thereby, the connection reliability due to repeated long-term temperature changes is dramatically improved. As a result, the reliability of electrical connection between the semiconductor chip and the substrate can be improved.
請求項２に記載のように、請求項１に記載のフリップチップ実装構造において、金ボンディングワイヤにおけるパッシベーション膜の第２の開口部側の端部は、同第２の開口部において半導体チップ側のボンディングパッドの最表層に形成された金メッキ層に接合されていると、金・金接合になることによって、接続信頼性を向上させることができる。
As described in
請求項３に記載のように、請求項２に記載のフリップチップ実装構造において、パッシベーション膜の第２の開口部において金ボンディングワイヤの端部は金バンプを介して金メッキ層に接合されているものとしてもよい。
3. The flip chip mounting structure according to
請求項４に記載のように、請求項１〜３のいずれか１項に記載のフリップチップ実装構造において、金スタッドバンプが、重ねて配置した複数の金バンプにて構成されていると、半導体チップと基板の線膨張係数の違いにより温度変化によって生じる熱応力を、積み重ねた金バンプ自体の変形で緩和することが可能となる。また、金バンプを積み重ねることで、半導体チップと基板との距離（ギャップ）を拡大して金スタッドバンプ（金バンプの積層体）の応力緩和効果を大きくし、接続信頼性を向上させることができる。
As described in claim 4, in the flip-chip mounting structure according to any one of
請求項５に記載のように、請求項４に記載のフリップチップ実装構造において、重ねて配置した複数の金バンプのうちの複数の金バンプに対し各々金ボンディングワイヤによりパッシベーション膜の第２の開口部を通して半導体チップ側のボンディングパッドと電気的に接続してもよい。 According to a fifth aspect of the present invention, in the flip chip mounting structure according to the fourth aspect, the second opening of the passivation film is formed by a gold bonding wire with respect to a plurality of gold bumps among the plurality of gold bumps arranged in an overlapping manner. You may electrically connect with the bonding pad by the side of a semiconductor chip through a part.
請求項６に記載のように、請求項１〜５のいずれか１項に記載のフリップチップ実装構造において、半導体チップと基板の隙間にアンダーフィル材を満たすことにより、半導体チップと基板の線膨張係数の違いにより温度変化によって生じる応力を分散させ、金スタッドバンプの接合部に集中させることなく接合信頼性を向上させることができる。
As described in claim 6, in the flip chip mounting structure according to any one of
請求項７に記載のように、パッシベーション膜の第１の開口部が第２の開口部よりも小さいと、金スタッドバンプにおける半導体チップ側の接合部が金スタッドバンプにおける基板側のバンディングパッドとの接合部よりも先に破壊させる上で好ましい構成となり、金スタッドバンプにおける半導体チップ側の接合部が破壊することによって、金スタッドバンプにおける基板側のボンディングパッドとの接合部に、それ以上の応力が伝わることなく、電気接続信頼性が向上する。 According to a seventh aspect of the present invention, when the first opening of the passivation film is smaller than the second opening, the bonding portion on the semiconductor chip side in the gold stud bump is in contact with the banding pad on the substrate side in the gold stud bump. It becomes a preferable configuration for breaking before the bonded portion, and when the bonded portion on the semiconductor chip side in the gold stud bump is broken, more stress is applied to the bonded portion with the bonding pad on the substrate side in the gold stud bump. Electrical connection reliability is improved without being transmitted.
請求項８に記載のように、請求項１〜７のいずれか１項に記載のフリップチップ実装構造において、金スタッドバンプと基板側のボンディングパッドとが、導電性材料を介して電気的・機械的に結合されていると、導電性材料を介することによって、金スタッドバンプを潰すことなく、金スタッドバンプと基板側のボンディングパッドとを電気的・機械的に結合でき、半導体チップと基板の距離（ギャップ）を大きくすることができ、接合信頼性を向上させることができる。
The flip-chip mounting structure according to any one of
請求項９に記載のように、請求項１〜８のいずれか１項に記載のフリップチップ実装構造において、基板と半導体チップとの間においてバンプを用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所のうちの特定の箇所のみに金スタッドバンプおよび金ボンディングワイヤを用いた構造を採用する。特に、請求項１０に記載のように、請求項９に記載のフリップチップ実装構造において、バンプを用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所のうちの、四角形状の半導体チップにおける角部の箇所に金スタッドバンプおよび金ボンディングワイヤを用いた構造を採用する。この請求項９，１０に記載の発明によれば、チップのサイズの大型化を防ぎ、かつ高い電気接続信頼性を実現することができる。
The flip-chip mounting structure according to any one of
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
図１は、本実施形態における半導体装置の縦断面図であり、回路基板１に半導体チップ１０がフリップチップ実装されている。つまり、半導体チップ１０側のボンディングパッド（電極パッド）１２に対しバンプ（１４）が形成され、半導体チップ１０側のバンプ（１４）と回路基板１側のボンディングパッド２とが位置合わせされた状態でバンプ（１４）を用いて半導体チップ側ボンディングパッド１２と基板側ボンディングパッド２の相互間が電気的・機械的に接続されている。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a longitudinal sectional view of a semiconductor device according to this embodiment, and a
図２は、実装する前の半導体チップ１０の平面図であり、半導体チップ１０におけるバンプ（１４）が形成された面の平面図である。図３には、フリップチップ実装部の縦断面図を示す。本半導体装置は、車載用電子制御装置として使用されるものであり、エンジンルームに搭載され、温度環境が厳しい場合を想定している。
FIG. 2 is a plan view of the
図３において、回路基板１の上にはボンディングパッド（ランド）２が形成されている。ボンディングパッド２は、銅箔のパターンの表面にニッケルメッキ層を形成するとともに当該ニッケルメッキ層の表面に金メッキ層を形成することにより構成されている。
In FIG. 3, a bonding pad (land) 2 is formed on a
一方、図３に示すように、半導体チップ１０の表面には絶縁膜１１が形成されている。絶縁膜１１の上にはボンディングパッド（電極パッド）１２が形成されている。ボンディングパッド１２はアルミ（Ａｌ）等からなる。このパッド１２を覆うように絶縁膜１１の上にはパッシベーション膜１３が形成されている。つまり、半導体チップ１０の表面にはパッシベーション膜１３が形成されている。パッシベーション膜１３はシリコン酸化膜（ＳｉＯ2）からなる。
On the other hand, as shown in FIG. 3, an
半導体チップ１０側の一つのボンディングパッド１２に対し、その表面を覆うパッシベーション膜１３に第１の開口部１３ａおよび第２の開口部１３ｂが形成されている。第１の開口部１３ａと第２の開口部１３ｂの大きさの比較において、第１の開口部１３ａの径ｄ１は第２の開口部１３ｂの径ｄ２よりも小さくなっている（ｄ１＜ｄ２）。開口部１３ａ，１３ｂにおいてパッド１２が露出している。
For one
パッシベーション膜１３の第１の開口部１３ａにおいて金スタッドバンプ１４が形成され、金スタッドバンプ１４は半導体チップ側のボンディングパッド１２に接合されている。また、パッシベーション膜１３の第２の開口部１３ｂにおいて金バンプ（金スタッドバンプ）１５が形成され、金バンプ（金スタッドバンプ）１５は半導体チップ側のボンディングパッド１２に接合されている。金スタッドバンプ１４から金ボンディングワイヤ１６が延び、金バンプ１５と接合されている。この金ボンディングワイヤ１６により、金スタッドバンプ１４がパッシベーション膜１３の第２の開口部１３ｂを通して半導体チップ側のボンディングパッド１２と電気的に接続されている。金スタッドバンプ１４を形成した半導体チップ１０は、フェースダウンで基板１に搭載され、金スタッドバンプ１４が基板１側のボンディングパッド（ランド）２に接合されて、電気的・機械的に接続されている。
図１，３に示すように、半導体チップ１０と回路基板１との間（隙間）にはアンダーフィル材２０が充填されている（満たされている）。アンダーフィル材２０として、エポキシ等の熱硬化性樹脂を用いるとよい。
As shown in FIGS. 1 and 3, the
そして、バンプの形成および実装の際には、図４（ａ）に示すように、半導体チップ１０のパッシベーション膜１３に対し同一パッド１２内に二箇所の開口部１３ａ，１３ｂを設け、第２の開口部１３ｂに金バンプ（金スタッドバンプ）１５を形成する。さらに、図４（ｂ）に示すように、第１の開口部１３ａに金ボールボンディングを行うとともに、図４（ｃ）に示すように、金バンプ１５上にワイヤボンディングする。即ち、第１の開口部１３ａに金スタッドバンプ１４を形成するとともに、同バンプ１４から金ボンディングワイヤ１６を延設して金バンプ１５に接合する（連結する）。この状態での半導体チップ１０の平面図が図２である。
When forming and mounting the bumps, as shown in FIG. 4A, two
引き続き、図５に示すように、基板１側のボンディングパッド（ランド）２の上に半導体チップ側の金スタッドバンプ１４が位置するように位置合わせする。そして、加熱と加圧と超音波振動により、図３に示すように、半導体チップ側の金スタッドバンプ１４を基板１側のボンディングパッド（ランド）２に接合（溶着）する。つまり、半導体チップ１０側の金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２とを接続すべく、基板１に対して半導体チップ１０をフェースダウンで搭載し、熱と圧力と超音波振動を加えることにより、半導体チップ１０側の金スタッドバンプ１４を塑性変形させ基板１側のボンディングパッド（ランド）２に接合する。これにより、金スタッドバンプ１４とパッド（ランド）２とが電気的・機械的に接続される。このとき、加熱と加圧と超音波振動により金スタッドバンプ１４を塑性変形させることにより確実に接合させることができる。即ち、加圧力や熱だけでなく超音波振動を併用することによって、確実な金属結合をさせるための半導体チップ１０と基板１の距離（ギャップ）Ｇを、熱や加圧力だけ、あるいは熱圧着に比べて大きくすることができ、接合信頼性を向上させることができる。
Subsequently, as shown in FIG. 5, alignment is performed so that the
その後、図１，３に示すように、半導体チップ１０と回路基板１との間に、アンダーフィル材２０を充填する。
このようにして得られた図１，３の構造においては、半導体チップ１０と基板１の線膨張係数の違いにより温度変化によって金スタッドバンプ１４における半導体チップ１０側の接合部に応力が集中する。そして、この接合部が破壊された場合でも、金ボンディングワイヤ１６によりパッシベーション膜１３の第２の開口部１３ｂを通して半導体チップ側のボンディングパッド１２と基板側のボンディングパッド（ランド）２とが電気的に接続された状態を保持し、かつ、応力が金ボンディングワイヤ１６によって緩和される。それによって、長期的な温度変化の繰り返しによる接続信頼性が飛躍的に向上する。その結果、半導体チップ・基板間における電気接続信頼性を向上させることができることとなる。
Thereafter, as shown in FIGS. 1 and 3, an
In the structure of FIGS. 1 and 3 obtained in this manner, stress concentrates on the joint portion of the
つまり、半導体チップ１０を基板１にフリップチップ接続する構造において、半導体チップ１０に設けられた同一パッド１２内に二箇所のパッシベーション膜の開口部１３ａ，１３ｂを設ける。そして、第１の開口部１３ａに金スタッドバンプ１４を形成し、第２の開口部１３ｂと金スタッドバンプ１４とを金ボンディングワイヤ１６で電気的に接続する。この半導体チップ１０をフェースダウンで基板１に搭載し、金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２とを接続する。これにより、半導体チップ１０と基板１の線膨張係数の違いにより温度変化によって金スタッドバンプ１４と半導体チップ１０との接合部に応力が集中し、この接合部が破壊された場合でも、金ボンディングワイヤ１６によって半導体チップ１０と基板１側のボンディングパッド（ランド）２との電気的接続が維持される。しかも金ボンディングワイヤ１６を介在させることで、応力が緩和され、長期的な温度変化の繰り返しによる接続信頼性が飛躍的に向上する。
That is, in a structure in which the
さらに、半導体チップ１０と基板１の隙間をエポキシ等の熱硬化性接着剤であるアンダーフィル材２０で満たすことによって、半導体チップ１０と基板１の線膨張係数の違いにより温度変化によって生じる応力を分散させ、金スタッドバンプ１４の接合部に集中させることなく接合信頼性を向上させることができる。
Further, by filling the gap between the
ここで、金スタッドバンプ１４はその上面が半導体チップ１０側のボンディングパッド（電極パッド）１２と接合されるとともに下面が基板１側のボンディングパッド（ランド）２と接合されており、温度変化による膨張・収縮の応力が加わる。このとき、金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２との接合が破壊されると電気的接続がなくなり不良となる。逆に、金スタッドバンプ１４と半導体チップ１０側のボンディングパッド（電極パッド）１２との接合が破壊された場合、金ボンディングワイヤ１６によって電気的接続は維持されるとともに、金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２との接合部の応力が緩和される。この場合において、第１の開口部１３ａを第２の開口部１３ｂよりも小さくすることによって（図３のｄ１＜ｄ２）、金スタッドバンプ１４における半導体チップ１０側の接合部が金スタッドバンプ１４における基板１側のボンディングパッド（ランド）２との接合部よりも先にかつ早期に破壊させることが可能となる。よって、金スタッドバンプ１４における基板１側のボンディングパッド（ランド）２との接合部にそれ以上の応力が伝わることなく、電気接続信頼性をさらに向上させることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
Here, the upper surface of the
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.
図６は、本実施形態における半導体装置のフリップチップ実装部の縦断面図であり、図７には実装前の状態を示す（半導体チップ１０と基板１が分離した状態を示す）。
図７において、半導体チップ１０側のパッシベーション膜１３には第１の開口部１３ａと第２の開口部１３ｂが形成され、アルミ（Ａｌ）等からなるパッド１２が露出している。ここで、本実施形態においては、この開口部１３ａ，１３ｂに金メッキ処理を行って、アルミ（Ａｌ）等からなるパッド１２の最上層部に金メッキ層３０ａ，３０ｂを形成している。また、第１の開口部１３ａにおいて金ボールボンディングを行い、第２の開口部１３ｂにワイヤボンディングする。即ち、第１の開口部１３ａに金スタッドバンプ１４を形成するとともに同バンプ１４から金ボンディングワイヤ１６を延ばして第２の開口部１３ｂでの金メッキ層３０ｂと接合する（連結する）。
FIG. 6 is a longitudinal sectional view of a flip chip mounting portion of the semiconductor device according to the present embodiment, and FIG. 7 shows a state before mounting (shows a state where the
In FIG. 7, a
そして、図６に示すように、金スタッドバンプ１４を形成した半導体チップ１０をフェースダウンで基板１に搭載し、金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２とを電気的・機械的に接続する。
Then, as shown in FIG. 6, the
このように、図３においてはパッシベーション膜１３の第１の開口部１３ａにおいて金スタッドバンプ１４が半導体チップ側のボンディングパッド１２に直接接合されていたが、本実施形態では図６のように、金スタッドバンプ１４が、半導体チップ側のボンディングパッド１２の最表層に形成された金メッキ層３０ａに接合されている。また、図６の金ボンディングワイヤ１６におけるパッシベーション膜１３の第２の開口部１３ｂ側の端部は、同第２の開口部１３ｂにおいて半導体チップ１０側のボンディングパッド１２の最表層に形成された金メッキ層３０ｂに接合されている。
As described above, in FIG. 3, the
この構造においても、半導体チップ１０と基板１の線膨張係数の違いにより温度変化によって金スタッドバンプ１４と半導体チップ１０との接合部に応力が集中し、この接合部が破壊される。この場合でも、第２の開口部１３ｂからは金ボンディングワイヤ１６を介して基板１側のボンディングパッド（ランド）２に接続された構造になっており、応力が金ボンディングワイヤ１６によって緩和される。それによって、長期的な温度変化の繰り返しによる接続信頼性が飛躍的に向上する。また、本実施形態では金ボンディングワイヤ１６と半導体チップ１０の接合が金・金接合になることによって、接続信頼性を向上させることができる。
Also in this structure, stress concentrates on the joint between the
図６に代わる構成として、図８に示すように、パッシベーション膜１３の第２の開口部１３ｂにおいて金ボンディングワイヤ１６の端部を金バンプ（金スタッドバンプ）１５を介して金メッキ層３０ｂに接合してもよい。この場合、金ボンディングワイヤ１６と半導体チップ１０の接合が金バンプ１５を介した金・金接合になることによって、接続信頼性を向上させることができる。
（第３の実施の形態）
次に、第３の実施の形態を、第１，２の実施の形態との相違点を中心に説明する。
As an alternative to FIG. 6, as shown in FIG. 8, the end of the
(Third embodiment)
Next, the third embodiment will be described focusing on the differences from the first and second embodiments.
図９は、本実施形態における半導体装置のフリップチップ実装部の縦断面図であり、実装前の状態を示す（半導体チップ１０と基板１が分離した状態を示す）。
金スタッドバンプの構成として、複数の金バンプ１４ａ，１４ｂを重ねて配置している。つまり、図９においては、金バンプ（金スタッドバンプ）１４ａの上に更に金バンプ（金スタッドバンプ）１４ｂを形成している。
FIG. 9 is a longitudinal sectional view of the flip chip mounting portion of the semiconductor device according to this embodiment, showing a state before mounting (showing a state where the
As a structure of the gold stud bump, a plurality of
このように、金バンプ１４ａ，１４ｂを重ねた構造とすることにより、半導体チップ１０と基板１の線膨張係数の違いにより温度変化によって生じる熱応力を、積み重ねた金バンプ自体の変形で緩和することができる。また、金バンプを積み重ねることで、半導体チップ１０と基板１との距離（ギャップ）Ｇを拡大して金スタッドバンプ（金バンプ１４ａ，１４ｂの積層体）および金ボンディングワイヤ１６の応力緩和効果を大きくし、接続信頼性を向上させることができる。
As described above, the structure in which the gold bumps 14a and 14b are overlapped reduces the thermal stress caused by the temperature change due to the difference in linear expansion coefficient between the
図９に代わる構成として、図１０や図１１に示す構成としてもよい。
図１０において、金バンプ（金スタッドバンプ）１４ａの上に金ボールボンディングを行い、金バンプ１５の上にワイヤボンディングする。詳しくは次のようにする。第２の開口部１３ｂにおいて金バンプ１５を形成する。また、第１の開口部１３ａにおいて金ボールボンディングを行うとともに金バンプ１４ａから金ボンディングワイヤ１６ａを延ばして金バンプ１５の上にボンディングする。さらに、金バンプ１４ａの上に金ボールボンディングを行うとともに金バンプ１４ｂから金ボンディングワイヤ１６ｂを延ばして金バンプ１５の上にボンディングする。このように、重ねて配置した複数の金バンプ１４ａ，１４ｂのうちの複数の金バンプ１４ａ，１４ｂに対し各々金ボンディングワイヤ１６ａ，１６ｂによりパッシベーション膜１３の第２の開口部１３ｂを通して半導体チップ側のボンディングパッド１２と電気的に接続するようにしてもよい。
As an alternative to FIG. 9, a configuration shown in FIG. 10 or FIG. 11 may be used.
In FIG. 10, gold ball bonding is performed on a gold bump (gold stud bump) 14 a and wire bonding is performed on the
図１１において、第１の開口部１３ａに金バンプ１４ａを形成し、その上に金バンプ１４ｂを形成する。詳しくは次のようにする。第２の開口部１３ｂにおいて金バンプ１５を形成する。また、第１の開口部１３ａにおいて金バンプ１４ａを形成する。さらに、金バンプ１４ａの上に金ボールボンディングを行うとともに金バンプ１４ｂから金ボンディングワイヤ１６を延ばして金バンプ１５の上にボンディングする。
（第４の実施の形態）
次に、第４の実施の形態を、第１〜３の実施の形態との相違点を中心に説明する。
In FIG. 11, a
(Fourth embodiment)
Next, a fourth embodiment will be described focusing on differences from the first to third embodiments.
図１２は、本実施形態における半導体装置のフリップチップ実装部の縦断面図である。
金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２とを、銀ペーストや半田等の導電性材料４０を介して電気的・機械的に結合している。これにより、導電性材料４０を介することによって、金スタッドバンプ１４を潰すことなく、金スタッドバンプ１４と基板１側のボンディングパッド（ランド）２とを電気的・機械的に結合できる。よって、半導体チップ１０と基板１の距離（ギャップ）Ｇを大きくすることができ、接合信頼性を向上させることができる。
（第５の実施の形態）
次に、第５の実施の形態を、第１〜４の実施の形態との相違点を中心に説明する。
FIG. 12 is a longitudinal sectional view of the flip chip mounting portion of the semiconductor device according to the present embodiment.
The
(Fifth embodiment)
Next, a fifth embodiment will be described focusing on differences from the first to fourth embodiments.
図１３は、図２に代わる本実施形態における、実装する前の半導体チップ１０の平面図であり、半導体チップ１０におけるバンプ（１４）が形成された面の平面図である。
図２においては、基板１と半導体チップ１０との間においてバンプ（１４）を用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所（複数の電極）のうちの全ての箇所（全ての電極）に対し金スタッドバンプ１４および金ボンディングワイヤ１６を用いた構造を採用している。これに対し、図１３においては、基板１と半導体チップ１０との間においてバンプ（１４）を用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所（複数の電極）のうちの特定の箇所（特定の電極）のみに金スタッドバンプ１４および金ボンディングワイヤ１６を用いた構造を採用している。より詳しくは、バンプを用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所（複数の電極）のうちの、四角形状の半導体チップ１０における角部の箇所（角部の電極）に金スタッドバンプ１４および金ボンディングワイヤ１６を用いた構造を採用し、その他の箇所（その他の電極）ではバンプ６０のみによる接合（図１５の構造）としている。
FIG. 13 is a plan view of the
In FIG. 2, all locations (a plurality of electrodes) among a plurality of locations (a plurality of electrodes) for electrically and mechanically connecting the bonding pads to each other using bumps (14) between the
このように、特に応力が集中しやすい箇所にのみ本発明のバンプ形状による接続構造を採り、他の箇所は、図１５に示した構造のバンプにて接合する。一般にチップと基板の線膨張係数差により発生する応力は、チップ中心から遠いところで大きくなる。従って、図１３はチップ１０の角部にのみ本発明のバンプ形状による接続構造をとっている。
In this way, the connection structure according to the bump shape of the present invention is adopted only in a portion where stress is particularly likely to be concentrated, and the other portion is joined by a bump having the structure shown in FIG. In general, the stress generated by the difference between the linear expansion coefficients of the chip and the substrate increases at a position far from the chip center. Therefore, FIG. 13 has a connection structure according to the bump shape of the present invention only at the corners of the
つまり、本発明の接続構造によるバンプのサイズを従来と同一とすると、本発明の接続構造を実施するためのパッドは、従来のものよりも大きくなる。従って、図１３に示すように、応力が集中し、特に接合強度または応力緩和能力が要求されるところにのみ、本発明のバンプ形状による接続構造を採用することによって、チップのサイズの大型化を防ぎ、かつ高い電気接続信頼性を実現することができる。 In other words, if the bump size of the connection structure of the present invention is the same as the conventional size, the pad for implementing the connection structure of the present invention is larger than the conventional one. Therefore, as shown in FIG. 13, by adopting the connection structure with the bump shape of the present invention only when the stress is concentrated and particularly the bonding strength or the stress relaxation capability is required, the chip size can be increased. It can be prevented and high electrical connection reliability can be realized.
次に、上記実施形態から把握できる技術的思想を下記に記載する。
（イ）請求項１〜１０のいずれか１項に記載のフリップチップ実装構造におけるフリップチップ実装方法として、金スタッドバンプ（１４）と基板（１）側のボンディングパッド（２）とを、圧力と超音波振動と熱によって溶着することを特徴とするフリップチップ実装方法。この方法によれば、加圧力や熱だけでなく超音波振動を併用することによって、確実な金属結合をさせるための半導体チップと基板の距離（ギャップ）を熱圧着に比べて大きくすることができ、接合信頼性を向上させることができる。
Next, the technical idea that can be grasped from the above embodiment will be described below.
(A) As a flip chip mounting method in the flip chip mounting structure according to any one of
１…基板、２…ボンディングパッド、１０…半導体チップ、１２…ボンディングパッド、１３…パッシベーション膜、１３ａ…第１の開口部、１３ｂ…第２の開口部、１４…金スタッドバンプ、１４ａ…金バンプ、１４ｂ…金バンプ、１５…金バンプ、１６…金ボンディングワイヤ、２０…アンダーフィル材。
DESCRIPTION OF
Claims (10)
半導体チップ（１０）側の一つのボンディングパッド（１２）に対しその表面を覆うパッシベーション膜（１３）に第１および第２の開口部（１３ａ，１３ｂ）が形成され、このパッシベーション膜（１３）の第１の開口部（１３ａ）において金スタッドバンプ（１４）が半導体チップ側のボンディングパッド（１２）に直接、または、同ボンディングパッド（１２）の最表層に形成された金メッキ層（３０ａ）に接合され、この金スタッドバンプ（１４）が金ボンディングワイヤ（１６）により前記パッシベーション膜（１３）の第２の開口部（１３ｂ）を通して半導体チップ側のボンディングパッド（１２）と電気的に接続されるとともに、金スタッドバンプ（１４）が基板側のボンディングパッド（２）に接合されてなることを特徴とするフリップチップ実装構造。 A bump (14) is formed on the bonding pad (12) on the semiconductor chip (10) side, and the bump (14) on the semiconductor chip side and the bonding pad (2) on the substrate (1) side are aligned. And a flip chip mounting structure in which the bonding pads are electrically and mechanically connected to each other using the bump (14).
First and second openings (13a, 13b) are formed in a passivation film (13) that covers the surface of one bonding pad (12) on the semiconductor chip (10) side, and the passivation film (13) In the first opening (13a), the gold stud bump (14) is bonded directly to the bonding pad (12) on the semiconductor chip side or to the gold plating layer (30a) formed on the outermost layer of the bonding pad (12). The gold stud bump (14) is electrically connected to the bonding pad (12) on the semiconductor chip side through the second opening (13b) of the passivation film (13) by the gold bonding wire (16). The gold stud bump (14) is bonded to the bonding pad (2) on the substrate side. Flip-chip mounting structure that.
前記金ボンディングワイヤ（１６）における前記パッシベーション膜（１３）の第２の開口部（１３ｂ）側の端部は、同第２の開口部（１３ｂ）において半導体チップ（１０）側のボンディングパッド（１２）の最表層に形成された金メッキ層（３０ｂ）に接合されていることを特徴とするフリップチップ実装構造。 The flip chip mounting structure according to claim 1,
The end of the passivation film (13) on the second opening (13b) side of the gold bonding wire (16) is the bonding pad (12 on the semiconductor chip (10) side in the second opening (13b). The flip chip mounting structure is bonded to a gold plating layer (30b) formed on the outermost layer.
前記パッシベーション膜（１３）の第２の開口部（１３ｂ）において金ボンディングワイヤ（１６）の端部は金バンプ（１５）を介して金メッキ層（３０ｂ）に接合されていることを特徴とするフリップチップ実装構造。 The flip chip mounting structure according to claim 2,
Flip characterized in that in the second opening (13b) of the passivation film (13), the end of the gold bonding wire (16) is bonded to the gold plating layer (30b) via the gold bump (15). Chip mounting structure.
前記金スタッドバンプは、重ねて配置した複数の金バンプ（１４ａ，１４ｂ）にて構成されていることを特徴とするフリップチップ実装構造。 In the flip chip mounting structure according to any one of claims 1 to 3,
The flip-chip mounting structure, wherein the gold stud bump is composed of a plurality of overlapping gold bumps (14a, 14b).
前記重ねて配置した複数の金バンプ（１４ａ，１４ｂ）のうちの複数の金バンプ（１４ａ，１４ｂ）に対し各々金ボンディングワイヤ（１６ａ，１６ｂ）により前記パッシベーション膜（１３）の第２の開口部（１３ｂ）を通して半導体チップ側のボンディングパッド（１２）と電気的に接続したことを特徴とするフリップチップ実装構造。 In the flip chip mounting structure according to claim 4,
A second opening of the passivation film (13) by a gold bonding wire (16a, 16b) with respect to a plurality of gold bumps (14a, 14b) among the plurality of gold bumps (14a, 14b) arranged in an overlapping manner. A flip chip mounting structure characterized in that it is electrically connected to a bonding pad (12) on the semiconductor chip side through (13b).
半導体チップ（１０）と基板（１）の隙間にアンダーフィル材（２０）を満たしたことを特徴とするフリップチップ実装構造。 In the flip chip mounting structure according to any one of claims 1 to 5,
A flip chip mounting structure characterized in that a gap between the semiconductor chip (10) and the substrate (1) is filled with an underfill material (20).
前記パッシベーション膜（１３）の第１の開口部（１３ａ）が第２の開口部（１３ｂ）よりも小さいことを特徴とするフリップチップ実装構造。 In the flip chip mounting structure according to any one of claims 1 to 6,
The flip chip mounting structure, wherein the first opening (13a) of the passivation film (13) is smaller than the second opening (13b).
金スタッドバンプ（１４）と基板（１）側のボンディングパッド（２）とが、導電性材料（４０）を介して電気的・機械的に結合されていることを特徴とするフリップチップ実装構造。 In the flip chip mounting structure according to any one of claims 1 to 7,
A flip chip mounting structure, wherein the gold stud bump (14) and the bonding pad (2) on the substrate (1) side are electrically and mechanically coupled via a conductive material (40).
基板（１）と半導体チップ（１０）との間においてバンプを用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所のうちの特定の箇所のみに前記金スタッドバンプ（１４）および金ボンディングワイヤ（１６）を用いた構造を採用したことを特徴とするフリップチップ実装構造。 In the flip chip mounting structure according to any one of claims 1 to 8,
The gold stud bump (14) and the gold stud bump (14) only in a specific portion of a plurality of locations where the bonding pads are electrically and mechanically connected to each other using a bump between the substrate (1) and the semiconductor chip (10). A flip chip mounting structure characterized by adopting a structure using a gold bonding wire (16).
バンプを用いてボンディングパッド相互間を電気的・機械的に接続する複数の箇所のうちの、四角形状の半導体チップ（１０）における角部の箇所に前記金スタッドバンプ（１４）および金ボンディングワイヤ（１６）を用いた構造を採用したことを特徴とするフリップチップ実装構造。 The flip chip mounting structure according to claim 9,
Of the plurality of locations where the bonding pads are electrically and mechanically connected to each other using bumps, the gold stud bump (14) and the gold bonding wire ( 16) A flip-chip mounting structure characterized in that a structure using 16) is employed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003321874A JP4020049B2 (en) | 2003-09-12 | 2003-09-12 | Flip chip mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003321874A JP4020049B2 (en) | 2003-09-12 | 2003-09-12 | Flip chip mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005093543A JP2005093543A (en) | 2005-04-07 |
| JP4020049B2 true JP4020049B2 (en) | 2007-12-12 |
Family
ID=34453419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003321874A Expired - Lifetime JP4020049B2 (en) | 2003-09-12 | 2003-09-12 | Flip chip mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4020049B2 (en) |
-
2003
- 2003-09-12 JP JP2003321874A patent/JP4020049B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005093543A (en) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4823089B2 (en) | Manufacturing method of stacked semiconductor device | |
| JP3481444B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3633559B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP5529371B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4322844B2 (en) | Semiconductor device and stacked semiconductor device | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP2008034567A (en) | Semiconductor device and manufacturing method thereof | |
| JP2008166439A (en) | Semiconductor device and manufacturing method thereof | |
| JP2006156436A (en) | Semiconductor device and its manufacturing method | |
| TW201737430A (en) | Lead frame and semiconductor device | |
| JP2006114604A (en) | Semiconductor device and assembly method thereof | |
| JP2007214238A (en) | Semiconductor device and its manufacturing method | |
| JP4020049B2 (en) | Flip chip mounting structure | |
| US20110068467A1 (en) | Semiconductor device and method of manufacturing same | |
| JP4361828B2 (en) | Resin-sealed semiconductor device | |
| JP2006245076A (en) | Semiconductor device | |
| JP2007150346A (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP4606783B2 (en) | Semiconductor device | |
| JP2005101132A (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP2012227320A (en) | Semiconductor device | |
| JP2004207757A (en) | Semiconductor device and its manufacturing method | |
| US20160190045A1 (en) | Semiconductor device and method of making the same | |
| JP2009141229A (en) | Semiconductor device and manufacturing method thereof | |
| JP4544407B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP7017202B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |